JP2000267930A - メモリアクセス追跡のメモリページ管理装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリアクセス追跡状況下でヒット率を高
め、メモリアクセス遅延を減少するメモリページ管理装
置と方法に関する。 【解決手段】 メモリページ管理装置が、各アドレスデ
ータがバンクアドレスデータおよびページアドレスデー
タを含むページレジスタ電気回路と、アクセスアドレス
とページレジスタ電気回路のデータの比較結果により、
ページヒット信号およびバンクヒット信号を出力して、
アクセスアドレスがページレジスタ電気回路中に保存し
たメモリページのアドレスデータの一つのバンクアドレ
スデータ及びページアドレスデータにヒット時、バンク
ヒット信号およびページヒット信号が同時に作用する比
較電気回路と、アクセスアドレスをＬＲＵの保存単位に
保存する利用率レジスタ電気回路と、ページレジスタ電
気回路に接続して、保存単位のデータが有効かどうかを
判断する確認電気回路とを含むことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はメモリ管理装置と
方法に関して、特にメモリアクセス追跡でヒット率を高
めて、メモリのアクセス遅延を減少するメモリページ管
理装置と方法に関する。

【０００２】

【従来の技術】今日、マルチコンピューターオペレーテ
ィングシステムで、各メモリマスター回路（memory mas
ter）の連続数個のアクセス動作は、全てメモリ内のあ
るアドレス区域内で行われる。そのためメモリマスター
回路のメモリアクセスの消耗時間（overhead）をどのよ
うに最低レベルまで下げるか、そしてアクセスの遅延時
間（latency）をどのように減少させるかが、重要な課
題であった。

【０００３】従来のＳＤＲＡＭ（Synchronous Dynamic
Random Access Memory＝ＳＤＲＡＭ）は最多で４個のサ
ブバンク（sub-bank）を有して、各サブバンクは１個だ
けのメモリページをオープンすることができるため、最
多で４個のメモリページをオープンすることができた。
そのため従来のメモリ制御器は各メモリバンク（bank）
に対して固定した制御回路を設けて、それぞれＤＲＡＭ
のメモリページを管理した。例えば最多で、２個のメモ
リページ或いは４個のメモリページを同時にオープンす
ることができて、これはつまり４組の制御回路を有し
た。

【０００４】従来の技術の欠点は： １．あるメモリバンク上にＳＤＲＡＭがさし込まれてい
てもいなくても、このＳＤＲＡＭはただ２個だけのサブ
バンクを有する。この時、未使用の制御回路はその他の
メモリバンクにより使用されないため、使用されない制
御回路は浪費される。 ２．システム中で使用しているのがＶＣ−ＳＤＲＡＭ
（Virtual Channel SDRAM）だとすると、ＶＣ−ＳＤＲ
ＡＭは最多で１６個のチャンネルを同時にオープンする
ことができる。もし４組だけの制御回路をつくるとする
と、１２個のチャンネルは使用することができない。反
対に、１６組の制御回路をつくるとすると、制御回路は
多大な面積を占用するため経済効果が悪い。また回路が
大きすぎるため遅延が大きくなり、高速システムには適
用することができない。また、ＳＤＲＡＭを使用する
と、最低１２組の制御回路が浪費される。

【０００５】そのため、以上の問題を解決するために、
この発明はメモリアクセス追跡のメモリページ管理装置
を提出、ＬＲＵ（Least Recently Used）の演算法を利
用して、システムがＥＤＯ ＤＲＡＭ、ＳＤＲＡＭ、或
いはＶＣ−ＳＤＲＡＭなどの、どんなメモリでも使用で
きるという、柔軟性に優れた長所を有する。

【０００６】

【発明が解決しようとする課題】この発明の目的は、メ
モリアクセス追跡のメモリページ管理装置を提出して、
メモリマスター追跡回路のアクセス動作により、ページ
ヒット率を増加させて、データをメモリマスター回路が
同時に使用できるようにする。そして、予め次のパイプ
ライン式アクセス（pipelined access）の予充電が必要
かどうか判断する。現行のアクセスを進める時、先に予
充電（precharge）コマンドをもうひとつのメモリバン
クに送って、予めもう一つのメモリバンクに対して予充
電を行うため、アクセスの遅延時間を減少することがで
きる。

【０００７】

【課題を解決するための手段】この発明が提出するメモ
リアクセス追跡のメモリページ管理装置はページレジス
タ電気回路、比較電気回路、利用率レジスタ電気回路、
および確認電気回路を含む。ページレジスタ電気回路は
複数個の保存単位を有して、複数個のメモリページのア
ドレスデータを保存するのに提供、そのうち、各保存単
位には１個のメモリページのアドレスデータを保存す
る。

【０００８】比較電気回路をページレジスタ電気回路に
接続、アクセスアドレスを受け取り、並びにアクセスア
ドレスとページレジスタ電気回路のデータとの比較結果
により、ヒット信号を出力して、アクセスアドレスはペ
ージレジスタ電気回路中に保存したメモリページのアド
レスデータの一つにヒットする時、ヒット信号は作用す
る。

【０００９】利用率レジスタ電気回路をページレジスタ
電気回路に接続、保存単位の使用状況を管理する。確認
電気回路をページレジスタ電気回路に接続して、保存単
位のデータが有効かどうかを判断する。

【００１０】この発明にかかる好適な実施例によると、
ページレジスタ電気回路はデータ保存表、ラッチ電気回
路、および選択電気回路を含む。これら保存単位はデー
タ保存表中に位置して、ラッチ電気回路を比較電気回路
に接続、比較電気回路出力のヒット信号をラッチして、
選択電気回路をラッチ電気回路、利用率レジスタ電気回
路、確認電気回路、およびデータ保存表に接続する。ラ
ッチしたヒット信号および利用率レジスタ電気回路と確
認電気回路の出力信号がデータ保存表の保存単位中の１
個を選択する。

【００１１】その他、メモリページ管理装置が更に複数
個の確認ビットを具して、各確認ビットはそれぞれ、保
存単位の１つに対応して、確認ビット設定時、対応する
保存単位に保存したデータがはじめて有効となる。並び
に比較電気回路はこれら確認ビットにより、保存単位の
データが有効かどうか判断、比較電気回路はまたこれら
確認ビットの値を更新する。メモリページ管理装置はま
た、複数個の利用率データを具し、各利用率データは保
存単位の１つに対応して、保存単位の利用率を示す。利
用率レジスタ電気回路は利用率データにより保存単位の
使用状況を管理、利用率データを更新する。

【００１２】この発明にかかる好適な実施例の中で、利
用率データは数字を用いて、対応する保存単位の利用率
を表して、利用率データの値が大きければ大きいほど、
対応する保存単位がより長い時間使用されていないこと
を表す。メモリページ管理装置が動作時、アクセスアド
レスが保存単位中に保存したメモリページのアドレスデ
ータに未ヒット時、アクセスアドレスを最大利用率に対
応する保存単位に保存する。同時に、最大利用率データ
値に対応する保存単位の確認ビットが有効時、アクセス
アドレスを最大利用率値に対応する保存単位に保存する
前に、保存単位のアドレスデータにより復原アドレスを
生成させ、対応するメモリページの状態を復原する。

【００１３】この発明のもう一つの実施例によると、メ
モリページ管理装置はアクセスアドレスを受け取り、同
時にページヒット信号およびバンクヒット信号を出力、
メモリページ管理装置はページレジスタ電気回路、比較
電気回路、利用率レジスタ電気回路、および確認電気回
路を含む。ページレジスタ電気回路は複数個の保存単位
を具して、複数個メモリページのアドレスデータ保存に
提供、各保存単位にはメモリページのアドレスデータを
置き、各アドレスデータはバンクアドレスデータおよび
ページアドレスデータを含む。

【００１４】比較電気回路をページレジスタ電気回路に
接続、アクセスアドレスを受け取り、アクセスアドレス
とページレジスタ電気回路のデータとの比較結果によ
り、ページヒット信号およびバンクヒット信号を出力す
る。アクセスアドレスがページレジスタ電気回路中に保
存したメモリページのアドレスデータの一つのバンクア
ドレスデータにヒット時、バンクヒット信号が作用す
る。アクセスアドレスがページレジスタ電気回路中に保
存したメモリページのアドレスデータの一つのバンクア
ドレスデータおよびページアドレスデータにヒット時、
バンクヒット信号およびページヒット信号は同時に作用
する。

【００１５】利用率レジスタ電気回路をページレジスタ
電気回路に接続、保存単位の使用状況を管理して、アク
セスアドレスがメモリページのアドレスデータに未ヒッ
ト時、利用率レジスタ電気回路により保存単位中からＬ
ＲＵの保存単位を探し出して、アクセスアドレスをＬＲ
Ｕの保存単位に保存する。確認電気回路をページレジス
タ電気回路に接続して、保存単位のデータが有効かどう
か判断する。

【００１６】この発明にかかる好適な実施例によると、
アクセスアドレスがページレジスタ電気回路中に保存し
たメモリページのアドレスデータの一つのバンクアドレ
スデータにヒットするが、ページアドレスデータに未ヒ
ット時、アクセスアドレスによりページアドレスデータ
を更新する。

【００１７】上述したこの発明のメモリページ管理装置
により、この発明はメモリアクセス追跡のメモリページ
管理方法を提出して、それは下記のステップを含む。複
数個の保存単位を提供して、複数個のメモリページのア
ドレスデータを保存して、アクセスアドレスを受け取
り、アクセスアドレスと保存単位のアドレスデータを比
較する。アクセスアドレスが保存単位の一つのアドレス
データにヒット時、ヒット信号を送る。アクセスアドレ
スが保存単位の一つのアドレスデータに未ヒット時、保
存単位がＬＲＵの保存単位を探し出して、アクセスアド
レスをＬＲＵの保存単位に保存する。そして、アクセス
アドレスが保存単位の一つのアドレスデータに未ヒット
で、ＬＲＵの保存単位が有効なアドレスデータを既に保
存時、アクセスアドレスをＬＲＵの保存単位に保存する
前、ＬＲＵの保存単位により、もとから保存してあるア
ドレスデータが復原アドレス信号を生成、対応するメモ
リページの状態を復原する。

【００１８】

【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。各メモリマスター回路
を追跡する機能を達成するために、システムメモリ制御
器内にデータ保存表（page table）を設けて、システム
メモリ制御器にメモリマスター回路がメモリにアクセス
する過程により、オープンしたメモリページおよびメモ
リバンクのデータを記録させて、後にアクセスする時、
データ保存表の内容と比較して、ページヒット率（page
hit rate）およびデータ共用を促進することができ、
消耗時間を減少することもできる。

【００１９】図１に示すように、メモリページ管理装置
１００はアドレスデータの信号ＤＡ［27:11］、ＳＥＧ
ＩＮ［1:0］、およびＢＡＮＫ［9:0］を受け取り、再び
内部に保存したデータと比較後、ヒット信号を送り出
す。信号ＤＡ［27:11］、ＳＥＧＩＮ［1:0］、およびＢ
ＡＮＫ［9:0］は、メモリマスター回路（master）（図
では省略）が送り出すアドレス信号並びにデコード回路
により（図では省略）得る。また、ヒット信号はページ
ヒット（page hit）信号ＯＮＰＡＧ、バンクヒット（ba
nk hit）信号ＢＫＨＩＴ、およびセグメントヒット（se
gment hit）信号ＳＥＧＨＩＴなどを含む。メモリペー
ジ管理装置１００が送り出すヒット信号をメモリ制御回
路がメモリを制御するときの参考に提供する。例えばア
ドレス信号が得たヒット信号の不作用により、そのアク
セスしたアドレスがメモリでのクローズしたメモリペー
ジを表して、そのためメモリのデータにアクセスを行う
前に、必ず相関するコマンドをメモリに送り出す。例え
ば、予充電（precharge）および執行（activate）コマ
ンドで、既にオープンしているメモリページをクローズ
して、必要なメモリページをオープンするなどである。

【００２０】メモリページ管理装置１００は主に比較電
気回路１１０、ページレジスタ電気回路１２０、利用率
レジスタ電気回路１３０、および確認電気回路１４０を
含む。ページレジスタ電気回路１２０はデータ保存表１
２５を具し、データ保存表１２５は多個の保存単位を具
し、メモリアクセス追跡の相関データを保存する。デー
タ保存表１２５は図２の表を使用して表示できる。表中
の各横列（row）は１個の保存単位で、これは８個の保
存単位（ＡからＨ）を例にする。各列は、各保存単位中
にメモリアクセスのデータを保存する。そのうち、保存
欄ＢＫＶＣでＶＣ−ＳＤＲＡＭのアドレスデータを保存
する。保存欄ＢＮＫでＳＤＲＡＭ或いはＶＣ−ＳＤＲＡ
Ｍのバンク、或いはサブバンク（sub-bank）のアドレス
データを保存する。保存欄ＳＥＧでＶＣ−ＳＤＲＡＭの
セグメント（segment）のアドレスデータを保存する。
保存欄ＰＡＧでＳＤＲＡＭ或いはＶＣ−ＳＤＲＡＭのメ
モリページのアドレスデータを保存する。保存欄ＬＲＵ
は保存単位が参考にされた利用率（utilization）の等
級データである。保存欄ＶＬＤは保存単位のデータが有
効（valid）かどうか表す。当然、この技術に習熟した
者ならわかるように、データ保存表１２５中で、上述デ
ータ保存に限定されなく、それは実際のニーズに合わせ
て、メモリアクセス制御が必要なその他のデータを保存
する。そのほか、データ保存表１２５中の各欄位を、実
際の回路設定により決めて、異なる回路チャート中に設
計する。例えば保存欄ＬＲＵを利用率レジスタ電気回路
１３０中に設計して、保存欄ＶＬＤを確認電気回路１４
０中に設計する。

【００２１】図３に示すように、比較電気回路１１０は
ページ比較電気回路３１０、バンク比較電気回路３２
０、およびＮＡＮＤゲート３３０，３４０，３５０を含
む。そのうち、ページ比較電気回路３１０が入力した信
号ＤＡ［27:11］および信号ＳＥＧＩＮ［1:0］とアドレ
スデータ３１１〜３１８を比較して、その後、信号ＰＡ
ＧＨＩＴ［7:0］およびＳＥＧＨＩＴ［7:0］を出力、前
述したように、アドレスデータ３１１〜３１８はデータ
保存表１２５中に保存したデータＰＡＧ、ＳＥＧ、およ
びＢＫＶＣでもよく、また“ＰＡＧ＿Ａ”は保存単位Ａ
のＰＡＧ値を表し、その他のデータ表示はこの方式によ
る。バンク比較電気回路３２０は信号ＢＡＮＫＩＮ［9:
0］とアドレスデータ３２１〜３２８を比較、その後、
信号ＢＫＨＩＴ＿［Ｈ：Ａ］＿、ＰＧＨＩＴ＿［Ｈ：
Ａ］＿、およびＳＧＨＩＴ［Ｈ：Ａ］＿を出力する。前
述のように、アドレスデータ３２１〜３２８はデータ保
存表１２５中に保存したデータＢＮＫおよびＶＬＤでも
よい。この実施例中では、信号ＢＫＨＩＴ＿［Ｈ：Ａ］
＿、ＰＧＨＩＴ＿［Ｈ：Ａ］＿、およびＳＧＨＩＴ＿
［Ｈ：Ａ］＿は低電位で信号の作用を示す。このため、
信号ＢＫＨＩＴ＿［Ｈ：Ａ］＿、ＰＧＨＩＴ＿［Ｈ：
Ａ］＿、およびＳＧＨＩＴ＿［Ｈ：Ａ］＿は再びＮＡＮ
Ｄゲート３３０、３４０、および３５０でヒット信号Ｂ
ＫＨＩＴ、ＯＮＰＡＧ、およびＳＥＧＨＩＴを生成さ
せ、この３個のヒット信号は低電位で作用を表す。

【００２２】図４に示すように、ページレジスタ電気回
路１２０は保存メモリ動作に必要なアドレスデータのデ
ータ保存表１２５を具する以外に、さらにラッチ電気回
路４１０および選択電気回路４２０を含む。ラッチ（la
tch）回路４１０は比較電気回路１１０が送り出す信号
およびその他の回路（図では省略）が送り出す信号をラ
ッチする。ラッチ電気回路４１０によりラッチした信号
をデータバス４１２で選択電気回路４２０に送り、デー
タバス４１２はラッチ電気回路４１０の入力信号に対応
する多線の信号ラインを具し、ラッチした信号を選択電
気回路４２０へ送る。選択電気回路４２０はラッチ電気
回路４１０、利用率レジスタ電気回路１３０および確認
電気回路１４０が送る信号により信号ＳＥＬを生成し
て、データ保存表１２５中の保存単位を選択する。その
後、信号ＢＡＮＫ、ＬＤＡ［27:11］、ＳＥＧＭＥＮ
Ｔ、およびＶＣＳＤＲＡＭなどの、その他の入力信号に
より、選択された保存単位に対してデータ更新を行う。
前述したように、データ保存表１２５中にアドレスデー
タ４３１〜４３８を保存して、並びに、アドレスデータ
は比較電気回路１１０動作時に提供して使用する。

【００２３】図５Ａに示すように、利用率レジスタ電気
回路１３０を使用してＬＲＵ値を更新する。この構想
は、選択した保存単位に対応のＬＲＵ値を０に設定し
て、それはそのデータが最近使用されたことを表す。同
時にこの選択された保存単位のもとのＬＲＵ値より小さ
いＬＲＵに１を加え、その他のＬＲＵ値が選択されたＬ
ＲＵ値より大きくなるようにする。そのキイポイントは
各保存単位のＬＲＵ値は必ず１つでなければならなく、
それは８個の保存単位を具するＬＲＵ値を例にすると、
各保存単位のＬＲＵ値は必ず０から７までの中の１個そ
して唯一で、ＬＲＵ値の総和は必ず２８に等しくなけれ
ばならない。これは各項目のＬＲＵ値の０から７の値の
総和を指定する。さもなければ、この装置の動作は問題
が発生する。ＬＲＵ値の更新は比較信号ＰＧＣＭＰ或い
は更新信号ＰＧＵＰＤを受け取った１周期後に進め、１
周期の遅延時間を新しいＬＲＵ値を計算するのに提供す
る。それがメモリバンクにヒットした時、比較後に、あ
る保存単位のアドレスデータにヒットしたことを確定し
て、信号ＰＧＣＭＰの１周期後にＬＲＵ値の更新を行
う。相対的に、その他どの保存単位にも未ヒット時、つ
まり保存単位のデータを更新する時、そのＬＲＵ値を更
新して、信号ＰＧＵＰＤの１周期後にＬＲＵ値の更新を
行う。この装置が最初作動する時、各保存単位のＬＲＵ
値を初期化する必要があり、その後の選択動作に提供す
る。

【００２４】図５Ｂに示すように、確認電気回路１４０
は入力した信号により、各保存単位に対応する確認ビッ
トを出力、対応する保存単位の保存値が有効なデータか
どうか確認する。例えば、その確認ビットが設定（se
t）（例えば１に設定）された時、その対応する保存単
位の保存値が有効なメモリページアドレスであることを
表して、比較電気回路１１０を用いて、入力したアドレ
ス信号と比較する。ビットが未設定（reset）（例えば
０に設定）であるのを確認した時、その対応の保存単位
は有効データを未保存、或いは保存したデータが無効で
ある。

【００２５】上述したこの発明のメモリページ管理装置
１００によると、動作時、主に下記の主要なステップを
含む。 第一、開始時、データ保存表の各保存単位の内容を予設
値に設定して（例えばアドレスデータを０にする）、あ
らゆる不確定データが正確な比較に影響するのを防ぐ。 第二、従来のメモリアクセスのアドレスとデータ保存表
の内容を比較して、データ保存表の内容の更新或いは置
換をするかどうか決定する。 第三、ＬＲＵ（Least Recently Used）と確認ビットを
結合して、どの保存単位を更新または置換するか決定す
る。

【００２６】図６に示すように、開始後、ステップ６１
０で、メモリマスター回路が送出のアクセスアドレスを
受け取る。ステップ６１２で、得たアクセスアドレスと
データ表のアドレス値を比較して、ある保存単位のアド
レス値にヒットしたかどうか判断する。

【００２７】もし得たアクセスアドレスが、ある保存単
位のアドレス値にヒットしたとするとステップ６１４に
至り、ヒット信号を送り出す。そしてステップ６２８に
至り、相関するＬＲＵ値を更新して、ヒットした保存単
位のＬＲＵ値を０に設定する。この元のＬＲＵ値より小
さい各保存単位のＬＲＵ値にそれぞれ１を加えて最終ス
テップへ至り、アクセスアドレス処理を完成する。

【００２８】もし得たアクセスアドレスが、どの保存単
位のアドレス値にもヒットしない時、ステップ６２０に
至り、データ表中で最大のＬＲＵ値を具する保存単位を
探し出す。ステップ６２２で、最大のＬＲＵ値を具する
保存単位のＶＬＤ値が有効かどうか判断する。探し出し
た最大ＬＲＵ値を具する保存単位のＶＬＤ値が有効だと
すると、保存単位は既に有効なアドレスデータを保存し
たことを表す。それから、ステップ６２４へ至り、保存
単位が保存するアドレス値により復元アドレスを生成、
既にオープンした対応するメモリページをクローズして
ステップ６２６へ至る。

【００２９】探し出した最大ＬＲＵ値を具する保存単位
のＶＬＤ値が無効だとすると、保存単位は有効なアドレ
スデータが未保存であることを表示、直接にステップ６
２６に至る。ステップ６２６で、さきほど受け取ったア
クセスアドレスを、探し出した最大ＬＲＵ値を具する保
存単位中に入れる。ステップ６２８で、相関のＬＲＵ値
を更新して、探し出した最大ＬＲＵ値を具する保存単位
のＬＲＵ値を０に設定、その他の保存単位のＬＲＵ値に
それぞれ１を加える。その後、最終ステップに至り、ア
クセスアドレス処理を完成する。更に以上述べた動作原
則を詳しく描写するため、以下で図と合わせてその動作
過程を詳しく説明する。

【００３０】図７Ａから図７Ｇに示すのは、データ表の
動作表示図である。より簡単に理解できるように、図示
したデータ表には、全ての項目を含まず、例えばアドレ
ス値はメモリページおよびメモリバンクのアドレスを示
すだけである。しかしながら、この従来の技術に習熟し
ているものなら十分に理解できるように、この動作原理
は依然として一致する。

【００３１】図７Ａはデータ表の初期化状態を示す。保
存単位のアドレス値全てを予設値に設定して、図示する
ように全てのアドレス値をみな０に設定する。そしてそ
れが動作する時、データ表中に存在する不確定アドレス
値が正確な比較に影響を及ぼすのを避ける。全てのアド
レス値は役に立たないため、全ての保存単位のＶＬＤ値
は無効に設定され、図示するように全ては０に設定され
る。各保存単位のＬＲＵを唯一のＬＲＵ値に設定して、
図示するように、保存単位Ａ〜Ｈをそれぞれ７〜０に設
定する。

【００３２】図７Ｂに示すように、メモリマスター回路
がメモリに対して第１次アクセスを進める時、それが送
りだすメモリページのアドレス値が“１０”だとする
と、この時、全ての保存単位は未使用のため、選択表中
のＬＲＵ値は最大の保存単位Ａである。アドレスをその
中のアドレス値欄に保存して、並びにそのＶＬＤ値を設
定、０から１に変化させてから、所属するＬＲＵ値を０
に設定する。並びにデータ表中のその他保存単位の７よ
り小さいＬＲＵ値全てに１を加えて、保存単位Ｂ〜Ｈの
ＬＲＵ値すべてに１を加える。

【００３３】図７Ｃが示すのは、メモリマスター回路が
メモリに対して第二次アクセスを進める時で、それが送
り出すメモリページのアドレス値を“２０”とする。デ
ータ表中にあるデータと比較して、データ表のどのデー
タにも未ヒットである。そのため、データ表中のＬＲＵ
値が最大の保存単位を探し出し、ＬＲＵ値が７の保存単
位Ｂで、その後、アドレス値をその中に保存、それが所
属するＶＬＤ値を設定する。例えば、もとの０から１に
変化して、再びそれが所属するＬＲＵ値を０に設定、７
より小さいＬＲＵ値に１を加える。

【００３４】図７Ｄが示すように、メモリに対して数回
以上のアクセス後、データ表中の保存単位全てのデータ
は全て有効となり、データ表最後のアドレス値、ＬＲＵ
値、およびＶＬＤ値は図示するとおりである。

【００３５】図７Ｅが示すのは、再びメモリに対してア
クセスを進める時で、送り出すメモリページのアドレス
値を“９０”にした時である。データ表が有するデータ
と比較して、データ表中のどのデータにも未ヒット時、
データ表中のＬＲＵ値最大の保存単位、即ちＬＲＵ値が
７の保存単位Ａを探し出す。その後、アドレス値をその
中に保存、そのＶＬＤ値はもともと既に設定されたもの
で再設定する必要がない。最後に、それが所属するＬＲ
Ｕ値を０に設定して、７より小さいＬＲＵ値に１を加え
る。なぜなら保存単位ＡのＶＬＤ値がもともと既に設定
されているため、新しいアドレス値を更新する前に、元
々のアドレス値により、既にオープンしているメモリペ
ージをクローズする。例えば、送り出した予充電コマン
ドで予充電の作動を行う。

【００３６】図７Ｆに示すように、再びメモリに対して
アクセスを進めて、もしそれが送り出すメモリページの
アドレス値が“４０”だとすると、データ表中にあるデ
ータと比較後、データ表中の保存単位Ｄのアドレスデー
タにヒットしたことを確定する。そのためそのアドレス
値とＶＬＤ値を変更する必要がなく、相関するＬＲＵ値
の更新、即ちそのＬＲＵ値を元の５から０に変更、する
必要があるだけである。さらにＬＲＵ値が５より小さい
その他の保存単位、例えば保存単位Ａ、Ｄ、Ｆ、Ｇおよ
びＨ所属のＬＲＵ値に１を加える。

【００３７】図７Ｆが示すのは、ＣＰＵが再びメモリに
対してアクセスを進める時で、それが送り出すメモリペ
ージのアドレス値が“２２”で、それとアドレス値が
“２０”のメモリページが同じメモリバンク中にあると
すると、アドレス値“２２”とデータ表中の保存単位Ｂ
のアドレスデータとを比較後にバンクヒット（bank hi
t）を見つける。同じメモリバンク中、同じ時間内で
は、ただ一つのメモリページしかオープンすることがで
きないため、そのＶＬＤ値不変を保持しながら、そのア
ドレスを新しいアドレス値“２２”に更新する。並びに
相関するＬＲＵ値を更新して、その元々のＬＲＵ値を７
にする。そしてそれが所属するＬＲＵ値を０に設定し
て、７より小さいＬＲＵ値に１を加える。新しいメモリ
ページをオープンする前に、必ず元のアドレス値により
同一メモリバンク中で既にオープンしているメモリペー
ジをクローズする。

【００３８】図８Ａから図８Ｄおよび図９Ａから図９Ｂ
に示すように、全ての回路の作動は全て参考共同のクロ
ック信号ＤＣＬＫである。そのためタイムテーブル中で
はクロック信号ＤＣＬＫを基準として説明する。

【００３９】図８Ａに示すのはページヒットのアクセス
（或いはＶＣ−ＳＤＲＡＭのセグメントヒット〔segmen
t-hit〕）である。そのメモリバンクおよび既に動いた
列アドレスのデータをデータ表の保存単位内に保存する
ため、そのアドレス内容を更に動かす必要がなく、その
ＬＲＵ値の更新だけが必要である（例えば０に設定す
る）。図示するように、ヒットするのが保存単位Ａのデ
ータだとすると、アクセスアドレスを送出後、比較電気
回路１１０と比較を行い、周期Ｔ０の後、その出力信号
ＯＮＰＡＧおよびＢＫＨＩＴは高電位に変化、ページヒ
ットおよびバンクヒットを表す。その後、周期Ｔ７の
後、ＰＧＣＭＰが高電位に変化して、比較電気回路１１
０が送り出す信号をラッチして、データ更新に使用す
る。周期Ｔ９後の信号ＬＲＵ＿Ａの変化は、保存単位Ａ
所属のＬＲＵ値を０に設定する。

【００４０】図８Ｂが示すように、ＳＤＲＡＭのメモリ
バンク中では、同一時間内に、１個だけの列しか動かせ
ない（即ち１個のメモリページをオープンする）。その
ためアクセス動作により送出したアドレスが選んだ保存
単位により、同一のメモリバンクのメモリページに対応
するアドレスは、この次にアクセスするアドレスの更新
が必要である。図示するように、周期Ｔ０の後、比較電
気回路１１０が送り出す信号により、信号ＢＫＨＩＴだ
けが高電位に変化する。この時、データ表のアドレスデ
ータにより、既にオープンしたメモリページをクローズ
する。その後、信号ＰＧＣＭＰは周期Ｔ５の後に高電位
に変化、比較電気回路１１０が送り出す信号をラッチし
て、ヒットした保存単位を選択する。そして選んだ保存
単位のメモリページデータを更新する。周期Ｔ７の後、
相関するＬＲＵ値を更新して、周期Ｔ１０の後、信号Ｐ
ＧＵＰＤおよびＰＡＧ＿Ａに合わせて、メモリページの
データを更新、同時に必要な新しいメモリページをオー
プンする。

【００４１】メモリのアクセスを進めるとき、そのアド
レスとデータ表のデータを比較してから、その結果がバ
ンク未ヒット（bank-miss）の状況時、必ずデータ表中
から１個の保存単位を探し出して最近使用したデータを
保存する。この状況下を二種類の状況に分け、それぞれ
図と合わせて以下で詳しく説明する。

【００４２】図８Ｃに示すのは、バンク未ヒットのアク
セス状況で、データ表中に未使用の保存単位がある。比
較電気回路１１０によりメモリアクセスのアドレスを比
較して、どの保存単位のデータにもヒットしていないこ
とを確定する。そのため信号ＯＮＰＡＧおよびＢＫＨＩ
Ｔはすべて未変化である。周期Ｔ１の後、信号ＰＧＣＭ
Ｐにより信号をラッチして、再びＶＬＤ値が未設定の保
存単位を選択、上記の動作方式により、必ずＬＲＵ値が
最大の保存単位を選択する。例えばＬＲＵ値が７の保存
単位だと、選択したのは保存単位Ａである。その後、周
期Ｔ４の後、信号ＰＧＵＰＤに合わせて、信号ＰＡＧ＿
ＡおよびＢＮＫ＿Ａのアドレスデータを保存単位Ａに書
き入れ、同時に信号ＶＬＤ＿ＡによりそのＶＬＤ値を設
定、再び１周期後、信号ＬＲＵ＿ＡによりそのＬＲＵ値
を０に設定する。同時にその他の関係する保存単位のＬ
ＲＵ値を更新して、７より小さいＬＲＵ値に１を加え
る。

【００４３】図８Ｄに示すような状況時、例えばＬＲＵ
値が７の、必ずデータ表中からＬＲＵ（Least Recently
Used）の保存単位を探し出して新しいデータを保存す
る。図示するように、比較電気回路１１０によりメモリ
アクセスのアドレスと比較、保存単位のどのデータとも
未ヒットであることを確定する。信号ＯＮＰＡＧおよび
ＢＫＨＩＴはいずれも未変化で、周期Ｔ１の後、信号Ｐ
ＧＣＭＰは信号をラッチして、例えばＬＲＵ値が７の、
ＬＲＵ値が最大の保存単位を探し出し、選択したのを保
存単位Ａとする。新しい値が選択した保存単位の元から
あるデータを交換する前に、必ず元のメモリバンクデー
タがＳＤＲＡＭに対して予充電（precharge）の動作を
行う必要があり、元のメモリバンクおよびサブバンク
（sub-bank）をクローズする。これはスキャンフリップ
フロップ（flip flop）を使用して達成することができ
て、信号ＰＧＣＭＰが出現する時のクロック信号の立上
りエッジ時、即ち周期Ｔ７の立上がりエッジで、選択し
た保存単位の元のデータをラッチして、信号ＬＰＧＢＫ
およびＬＰＧＳＢのメモリバンクおよびサブバンクの予
充電コマンドを生成する。その後、周期Ｔ６の後、信号
ＰＧＵＰＤに合わせ、信号ＰＡＧ＿ＡおよびＢＮＫ＿Ａ
送出のデータをデータ表中で選択した保存単位に書き入
れる。並びに周期Ｔ８の後、相関のＬＲＵ値を更新す
る。即ち選択した保存単位のＬＲＵ値を０に設定して、
その他全て保存単位のＬＲＵ値に１を加える。

【００４４】上記の信号ＬＰＧＢＫおよびＬＰＧＳＢに
対して、システムが八個のメモリバンクを具するとする
と、８ビット幅の信号ＬＰＧＢＫ［0:7］で表示して、
そのうち各ビットは１個のメモリバンクに対応する。ま
た信号ＬＰＧＢＫ［0］はシステムの第１メモリバンク
を表す。並びに、各メモリバンクが二個のサブバンクを
具すると、四個のビットの信号ＬＰＧＳＢ［1:0］で表
示する。ＶＣ−ＳＤＲＡＭ使用時、選択した保存単位が
既にデータを有すると、復原（restore）データ（ＲＸ
ＰＡＧ［27:11］、ＲＸＳＥＧ［1:0］）を生成して復原
周期（restorecycle）に提供する。

【００４５】コンピューターシステムで、同時に異なる
タイプのメモリを使用する可能性があるため、必ず異な
るメモリの制御方式に合わせることを考慮しなければな
らなく、制御方式で調整する。コンピューターシステム
で同時にＥＤＯ／ＦＰ ＤＲＡＭおよびＳＤＲＡＭを使
用するとき、ＥＤＯ／ＦＰ ＤＲＡＭの８ビット幅の信
号ＣＡＳ＃［7:0］はＳＤＲＭＡＭと一緒に使用する。
その他、ＤＲＡＭ更新（refresh）を行う前、全てのメ
モリバンクは必ずアイドル（idle）状態で、予充電を経
過しなければならない。ページ更新信号ＰＧＦＬＨは確
認ビットを無効に設定して（即ち対応するＶＬＤ値を０
に設定する）、メモリ更新周期をつくり、ＥＤＯ／ＦＰ
ＤＲＡＭからＳＤＲＡＭに切り替えるときに用いる。
続いてタイムテーブルと合わせてＥＤＯ／ＦＰ ＤＲＡ
ＭからＳＤＲＡＭに切り替える状況を説明する。

【００４６】図９Ａに示すように、前一時アクセスがＥ
ＤＯ／ＦＰ ＤＲＡＭのデータアクセスであるとする
と、周期Ｔ１の時、前回のアクセスにより、信号ＰＧＵ
ＰＤに合わせ、信号ＰＡＧ＿ＡおよびＢＮＫ＿Ａのアド
レスデータを保存単位Ａに保存する。同時に周期Ｔ３
で、信号ＬＲＵ＿Ａを通して、そのＬＲＵ値を０に設
定、信号ＶＬＤ＿Ａは設定を保持する。続いて周期Ｔ４
で出現の信号ＰＧＣＭＰは、ＳＤＲＡＭに対してアクセ
スして、比較電気回路１１０で比較後、どの保存単位の
データにもヒットしていないことを確定する。ＥＤＯ／
ＦＰ ＤＲＡＭ不使用時、オープンしたメモリページを
保持することはできない。そのため保存単位Ａを用い
て、次回アクセスのデータを保存する。周期Ｔ５の後、
信号ＰＧＦＬＨは高電位に変化して、その後周期Ｔ６の
時、信号ＶＬＤ＿Ａを低電位に変化させ、ＥＤＯ／ＦＰ
ＤＲＡＭをクローズする。その後、周期Ｔ７で、信号
ＰＧＵＰＤに合わせて、信号ＰＡＧ＿ＡおよびＢＮＫ＿
ＡのＳＤＲＡＭのアドレスデータを保存単位Ａに保存し
て、必要なメモリページをオープンする。同時に周期Ｔ
８の時、信号ＶＬＤ＿Ａを高電位に回復、そのＶＬＤ値
を有効に設定して、そのＬＲＵ値は０を維持する。

【００４７】図９Ｂに示すように、前回のアクセスがＥ
ＤＯ／ＦＰ ＤＲＡＭのデータアクセスだとすると、周
期Ｔ１の時、前回のアクセスにより、信号ＰＧＵＰＤに
合わせ、信号ＰＡＧ＿ＡおよびＢＮＫ＿Ａのアドレスデ
ータを保存単位Ａに保存する。並びに周期Ｔ３で、信号
ＬＲＵ＿Ａにより、そのＬＲＵ値を０に設定する。同時
に信号ＬＲＵ＿Ｂは、例えば保存単位ＢのＬＲＵ値に１
を加えるなどして、連動して変化して、信号ＶＬＤ＿Ａ
は設定を保持する。続いて、周期Ｔ３で出現の信号ＰＧ
ＣＭＰは、ＳＤＲＡＭに対してアクセスして、比較電気
回路１１０で比較後、そのヒット保存単位Ｂのデータを
確定する。そのため周期Ｔ５の後、直接に相関のＬＲＵ
値を更新、即ち信号ＬＲＵ＿Ｂで保存単位ＢのＬＲＵ値
を０に設定して、保存単位ＢのもとのＬＲＵ値より小さ
いＬＲＵ値に１を加える。例えば、信号ＬＲＵ＿Ａによ
り保存単位ＡのＬＲＵ値が０から１に変化する。そして
周期Ｔ５の後、信号ＰＧＦＬＨは高電位に変化して、信
号ＶＬＤ＿Ａを低電位に変化させ、ＥＤＯ／ＦＰ ＤＲ
ＡＭをクローズする。

【００４８】メモリの更新周期は上記の状況と異なり、
全てのメモリバンクの予充電を行うために必ず全ての保
存単位のＶＬＤ値を無効に設定する必要がある。メモリ
更新後、前述の原則により動作させる。また、ＶＣ−Ｓ
ＤＲＡＭ使用時、それが自動予充電コマンドを使用する
ため、その他の相関する保存データの更新が必要ない。
以上のごとく、この発明を好適な実施例により開示した
が、もとより、この発明を限定するためのものではな
く、同業者であれば容易に理解できるように、この発明
の技術思想の範囲において、適当な変更ならびに修正が
当然なされうるものであるから、その特許権保護の範囲
は、特許請求の範囲および、それと均等な領域を基準と
して定めなければならない。

【００４９】

【発明の効果】上記構成により、この発明は下記の優れ
た点を有す。メモリ追跡マスター回路の各アクセス動作
により、ページヒット率を増加してデータをメモリマス
ター回路に共同で使用させるだけでなく、予め次のパイ
プラインアクセス（pipelinedaccess）の予充電が必要
かどうか判断する。このように現在のアクセスを進める
とき、予め予充電コマンドをもう一つのメモリバンクに
送って、先にもう一つのメモリバンクに対して予充電を
進め、アクセスの遅延時間を減少させる。従って、産業
上の利用価値が高い。

【図面の簡単な説明】

【図１】 この発明にかかる、メモリアクセス追跡のメ
モリページ管理装置の構成図である。

【図２】 この発明にかかる、メモリページ管理装置使
用のデータ保存表である。

【図３】 この発明にかかる、メモリページ管理装置の
比較電気回路の詳細な構成図である。

【図４】 この発明にかかる、メモリページ管理装置の
ページレジスタ電気回路の詳細な構成図である。

【図５】 （Ａ）この発明にかかる、メモリページ管理
装置の利用率レジスタ電気回路の詳細な回路図である。
（Ｂ）この発明にかかる、メモリページ管理装置の確認
電気回路の詳細な回路図である。

【図６】 この発明にかかる、メモリページ管理装置の
動作流れ図である。

【図７】 （Ａ）から（Ｇ）は、この発明にかかる、メ
モリページ管理装置のデータ表の動作過程図である。

【図８】 （Ａ）から（Ｄ）は、この発明にかかる、メ
モリページ管理装置の異なる動作状況下でのタイムテー
ブルである。

【図９】 （Ａ）と（Ｂ）は、この発明にかかる、メモ
リページ管理装置の異なる動作状況下でのタイムテーブ
ルである。

【符号の説明】

１００ メモリページ管理装置 １１０ 比較電気回路 １２０ ページレジスタ電気回路 １２５ データ保存表 １３０ 利用率レジスタ電気回路 １４０ 確認電気回路 ３１０ ページ比較電気回路 ３２０ バンク比較電気回路 ３３０ ＮＡＮＤゲート ３４０ ＮＡＮＤゲート ３５０ ＮＡＮＤゲート ４１０ ラッチ電気回路 ４１２ データバス ４２０ 選択電気回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 アクセスアドレスを受け取り、並びにペ
   ージヒット信号およびバンクヒット信号を出力して、 メモリページ管理装置が、 複数個の保存単位を具し、複数個のメモリページのアド
   レスデータを保存して、前記各保存単位がメモリページ
   のアドレスデータを保存して、前記各アドレスデータが
   バンクアドレスデータおよびページアドレスデータを含
   むページレジスタ電気回路、 前記ページレジスタ電気回路に接続して、アクセスアド
   レスを受け取り、並びに前記アクセスアドレスと前記ペ
   ージレジスタ電気回路のデータの比較結果により、前記
   ページヒット信号および前記バンクヒット信号を出力し
   て、前記アクセスアドレスが前記ページレジスタ電気回
   路中に保存した前記メモリページのアドレスデータの一
   つのバンクアドレスデータにヒット時、前記バンクヒッ
   ト信号は作用、前記アクセスアドレスが前記ページレジ
   スタ電気回路中に保存した前記メモリページのアドレス
   データの一つの前記バンクアドレスデータおよび前記ペ
   ージアドレスデータにヒット時、前記バンクヒット信号
   および前記ページヒット信号が同時に作用する比較電気
   回路、 前記ページレジスタ電気回路に接続して、前記保存単位
   の使用状況を把握して、前記アクセスアドレスが前記メ
   モリページのアドレスデータに未ヒット時、利用率レジ
   スタ電気回路により、前記保存単位からＬＲＵの保存単
   位を探し出して、並びに前記アクセスアドレスを前記Ｌ
   ＲＵの保存単位に保存する利用率レジスタ電気回路、そ
   して前記ページレジスタ電気回路に接続して、前記保存
   単位のデータが有効かどうか判断する確認電気回路、を
   含むことを特徴とするメモリアクセス追跡のメモリペー
   ジ管理装置。
2. 【請求項２】 上記アクセスアドレスが上記ページレジ
   スター電気回路中に保存した上記メモリページのアドレ
   スデータの一つのバンクアドレスデータにヒット、しか
   し上記ページアドレスデータに未ヒット時、上記アクセ
   スアドレスにより、上記ページアドレスデータを更新す
   ることを特徴とする請求項１記載のメモリアクセス追跡
   のメモリページ管理装置。
3. 【請求項３】 複数個の保存単位を提供して、複数個の
   メモリページのアドレスデータを保存して、 アクセスアドレスを受け取り、 前記アクセスアドレスと前記保存単位のアドレスデータ
   を比較、 前記アクセスアドレスが前記保存単位の一つのアドレス
   データにヒット時、ヒット信号を送り出し、 前記アクセスアドレスが前記保存単位の一つのアドレス
   データに未ヒット時、前記保存単位はＬＲＵの保存単位
   を探し出し、前記アクセスアドレスを前記ＬＲＵの保存
   単位に保存して、そして、 前記アクセスアドレスが前記保存単位の一つのアドレス
   データに未命中、前記ＬＲＵの保存単位が既に有効のア
   ドレスデータを保存した時、前記アクセスアドレスを前
   記ＬＲＵの保存単位に保存する前に、前記ＬＲＵの保存
   単位は先に保存のアドレスデータが復原アドレス信号を
   生成して、対応するメモリページの状態を復原する、ス
   テップを含むことを特徴とするメモリアクセス追跡のメ
   モリページ管理方法。