JP2000277691A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JP2000277691A JP2000277691A JP11078668A JP7866899A JP2000277691A JP 2000277691 A JP2000277691 A JP 2000277691A JP 11078668 A JP11078668 A JP 11078668A JP 7866899 A JP7866899 A JP 7866899A JP 2000277691 A JP2000277691 A JP 2000277691A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- integrated circuit
- metal
- metal wirings
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 小さな面積で、比較的大容量の電気容量素子
を形成することを可能にすると共に、電気容量値を容易
に可変できるようにする。 【解決手段】 複数の櫛歯状の金属細線を、ひとつの層
上に形成する、第1の金属配線3と、複数の櫛歯状の金
属細線を、前記第1の金属配線3を構成する金属細線
に、個々に略平行に沿うように、前記層と同一層上に形
成した第2の金属配線4と、を有し、各金属細線間の間
隙により、第1の金属配線3と第2の金属配線4の間に
電気容量素子を形成するようにした。
を形成することを可能にすると共に、電気容量値を容易
に可変できるようにする。 【解決手段】 複数の櫛歯状の金属細線を、ひとつの層
上に形成する、第1の金属配線3と、複数の櫛歯状の金
属細線を、前記第1の金属配線3を構成する金属細線
に、個々に略平行に沿うように、前記層と同一層上に形
成した第2の金属配線4と、を有し、各金属細線間の間
隙により、第1の金属配線3と第2の金属配線4の間に
電気容量素子を形成するようにした。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路装置に係
り、特に半導体集積回路内に配置される電気容量素子の
構成に関する。
り、特に半導体集積回路内に配置される電気容量素子の
構成に関する。
【0002】
【従来の技術】従来から、半導体集積回路においては、
内部にトランジスタ等の能動素子に加えて、抵抗素子、
電気容量素子などの受動素子を形成している。
内部にトランジスタ等の能動素子に加えて、抵抗素子、
電気容量素子などの受動素子を形成している。
【0003】図11は、従来の集積回路装置の電気容量
素子部の平面図であり、図12は、同断面図である。
素子部の平面図であり、図12は、同断面図である。
【0004】図において示すように、金属等の導体で構
成される第1層1と、同じく金属等の導体で構成される
第2層2が厚さ方向に対向して配置され、第1層1と第
2層2の間には、絶縁体で構成される層間膜8が配置さ
れる。つまり、半導体集積回路上で、第1層1、層間膜
8、第2層2がそれぞれ個別の層上に形成されている。
成される第1層1と、同じく金属等の導体で構成される
第2層2が厚さ方向に対向して配置され、第1層1と第
2層2の間には、絶縁体で構成される層間膜8が配置さ
れる。つまり、半導体集積回路上で、第1層1、層間膜
8、第2層2がそれぞれ個別の層上に形成されている。
【0005】以上のような構成により、層間膜8を挟ん
で形成された第1層1と第2層2により電気容量素子が
形成される。
で形成された第1層1と第2層2により電気容量素子が
形成される。
【0006】さて、図11、図12のような構成で得ら
れる電気容量は、平行平板の電気容量値の計算式から、 C=εS/d となる。但し、εは層間膜8の誘電率、Sは第1層1と
第2層2の対向する領域の面積、dは層間膜8の厚さで
ある。
れる電気容量は、平行平板の電気容量値の計算式から、 C=εS/d となる。但し、εは層間膜8の誘電率、Sは第1層1と
第2層2の対向する領域の面積、dは層間膜8の厚さで
ある。
【0007】従って、層間膜8の誘電率εを8.854
e−12(F/m)、比誘電率を3.8、層間膜8によ
る層間膜厚dを0.75(μm)として、電気容量1
(pF)を得ようとすると、第2層2の面積Sは、22
300(μm2)となり、集積回路のスケールで見ると
非常に大きな面積となる。
e−12(F/m)、比誘電率を3.8、層間膜8によ
る層間膜厚dを0.75(μm)として、電気容量1
(pF)を得ようとすると、第2層2の面積Sは、22
300(μm2)となり、集積回路のスケールで見ると
非常に大きな面積となる。
【0008】
【発明が解決しようとする課題】以上述べたように、従
来の集積回路装置は、二つの金属層1、2を、層間膜8
を挟んで対向配置して、必要な電気容量値を得るように
構成されていたので、電気容量素子を形成しようとする
とどうしても大きな面積を必要とし、チップ面積を増大
させ、コストアップの要因となっていた。
来の集積回路装置は、二つの金属層1、2を、層間膜8
を挟んで対向配置して、必要な電気容量値を得るように
構成されていたので、電気容量素子を形成しようとする
とどうしても大きな面積を必要とし、チップ面積を増大
させ、コストアップの要因となっていた。
【0009】また、従来の集積回路装置では、任意の電
気容量を得るべく、これを可変させようとすると、複数
個の電気容量素子を平面上に2次元に配置し、これを切
り替えるという構成となるため、更にチップ面積やコス
トの増大を招くことになってしまうという問題点があっ
た。
気容量を得るべく、これを可変させようとすると、複数
個の電気容量素子を平面上に2次元に配置し、これを切
り替えるという構成となるため、更にチップ面積やコス
トの増大を招くことになってしまうという問題点があっ
た。
【0010】従って、本発明の目的は、上記のような従
来技術の問題点を解消し、小さな面積で、比較的大容量
の電気容量素子を形成することを可能にすると共に、電
気容量値を容易に可変できるような構成の集積回路装置
を実現することにある。
来技術の問題点を解消し、小さな面積で、比較的大容量
の電気容量素子を形成することを可能にすると共に、電
気容量値を容易に可変できるような構成の集積回路装置
を実現することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数の第1の金属配線と複数の第2の金
属配線とを交互に配列したユニットを備え、面方向に隣
接する前記第1及び第2の金属配線間の電気容量から形
成される電気容量素子を備えたことを特徴とする集積回
路装置を提供するものである。
に、本発明は、複数の第1の金属配線と複数の第2の金
属配線とを交互に配列したユニットを備え、面方向に隣
接する前記第1及び第2の金属配線間の電気容量から形
成される電気容量素子を備えたことを特徴とする集積回
路装置を提供するものである。
【0012】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施形を説明する。 実施形1.図1は、1ユニットとしての、本発明の実施
形1の集積回路装置の電気容量素子部の平面図であり、
図2は、同断面図である。
明の実施形を説明する。 実施形1.図1は、1ユニットとしての、本発明の実施
形1の集積回路装置の電気容量素子部の平面図であり、
図2は、同断面図である。
【0013】各図において示すように、第1の金属配線
3と第2の金属配線4は、同一の平面上に交互に配置さ
れる。つまり、半導体集積回路素子上で、1層分の金属
配線層上に、第1の金属配線3と第2の金属配線4が交
互に配置され、その結果、第1の金属配線3と第2の金
属配線4による電気容量素子が形成される。
3と第2の金属配線4は、同一の平面上に交互に配置さ
れる。つまり、半導体集積回路素子上で、1層分の金属
配線層上に、第1の金属配線3と第2の金属配線4が交
互に配置され、その結果、第1の金属配線3と第2の金
属配線4による電気容量素子が形成される。
【0014】ここで、第1の金属配線3と第2の金属配
線4の、金属配線長Lを150(μm)、金属配線層膜
厚Dを0.5(μm)、第1の金属配線3と第2の金属
配線4の間の金属配線間隔Gを0.4(μm)とし、誘
電率εを8.856e−12(F/m)、比誘電率を
3.8とすると、第1の金属配線3の1本と第2の金属
配線4の1本との間の1つのスペースによって得られる
電気容量値は、6.31(fF)となる。
線4の、金属配線長Lを150(μm)、金属配線層膜
厚Dを0.5(μm)、第1の金属配線3と第2の金属
配線4の間の金属配線間隔Gを0.4(μm)とし、誘
電率εを8.856e−12(F/m)、比誘電率を
3.8とすると、第1の金属配線3の1本と第2の金属
配線4の1本との間の1つのスペースによって得られる
電気容量値は、6.31(fF)となる。
【0015】従って、第1の金属配線3と第2の金属配
線4により1(pF)の電気容量値を得ようとすると、
159個のスペースが必要である。つまり、第1の金属
配線3と第2の金属配線4を合わせて106本を配置す
れば、1(pF)の電気容量値が得られるということに
なる。
線4により1(pF)の電気容量値を得ようとすると、
159個のスペースが必要である。つまり、第1の金属
配線3と第2の金属配線4を合わせて106本を配置す
れば、1(pF)の電気容量値が得られるということに
なる。
【0016】さて、金属配線幅Wを、第1の金属配線
3、第2の金属配線4共に0.4(μm)とすると、必
要な面積Sは、 S=(G+W)×L×159+W×L=19140(μ
m2) となる。
3、第2の金属配線4共に0.4(μm)とすると、必
要な面積Sは、 S=(G+W)×L×159+W×L=19140(μ
m2) となる。
【0017】つまり、従来の3層構造の電気容量素子で
1(pF)を得るために必要であった面積S=2230
0(μm2)と比較すると、3160(μm2)少ない面
積で済む。
1(pF)を得るために必要であった面積S=2230
0(μm2)と比較すると、3160(μm2)少ない面
積で済む。
【0018】なお、図1、図2のような構成において、
第1の金属配線3どうし、第2の金属配線4どうしは、
それぞれ電気的に結合される必要がある。そのために、
本実施例1では、図3の平面図に示すように、第1の金
属配線3、第2の金属配線4をそれぞれ櫛形状とし、そ
れぞれを交互にかみ合わせとなるように配置すること
で、同じ金属層上で電気的な結合を得ている。 実施形2.上記実施形1では、第1の金属配線3と第2
の金属配線4を、1層の金属層上に形成する場合を例示
したが、実施形2では、図3に示す電気容量素子を、1
層目、2層目の2つの層にそれぞれ形成してこれらの2
つの層を対向させることによって作っている。これによ
り、電気容量値を概略2倍に増大することができる。
第1の金属配線3どうし、第2の金属配線4どうしは、
それぞれ電気的に結合される必要がある。そのために、
本実施例1では、図3の平面図に示すように、第1の金
属配線3、第2の金属配線4をそれぞれ櫛形状とし、そ
れぞれを交互にかみ合わせとなるように配置すること
で、同じ金属層上で電気的な結合を得ている。 実施形2.上記実施形1では、第1の金属配線3と第2
の金属配線4を、1層の金属層上に形成する場合を例示
したが、実施形2では、図3に示す電気容量素子を、1
層目、2層目の2つの層にそれぞれ形成してこれらの2
つの層を対向させることによって作っている。これによ
り、電気容量値を概略2倍に増大することができる。
【0019】従って、この実施例2では、実施形1と比
較して、同じ電気容量値を得るためには、必要な面積を
半分程度まで低減することが可能となる。 実施形3.図5及び図6は、このユニットから構成し
た、本発明の実施形3の集積回路装置の電気容量素子部
の平面図および断面図である。
較して、同じ電気容量値を得るためには、必要な面積を
半分程度まで低減することが可能となる。 実施形3.図5及び図6は、このユニットから構成し
た、本発明の実施形3の集積回路装置の電気容量素子部
の平面図および断面図である。
【0020】なお、図5においては、わかりやすくする
ため多少各部材をずらして表わしているが、実際にはず
れはてはいない。
ため多少各部材をずらして表わしているが、実際にはず
れはてはいない。
【0021】さて、上述した実施形2では、図3に示し
たものを2つの厚さ方向に重ねることにより、2層構造
の電気容量素子を形成する場合を例示したが、実施形3
は、図3に示すものと図4に示すものを2層として重ね
ることにより、図5、図6に示すものとしたものであ
る。図4に示すものにおいては、1層目の第1の金属配
線3、第2の金属配線4に対して、2層目では、それぞ
れが互い違いになるように、2層目第1の金属配線23
と2層目第2の金属配線24を形成している。
たものを2つの厚さ方向に重ねることにより、2層構造
の電気容量素子を形成する場合を例示したが、実施形3
は、図3に示すものと図4に示すものを2層として重ね
ることにより、図5、図6に示すものとしたものであ
る。図4に示すものにおいては、1層目の第1の金属配
線3、第2の金属配線4に対して、2層目では、それぞ
れが互い違いになるように、2層目第1の金属配線23
と2層目第2の金属配線24を形成している。
【0022】上述のようにして得られる電気容量素子
は、図5の平面図、図6の断面図からわかるように、層
間膜8を挟んで対向する第1の金属配線3と2層目第2
の金属配線24の間と、層間膜8を挟んで対向する第2
の金属配線4と2層目第1の金属配線23の間のそれぞ
れに、層間にまたがる電気容量が得られることになる。
つまり、各層内で得られる電気容量の加えて、層間での
電気容量も加算されるため、実施形2と比較して、電気
容量値を1.5倍程度まで引き上げることが可能とな
る。
は、図5の平面図、図6の断面図からわかるように、層
間膜8を挟んで対向する第1の金属配線3と2層目第2
の金属配線24の間と、層間膜8を挟んで対向する第2
の金属配線4と2層目第1の金属配線23の間のそれぞ
れに、層間にまたがる電気容量が得られることになる。
つまり、各層内で得られる電気容量の加えて、層間での
電気容量も加算されるため、実施形2と比較して、電気
容量値を1.5倍程度まで引き上げることが可能とな
る。
【0023】その結果、実施形2に比較して、同じ電気
容量値を得るに当っても、面積を更に35%程度低減す
ることが可能となり、実施形1に比較すれば、実に必要
面積を3分の1程度まで低減できる。 実施形4.図7は、本発明の実施形4の集積回路装置の
電気容量素子部の部分平面図である。
容量値を得るに当っても、面積を更に35%程度低減す
ることが可能となり、実施形1に比較すれば、実に必要
面積を3分の1程度まで低減できる。 実施形4.図7は、本発明の実施形4の集積回路装置の
電気容量素子部の部分平面図である。
【0024】図において示すように、第1の金属配線3
は図3と同じように、櫛形状となっているが、基端例の
第2の金属配線4は、櫛歯の部分の先端例の第2の金属
配線4a、4b、4c、4dと電気的に切り離されてお
り、スイッチ群5を構成するスイッチ5a、5b、5
c、5dを介して、個別に接続および分離を制御可能に
構成される。なお、スイッチ群5のスイッチ5a、5
b、5c、5dは、それぞれコントロール信号Sa、S
b、Sc、Sdにより、個別にオン、オフ制御される。
は図3と同じように、櫛形状となっているが、基端例の
第2の金属配線4は、櫛歯の部分の先端例の第2の金属
配線4a、4b、4c、4dと電気的に切り離されてお
り、スイッチ群5を構成するスイッチ5a、5b、5
c、5dを介して、個別に接続および分離を制御可能に
構成される。なお、スイッチ群5のスイッチ5a、5
b、5c、5dは、それぞれコントロール信号Sa、S
b、Sc、Sdにより、個別にオン、オフ制御される。
【0025】この実施形4の構成によれば、第1の金属
配線3に対向する第2の金属配線4a、4b、4c、4
dの数を、コントロール信号Sa、Sb、Sc、Sdに
より増減することができるので、第1の金属配線3と第
2の金属配線4の間で得られる電気容量値を可変するこ
とができる。
配線3に対向する第2の金属配線4a、4b、4c、4
dの数を、コントロール信号Sa、Sb、Sc、Sdに
より増減することができるので、第1の金属配線3と第
2の金属配線4の間で得られる電気容量値を可変するこ
とができる。
【0026】つまり、スイッチ5a、5b、5c、5d
のオンの個数を増加させることにより、電気容量値を増
加させることが可能であり、スイッチ5a、5b、5
c、5dのオンの個数を低減させることにより、電気容
量値を低減させることが可能となる。
のオンの個数を増加させることにより、電気容量値を増
加させることが可能であり、スイッチ5a、5b、5
c、5dのオンの個数を低減させることにより、電気容
量値を低減させることが可能となる。
【0027】なお、本実施形では、第2の金属配線4
a、4b、4c、4dのそれぞれに1対1でスイッチ5
a、5b、5c、5dを対応付けて設けているが、第2
の金属配線4a、4b、4c、4dを適宜均等数ずつ、
またはある規則に基づいて異なる数ずつ、まとめてグル
ープ化し、スイッチ群5の各スイッチにより、これらの
グループと第2の金属配線4の間のオン、オフを制御す
ることにより、半導体集積回路上で能動素子により構成
されるスイッチ群5の素子数を低減することが可能であ
り、スイッチ数を減らしたにもかかわらず、きめ細かな
電気容量値の調整が可能である。 実施形5.図8は、本発明の実施形5の集積回路装置の
電気容量素子部の部分平面図である。図において示すよ
うに、第1の金属配線3と第2の金属配線4を形成する
製造途中の段階で、第1の金属配線3と、第1の金属配
線3a、3bの間を電気的に切り離しておき、第1の金
属配線3と、第1の金属配線3c、3d、3eの間は電
気的につないだ状態にしておく。第1の金属配線3a、
3b、3c、3d、3eが微細な金属配線として形成さ
れていることは言うまでもない。
a、4b、4c、4dのそれぞれに1対1でスイッチ5
a、5b、5c、5dを対応付けて設けているが、第2
の金属配線4a、4b、4c、4dを適宜均等数ずつ、
またはある規則に基づいて異なる数ずつ、まとめてグル
ープ化し、スイッチ群5の各スイッチにより、これらの
グループと第2の金属配線4の間のオン、オフを制御す
ることにより、半導体集積回路上で能動素子により構成
されるスイッチ群5の素子数を低減することが可能であ
り、スイッチ数を減らしたにもかかわらず、きめ細かな
電気容量値の調整が可能である。 実施形5.図8は、本発明の実施形5の集積回路装置の
電気容量素子部の部分平面図である。図において示すよ
うに、第1の金属配線3と第2の金属配線4を形成する
製造途中の段階で、第1の金属配線3と、第1の金属配
線3a、3bの間を電気的に切り離しておき、第1の金
属配線3と、第1の金属配線3c、3d、3eの間は電
気的につないだ状態にしておく。第1の金属配線3a、
3b、3c、3d、3eが微細な金属配線として形成さ
れていることは言うまでもない。
【0028】この段階で、第1の金属配線3と第2の金
属配線4によって形成される電気容量素子の電気容量値
は、ある値に設定される。
属配線4によって形成される電気容量素子の電気容量値
は、ある値に設定される。
【0029】さて、以上のような状態で、電気容量が必
要な値より不足している場合、FIB加工により、図9
の部分平面図に示すように、例えば第1の金属配線3と
第1の金属配線3bの間に金属配線追加部6を形成し
て、電気容量値を増大させる。これは、第1の金属配線
3bが細い金属配線で構成されるために、容易に実施可
能である。
要な値より不足している場合、FIB加工により、図9
の部分平面図に示すように、例えば第1の金属配線3と
第1の金属配線3bの間に金属配線追加部6を形成し
て、電気容量値を増大させる。これは、第1の金属配線
3bが細い金属配線で構成されるために、容易に実施可
能である。
【0030】一方、電気容量が必要な値より多い場合、
FIB加工により、図10の部分平面図に示すように、
例えば、第1の金属配線3と第1の金属配線3cの間の
金属を除去して、金属配線削除部7とし、電気容量値を
低減させる。これは、第1の金属配線3cが細い金属配
線で構成されるために、容易に実施可能である。
FIB加工により、図10の部分平面図に示すように、
例えば、第1の金属配線3と第1の金属配線3cの間の
金属を除去して、金属配線削除部7とし、電気容量値を
低減させる。これは、第1の金属配線3cが細い金属配
線で構成されるために、容易に実施可能である。
【0031】以上述べたように、本実施形5によれば、
第1の金属配線3a、3b、3c、3d、3eが微細な
金属配線として形成されており、FIB加工により、配
線の接続や切断が容易に行えることを利用して、工程の
途中で、電気容量素子の電気容量値を容易に増減調整す
ることが可能となる。
第1の金属配線3a、3b、3c、3d、3eが微細な
金属配線として形成されており、FIB加工により、配
線の接続や切断が容易に行えることを利用して、工程の
途中で、電気容量素子の電気容量値を容易に増減調整す
ることが可能となる。
【0032】その結果、金属配線幅、金属配線スペー
ス、金属配線膜厚等、プロセスのばらつきにより所望の
電気容量値が得られない場合にも、FIB加工により電
気容量値を調整できるので、アナログセルの特性を良好
に保つことが可能である。
ス、金属配線膜厚等、プロセスのばらつきにより所望の
電気容量値が得られない場合にも、FIB加工により電
気容量値を調整できるので、アナログセルの特性を良好
に保つことが可能である。
【0033】以上、各実施形を通じて列挙してきたよう
に、本発明の集積回路装置では、細いパターンの金属配
線を層内および層間で電気容量を形成するように配置す
ることにより、電気容量素子を形成しているので、従来
のように2層にまたがる金属層間で電気容量素子を形成
する場合に比較して、小さな面積で大きな電気容量値を
実現することができるようになった。その結果、半導体
集積回路のチップ面積の低減とコストダウンが容易にな
った。
に、本発明の集積回路装置では、細いパターンの金属配
線を層内および層間で電気容量を形成するように配置す
ることにより、電気容量素子を形成しているので、従来
のように2層にまたがる金属層間で電気容量素子を形成
する場合に比較して、小さな面積で大きな電気容量値を
実現することができるようになった。その結果、半導体
集積回路のチップ面積の低減とコストダウンが容易にな
った。
【0034】更に、細いパターンの金属配線を適宜組み
合わせて半導体集積回路上の能動素子を用いてスイッチ
することにより、その電気容量値をダイナミックに切り
替え制御することが可能であり、半導体集積回路の用途
性を大幅に高めることが可能になった。
合わせて半導体集積回路上の能動素子を用いてスイッチ
することにより、その電気容量値をダイナミックに切り
替え制御することが可能であり、半導体集積回路の用途
性を大幅に高めることが可能になった。
【0035】また、電気容量素子の製造途中において
も、細いパターンの配線の接続、切断をFIB加工等で
行うことにより、電気容量値の調整を容易に行うことが
可能であるので、半導体集積回路の電気的な特性を向上
させ、歩留を改善することが可能となる。
も、細いパターンの配線の接続、切断をFIB加工等で
行うことにより、電気容量値の調整を容易に行うことが
可能であるので、半導体集積回路の電気的な特性を向上
させ、歩留を改善することが可能となる。
【0036】
【発明の効果】以上述べたように、本発明の集積回路装
置は、細い金属配線を多数組み合わせることにより、層
内および層間で、電気容量素子を形成するように構成し
たので、少ない素子面積で、容量の大きな素子を実現で
きるばかりでなく、容易に電気容量値を変更可能な構造
を実現することができる。
置は、細い金属配線を多数組み合わせることにより、層
内および層間で、電気容量素子を形成するように構成し
たので、少ない素子面積で、容量の大きな素子を実現で
きるばかりでなく、容易に電気容量値を変更可能な構造
を実現することができる。
【図1】本発明の実施形1の集積回路装置の電気容量素
子部の部分平面図である。
子部の部分平面図である。
【図2】図1の断面図である。
【図3】図1、図2における第1、第2の金属配線の平
面図である。
面図である。
【図4】本発明の実施形3の集積回路装置の電気容量素
子部に適用される第1、第2の金属配線の平面図であ
る。
子部に適用される第1、第2の金属配線の平面図であ
る。
【図5】本発明の実施形3の集積回路装置の電気容量素
子部の部分平面図である。
子部の部分平面図である。
【図6】図5のVI−VI線断面図である。
【図7】本発明の実施形4の集積回路装置の電気容量素
子部の部分平面図である。
子部の部分平面図である。
【図8】本発明の実施形5の集積回路装置の電気容量素
子部の部分平面図である。
子部の部分平面図である。
【図9】図8の構成において、金属配線追加部が入った
場合の平面図である。
場合の平面図である。
【図10】図8の構成において、金属配線削除部が入っ
た場合の平面図である。
た場合の平面図である。
【図11】従来の集積回路装置の電気容量素子部の部分
平面図である。
平面図である。
【図12】図11の断面図である。
1 第1層 2 第2層 3、3a、3b、3c、3d、3e、23 第1の金属
配線 4、4a、4b、4c、4d、24 第2の金属配線 5 スイッチ群 5a、5b、5c、5d スイッチ 6 金属配線追加部 7 金属配線削除部 8 層間膜 9 金属配線未配線領域
配線 4、4a、4b、4c、4d、24 第2の金属配線 5 スイッチ群 5a、5b、5c、5d スイッチ 6 金属配線追加部 7 金属配線削除部 8 層間膜 9 金属配線未配線領域
Claims (5)
- 【請求項1】複数の第1の金属配線と複数の第2の金属
配線とを交互に配列したユニットを備え、面方向に隣接
する前記第1及び第2の金属配線間の電気容量から形成
される電気容量素子を備えたことを特徴とする集積回路
装置。 - 【請求項2】複数の前記ユニットを厚さ方向に重ねて配
設し、これらのユニットは、厚さ方向に隣り合う各1対
の前記ユニット間においては、一方のユニットの前記第
1の金属配線と他方のユニットの前記第2の金属配線と
が互いに対向して電気容量を形成するように、面方向に
位相がずれるように配設され、一対のユニット間におけ
る前記電気容量に基づいて形成される電気容量素子をさ
らに備えたことを特徴とする請求項1に記載の集積回路
装置。 - 【請求項3】前記各ユニットにおいて、前記第1及び第
2の金属配線は櫛形の入れ子構造となっていることを特
徴とする前記請求項1又は2に記載の集積回路装置。 - 【請求項4】前記第1及び第2の金属配線の少なくとも
一方は、途中に断続可能なスイッチを有し、このスイッ
チのオン、オフにより前記第1及び第2の金属配線の長
さを変化させて、前記電気容量素子の電気容量を可変と
したことを特徴とする請求項3に記載の集積回路装置。 - 【請求項5】前記第1及び第2の金属配線の少なくとも
一方は、途中に断線部分を有して断線した状態のもの
と、前記断線部分を有しない連続したものの少なくとも
一方を備え、前記第1及び第2の金属配線は、前記断線
部分には追加部分を追加形成することにより、断線部分
を有しないものにおいては断線部分を形成することによ
り、第1及び第2の金属配線の電気容量を変化させるこ
とができるように構成されたことを特徴とする請求項3
に記載の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11078668A JP2000277691A (ja) | 1999-03-23 | 1999-03-23 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11078668A JP2000277691A (ja) | 1999-03-23 | 1999-03-23 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277691A true JP2000277691A (ja) | 2000-10-06 |
Family
ID=13668252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11078668A Pending JP2000277691A (ja) | 1999-03-23 | 1999-03-23 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277691A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254776A (ja) * | 2012-06-05 | 2013-12-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2016162925A (ja) * | 2015-03-03 | 2016-09-05 | 力晶科技股▲ふん▼有限公司 | Momキャパシタ回路及び半導体装置 |
| CN113519069A (zh) * | 2019-03-05 | 2021-10-19 | 国际商业机器公司 | 固定频率量子位的共振频率调整 |
-
1999
- 1999-03-23 JP JP11078668A patent/JP2000277691A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254776A (ja) * | 2012-06-05 | 2013-12-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2016162925A (ja) * | 2015-03-03 | 2016-09-05 | 力晶科技股▲ふん▼有限公司 | Momキャパシタ回路及び半導体装置 |
| CN105938828A (zh) * | 2015-03-03 | 2016-09-14 | 力晶科技股份有限公司 | 金属氧化物金属电容器电路及其半导体装置 |
| US9484341B2 (en) | 2015-03-03 | 2016-11-01 | Powerchip Technology Corporation | Mom capacitor circuit and semiconductor device thereof |
| CN105938828B (zh) * | 2015-03-03 | 2019-03-08 | 力晶科技股份有限公司 | 金属氧化物金属电容器电路及其半导体装置 |
| CN113519069A (zh) * | 2019-03-05 | 2021-10-19 | 国际商业机器公司 | 固定频率量子位的共振频率调整 |
| JP2022522637A (ja) * | 2019-03-05 | 2022-04-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 固定周波数量子ビットの共振周波数調整 |
| JP7605571B2 (ja) | 2019-03-05 | 2024-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 固定周波数量子ビットの共振周波数調整 |
| CN113519069B (zh) * | 2019-03-05 | 2025-01-28 | 国际商业机器公司 | 固定频率量子位的共振频率调整 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4446525B2 (ja) | 半導体装置 | |
| EP0643402B1 (en) | Inductive structures for semiconductor integrated circuits | |
| CN101154502B (zh) | 叠层电容器 | |
| JP4485145B2 (ja) | 集積回路 | |
| CA1318015C (en) | Customizable circuitry | |
| JP2001127247A5 (ja) | ||
| JP2009239318A (ja) | 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト | |
| US6445564B1 (en) | Power supply bypass capacitor circuit for reducing power supply noise and semiconductor integrated circuit device having the capacitor circuit | |
| CN109565266A (zh) | 噪声滤波电路 | |
| US20070217122A1 (en) | Capacitor | |
| JP2021114531A (ja) | 半導体装置 | |
| US7471500B1 (en) | Multi-segment parallel wire capacitor | |
| KR20010014709A (ko) | 적층 커패시터 장치 | |
| JP2000277691A (ja) | 集積回路装置 | |
| US20160260672A1 (en) | Semiconductor apparatus | |
| US5081561A (en) | Customizable circuitry | |
| JPH04111462A (ja) | 半導体装置 | |
| JP4741602B2 (ja) | Esd保護素子として種々の容量をもつ複数のバリスタを備えた多層コンポーネント | |
| JP4004796B2 (ja) | 出力半導体モジュール | |
| US7550854B2 (en) | Integrated interconnect arrangement | |
| JPH02226756A (ja) | 半導体装置 | |
| JPH10189593A (ja) | 基準平面金属化層を有する集積回路電気装置 | |
| KR101037321B1 (ko) | 반도체 소자의 캐패시터 구조 | |
| JPH0728133B2 (ja) | 回路基板 | |
| JPH07263278A (ja) | コンデンサ |