JP2000277792A - 多チャンネルｐｉｎフォトダイオードの駆動方法 - Google Patents
多チャンネルｐｉｎフォトダイオードの駆動方法Info
- Publication number
- JP2000277792A JP2000277792A JP11086585A JP8658599A JP2000277792A JP 2000277792 A JP2000277792 A JP 2000277792A JP 11086585 A JP11086585 A JP 11086585A JP 8658599 A JP8658599 A JP 8658599A JP 2000277792 A JP2000277792 A JP 2000277792A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- type impurity
- impurity region
- voltage
- reverse voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 31
- 230000000779 depleting effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 クロストークの少ないマルチチャンネルＰＩ
Ｎフォトダイオードの駆動法を実現する。 【解決手段】 ＰＩＮフォトダイオード１は同じ半導体
基板上に形成されカソードは共有しており、アノードは
ギャングされすべてのＰＩＮフォトダイオード１に完全
空乏層化電圧以上の同じ逆電圧が加わるようになってい
る。
Ｎフォトダイオードの駆動法を実現する。 【解決手段】 ＰＩＮフォトダイオード１は同じ半導体
基板上に形成されカソードは共有しており、アノードは
ギャングされすべてのＰＩＮフォトダイオード１に完全
空乏層化電圧以上の同じ逆電圧が加わるようになってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は同一半導体基板に複
数のＰＩＮフォトダイオードをもつ多チャンネルＰＩＮ
フォトダイオードの駆動方法に関するものである。
数のＰＩＮフォトダイオードをもつ多チャンネルＰＩＮ
フォトダイオードの駆動方法に関するものである。
【０００２】
【従来の技術】光ファイバー通信などにおいては大量の
データを伝送する手段として複数の光ファイバーを束ね
パラレルに伝送することが行われている。このようなパ
ラレル光ファイバー通信のためには光信号を電気信号に
変える光電変換素子も複数必要となるが、このような用
途には同一半導体基板に複数のＰＩＮフォトダイオード
をもつ多チャンネルＰＩＮフォトダイオードが小型であ
ることや実装のしやすさから使用される。
データを伝送する手段として複数の光ファイバーを束ね
パラレルに伝送することが行われている。このようなパ
ラレル光ファイバー通信のためには光信号を電気信号に
変える光電変換素子も複数必要となるが、このような用
途には同一半導体基板に複数のＰＩＮフォトダイオード
をもつ多チャンネルＰＩＮフォトダイオードが小型であ
ることや実装のしやすさから使用される。
【０００３】
【発明が解決しようとする課題】同一半導体基板に複数
のＰＩＮフォトダイオードをもつ多チャンネルＰＩＮフ
ォトダイオードにおいては隣接するＰＩＮフォトダイオ
ードからの漏れ電流（クロストーク）が問題となり、そ
のためたとえば図９に示すようにＰＩＮフォトダイオー
ドとＰＩＮフォトダイオードを誘電体層３３で分離する
誘電体分離などが行われている。しかしこの誘電体分離
はプロセスが複雑で適用できる範囲も限られている。
のＰＩＮフォトダイオードをもつ多チャンネルＰＩＮフ
ォトダイオードにおいては隣接するＰＩＮフォトダイオ
ードからの漏れ電流（クロストーク）が問題となり、そ
のためたとえば図９に示すようにＰＩＮフォトダイオー
ドとＰＩＮフォトダイオードを誘電体層３３で分離する
誘電体分離などが行われている。しかしこの誘電体分離
はプロセスが複雑で適用できる範囲も限られている。
【０００４】
【課題を解決するための手段】本発明では同一半導体基
板に複数のＰＩＮフォトダイオードをもつ多チャンネル
ＰＩＮフォトダイオードの隣接するＰＩＮフォトダイオ
ードからの漏れ電流をなくする（分離する）ために同一
半導体基板に設けられたすべてＰＩＮフォトダイオード
に完全空乏層化電圧以上の逆電圧を加える。
板に複数のＰＩＮフォトダイオードをもつ多チャンネル
ＰＩＮフォトダイオードの隣接するＰＩＮフォトダイオ
ードからの漏れ電流をなくする（分離する）ために同一
半導体基板に設けられたすべてＰＩＮフォトダイオード
に完全空乏層化電圧以上の逆電圧を加える。
【０００５】更に半導体基板にエビタキシヤル成長基板
を使用することにより空乏層が形成される高抵抗層を薄
くでき、したがって完全空乏層化電圧を低くでき、低電
圧化ができる。またＳＯＩ基板によっても空乏層が形成
される高抵抗層を薄くでき、したがって完全空乏層化電
圧を低くでき、低電圧化ができる。
を使用することにより空乏層が形成される高抵抗層を薄
くでき、したがって完全空乏層化電圧を低くでき、低電
圧化ができる。またＳＯＩ基板によっても空乏層が形成
される高抵抗層を薄くでき、したがって完全空乏層化電
圧を低くでき、低電圧化ができる。
【０００６】ＳＯＩ基板として張り合わせＳＯＩ基板
（結合ＳＯＩ基板）を使用すると、空乏層が形成される
高抵抗層として極めて高抵抗の半導体基板が利用でき低
電圧化に極めて有効である。
（結合ＳＯＩ基板）を使用すると、空乏層が形成される
高抵抗層として極めて高抵抗の半導体基板が利用でき低
電圧化に極めて有効である。
【０００７】
【発明の実施の形態】以下に本発明の実施例を図面に基
づいて説明する。図１は本発明による多チャンネルＰＩ
Ｎフォトダイオードの回路図である。ＰＩＮフォトダイ
オード１は同じ半導体基板上に形成されカソードは共有
しており、アノードはギャングされすべてのＰＩＮフォ
トダイオード１に完全空乏層化電圧以上の同じ逆電圧が
加わるようになっている。
づいて説明する。図１は本発明による多チャンネルＰＩ
Ｎフォトダイオードの回路図である。ＰＩＮフォトダイ
オード１は同じ半導体基板上に形成されカソードは共有
しており、アノードはギャングされすべてのＰＩＮフォ
トダイオード１に完全空乏層化電圧以上の同じ逆電圧が
加わるようになっている。
【０００８】図２は本発明に使用される多チャンネルＰ
ＩＮフォトダイオードの断面図であり、図１の回路で使
用したものである。Ｎ−型半導体基板２１の一つの面に
複数のＰ＋型不純物領域２２が形成され反対側の面に基
板と同じ導電型の不純物濃度の高いＮ＋型不純物領域１
３が形成されている。各Ｐ＋型不純物領域２２は同一面
上に形成された共通のＮ＋型不純物領域２４で囲まれて
いる。各Ｐ＋型不純物領域２２とＮ−型半導体基板２
１、Ｎ＋型不純物領域２３によりＰＩＮフォトダイオー
ドが形成されることとなる。各Ｐ＋型不純物領域１２は
アノード電極２５が、Ｎ＋型不純物領域２３またはＮ＋
型不純物領域２４にはすべてのＰＩＮフォトダイオード
に共通となるカソード電極２６、２７が形成される。こ
のカソード電極は少なくともどちらか一方のＮ＋型不純
物領域あればよい。
ＩＮフォトダイオードの断面図であり、図１の回路で使
用したものである。Ｎ−型半導体基板２１の一つの面に
複数のＰ＋型不純物領域２２が形成され反対側の面に基
板と同じ導電型の不純物濃度の高いＮ＋型不純物領域１
３が形成されている。各Ｐ＋型不純物領域２２は同一面
上に形成された共通のＮ＋型不純物領域２４で囲まれて
いる。各Ｐ＋型不純物領域２２とＮ−型半導体基板２
１、Ｎ＋型不純物領域２３によりＰＩＮフォトダイオー
ドが形成されることとなる。各Ｐ＋型不純物領域１２は
アノード電極２５が、Ｎ＋型不純物領域２３またはＮ＋
型不純物領域２４にはすべてのＰＩＮフォトダイオード
に共通となるカソード電極２６、２７が形成される。こ
のカソード電極は少なくともどちらか一方のＮ＋型不純
物領域あればよい。
【０００９】図３はＮ＋型不純物領域２４の様子が分か
りやすいように平面図でみたものである。ここではアノ
ード電極とカソード電極は省略してある。ここで注意す
べきことは本発明ではすべてカソード電極は同一基板の
全ＰＩＮフォトダイオードに共通となるということであ
る。ここで完全空乏層化電圧について説明する。ＰＩＮ
フォトダイオードに逆電圧を加えると図４（ａ）のよう
にＮ−型半導体基板２１にＰ＋型不純物領域２２から空
乏層２８が形成されていきやがて図４（ｂ）のようにＮ
＋型不純物領域２３に達したところで定常状態となる。
りやすいように平面図でみたものである。ここではアノ
ード電極とカソード電極は省略してある。ここで注意す
べきことは本発明ではすべてカソード電極は同一基板の
全ＰＩＮフォトダイオードに共通となるということであ
る。ここで完全空乏層化電圧について説明する。ＰＩＮ
フォトダイオードに逆電圧を加えると図４（ａ）のよう
にＮ−型半導体基板２１にＰ＋型不純物領域２２から空
乏層２８が形成されていきやがて図４（ｂ）のようにＮ
＋型不純物領域２３に達したところで定常状態となる。
【００１０】これを図５でしめすように容量一逆電圧特
性でみると逆電圧が大きくなるとともに容量が小さくな
り、ある逆電圧で容量は一定となりそれ以上逆電圧を大
きくしても容量はほとんど変化しない。この容量が一定
となるのが空乏層２８がＮ＋型不純物領域２３に達した
ときでこのときの逆電圧を完全空乏層化電圧という。図
６は図１に示す回路での逆電圧と漏れ電流の関係を示
す。
性でみると逆電圧が大きくなるとともに容量が小さくな
り、ある逆電圧で容量は一定となりそれ以上逆電圧を大
きくしても容量はほとんど変化しない。この容量が一定
となるのが空乏層２８がＮ＋型不純物領域２３に達した
ときでこのときの逆電圧を完全空乏層化電圧という。図
６は図１に示す回路での逆電圧と漏れ電流の関係を示
す。
【００１１】完全空乏層化電圧以上の逆電圧では漏れ電
流は極めて小さいが、完全空乏層化電圧以下になると漏
れ電流は急激に増加する。しかも逆電圧が完全空乏層化
電圧以上であれば個々のＰＩＮフォトダイオードの逆電
圧はおなじでなくても構わなく少々変動があっても良
い。このように本願発明の駆動方法によれば簡易にクロ
ストクを減らせよい分離ができる。
流は極めて小さいが、完全空乏層化電圧以下になると漏
れ電流は急激に増加する。しかも逆電圧が完全空乏層化
電圧以上であれば個々のＰＩＮフォトダイオードの逆電
圧はおなじでなくても構わなく少々変動があっても良
い。このように本願発明の駆動方法によれば簡易にクロ
ストクを減らせよい分離ができる。
【００１２】ところで、通常半導体基板の厚みは少なく
とも３００μｍ程度以上は必要で、この場合、たとえば
数ｋΩ・ｃｍ程度の比抵抗のＳｉ半導体基板を使用して
も数十Ｖの完全空乏層化電圧となり駆動電圧が高く利用
が制限される。これにたいし図７に示すようなエビタキ
シヤル成長基板を用いる事により低電圧化が実現でき
る。
とも３００μｍ程度以上は必要で、この場合、たとえば
数ｋΩ・ｃｍ程度の比抵抗のＳｉ半導体基板を使用して
も数十Ｖの完全空乏層化電圧となり駆動電圧が高く利用
が制限される。これにたいし図７に示すようなエビタキ
シヤル成長基板を用いる事により低電圧化が実現でき
る。
【００１３】すなわち図７で数百μｍの厚みの低抵抗の
Ｎ＋型半導体基板（３０）にエビタキシヤル成長で数十
μｍから数μｍのＮ−型エビタキシヤル成長層（２９）
を形成し、そこにＰ＋型不純物領域２２とＮ＋型不純物
領域２４を形成する。これにより空乏層は数十μｍから
数μｍで完全空乏層化するので完全空乏層化電圧を低く
する事ができる。
Ｎ＋型半導体基板（３０）にエビタキシヤル成長で数十
μｍから数μｍのＮ−型エビタキシヤル成長層（２９）
を形成し、そこにＰ＋型不純物領域２２とＮ＋型不純物
領域２４を形成する。これにより空乏層は数十μｍから
数μｍで完全空乏層化するので完全空乏層化電圧を低く
する事ができる。
【００１４】低電圧化は図８に示すようなＳＯＩ基板に
よっても達成できる。ＳＯＩ基板は支持基板（３１）に
絶縁層（３２）を介して図２し示した複数のＰＩＮフォ
トダイオードを有する半導体基板を設けた構造をとって
いる。ここではアノード電極とカソード電極は省略して
ある。この構造でも空乏層が形成されるＮ−型半導体基
板２１は薄くでき従って完全空乏層化電圧を低くする事
ができる。
よっても達成できる。ＳＯＩ基板は支持基板（３１）に
絶縁層（３２）を介して図２し示した複数のＰＩＮフォ
トダイオードを有する半導体基板を設けた構造をとって
いる。ここではアノード電極とカソード電極は省略して
ある。この構造でも空乏層が形成されるＮ−型半導体基
板２１は薄くでき従って完全空乏層化電圧を低くする事
ができる。
【００１５】なかでも鏡面研磨したシリコン半導体と表
面にＳｉＯ２を形成したシリコンを密着させ熱処理で直
接結合した張り合わせＳＯＩ基板ないしは結合ＳＯＩ基
板は半導体基板として数ＫΩ・ｃｍ以上の高比抵抗のＳ
ｉ半導体基板を利用でき完全空乏層化電圧を数Ｖにまで
低くする事ができ極めて有効である。以上ではＮ−型半
導体基板の場合を例に説明したがＰ一型半導体基板の場
合においてもＰとＮを入れ換えて考えれば全く同様に当
てはまる。
面にＳｉＯ２を形成したシリコンを密着させ熱処理で直
接結合した張り合わせＳＯＩ基板ないしは結合ＳＯＩ基
板は半導体基板として数ＫΩ・ｃｍ以上の高比抵抗のＳ
ｉ半導体基板を利用でき完全空乏層化電圧を数Ｖにまで
低くする事ができ極めて有効である。以上ではＮ−型半
導体基板の場合を例に説明したがＰ一型半導体基板の場
合においてもＰとＮを入れ換えて考えれば全く同様に当
てはまる。
【００１６】
【発明の効果】以上説明してきたように、本発明の方法
によれば、同一半導体基板に複数のＰＩＮフォトダイオ
ードをもつ多チャンネルＰＩＮフォトダイオードにおい
て、隣接するＰＩＮフォトダイオード漏れ電流を簡易な
方法で減少できる。
によれば、同一半導体基板に複数のＰＩＮフォトダイオ
ードをもつ多チャンネルＰＩＮフォトダイオードにおい
て、隣接するＰＩＮフォトダイオード漏れ電流を簡易な
方法で減少できる。
【図１】本発明の実施例の回路図である。
【図２】多チャンネルＰＩＮフォトダイオードの断面図
である。
である。
【図３】多チャンネルＰＩＮフォトダイオードの平面図
である。
である。
【図４】ＰＩＮフォトダイオードの空乏層の伸びかたを
示す断面図である。
示す断面図である。
【図５】ＰＩＮフォトダイオードの容量一逆電圧特性図
である。
である。
【図６】多チャンネルＰＩＮフォトダイオードの漏れ電
流一逆電圧特性図である。
流一逆電圧特性図である。
【図７】エビタキシヤル成長基板に形成した多チャンネ
ルＰＩＮフォトダイオードの断面図である。
ルＰＩＮフォトダイオードの断面図である。
【図８】ＳＯＩ基板に形成した多チャンネルＰＩＮフォ
トダイオードの断面図である。
トダイオードの断面図である。
【図９】従来の誘電体分離による多チャンネルＰＩＮフ
ォトダイオードの断面図である。
ォトダイオードの断面図である。
１・・・ＰＩＮフォトタイオード ２１・・・Ｎ−型半導体基板 ２２・・・Ｐ＋型不純物領域 ２３、２４・・・Ｎ＋型不純物領域 ２５・・・アノード電極 ２６、２７・・・カソード電極 ２８・・・空乏層 ２９・・・Ｎ−型エビタキシヤル成長層
Claims (4)
- 【請求項１】 第１導電型半導体基板の第１の面に形成
された複数の第２導電型不純物領域と、 前記第２導電型不純物領域を囲むように設けられた、前
記第１導電型半導体基板より高濃度の第２の第１導電型
不純物領域と、 前記第１導電型半導体基板の第２の面に形成された、前
記第１導電型半導体基板より高濃度の第１導電型不純物
領域と、 前記第２導電型不純物領域に接続したアノード電極と、 前記第１導電型不純物領域に接続したカソード電極と、 前記第２の第１導電型不純物領域に接続した第２のカソ
ード電極と、を有する多チャンネルＰＩＮフォトダイオ
ードの駆動方法であって、 前記第１導電型半導体基板と前記第２導電型不純物領域
と前記第１導電型不純物領域よりなるすべてのＰＩＮフ
ォトダイオードに完全空乏層化電圧以上の逆電圧を加え
ることを特徴とする多チャンネルＰＩＮフォトダイオー
ドの駆動方法。 - 【請求項２】 前記第１導電型半導体基板が低抵抗の第
１導電型半導体基板のうえに形成されたエビタキシヤル
成長層をもつエビタキシヤル成長基板であることを特徴
とする請求項１記載の多チャンネルＰＩＮフォトダイオ
ードの駆動方法。 - 【請求項３】 前記第１導電型半導体基板が支持基板の
上に絶縁層を介して形成されているＳＯＩ基板であるこ
とを特徴とする請求項１記載の多チャンネルＰＩＮフォ
トダイオードの駆動方法。 - 【請求項４】 前記ＳＯＩ基板が張り合わせＳＯＩ基板
であることを特徴とする請求項３記載の多チャンネルＰ
ＩＮフォトダイオードの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086585A JP2000277792A (ja) | 1999-03-29 | 1999-03-29 | 多チャンネルｐｉｎフォトダイオードの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086585A JP2000277792A (ja) | 1999-03-29 | 1999-03-29 | 多チャンネルｐｉｎフォトダイオードの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277792A true JP2000277792A (ja) | 2000-10-06 |
Family
ID=13891099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11086585A Pending JP2000277792A (ja) | 1999-03-29 | 1999-03-29 | 多チャンネルｐｉｎフォトダイオードの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277792A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483612B1 (ko) * | 2002-08-19 | 2005-04-19 | 삼성전기주식회사 | 광 픽업용 포토 다이오드 |
| WO2007032165A1 (ja) * | 2005-09-12 | 2007-03-22 | Sony Corporation | 半導体装置およびその製造方法 |
-
1999
- 1999-03-29 JP JP11086585A patent/JP2000277792A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483612B1 (ko) * | 2002-08-19 | 2005-04-19 | 삼성전기주식회사 | 광 픽업용 포토 다이오드 |
| WO2007032165A1 (ja) * | 2005-09-12 | 2007-03-22 | Sony Corporation | 半導体装置およびその製造方法 |
| JP2007080905A (ja) * | 2005-09-12 | 2007-03-29 | Sony Corp | 半導体装置およびその製造方法 |
| US7928511B2 (en) | 2005-09-12 | 2011-04-19 | Sony Corporation | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183566A (ja) | 光ダイオードとその製造方法 | |
| WO2005001941A2 (en) | Ultra thin back-illuminated photodiode array structures and fabrication methods | |
| CN113167642B (zh) | 光检测装置和光检测装置的制造方法 | |
| US7968358B2 (en) | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same | |
| JPH01103851A (ja) | 高耐圧半導体素子 | |
| CN118315467A (zh) | 单光子雪崩二极管 | |
| KR100520626B1 (ko) | 핀 구조의 포토다이오드 | |
| JP2000299489A (ja) | 光電変換素子及び光受信器 | |
| JP2000277792A (ja) | 多チャンネルｐｉｎフォトダイオードの駆動方法 | |
| WO2010104241A1 (ko) | Tvs급 제너 다이오드 및 그 제조 방법 | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| US11749774B2 (en) | Avalanche photodetector (variants) and method for manufacturing the same (variants) | |
| JPH11191633A (ja) | ｐｉｎ型半導体受光素子およびこれを含む半導体受光回路 | |
| JPH04343472A (ja) | 固体撮像素子 | |
| JP2018142581A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH01270356A (ja) | 薄膜高耐圧半導体装置 | |
| JP3608410B2 (ja) | 光起電力装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JPS61285760A (ja) | 光電変換装置 | |
| WO2024185302A1 (ja) | 光検出装置 | |
| JPH04151874A (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| KR20040076826A (ko) | 수직 전하 전송 액티브 픽셀 센서 | |
| JPH08130324A (ja) | 高耐圧プレーナ型受光素子 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |