JP2000285405A - 磁気ヘッド駆動回路および磁気記録装置 - Google Patents
磁気ヘッド駆動回路および磁気記録装置Info
- Publication number
- JP2000285405A JP2000285405A JP11090894A JP9089499A JP2000285405A JP 2000285405 A JP2000285405 A JP 2000285405A JP 11090894 A JP11090894 A JP 11090894A JP 9089499 A JP9089499 A JP 9089499A JP 2000285405 A JP2000285405 A JP 2000285405A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- magnetic head
- current
- field coil
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005389 magnetism Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 abstract description 11
- QZZYPHBVOQMBAT-JTQLQIEISA-N (2s)-2-amino-3-[4-(2-fluoroethoxy)phenyl]propanoic acid Chemical compound OC(=O)[C@@H](N)CC1=CC=C(OCCF)C=C1 QZZYPHBVOQMBAT-JTQLQIEISA-N 0.000 description 37
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 入切用FETが不飽和状態であっても、磁気
ヘッドが記録媒体に形成する磁界の強さが規定値に達す
るように、界磁コイルに所定の電流値を流すことがで
き、且つ、入切用FETが飽和状態であっても、界磁コ
イルに過度の電流が流れることを防止できる磁気ヘッド
駆動回路を提供する。 【解決手段】 本発明の磁気ヘッド駆動回路は、磁気を
用いて記録媒体に記録するための記録信号を受信し、該
記録信号に基づいて制御信号を生成する制御回路と、入
切用FETを使用し、該制御回路から受信した制御信号
に基づいて、磁気ヘッドの界磁コイルに通電する電流の
向きを切り替えるスイッチ回路を具えており、該FET
のドレイン及びソース間には、FETが不飽和状態であ
っても、界磁コイルに所定値の電流が流れるような電圧
が供給されており、スイッチ回路は、界磁コイルに通電
する電流の大きさを制限する電流制限手段を具える。
ヘッドが記録媒体に形成する磁界の強さが規定値に達す
るように、界磁コイルに所定の電流値を流すことがで
き、且つ、入切用FETが飽和状態であっても、界磁コ
イルに過度の電流が流れることを防止できる磁気ヘッド
駆動回路を提供する。 【解決手段】 本発明の磁気ヘッド駆動回路は、磁気を
用いて記録媒体に記録するための記録信号を受信し、該
記録信号に基づいて制御信号を生成する制御回路と、入
切用FETを使用し、該制御回路から受信した制御信号
に基づいて、磁気ヘッドの界磁コイルに通電する電流の
向きを切り替えるスイッチ回路を具えており、該FET
のドレイン及びソース間には、FETが不飽和状態であ
っても、界磁コイルに所定値の電流が流れるような電圧
が供給されており、スイッチ回路は、界磁コイルに通電
する電流の大きさを制限する電流制限手段を具える。
Description
【0001】
【発明の属する技術分野】本発明は、光磁気ディスクド
ライブ、ハードディスクドライブ等のような、磁気を用
いて記録媒体に情報を記録する磁気記録装置に関し、特
に、前記磁気記録装置に用いられる磁気ヘッド駆動回路
に関するものである。具体的には、記録媒体に記録する
ための記録信号の周波数が高い領域にも適用可能な磁気
ヘッド駆動回路に関するものである。
ライブ、ハードディスクドライブ等のような、磁気を用
いて記録媒体に情報を記録する磁気記録装置に関し、特
に、前記磁気記録装置に用いられる磁気ヘッド駆動回路
に関するものである。具体的には、記録媒体に記録する
ための記録信号の周波数が高い領域にも適用可能な磁気
ヘッド駆動回路に関するものである。
【0002】
【従来の技術】前記磁気記録装置は、情報をデジタル式
の電圧信号である記録信号に変換し、記録媒体を該記録
信号に対応する方向に磁化して保持することにより、情
報を記録媒体に記録する装置である。磁気記録装置は、
記録媒体に磁界を形成する磁気ヘッドを具え、該磁気ヘ
ッドは、電流から磁界を発生させる界磁コイルを具え
る。また、磁気記録装置は、前記界磁コイルに通電する
と共に、前記記録信号に基づいて、界磁コイルに通電す
る電流の向きを切り替える磁気ヘッド駆動回路を具え
る。
の電圧信号である記録信号に変換し、記録媒体を該記録
信号に対応する方向に磁化して保持することにより、情
報を記録媒体に記録する装置である。磁気記録装置は、
記録媒体に磁界を形成する磁気ヘッドを具え、該磁気ヘ
ッドは、電流から磁界を発生させる界磁コイルを具え
る。また、磁気記録装置は、前記界磁コイルに通電する
と共に、前記記録信号に基づいて、界磁コイルに通電す
る電流の向きを切り替える磁気ヘッド駆動回路を具え
る。
【0003】図6は、一般的な磁気ヘッド駆動回路の概
要を示す回路図である。磁気ヘッド駆動回路(90)は、記
録信号に基づいて制御信号を生成する制御回路(91)と、
該制御回路(91)から受信した制御信号に基づいて、界磁
コイル(92)に通電する電流の向きを切り替えるスイッチ
回路(93)を具える。スイッチ回路(93)は、制御回路(91)
から受信した制御信号に基づいて、電流通路を入切する
スイッチ素子(94)(95)(96)(97)を具える。正電位の電源
端子(98)は、第1および第2スイッチ素子(94)(95)の一
端に接続される。第1スイッチ素子(94)の他端は、界磁
コイル(92)の一端と第3スイッチ素子(96)の一端に接続
され、第2スイッチ素子(95)の他端は、界磁コイル(92)
の他端と第4スイッチ素子(97)の一端に接続される。
第3および第4スイッチ素子(96)(97)の他端は、接地端
子(99)に接続される。このような、四角形の各辺にスイ
ッチ素子(94)(95)(96)(97)を配備し、一方の対角線上に
ある2つのノード(80)(81)間には電源から電力を供給
し、他方の対角線上にある2つのノード(82)(83)間に
は、界磁コイル(92)を接続する回路構成は、一般に「ブ
リッジ回路」と呼ばれている。
要を示す回路図である。磁気ヘッド駆動回路(90)は、記
録信号に基づいて制御信号を生成する制御回路(91)と、
該制御回路(91)から受信した制御信号に基づいて、界磁
コイル(92)に通電する電流の向きを切り替えるスイッチ
回路(93)を具える。スイッチ回路(93)は、制御回路(91)
から受信した制御信号に基づいて、電流通路を入切する
スイッチ素子(94)(95)(96)(97)を具える。正電位の電源
端子(98)は、第1および第2スイッチ素子(94)(95)の一
端に接続される。第1スイッチ素子(94)の他端は、界磁
コイル(92)の一端と第3スイッチ素子(96)の一端に接続
され、第2スイッチ素子(95)の他端は、界磁コイル(92)
の他端と第4スイッチ素子(97)の一端に接続される。
第3および第4スイッチ素子(96)(97)の他端は、接地端
子(99)に接続される。このような、四角形の各辺にスイ
ッチ素子(94)(95)(96)(97)を配備し、一方の対角線上に
ある2つのノード(80)(81)間には電源から電力を供給
し、他方の対角線上にある2つのノード(82)(83)間に
は、界磁コイル(92)を接続する回路構成は、一般に「ブ
リッジ回路」と呼ばれている。
【0004】上記構成の磁気ヘッド駆動回路(90)は、制
御回路からの制御信号に基づいて、第1および第4スイ
ッチ素子(94)(97)をオンにし、第2および第3スイッチ
素子(95)(96)をオフにすると、界磁コイル(92)には矢印
A方向に電流が流れ、第1および第4スイッチ素子(94)
(97)をオフにし、第2および第3スイッチ素子(95)(96)
をオンにすると、界磁コイル(92)には矢印B方向に電流
が流れる。従って、上記構成の磁気ヘッド駆動回路(90)
は、記録信号に基づいて、制御回路(91)がスイッチ素子
(94)(95)(96)(97)の入切を制御することにより、界磁コ
イル(92)に流れる電流の向きを切り替えることができ
る。
御回路からの制御信号に基づいて、第1および第4スイ
ッチ素子(94)(97)をオンにし、第2および第3スイッチ
素子(95)(96)をオフにすると、界磁コイル(92)には矢印
A方向に電流が流れ、第1および第4スイッチ素子(94)
(97)をオフにし、第2および第3スイッチ素子(95)(96)
をオンにすると、界磁コイル(92)には矢印B方向に電流
が流れる。従って、上記構成の磁気ヘッド駆動回路(90)
は、記録信号に基づいて、制御回路(91)がスイッチ素子
(94)(95)(96)(97)の入切を制御することにより、界磁コ
イル(92)に流れる電流の向きを切り替えることができ
る。
【0005】磁気ヘッド駆動回路に使用されるスイッチ
素子は、制御回路から制御信号を受信してから、オン状
態またはオフ状態に切り替わるまでのスイッチング時間
が短い素子を使用することが望ましく、このため、FE
T(電界効果型トランジスタ)が専ら使用されている。
FETは、ゲートおよびソース間の電圧(以下、「ゲー
ト電圧」と称する。)が入力信号によって閾値電圧にま
で充電されると、ドレインおよびソース間が導通してオ
ン状態となり、さらにゲート電圧が上昇するに連れてド
レインおよびソース間を流れる電流(以下、「ドレイン
電流」と称する。)の値が上昇し、ゲート電圧が所定値
まで充電されると、ドレイン電流の値が一定となる。ド
レイン電流が一定値となった状態は、「飽和状態」と呼
ばれ、オン状態となってから飽和状態となるまでの状態
は、「不飽和状態」と呼ばれている。
素子は、制御回路から制御信号を受信してから、オン状
態またはオフ状態に切り替わるまでのスイッチング時間
が短い素子を使用することが望ましく、このため、FE
T(電界効果型トランジスタ)が専ら使用されている。
FETは、ゲートおよびソース間の電圧(以下、「ゲー
ト電圧」と称する。)が入力信号によって閾値電圧にま
で充電されると、ドレインおよびソース間が導通してオ
ン状態となり、さらにゲート電圧が上昇するに連れてド
レインおよびソース間を流れる電流(以下、「ドレイン
電流」と称する。)の値が上昇し、ゲート電圧が所定値
まで充電されると、ドレイン電流の値が一定となる。ド
レイン電流が一定値となった状態は、「飽和状態」と呼
ばれ、オン状態となってから飽和状態となるまでの状態
は、「不飽和状態」と呼ばれている。
【0006】磁気ヘッド駆動回路のスイッチ素子である
入切用FETが飽和状態であるとき、界磁コイルに流れ
る電流値が一定となり、記録媒体に形成される磁界の強
さが一定となる。従って、従来の磁気記録装置は、入切
用FETが飽和状態であるときに、磁気ヘッドが記録媒
体に形成する磁界の強さが規定の値となるように設定さ
れており、従って、入切用FETが飽和状態であるとき
に記録媒体に信号が安定して記録されることになる。
入切用FETが飽和状態であるとき、界磁コイルに流れ
る電流値が一定となり、記録媒体に形成される磁界の強
さが一定となる。従って、従来の磁気記録装置は、入切
用FETが飽和状態であるときに、磁気ヘッドが記録媒
体に形成する磁界の強さが規定の値となるように設定さ
れており、従って、入切用FETが飽和状態であるとき
に記録媒体に信号が安定して記録されることになる。
【0007】
【発明が解決しようとする課題】近時、記録媒体の記録
密度を向上させるため、記録信号の最大周波数を上昇さ
せることが要求されている。記録信号の最大周波数を上
昇させると、磁気ヘッド駆動回路は、入切用FETが不
飽和状態から飽和状態に移行する前に、次の記録信号に
対応する制御信号を受信してオフ状態に移行することが
起こり得る。この場合、磁気ヘッドが記録媒体に形成す
る磁界の強さが規定値に達せず、記録媒体への信号の記
録が不安定となる虞れがある。
密度を向上させるため、記録信号の最大周波数を上昇さ
せることが要求されている。記録信号の最大周波数を上
昇させると、磁気ヘッド駆動回路は、入切用FETが不
飽和状態から飽和状態に移行する前に、次の記録信号に
対応する制御信号を受信してオフ状態に移行することが
起こり得る。この場合、磁気ヘッドが記録媒体に形成す
る磁界の強さが規定値に達せず、記録媒体への信号の記
録が不安定となる虞れがある。
【0008】この問題点を回避するため、入切用FET
が不飽和状態であっても、前記磁界の強さが規定値に達
するように、電源端子(98)から印加する電圧を上昇し
て、入切用FETにおけるドレインおよびソース間の電
圧(以下、「ドレイン電圧」と称する。)を増加するこ
とが考えられる。しかしながら、入切用FETのドレイ
ン電圧を増加すると、飽和状態において一定となる電流
値も増加することになる。従って、周波数の低い記録信
号を磁気ヘッド駆動回路が受信する場合、入切用FET
が飽和状態に達して、界磁コイルに過度の電流が流れ、
その結果、磁気ヘッドは、過度の電流によるコイル導線
の焼切れや、磁気ヘッドの過熱による破壊等の故障が起
こる虞れがある。
が不飽和状態であっても、前記磁界の強さが規定値に達
するように、電源端子(98)から印加する電圧を上昇し
て、入切用FETにおけるドレインおよびソース間の電
圧(以下、「ドレイン電圧」と称する。)を増加するこ
とが考えられる。しかしながら、入切用FETのドレイ
ン電圧を増加すると、飽和状態において一定となる電流
値も増加することになる。従って、周波数の低い記録信
号を磁気ヘッド駆動回路が受信する場合、入切用FET
が飽和状態に達して、界磁コイルに過度の電流が流れ、
その結果、磁気ヘッドは、過度の電流によるコイル導線
の焼切れや、磁気ヘッドの過熱による破壊等の故障が起
こる虞れがある。
【0009】
【発明の目的】本発明は、入切用FETが不飽和状態で
あっても、磁気ヘッドが記録媒体に形成する磁界の強さ
が規定値に達するように、界磁コイルに所定の電流値を
流すことができ、且つ、入切用FETが飽和状態に達し
ても、界磁コイルに過度の電流が流れることを防止でき
る磁気ヘッド駆動回路を提供することを目的とする。
あっても、磁気ヘッドが記録媒体に形成する磁界の強さ
が規定値に達するように、界磁コイルに所定の電流値を
流すことができ、且つ、入切用FETが飽和状態に達し
ても、界磁コイルに過度の電流が流れることを防止でき
る磁気ヘッド駆動回路を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、磁気を用いて
記録媒体に記録するための記録信号を受信し、該記録信
号に基づいて制御信号を生成する制御回路と、該制御回
路から受信した制御信号に基づいて、磁気ヘッドの界磁
コイルに通電する電流の向きを切り替えるスイッチ回路
を具える磁気ヘッド駆動回路であって、スイッチ回路
は、入切用FETを用いて前記切替えを行なう磁気ヘッ
ド駆動回路に関するものである。上記課題を解決するた
め、本発明の磁気ヘッド駆動回路は、入切用FETが不
飽和状態であっても、磁気ヘッドが記録媒体に形成する
磁界の強さが規定値に達するような電圧が、入切用FE
Tのドレインおよびソース間に供給されており、且つス
イッチ回路が、界磁コイルに通電する電流の大きさを制
限する電流制限手段を具えることを特徴とする。
記録媒体に記録するための記録信号を受信し、該記録信
号に基づいて制御信号を生成する制御回路と、該制御回
路から受信した制御信号に基づいて、磁気ヘッドの界磁
コイルに通電する電流の向きを切り替えるスイッチ回路
を具える磁気ヘッド駆動回路であって、スイッチ回路
は、入切用FETを用いて前記切替えを行なう磁気ヘッ
ド駆動回路に関するものである。上記課題を解決するた
め、本発明の磁気ヘッド駆動回路は、入切用FETが不
飽和状態であっても、磁気ヘッドが記録媒体に形成する
磁界の強さが規定値に達するような電圧が、入切用FE
Tのドレインおよびソース間に供給されており、且つス
イッチ回路が、界磁コイルに通電する電流の大きさを制
限する電流制限手段を具えることを特徴とする。
【0011】例えば、電流制限手段は、界磁コイルに流
れる電流の大きさを検出する検出手段と、該検出手段か
らの電流値に基づいて、界磁コイルに流れる電流を入切
する電流制限用入切手段を具える。該入切手段は、界磁
コイルに流れる電流値が所定値を超えると、該入切手段
が電流をオフにする。これにより、界磁コイルに流れる
電流の大きさを所定値に制限できる。(以下、この所定
値を「制限値」と称する。)
れる電流の大きさを検出する検出手段と、該検出手段か
らの電流値に基づいて、界磁コイルに流れる電流を入切
する電流制限用入切手段を具える。該入切手段は、界磁
コイルに流れる電流値が所定値を超えると、該入切手段
が電流をオフにする。これにより、界磁コイルに流れる
電流の大きさを所定値に制限できる。(以下、この所定
値を「制限値」と称する。)
【0012】他の例としては、電流制限手段は、界磁コ
イルに流れる電流値を検出する検出手段と、該検出手段
からの電流値に基づいて、入切用FETにおけるゲート
電圧を制限するゲート電圧制限手段を具える。該ゲート
電圧制御手段は、オン−オフ状態が正反対である少なく
とも2つの入切用FETに配備される。ゲート電圧制御
手段は、界磁コイルに流れる電流値が所定値を超えない
ように、ゲート電圧を制限する。入切用FETは、ドレ
イン電流がゲート電圧に依存するから、ゲート電圧を制
限することによりドレイン電流が制限される。
イルに流れる電流値を検出する検出手段と、該検出手段
からの電流値に基づいて、入切用FETにおけるゲート
電圧を制限するゲート電圧制限手段を具える。該ゲート
電圧制御手段は、オン−オフ状態が正反対である少なく
とも2つの入切用FETに配備される。ゲート電圧制御
手段は、界磁コイルに流れる電流値が所定値を超えない
ように、ゲート電圧を制限する。入切用FETは、ドレ
イン電流がゲート電圧に依存するから、ゲート電圧を制
限することによりドレイン電流が制限される。
【0013】
【作用及び効果】本発明の磁気ヘッド駆動回路は、入切
用FETが不飽和状態であっても、磁気ヘッドが記録媒
体に形成する磁界の強さが規定値に達するような電圧が
入切用FETのドレインおよびソース間に供給されてい
るが、スイッチ回路が、界磁コイルに通電する電流の大
きさを制限する電流制限手段を具えるから、入切用FE
Tが飽和状態であっても、界磁コイルに過度の電流が流
れることを防止できる。
用FETが不飽和状態であっても、磁気ヘッドが記録媒
体に形成する磁界の強さが規定値に達するような電圧が
入切用FETのドレインおよびソース間に供給されてい
るが、スイッチ回路が、界磁コイルに通電する電流の大
きさを制限する電流制限手段を具えるから、入切用FE
Tが飽和状態であっても、界磁コイルに過度の電流が流
れることを防止できる。
【0014】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図1は、本発明の磁気ヘッド駆動回路が使用
される光磁気ディスクドライブの要部を示している。光
磁気ディスクドライブ(10)は、記録媒体として、保磁力
の強い磁性体を記録層に配備したディスク(光磁気ディ
スク)(11)を使用し、該光磁気ディスク(11)に対し、レ
ーザ光および外部磁界を用いて信号の書込みを行ない、
レーザ光を用いて信号の読出しを行なうディスク記録再
生装置である。光磁気ディスクドライブ(10)は、光磁気
ディスク(11)を回転させるディスクモータ(12)と、光磁
気ディスク(11)のトラック上にレーザ光を照射すると共
に、その反射光を検出する光ピックアップ(13)と、光磁
気ディスク(11)のトラックに磁界を形成する磁気ヘッド
(14)を具える。磁気ヘッド(14)は、電流から磁界を発生
させる界磁コイル(16)を具える(図2、図4および図5
を参照)。また、光磁気ディスクドライブ(10)は、磁気
ヘッド(14)の前記界磁コイル(16)に通電すると共に、光
磁気ディスク(11)に記録するための記録信号を本体から
受信し、該記録信号に基づいて界磁コイルに通電する電
流の向きを切り替える磁気ヘッド駆動回路(15)を具え
る。
説明する。図1は、本発明の磁気ヘッド駆動回路が使用
される光磁気ディスクドライブの要部を示している。光
磁気ディスクドライブ(10)は、記録媒体として、保磁力
の強い磁性体を記録層に配備したディスク(光磁気ディ
スク)(11)を使用し、該光磁気ディスク(11)に対し、レ
ーザ光および外部磁界を用いて信号の書込みを行ない、
レーザ光を用いて信号の読出しを行なうディスク記録再
生装置である。光磁気ディスクドライブ(10)は、光磁気
ディスク(11)を回転させるディスクモータ(12)と、光磁
気ディスク(11)のトラック上にレーザ光を照射すると共
に、その反射光を検出する光ピックアップ(13)と、光磁
気ディスク(11)のトラックに磁界を形成する磁気ヘッド
(14)を具える。磁気ヘッド(14)は、電流から磁界を発生
させる界磁コイル(16)を具える(図2、図4および図5
を参照)。また、光磁気ディスクドライブ(10)は、磁気
ヘッド(14)の前記界磁コイル(16)に通電すると共に、光
磁気ディスク(11)に記録するための記録信号を本体から
受信し、該記録信号に基づいて界磁コイルに通電する電
流の向きを切り替える磁気ヘッド駆動回路(15)を具え
る。
【0015】実施形態1 図2は、本発明の一実施形態である磁気ヘッド駆動回路
を示している。磁気ヘッド駆動回路(20)は、前記記録信
号を本体から受信し、該記録信号に基づいて制御信号を
生成する制御回路(21)と、該制御回路(21)から受信した
制御信号に基づいて、磁気ヘッド(14)の界磁コイル(16)
に通電する電流の向きを切り替えるスイッチ回路(23)を
具える。
を示している。磁気ヘッド駆動回路(20)は、前記記録信
号を本体から受信し、該記録信号に基づいて制御信号を
生成する制御回路(21)と、該制御回路(21)から受信した
制御信号に基づいて、磁気ヘッド(14)の界磁コイル(16)
に通電する電流の向きを切り替えるスイッチ回路(23)を
具える。
【0016】記録信号は、H(高)レベルの電圧とL(低)
レベルの電圧からなる電圧信号である(図3を参照)。
制御回路(21)は、制御信号として、該記録信号を後記す
るスイッチ回路(23)の第1FET(25)および第4FET
(28)のゲート(G)に送信し、インバータ(24)により記録
信号を反転した信号を、後記するスイッチ回路(23)の第
2FET(26)および第3FET(27)のゲートに送信す
る。
レベルの電圧からなる電圧信号である(図3を参照)。
制御回路(21)は、制御信号として、該記録信号を後記す
るスイッチ回路(23)の第1FET(25)および第4FET
(28)のゲート(G)に送信し、インバータ(24)により記録
信号を反転した信号を、後記するスイッチ回路(23)の第
2FET(26)および第3FET(27)のゲートに送信す
る。
【0017】本実施形態では、スイッチ回路(23)は、ス
イッチ素子として、4個のNチャネルFET(25)(26)(2
7)(28)を用いたブリッジ回路である。正電位(Vd[V
(ボルト)])の電源端子(29)は、第1FET(25)および
第2FET(26)のドレイン(D)に接続される。第1FE
T(25)は、ゲートが記録信号を受信し、ソース(S)が界
磁コイル(16)の一端と第3FET(27)のドレインに接続
される。第3FET(27)は、ゲートが記録信号の反転信
号を受信し、ソースがトランジスタ(30)のコレクタ(C)
に接続される。一方、第2FET(26)は、ゲートが記録
信号の反転信号を受信し、ソースが界磁コイル(16)の他
端と第4FET(28)のドレインに接続される。第4FE
T(28)は、ゲートが記録信号を受信し、ソースがトラン
ジスタ(30)のコレクタに接続される。
イッチ素子として、4個のNチャネルFET(25)(26)(2
7)(28)を用いたブリッジ回路である。正電位(Vd[V
(ボルト)])の電源端子(29)は、第1FET(25)および
第2FET(26)のドレイン(D)に接続される。第1FE
T(25)は、ゲートが記録信号を受信し、ソース(S)が界
磁コイル(16)の一端と第3FET(27)のドレインに接続
される。第3FET(27)は、ゲートが記録信号の反転信
号を受信し、ソースがトランジスタ(30)のコレクタ(C)
に接続される。一方、第2FET(26)は、ゲートが記録
信号の反転信号を受信し、ソースが界磁コイル(16)の他
端と第4FET(28)のドレインに接続される。第4FE
T(28)は、ゲートが記録信号を受信し、ソースがトラン
ジスタ(30)のコレクタに接続される。
【0018】トランジスタ(30)は、ベース(B)が差動ア
ンプ(31)の出力端子に接続され、エミッタ(E)が第1抵
抗器(32)(抵抗値R1[Ω(オーム)])の一端に接続され
る。第1抵抗器(32)の他端は、接地端子(33)に接続され
る。差動アンプ(31)の一方の入力端子は、第2抵抗器(3
4)(抵抗値R2[Ω])および第3抵抗器(35)(抵抗値R3
[Ω])の一端に接続され、他方の入力端子は、第1抵抗
器(32)の一端に接続される。第2抵抗器(34)の他端は、
前記電源端子(29)に接続され、第3抵抗器(35)の他端
は、前記接地端子(33)に接続される。各抵抗器(32)(34)
(35)の抵抗値R1、R2、R3は、 R3×Vd/(R2+R3)=Ilim×R1 (式1) が成立するように設定される。ここで、Ilim[A(アン
ペア)]は、界磁コイル(16)に通電する電流の制限値であ
る。
ンプ(31)の出力端子に接続され、エミッタ(E)が第1抵
抗器(32)(抵抗値R1[Ω(オーム)])の一端に接続され
る。第1抵抗器(32)の他端は、接地端子(33)に接続され
る。差動アンプ(31)の一方の入力端子は、第2抵抗器(3
4)(抵抗値R2[Ω])および第3抵抗器(35)(抵抗値R3
[Ω])の一端に接続され、他方の入力端子は、第1抵抗
器(32)の一端に接続される。第2抵抗器(34)の他端は、
前記電源端子(29)に接続され、第3抵抗器(35)の他端
は、前記接地端子(33)に接続される。各抵抗器(32)(34)
(35)の抵抗値R1、R2、R3は、 R3×Vd/(R2+R3)=Ilim×R1 (式1) が成立するように設定される。ここで、Ilim[A(アン
ペア)]は、界磁コイル(16)に通電する電流の制限値であ
る。
【0019】上記構成の磁気ヘッド駆動回路(20)におい
て、制御回路(21)がHレベルの記録信号を受信すると、
制御回路(21)は、第1FET(25)および第4FET(28)
の各ゲートにHレベルの電圧を印加し、第2FET(26)
および第3FET(27)の各ゲートにLレベルの電圧を印
加する。これにより、第1FET(25)および第4FET
(28)がオン状態となり、第2FET(26)および第3FE
T(27)がオフ状態となる。従って、電源端子(29)から第
1FET(26)、界磁コイル(16)、第4FET(28)、トラ
ンジスタ(30)および第1抵抗器(32)を介して接地端子(3
3)に電流を流すことができ、界磁コイル(16)には、矢印
A方向に電流が流れることになる。
て、制御回路(21)がHレベルの記録信号を受信すると、
制御回路(21)は、第1FET(25)および第4FET(28)
の各ゲートにHレベルの電圧を印加し、第2FET(26)
および第3FET(27)の各ゲートにLレベルの電圧を印
加する。これにより、第1FET(25)および第4FET
(28)がオン状態となり、第2FET(26)および第3FE
T(27)がオフ状態となる。従って、電源端子(29)から第
1FET(26)、界磁コイル(16)、第4FET(28)、トラ
ンジスタ(30)および第1抵抗器(32)を介して接地端子(3
3)に電流を流すことができ、界磁コイル(16)には、矢印
A方向に電流が流れることになる。
【0020】次に、制御回路(21)がLレベルの記録信号
を受信すると、制御回路(21)は、第1FET(25)および
第4FET(28)の各ゲートにLレベルの電圧を印加し、
第2FET(26)および第3FET(27)の各ゲートにHレ
ベルの電圧を印加する。これにより第1FET(25)およ
び第4FET(28)がオフ状態となり、第2FET(26)お
よび第3FET(27)がオン状態となる。従って、電源端
子(29)から第2FET(26)、界磁コイル(16)、第3FE
T(27)、トランジスタ(30)および第1抵抗器(32)を介し
て接地端子(33)に電流を流すことができ、界磁コイル(1
6)には、矢印B方向に電流が流れることになる。従っ
て、上記構成の磁気ヘッド駆動回路(20)は、記録信号の
電圧レベルに応じて、界磁コイル(16)に流れる電流の向
きを切り替えることができる。
を受信すると、制御回路(21)は、第1FET(25)および
第4FET(28)の各ゲートにLレベルの電圧を印加し、
第2FET(26)および第3FET(27)の各ゲートにHレ
ベルの電圧を印加する。これにより第1FET(25)およ
び第4FET(28)がオフ状態となり、第2FET(26)お
よび第3FET(27)がオン状態となる。従って、電源端
子(29)から第2FET(26)、界磁コイル(16)、第3FE
T(27)、トランジスタ(30)および第1抵抗器(32)を介し
て接地端子(33)に電流を流すことができ、界磁コイル(1
6)には、矢印B方向に電流が流れることになる。従っ
て、上記構成の磁気ヘッド駆動回路(20)は、記録信号の
電圧レベルに応じて、界磁コイル(16)に流れる電流の向
きを切り替えることができる。
【0021】このとき、界磁コイル(16)に流れる電流が
制限値Ilimに達すると、第1抵抗器(32)に流れる電流
値もIlimとなるから、上記(式1)より差動アンプ(31)
における入力端子間の電圧がゼロとなって、トランジス
タ(30)のコレクタおよびエミッタ間がオフ状態となる。
従って、界磁コイル(16)に流れる電流が制限値Ilimを
超えることは無い。
制限値Ilimに達すると、第1抵抗器(32)に流れる電流
値もIlimとなるから、上記(式1)より差動アンプ(31)
における入力端子間の電圧がゼロとなって、トランジス
タ(30)のコレクタおよびエミッタ間がオフ状態となる。
従って、界磁コイル(16)に流れる電流が制限値Ilimを
超えることは無い。
【0022】図3は、界磁コイルに流れる電流値の時間
変化を示すグラフである。上のグラフは、磁気ヘッド駆
動回路が受信する記録信号を示しており、中央および下
のグラフは、それぞれ、従来および本実施形態の磁気ヘ
ッド駆動回路が該記録信号に基づいて界磁コイルに流す
電流値を示している。ここで、従来の磁気ヘッド駆動回
路は、図2に示す本実施形態の磁気ヘッド駆動回路(20)
から、電流制御手段を構成するトランジスタ(30)、差動
アンプ(31)、第1抵抗器(32)、第2抵抗器(34)および第
3抵抗器(35)を省略したものである。
変化を示すグラフである。上のグラフは、磁気ヘッド駆
動回路が受信する記録信号を示しており、中央および下
のグラフは、それぞれ、従来および本実施形態の磁気ヘ
ッド駆動回路が該記録信号に基づいて界磁コイルに流す
電流値を示している。ここで、従来の磁気ヘッド駆動回
路は、図2に示す本実施形態の磁気ヘッド駆動回路(20)
から、電流制御手段を構成するトランジスタ(30)、差動
アンプ(31)、第1抵抗器(32)、第2抵抗器(34)および第
3抵抗器(35)を省略したものである。
【0023】図3では、記録密度を上昇させるため、記
録信号は、記録信号の最短周期(最大周波数)において
FET(25)(26)(27)(28)が飽和状態に到達し得ない程度
の記録レートが設定されている。このため、従来および
本実施形態の磁気ヘッド駆動回路は、図示のように、電
源端子(29)の正電位を上昇して、ドレイン電圧を上昇さ
せており、これにより、磁気ヘッドが記録媒体に規定の
磁界強さを形成するために必要な界磁コイルの所望電流
値I0に、前記最短周期の期間T1内で到達させている。
録信号は、記録信号の最短周期(最大周波数)において
FET(25)(26)(27)(28)が飽和状態に到達し得ない程度
の記録レートが設定されている。このため、従来および
本実施形態の磁気ヘッド駆動回路は、図示のように、電
源端子(29)の正電位を上昇して、ドレイン電圧を上昇さ
せており、これにより、磁気ヘッドが記録媒体に規定の
磁界強さを形成するために必要な界磁コイルの所望電流
値I0に、前記最短周期の期間T1内で到達させている。
【0024】しかしながら、FET(25)(26)(27)(28)の
ドレイン電圧を上昇させることにより、FETが飽和状
態で一定となる飽和電流値Isも上昇することになる。
従って、従来の磁気ヘッド駆動回路では、図3に示すよ
うに、HレベルおよびLレベルの何れかの記録信号が継
続する期間T2内に、前記所望電流値I0よりも高い飽和
電流値Isが界磁コイルに流れることになり、磁気ヘッ
ドが故障する虞れがある。一方、本実施形態の磁気ヘッ
ド駆動回路(20)では、電流制御手段により界磁コイル(1
6)に流れる電流が制限値Ilimに制限されるから、電流
制限値Ilimを前記所望電流値I0より稍高い値に設定す
ることにより、図3に示すように、前記期間T2内であ
っても、界磁コイルに流れる電流を飽和電流値Isより
も低く制限できる。その結果、界磁コイルに過度の電流
が流れることによる磁気ヘッドの故障を防止できる。
ドレイン電圧を上昇させることにより、FETが飽和状
態で一定となる飽和電流値Isも上昇することになる。
従って、従来の磁気ヘッド駆動回路では、図3に示すよ
うに、HレベルおよびLレベルの何れかの記録信号が継
続する期間T2内に、前記所望電流値I0よりも高い飽和
電流値Isが界磁コイルに流れることになり、磁気ヘッ
ドが故障する虞れがある。一方、本実施形態の磁気ヘッ
ド駆動回路(20)では、電流制御手段により界磁コイル(1
6)に流れる電流が制限値Ilimに制限されるから、電流
制限値Ilimを前記所望電流値I0より稍高い値に設定す
ることにより、図3に示すように、前記期間T2内であ
っても、界磁コイルに流れる電流を飽和電流値Isより
も低く制限できる。その結果、界磁コイルに過度の電流
が流れることによる磁気ヘッドの故障を防止できる。
【0025】なお、本実施形態では、NチャネルのFE
T(25)(26)(27)(28)を使用しているが、PチャネルFE
Tを使用してもよい。この場合、ドレインとソースの接
続位置を入れ替え、ゲートにNチャネルとは反転した信
号を受信するように配備される。例えば、電源端子(29)
に接続する第1FETおよび第2FETにPチャネルF
ETを使用する場合には、図4に示すように、第1FE
T(37)のゲートに記録信号の反転信号を受信し、第2F
ET(38)のゲートに記録信号を受信するように変更すれ
ばよい。また、本実施形態では、電流制御手段を構成す
るトランジスタ(30)、差動アンプ(31)、第1抵抗器(3
2)、第2抵抗器(34)および第3抵抗器(35)は、第3FE
T(27)および第4FET(28)のノード(61)と接地端子(3
3)の間に配備しているが、電源端子(29)と、第1FET
(25)および第2FET(26)のノード(60)の間に配備して
もよい。
T(25)(26)(27)(28)を使用しているが、PチャネルFE
Tを使用してもよい。この場合、ドレインとソースの接
続位置を入れ替え、ゲートにNチャネルとは反転した信
号を受信するように配備される。例えば、電源端子(29)
に接続する第1FETおよび第2FETにPチャネルF
ETを使用する場合には、図4に示すように、第1FE
T(37)のゲートに記録信号の反転信号を受信し、第2F
ET(38)のゲートに記録信号を受信するように変更すれ
ばよい。また、本実施形態では、電流制御手段を構成す
るトランジスタ(30)、差動アンプ(31)、第1抵抗器(3
2)、第2抵抗器(34)および第3抵抗器(35)は、第3FE
T(27)および第4FET(28)のノード(61)と接地端子(3
3)の間に配備しているが、電源端子(29)と、第1FET
(25)および第2FET(26)のノード(60)の間に配備して
もよい。
【0026】実施形態2 図5は、第2実施形態の磁気ヘッド駆動回路を示してい
る。磁気ヘッド駆動回路(40)は、記録信号を本体から受
信した記録信号に基づいて制御信号を生成する制御回路
(41)と、該制御回路(41)から受信した制御信号に基づい
て、磁気ヘッド(14)の界磁コイル(16)に通電する電流の
向きを切り替えるスイッチ回路(43)を具える。記録信号
および制御回路(41)の構成は第1実施形態(図2)と同
様であるから、その説明を省略する。
る。磁気ヘッド駆動回路(40)は、記録信号を本体から受
信した記録信号に基づいて制御信号を生成する制御回路
(41)と、該制御回路(41)から受信した制御信号に基づい
て、磁気ヘッド(14)の界磁コイル(16)に通電する電流の
向きを切り替えるスイッチ回路(43)を具える。記録信号
および制御回路(41)の構成は第1実施形態(図2)と同
様であるから、その説明を省略する。
【0027】本実施形態では、スイッチ回路(43)は、4
個のNチャネルFET(45)(46)(47)(48)を用いたブリッ
ジ回路である。正電位(Vd[V])の電源端子(49)は、
第1FET(45)および第2FET(46)のドレインに接続
される。第1FET(45)は、ゲートが記録信号を受信
し、ソースが界磁コイル(16)の一端と第3FET(47)の
ドレインに接続される。第2FET(46)は、ゲートが記
録信号の反転信号を受信し、ソースが界磁コイル(16)の
他端と第4FET(48)のドレインに接続される。第3お
よび第4FET(47)(48)は、ゲートがそれぞれ第1およ
び第2差動アンプ(50)(51)の出力端子に接続され、ソー
スが第1抵抗器(52)(抵抗値R4[Ω])の一端に接続さ
れる。第1抵抗器(52)の他端は、接地端子(53)に接続さ
れる。
個のNチャネルFET(45)(46)(47)(48)を用いたブリッ
ジ回路である。正電位(Vd[V])の電源端子(49)は、
第1FET(45)および第2FET(46)のドレインに接続
される。第1FET(45)は、ゲートが記録信号を受信
し、ソースが界磁コイル(16)の一端と第3FET(47)の
ドレインに接続される。第2FET(46)は、ゲートが記
録信号の反転信号を受信し、ソースが界磁コイル(16)の
他端と第4FET(48)のドレインに接続される。第3お
よび第4FET(47)(48)は、ゲートがそれぞれ第1およ
び第2差動アンプ(50)(51)の出力端子に接続され、ソー
スが第1抵抗器(52)(抵抗値R4[Ω])の一端に接続さ
れる。第1抵抗器(52)の他端は、接地端子(53)に接続さ
れる。
【0028】第1差動アンプ(50)の一方の入力端子は、
第2抵抗器(54)(抵抗値R5[Ω])および第3抵抗器(5
5)(抵抗値R6[Ω])の一端に接続され、他方の入力端
子は、第1抵抗器(52)の一端に接続される。第2抵抗器
(54)の他端は、制御回路(41)のインバータ(44)に接続さ
れ、第3抵抗器(55)の他端は、前記接地端子(53)に接続
される。同様に、第2差動アンプ(51)の一方の入力端子
は、第4抵抗器(56)(抵抗値R7[Ω])および第5抵抗
器(57)(抵抗値R8[Ω])の一端に接続され、他方の入
力端子は、第1抵抗器(52)の一端に接続される。第4抵
抗器(56)の他端は、制御回路(41)に接続され、第5抵抗
器(57)の他端は、前記接地端子(53)に接続される。
第2抵抗器(54)(抵抗値R5[Ω])および第3抵抗器(5
5)(抵抗値R6[Ω])の一端に接続され、他方の入力端
子は、第1抵抗器(52)の一端に接続される。第2抵抗器
(54)の他端は、制御回路(41)のインバータ(44)に接続さ
れ、第3抵抗器(55)の他端は、前記接地端子(53)に接続
される。同様に、第2差動アンプ(51)の一方の入力端子
は、第4抵抗器(56)(抵抗値R7[Ω])および第5抵抗
器(57)(抵抗値R8[Ω])の一端に接続され、他方の入
力端子は、第1抵抗器(52)の一端に接続される。第4抵
抗器(56)の他端は、制御回路(41)に接続され、第5抵抗
器(57)の他端は、前記接地端子(53)に接続される。
【0029】各抵抗器(52)(54)〜(57)の抵抗値R4〜R8
は、 R6×Vd/(R5+R6)=Ilim×R4 (式2) 、および R8×Vd/(R7+R8)=Ilim×R4 (式3) が成立するように設定される。
は、 R6×Vd/(R5+R6)=Ilim×R4 (式2) 、および R8×Vd/(R7+R8)=Ilim×R4 (式3) が成立するように設定される。
【0030】上記構成のヘッド駆動回路(40)において、
制御回路(41)がHレベルの記録信号を受信すると、制御
回路(41)は、第1FET(45)および第4FET(48)の各
ゲートにHレベルの電圧を印加し、第2FET(46)およ
び第3FET(47)の各ゲートにLレベルの電圧を印加す
る。これにより第1FET(45)および第4FET(48)が
オン状態となり、第2FET(46)および第3FET(47)
がオフ状態となる。従って、電源端子(49)から第1FE
T(46)、界磁コイル(16)、第4FET(48)および第1抵
抗器(52)を介して接地端子(53)に電流を流すことがで
き、界磁コイル(16)には、矢印A方向に電流が流れるこ
とになる。
制御回路(41)がHレベルの記録信号を受信すると、制御
回路(41)は、第1FET(45)および第4FET(48)の各
ゲートにHレベルの電圧を印加し、第2FET(46)およ
び第3FET(47)の各ゲートにLレベルの電圧を印加す
る。これにより第1FET(45)および第4FET(48)が
オン状態となり、第2FET(46)および第3FET(47)
がオフ状態となる。従って、電源端子(49)から第1FE
T(46)、界磁コイル(16)、第4FET(48)および第1抵
抗器(52)を介して接地端子(53)に電流を流すことがで
き、界磁コイル(16)には、矢印A方向に電流が流れるこ
とになる。
【0031】このとき、界磁コイル(16)に流れる電流が
制限値Ilimに達すると、第1抵抗器(52)に流れる電流
値もIlimとなるから、上記(式3)より第2差動アンプ
(51)における入力端子間の電圧がゼロとなって、第4F
ET(48)がオフ状態となる。従って、界磁コイル(16)に
流れる電流が制限値Ilimを超えることは無い。
制限値Ilimに達すると、第1抵抗器(52)に流れる電流
値もIlimとなるから、上記(式3)より第2差動アンプ
(51)における入力端子間の電圧がゼロとなって、第4F
ET(48)がオフ状態となる。従って、界磁コイル(16)に
流れる電流が制限値Ilimを超えることは無い。
【0032】次に、制御回路(41)がLレベルの記録信号
を受信すると、制御回路(41)は、第1FET(45)および
第4FET(48)の各ゲートにLレベルの電圧を印加し、
第2FET(46)および第3FET(47)の各ゲートにHレ
ベルの電圧を印加する。これにより第1FET(45)およ
び第4FET(48)がオフ状態となり、第2FET(46)お
よび第3FET(47)がオン状態となる。従って、電源端
子(49)から第2FET(46)、界磁コイル(16)、第3FE
T(47)および第1抵抗器(52)を介して接地端子(53)に電
流を流すことができ、界磁コイル(16)には、矢印B方向
に電流が流れることになる。従って、上記構成のヘッド
駆動回路(40)は、記録信号の電圧レベルに応じて、界磁
コイル(16)を流れる電流の向きを切り替えることができ
る。
を受信すると、制御回路(41)は、第1FET(45)および
第4FET(48)の各ゲートにLレベルの電圧を印加し、
第2FET(46)および第3FET(47)の各ゲートにHレ
ベルの電圧を印加する。これにより第1FET(45)およ
び第4FET(48)がオフ状態となり、第2FET(46)お
よび第3FET(47)がオン状態となる。従って、電源端
子(49)から第2FET(46)、界磁コイル(16)、第3FE
T(47)および第1抵抗器(52)を介して接地端子(53)に電
流を流すことができ、界磁コイル(16)には、矢印B方向
に電流が流れることになる。従って、上記構成のヘッド
駆動回路(40)は、記録信号の電圧レベルに応じて、界磁
コイル(16)を流れる電流の向きを切り替えることができ
る。
【0033】このとき、界磁コイル(16)に流れる電流が
制限値Ilimに達すると、上述と同様に、上記(式2)よ
り第1差動アンプ(50)における入力端子間の電圧がゼロ
となって、第3FET(47)がオフ状態となる。従って、
界磁コイル(16)に流れる電流が制限値Ilimを超えるこ
とは無い。従って、本実施形態の磁気ヘッド駆動回路(4
0)は、第1実施形態の磁気ヘッド駆動回路(20)と同様
に、界磁コイル(16)に流れる電流を制限値Ilimに制限
でき、その結果、界磁コイルに過度の電流が流れること
による磁気ヘッドの故障を防止できる。
制限値Ilimに達すると、上述と同様に、上記(式2)よ
り第1差動アンプ(50)における入力端子間の電圧がゼロ
となって、第3FET(47)がオフ状態となる。従って、
界磁コイル(16)に流れる電流が制限値Ilimを超えるこ
とは無い。従って、本実施形態の磁気ヘッド駆動回路(4
0)は、第1実施形態の磁気ヘッド駆動回路(20)と同様
に、界磁コイル(16)に流れる電流を制限値Ilimに制限
でき、その結果、界磁コイルに過度の電流が流れること
による磁気ヘッドの故障を防止できる。
【0034】なお、本実施形態では、NチャネルのFE
T(45)(46)(47)(48)を使用しているが、上述のようにし
て、PチャネルFETを使用することもできる。また、
本実施形態において、第3FET(47)のゲートと制御回
路(41)の間に配備した第1差動アンプ(50)、第2抵抗器
(54)および第3抵抗器(55)を、第2FET(46)のゲート
と制御回路(41)の間に配備し、第4FET(48)のゲート
と制御回路(41)の間に配備した第2差動アンプ(51)、第
4抵抗器(56)および第5抵抗器(57)を、第1FET(45)
のゲートと制御回路(41)の間に配備してもよい。
T(45)(46)(47)(48)を使用しているが、上述のようにし
て、PチャネルFETを使用することもできる。また、
本実施形態において、第3FET(47)のゲートと制御回
路(41)の間に配備した第1差動アンプ(50)、第2抵抗器
(54)および第3抵抗器(55)を、第2FET(46)のゲート
と制御回路(41)の間に配備し、第4FET(48)のゲート
と制御回路(41)の間に配備した第2差動アンプ(51)、第
4抵抗器(56)および第5抵抗器(57)を、第1FET(45)
のゲートと制御回路(41)の間に配備してもよい。
【0035】上記実施形態の説明は、本発明を説明する
ためのものであって、特許請求の範囲に記載の発明を限
定し、或いは範囲を減縮する様に解すべきではない。
又、本発明の各部構成は上記実施形態に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。例えば、上記実施形態では、光磁
気ディスクドライブについて説明しているが、ハードデ
ィスクドライブ等のような、磁気ヘッドにより情報を記
録媒体に高速に記録するその他の磁気記録装置にも本発
明を適用できる。
ためのものであって、特許請求の範囲に記載の発明を限
定し、或いは範囲を減縮する様に解すべきではない。
又、本発明の各部構成は上記実施形態に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。例えば、上記実施形態では、光磁
気ディスクドライブについて説明しているが、ハードデ
ィスクドライブ等のような、磁気ヘッドにより情報を記
録媒体に高速に記録するその他の磁気記録装置にも本発
明を適用できる。
【図1】光磁気ディスクドライブの要部を示す模式図で
ある。
ある。
【図2】第1実施形態の磁気ヘッド駆動回路を示す回路
図である。
図である。
【図3】磁気ヘッドの界磁コイルに流れる電流値の時間
変化を示すグラフである。
変化を示すグラフである。
【図4】図2にPチャネルFETを用いた場合の磁気ヘ
ッド駆動回路を示す回路図である。
ッド駆動回路を示す回路図である。
【図5】第2実施形態の磁気ヘッド駆動回路を示す回路
図である。
図である。
【図6】一般的な磁気ヘッド駆動回路を示す回路図であ
る。
る。
(10) 光磁気ディスクドライブ (14) 磁気ヘッド (16) 界磁コイル (20) 磁気ヘッド駆動回路 (21) 制御回路 (23) スイッチ回路 (25)(26)(27)(28) FET (29) 電源端子 (30) トランジスタ (31) 差動アンプ (32)(34)(35) 抵抗器 (33) 接地端子
Claims (5)
- 【請求項1】 磁気を用いて記録媒体に記録するための
記録信号を受信し、該記録信号に基づいて制御信号を生
成する制御回路と、該制御回路から受信した制御信号に
基づいて、磁気ヘッドの界磁コイルに通電する電流の向
きを切り替えるスイッチ回路を具える磁気ヘッド駆動回
路であって、スイッチ回路は、入切用FET(電界効果
型トランジスタ)を用いて前記切替えを行なう磁気ヘッ
ド駆動回路に於て、 入切用FETにおけるドレインおよびソース間には、該
FETが不飽和状態であっても、磁気ヘッドが記録媒体
に形成する磁界の強さが規定値に達するような電圧が供
給されており、 スイッチ回路は、界磁コイルに通電する電流の大きさを
制限する電流制限手段を具えることを特徴とする磁気ヘ
ッド駆動回路。 - 【請求項2】 スイッチ回路は、各ブリッジ辺に入切用
FETを具えるブリッジ回路を有し、 ブリッジ回路は、一方の対角線上にある2つのノード間
には電源から電力が供給されるようにしており、他方の
対角線上にある2つのノード間には、界磁コイルが接続
されるようにしている、請求項1に記載の磁気ヘッド駆
動回路。 - 【請求項3】 電流制限手段は、界磁コイルに流れる電
流の大きさを検出する検出手段と、該検出手段からの電
流値に基づいて、界磁コイルに流れる電流を入切する電
流制限用入切手段を具える、請求項1又は請求項2に記
載の磁気ヘッド駆動回路。 - 【請求項4】 電流制限手段は、界磁コイルに流れる電
流の大きさを検出する検出手段と、該検出手段からの電
流値に基づいて、入切用FETにおけるゲートおよびソ
ース間の電圧を制限するゲート電圧制限手段を具え、該
ゲート電圧制御手段は、オン−オフ状態が正反対である
少なくとも2つの入切用FETに配備される、請求項1
又は請求項2に記載の磁気ヘッド駆動回路。 - 【請求項5】 請求項1乃至請求項4の何れかに記載の
磁気ヘッド駆動回路と、磁気ヘッド駆動回路の入切用F
ETにおけるドレインおよびソース間の電圧として、該
FETが不飽和状態であっても、磁気ヘッドが記録媒体
に形成する磁界の強さが規定値に達するような電圧を供
給する電源を具えた磁気記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09089499A JP3579290B2 (ja) | 1999-03-31 | 1999-03-31 | 磁気ヘッド駆動回路および磁気記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09089499A JP3579290B2 (ja) | 1999-03-31 | 1999-03-31 | 磁気ヘッド駆動回路および磁気記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000285405A true JP2000285405A (ja) | 2000-10-13 |
| JP3579290B2 JP3579290B2 (ja) | 2004-10-20 |
Family
ID=14011123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09089499A Expired - Fee Related JP3579290B2 (ja) | 1999-03-31 | 1999-03-31 | 磁気ヘッド駆動回路および磁気記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3579290B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1976141A1 (en) | 2000-08-02 | 2008-10-01 | Matsushita Electric Industrial Co., Ltd. | Communication terminal apparatus, base station apparatus, and radio communication method |
| JP2009016022A (ja) * | 2007-07-05 | 2009-01-22 | Samsung Electronics Co Ltd | ハードディスクドライブの記録密度向上方法及びその制御装置 |
-
1999
- 1999-03-31 JP JP09089499A patent/JP3579290B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1976141A1 (en) | 2000-08-02 | 2008-10-01 | Matsushita Electric Industrial Co., Ltd. | Communication terminal apparatus, base station apparatus, and radio communication method |
| JP2009016022A (ja) * | 2007-07-05 | 2009-01-22 | Samsung Electronics Co Ltd | ハードディスクドライブの記録密度向上方法及びその制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3579290B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000040204A (ja) | 磁気記憶媒体に情報を書き込むためのプログラム可能な書込みドライバ回路 | |
| US5841321A (en) | Amplifying circuit using offset value variable circuit | |
| US5359466A (en) | Magnetic head driving circuit with impedance elements to balance auxiliary coil loads | |
| US6429987B1 (en) | High speed inductor current driver with minimum overshoot | |
| JP3579290B2 (ja) | 磁気ヘッド駆動回路および磁気記録装置 | |
| EP0637822A2 (en) | Magnetic head drive device and magnetic recording apparatus using the same | |
| US6185057B1 (en) | Method and apparatus for increasing the speed of write driver circuitry | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JP3573997B2 (ja) | 磁気ヘッド駆動回路および磁気記録装置 | |
| JPH0652620A (ja) | ディスク装置 | |
| US5650884A (en) | Magnetic recording and reproducing apparatus having a high-speed changeover | |
| US20020101267A1 (en) | Ultra-fast voltage drive | |
| JPH0896308A (ja) | 磁気ヘッド駆動回路 | |
| US7453659B2 (en) | Circuit and method for write current driver | |
| JP3530786B2 (ja) | 光磁気記録装置 | |
| JPH0216673B2 (ja) | ||
| JP2543942Y2 (ja) | 磁気記録再生回路 | |
| US6477119B2 (en) | Magnetic head drive circuit including paired auxiliary coils, paired switching elements, and switch element control circuit, and magneto-optical recording device using the same | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPH0845008A (ja) | 記録再生装置 | |
| JP2002319102A (ja) | 磁気ヘッド駆動回路 | |
| KR20000002770A (ko) | 모터 구동회로 | |
| JPH03176848A (ja) | Vtrコントロールヘツドドライバー | |
| JPH07169002A (ja) | 磁気ヘッド駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
| LAPS | Cancellation because of no payment of annual fees |