JP2000292565A - 伝送線路伝搬遅延時間測定装置及び方法 - Google Patents

伝送線路伝搬遅延時間測定装置及び方法

Info

Publication number
JP2000292565A
JP2000292565A JP11094237A JP9423799A JP2000292565A JP 2000292565 A JP2000292565 A JP 2000292565A JP 11094237 A JP11094237 A JP 11094237A JP 9423799 A JP9423799 A JP 9423799A JP 2000292565 A JP2000292565 A JP 2000292565A
Authority
JP
Japan
Prior art keywords
transmission line
test signal
propagation delay
delay time
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11094237A
Other languages
English (en)
Inventor
Toshiyuki Otaki
敏之 大瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP11094237A priority Critical patent/JP2000292565A/ja
Publication of JP2000292565A publication Critical patent/JP2000292565A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 伝送線路の減衰の影響を受けても高い精度で
伝送線路伝搬遅延時間を測定することのできる伝送線路
伝搬遅延時間測定装置及び方法を提供する。 【解決手段】 予め試験信号の立ち上がり時間と伝送線
路14の減衰量に対応させて測定誤差を記憶するデータ
テーブル記憶装置22と、伝送線路14の一端から入力
させる試験信号を発生する試験信号発生回路10と、伝
送線路14の一端から試験信号が入力したタイミング及
び伝送線路14の他端で反射された試験信号が前記一端
から出力されるタイミングを測定するタイミング測定回
路18と、タイミング測定回路18の測定結果から試験
信号が伝送線路14を往復するのに要する時間を算出
し、算出した値を2等分した値を、データテーブル記憶
装置22に記憶された測定誤差に基づいて補正して伝送
線路14の伝送線路伝搬遅延時間を得る演算回路20と
備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、伝送線路伝搬遅延
時間測定装置及び方法についてのものであり、特にTD
R(Time Domain Reflectometer)法を用いて伝送線路
の遅延時間を測定する伝送線路伝搬遅延時間測定装置及
び方法に関する。
【0002】
【従来の技術】まず、従来の伝送線路伝搬遅延時間測定
装置について説明する。図6は、従来の伝送線路伝搬遅
延時間測定装置の構成を示す図である。図6において、
試験信号発生回路50は、伝送線路54へ入力する試験
信号を発生する。この試験信号は、例えばステップ信号
である。52は試験信号発生回路50から出力された試
験信号及び伝送線路54へ入力された信号が開放端56
で反射され、再び伝送線路54を伝搬してきた反射波を
測定するための測定点である。伝送線路54は、例えば
同軸ケーブルである。伝送線路54の一端には測定点5
2があり、他端には開放端56がある。58は、測定点
52に接続されたタイミング測定回路であり、測定点5
2で測定される電圧値が、所定の電圧値に達する時間を
測定する。例えば、試験信号発生回路50からの試験信
号が伝送線路54に入力されたか否かを判断する電圧値
2が設定されている。60は測定された時間の演算処
理を行う演算回路である。
【0003】次に、上記構成における従来の伝送線路伝
搬遅延時間測定装置の動作について説明する。図7は、
従来の伝送線路伝搬遅延時間測定装置の動作を示すフロ
ーチャートであり、図8は、試験信号、開放端56での
信号波形、及び測定点52での波形を示す図である。
【0004】まず、伝送線路伝搬遅延時間測定装置が動
作を開始すると、試験信号発生回路50は試験信号を発
生する。いま、試験信号発生回路50が図8中符号W1
が付された試験信号を発生したとする。つまり、時間0
において立ち上がり始め、電圧値がVhになるまでの立
ち上がり時間がTrであり、その後は電圧値Vhを維持す
る信号である。この試験信号W1が試験信号発生回路5
0から出力されると、測定点52と同一波形信号がタイ
ミング測定回路58に入力される。
【0005】また、試験信号発生回路50から出力され
た信号は、測定点52を介して伝送線路54へ入力さ
れ、伝送線路54内を減衰しながら伝搬し、開放端56
に至る。図8中符号W2が付された信号は開放端56に
現れる信号である。開放端56における電圧値が電圧値
4になった場合には、試験信号が到達したと判断する
ことができる。よって、試験信号発生回路50から出力
された試験信号が伝送線路54を伝搬するのに要する時
間、即ち伝送線路伝搬遅延時間は、測定点52において
試験信号が伝送線路54に入力したことを検出してか
ら、開放端56において伝搬してきた試験信号を検出す
るまでの時間Tpdということになる。
【0006】図8中の符号W3が付された信号は、測定
点52における測定結果を示す信号である。タイミング
測定回路58においては、試験信号が伝送線路54に入
力されたことを検出するための閾値となる電圧値V2
設定されており、測定された信号が電圧値V2になった
か否かを判断し、電圧値V2になった場合にはその時間
1を試験信号が入力された時間であると設定する(ス
テップSA10)。
【0007】また、タイミング測定回路58には、試験
信号が伝送線路54を伝搬して開放端56で反射され、
再び伝送線路54を伝搬して測定点52に至る信号を検
出するための閾値として電圧値V3が設定されている。
タイミング測定回路58は、測定した信号が電圧値V3
になったか否かを判断し、電圧値V3になった場合には
その時間T2を反射された信号が到達した時間であると
設定する(ステップSA12)。
【0008】次に、測定された時間T1は試験信号が伝
送線路54へ入力される時間であり、時間T2は、開放
端56により反射されてきた信号が伝送線路54から出
力される時間であるとみなすことができるため、演算回
路60は時間T2から時間T1を減算し、試験信号が伝送
線路54を往復するのに要した時間、即ち伝搬遅延時間
rf1を求める(ステップSA14)。そして、往路を
伝搬するのに要する時間と復路を伝搬する時間は等しい
と考えられるため、演算回路60はステップSA14で
求めた伝搬遅延時間Trfを2で割り、伝送線路伝搬遅延
時間Tpd、即ち試験信号が伝送線路54へ入力されてか
ら開放端56へ出力されるのに要する時間を求める(ス
テップSA16)。
【0009】
【発明が解決しようとする課題】しかし、図8に示した
例は伝送線路の減衰の影響がない理想的な場合であり、
現実の測定では伝送線路における減衰の影響が大きい。
次に、減衰の影響が大きい現実の伝送線路について伝送
線路伝搬遅延時間Tpdを測定する場合について説明す
る。図9は、減衰の影響が大きい実際の伝送線路を用い
て測定を行った場合の測定結果を示す図である。図9中
符号W5が付された信号は伝送線路54により減衰して
波形に鈍りが起きた場合の開放端56の信号波形であ
る。また、図9中符号W6が付された信号は、伝送線路
による減衰により波形に鈍りが起きた場合の測定点52
の信号波形である。
【0010】符号W5が付された信号の波形や符号W6
が付された信号の波形に示されるような鈍りが生ずると
往復の伝搬遅延時間Trfは、伝送線路伝搬遅延時間
pd、即ち試験信号が伝送線路54へ入力されてから開
放端56へ出力されるのに要する時間の2倍に等しくな
らずに測定誤差Terrが発生する。また、符号W1が付
された試験信号の立ち上がり時間Trによってもこの測
定誤差Terrが異なる。例えば、立ち上がり時間が数ナ
ノ秒程度の場合、測定誤差Terrは数十ピコ秒となる。
【0011】このような測定誤差Terrが生ずると、図
7で示した処理によって伝送線路伝搬遅延時間Tpdを求
めると、実際との誤差が大きくなり、測定精度を考慮す
ると好ましくないという問題があった。
【0012】本発明は、上記事情に鑑みてなされたもの
であり、伝送線路による減衰の影響を受けても高い精度
で伝送線路伝搬遅延時間を測定することのできる伝送線
路伝搬遅延時間測定装置及び方法を提供することを目的
とする。
【0013】
【課題を解決するための手段】上記課題を解決するため
に、本発明の伝送線路伝搬遅延時間測定装置は、予め伝
送線路の減衰量と試験信号の立ち上がり時間に対応させ
て測定誤差を記憶する記憶手段と、前記伝送線路の一端
から入力させる試験信号を発生する試験信号発生手段
と、前記伝送線路の一端から前記試験信号が入力したタ
イミング及び前記伝送線路の他端で反射された試験信号
が前記一端から出力されるタイミングを測定するタイミ
ング測定手段と、前記タイミング測定手段の測定結果か
ら前記試験信号が前記伝送線路を往復するのに要する時
間を算出し、当該算出した値を2等分した値を、前記記
憶手段に記憶された測定誤差に基づいて補正して前記伝
送線路の伝送線路伝搬遅延時間を得る演算手段とを具備
することを特徴とする。また、本発明の伝送線路伝搬遅
延時間測定装置は、前記演算手段は、前記伝送線路の減
衰量が、前記記憶手段に記憶されていない場合には、当
該減衰量に近接する減衰量に対する測定誤差を読み込ん
で線形補間を行い、補間後の値を用いて補正を行うこと
を特徴とする。また、本発明の伝送線路伝搬遅延時間測
定装置は、前記記憶手段が、前記減衰量、前記測定誤
差、及び前記試験信号の立ち上がり時間との関係をテー
ブル形式で記憶していることを特徴とする。また、本発
明の伝送線路伝搬遅延時間測定装置は、前記タイミング
測定手段には、前記試験信号が前記伝送線路に入力され
た時間を検出する第1の判定電圧値と前記伝送線路の一
端から出力される反射された試験信号の時間を検出する
第2の判定電圧値が設定されていることを特徴とする。
また、本発明の伝送線路伝搬遅延時間測定装置は、前記
伝送線路の他端が開放されていることを特徴とする。ま
た、本発明の伝送線路伝搬遅延時間測定方法は、予め試
験信号の立ち上がり時間と伝送線路の減衰量に対応させ
て測定誤差を記憶手段に記憶するステップと、前記伝送
線路の一端から試験信号を入力するステップと、前記伝
送線路の一端から前記試験信号が入力したタイミングを
測定するステップと、前記伝送線路の他端で反射された
試験信号が前記一端から出力されるタイミングを測定す
るステップと、前記測定の結果から前記試験信号が前記
伝送線路を往復するのに要する時間を算出し、当該算出
した値を2等分した値を、前記記憶手段に記憶された測
定誤差に基づいて補正して前記伝送線路の伝送線路伝搬
遅延時間を得るステップとを有することを特徴とする。
また、本発明の伝送線路伝搬遅延時間測定方法は、前記
伝送線路の減衰量が、前記記憶手段に記憶されていない
場合には、当該減衰量に近接する減衰量に対する測定誤
差を読み込んで線形補間を行い、補間後の値を用いて補
正を行うステップを更に有することを特徴とする。ま
た、本発明の伝送線路伝搬遅延時間測定方法は、前記記
憶手段が、前記減衰量と前記測定誤差とを、前記試験信
号の立ち上がり時間毎に分類して記憶しており、前記試
験信号の立ち上がり時間に応じて分類された測定誤差に
基づいて補正を行うステップを更に有することを特徴と
する。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による伝送線路伝搬遅延時間測定装置及び方法
について詳細に説明する。図1は、本発明の一実施形態
による伝送線路伝搬遅延時間測定装置及び方法の概略構
成を示すブロック図である。図1において、試験信号発
生回路10は、伝送線路14へ入力する試験信号を発生
する。12は試験信号発生回路10から出力された試験
信号及び伝送線路14へ入力された信号が開放端16で
反射され、再び伝送線路14を伝搬してきた反射波を測
定するための測定点である。
【0015】伝送線路14は、例えば同軸ケーブルであ
り、数メートルの長さを有する。伝送線路14の一端に
は測定点12が接続され、多端には開放端16が接続さ
れる。18は、測定点52に接続されたタイミング測定
回路であり、測定点12で測定される電圧値が、所定の
電圧値に達する時間を測定する。例えば、試験信号発生
回路10から試験信号が伝送線路14に入力された時間
を判断する電圧値V2が設定されている。20は測定さ
れた電圧値の演算処理を行う演算回路である。
【0016】22は、本実施形態のポイントとなるデー
タテーブルを記憶するデータテーブル記憶装置である。
データテーブルは、予め伝送線路14についてシミュレ
ーションを行い、図6や図7に示した従来技術の測定装
置や測定方法を用いた場合の往復の伝搬遅延時間の測定
誤差のデータを求めておく。それらの測定誤差はテーブ
ル形式でデータテーブル記憶装置22内に記憶される。
演算回路20は測定データとそれらの測定誤差量のデー
タを用いて測定誤差を補正する。
【0017】次に、図1に示した本発明の一実施形態に
ついてより詳細に説明する。図2は、本発明の一実施形
態による伝送線路伝搬遅延時間測定装置のより詳細な構
成を示すブロック図であり、図1と同一の部分には同一
の符号を付し、その説明を省略する。図2に示されたよ
うに、試験信号発生回路10は試験信号発生器30、増
幅器32、及び抵抗器34からなる。試験信号発生器3
0は例えば所定の立ち上がり時間を持ったステップ波形
を発生する発振器である。増幅器32は試験信号発生器
30から出力された試験信号を所定の増幅率で増幅す
る。抵抗器34は主として伝送線路14とのインピーダ
ンス整合のため設けられる。本実施形態で用いる抵抗器
34は値が50Ωである。
【0018】また、伝送線路14は、同軸線路36を有
し、試験信号発生回路10から出力された試験信号は同
軸線路36に入力される。この同軸線路36の長さLは
2mであり減衰量Lossが0.45dB/m(試験信
号の周波数が100MHzである場合)である。タイミ
ング測定回路18は比較器38を有し、測定点12と同
一の波形が比較器38の1つの入力端に入力される。比
較器38の他の入力端には、比較のための判定電圧値が
入力される。本実施形態では、判定電圧値として0.2
5Vと0.75Vとが設定されている。演算回路20は
コンピュータ40を有する。このコンピュータは比較器
38から出力される測定結果に基づいて、伝送線路伝搬
遅延時間を求める。また、後述するデータテーブル記憶
装置22に記憶されたデータテーブルに基づいて求めた
伝送線路伝搬遅延時間を補正する。
【0019】次に、データテーブルについて詳細に説明
する。データテーブルの内容は図2中に記載されている
が、より具体的なものを図3に示す。図3はデータテー
ブルの詳細の一例を示す図表である。このデータテーブ
ルは、試験信号発生回路10から出力される試験信号の
立ち上がり時間毎にマトリクス分類され、例えば図3中
列R1は立ち上がり時間が5nsの場合、列R2は立ち
上がり時間が4nsの場合、…といった具合に分類され
ている。
【0020】また、各々の列R1、R2、…は更に複数
の列からなる。図3に示した例では、減衰量Lossを
記録する列と測定誤差Terrを記録する列とからなる。
例えば列R1は列R11,R12からなる。列R11と
列R12とは、また列R21とR22とは減衰量の値に
応じて対応する測定誤差が格納されている。図3に示し
た例では、減衰量Lossを0.4dB/mと0.5d
B/m(試験信号の周波数が100MHzの場合)と
し、試験信号の立ち上がり時間Trを4nsと5nsと
したシミュレーションによる減衰量Lossと測定誤差
errの図表の一部を示してある。
【0021】次に、上記構成における本発明の一実施形
態の動作について説明する。図4は、本発明の一実施形
態による伝送線路伝搬遅延時間測定装置に適用さえる伝
送線路伝搬遅延時間測定方法を示すフローチャートであ
る。また、図5は、試験信号、開放端16での信号を測
定した場合の測定波形、及び測定点12での測定波形を
示す図である。
【0022】まず、本発明の一実施形態による伝送線路
伝搬遅延時間測定装置によって被測定対象物たる伝送線
路14の測定を行う前に、予め、線路長、減衰量、試験
信号の立ち上がり時間が既知である条件の下で測定を行
い、実際に測定された伝送線路伝搬遅延時間から測定誤
差を求め、図3に示したデータテーブルを作成する(ス
テップS10)。
【0023】次に、被測定対象物たる伝送線路14を測
定するときに、伝送線路伝搬遅延時間測定装置が動作を
開始すると、試験信号発生回路10は試験信号を発生す
る。いま、試験信号発生回路10が図5中符号W10が
付された試験信号を発生したとする。つまり、時間0に
おいて立ち上がり始め、電圧値がVhになるまでの立ち
上がり時間がTr=5nsであり、その後は電圧値Vh
維持する信号である。この試験信号W10が試験信号発
生回路10から出力されると、測定点12において測定
された信号がタイミング測定回路18に入力される。
【0024】タイミング測定回路58においては、伝送
線路14に入力されたことを検出するための閾値となる
電圧値V2=0.25Vが設定されており、測定された
信号が電圧値V2になったか否かを判断し、電圧値V2
なった場合にはその時間T1を試験信号が入力された時
間であると設定する(ステップS12)。本実施形態に
おいては試験信号が立ち上がり初めた時間を0とすると
時間T1=2.474nsで試験信号が伝送線路14に
入力された時間であると測定されている。
【0025】また、タイミング測定回路18には、試験
信号が伝送線路14を伝搬して開放端16で反射され、
再び伝送線路14を伝搬して測定点12に至る信号を検
出するための閾値として電圧値V3=0.75Vが設定
されている。タイミング測定回路18は、測定した信号
が電圧値V3になったか否かを判断し、電圧値V3になっ
た場合にはその時間T2を反射された信号が到達した時
間であると測定する(ステップS14)。本実施形態に
おいては時間T2′=23.575nsで反射された信
号が到達した時間であると設定されている。
【0026】次に、演算回路20は時間T2から時間T1
を減算し、試験信号が伝送線路14を往復するのに要し
た時間、即ち伝搬遅延時間Trf1を求める(ステップS
16)。本実施形態においては時間T2から時間T1を減
算して求めた伝搬遅延時間T rf1は21.101nsと
なる。そして、演算回路60はステップS14で求めた
伝搬遅延時間Trf1を2で割り、伝送線路伝搬遅延時間
pd、即ち試験信号が伝送線路14へ入力されてから開
放端16へ出力されるのに要する時間を求める(ステッ
プS18)。つまり、以下の(1)式から伝送線路伝搬
遅延時間Tpdは10.551nsとなる。 Tpd=Trf1/2=21.101/2=10.551ns …(1)
【0027】次に、演算回路20は、データテーブル記
憶装置22を検索し、試験信号の立ち上がり時間5ns
と同一であり、かつ同軸線路36の減衰量0.45dB
/mに最も近い値である二つの減衰量0.4dB/mと
0.5dB/mのデータを読み出して参照する。つま
り、図3を参照すると、立ち上がり時間が5nsの場合
であって、同軸線路36の減衰量が0.4dB/mのと
きには、測定誤差が−88.908nsであり、同軸線
路36の減衰量が0.5dB/mのときには、測定誤差
が−101.4409nsであることが分かっている
(ステップS20)。
【0028】演算回路20は、データテーブル記憶装置
22を検索して、同軸線路36の実際の減衰量に近似す
る値を読み出し、その値を実際の同軸線路36の値に適
合するよう補間する処理を行う。補間処理によって得ら
れた値が上記(1)式で算出した伝送線路伝搬遅延時間
pdを補正ための補正値となる。上記補間処理は、線形
補間による補間処理であり、この補間処理によって測定
誤差Terrは以下の(2)式から得られる。 Terr=(−101.4409+88.908)(0.45−0.4) ÷(0.5−0.4)−88.908 =−95.174ps …(2)
【0029】この補正用の測定誤差Terrを用いて、測
定値の伝送線路伝搬遅延時間Tpdを補正することによ
り、最終的な補正結果の伝送線路伝搬遅延時間Tpd1
10.646nsとなる(ステップS22)。即ち、 Tpd1=Tpd−Terr =10.551+0.095174 =10.646ns となる。
【0030】以上の処理によって、単に伝搬遅延時間T
rf1を2で割り、伝送線路伝搬遅延時間Tpdを得た場合
は、同軸線路32の伝送線路伝搬遅延時間は10.55
1nsであったが、本実施形態を用いることで10.6
46nsが得られ、より精度の高い伝送線路伝搬遅延時
間を得ることができる。
【0031】
【発明の効果】以上説明したように、本発明によれば、
伝送線路の減衰を考慮して測定された結果を予め算出し
てある測定誤差に基づいて補正するようにしたので、従
来の測定方法と比べて測定誤差が少なくなり、精度の良
い伝送線路伝搬遅延時間の測定ができるという効果があ
る。また、測定する伝送線路の減衰量が予め得られてい
ない場合には、伝送線路の減衰量に近接する減衰量に対
する測定誤差を補間して測定誤差を得るようにしている
ので、更に高い精度での伝送線路伝搬遅延時間の測定が
できるという効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施形態による伝送線路伝搬遅延
時間測定装置及び方法の概略構成を示すブロック図であ
る。
【図2】 本発明の一実施形態による伝送線路伝搬遅延
時間測定装置のより詳細な構成を示すブロック図であ
る。
【図3】 データテーブルの詳細の一例を示す図表であ
る。
【図4】 本発明の位置実施形態による伝送線路伝搬遅
延時間測定装置に適用される伝送線路伝搬遅延時間測定
方法を示すフローチャートである。
【図5】 試験信号、開放端16での信号を測定した場
合の測定波形、及び測定点12での測定波形を示す図で
ある。
【図6】 従来の伝送線路伝搬遅延時間測定装置の構成
を示す図である。
【図7】 従来の伝送線路伝搬遅延時間測定装置の動作
を示すフローチャートである。
【図8】 試験信号、開放端56での信号を測定した場
合の測定波形、及び測定点52での測定波形を示す図で
ある。
【図9】 減衰の影響が大きい実際の伝送線路を用いて
測定を行った場合の測定結果を示す図である。
【符号の説明】
10 試験信号発生回路(試験信号発生手段) 14 伝送線路 18 タイミング測定回路(タイミング測定手段) 20 演算回路(演算手段) 22 データテーブル記憶装置(記憶手段)

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 予め伝送線路の減衰量と試験信号の立ち
    上がり時間に対応させて測定誤差を記憶する記憶手段
    と、 前記伝送線路の一端から入力させる試験信号を発生する
    試験信号発生手段と、 前記伝送線路の一端から前記試験信号が入力したタイミ
    ング及び前記伝送線路の他端で反射された試験信号が前
    記一端から出力されるタイミングを測定するタイミング
    測定手段と、 前記タイミング測定手段の測定結果から前記試験信号が
    前記伝送線路を往復するのに要する時間を算出し、当該
    算出した値を2等分した値を、前記記憶手段に記憶され
    た測定誤差に基づいて補正して前記伝送線路の伝送線路
    伝搬遅延時間を得る演算手段とを具備することを特徴と
    する伝送線路伝搬遅延時間測定装置。
  2. 【請求項2】 前記演算手段は、前記伝送線路の減衰量
    が、前記記憶手段に記憶されていない場合には、当該減
    衰量に近接する減衰量に対する測定誤差を読み込んで線
    形補間を行い、補間後の値を用いて補正を行うことを特
    徴とする請求項1記載の伝送線路伝搬遅延時間測定装
    置。
  3. 【請求項3】 前記記憶手段は、前記減衰量と前記測定
    誤差とを、前記試験信号の立ち上がり時間毎に分類して
    記憶しており、前記演算手段は、前記試験信号の立ち上
    がり時間に応じて分類された測定誤差に基づいて補正を
    行うことを特徴とする請求項1又は請求項2記載の伝送
    線路伝搬遅延時間測定装置。
  4. 【請求項4】 前記記憶手段は、前記減衰量、前記測定
    誤差、及び前記試験信号の立ち上がり時間との関係をテ
    ーブル形式で記憶していることを特徴とする請求項3記
    載の伝送線路伝搬遅延時間測定装置。
  5. 【請求項5】 前記タイミング測定手段には、前記試験
    信号が前記伝送線路に入力された時間を検出する第1の
    判定電圧値と前記伝送線路の一端から出力される反射さ
    れた試験信号の時間を検出する第2の判定電圧値が設定
    されていることを特徴とする請求項1乃至請求項4の何
    れかに記載の伝送線路伝搬遅延時間測定装置。
  6. 【請求項6】 前記伝送線路の他端は開放されているこ
    とを特徴とする請求項1乃至請求項5の何れかに記載の
    伝送線路伝搬遅延時間測定装置。
  7. 【請求項7】 予め試験信号の立ち上がり時間と伝送線
    路の減衰量に対応させて測定誤差を記憶手段に記憶する
    ステップと、 前記伝送線路の一端から試験信号を入力するステップ
    と、 前記伝送線路の一端から前記試験信号が入力したタイミ
    ングを測定するステップと、 前記伝送線路の他端で反射された試験信号が前記一端か
    ら出力されるタイミングを測定するステップと、 前記測定の結果から前記試験信号が前記伝送線路を往復
    するのに要する時間を算出し、当該算出した値を2等分
    した値を、前記記憶手段に記憶された測定誤差に基づい
    て補正して前記伝送線路の伝送線路伝搬遅延時間を得る
    ステップとを有することを特徴とする伝送線路伝搬遅延
    時間測定方法。
  8. 【請求項8】 前記伝送線路の減衰量が、前記記憶手段
    に記憶されていない場合には、当該減衰量に近接する減
    衰量に対する測定誤差を読み込んで線形補間を行い、補
    間後の値を用いて補正を行うステップを更に有すること
    を特徴とする請求項7記載の伝送線路伝搬遅延時間測定
    方法。
  9. 【請求項9】 前記記憶手段は、前記減衰量と前記測定
    誤差とを、前記試験信号の立ち上がり時間毎に分類して
    記憶しており、 前記試験信号の立ち上がり時間に応じて分類された測定
    誤差に基づいて補正を行うステップを更に有することを
    特徴とする請求項7又は請求項8記載の伝送線路伝搬遅
    延時間測定方法。
JP11094237A 1999-03-31 1999-03-31 伝送線路伝搬遅延時間測定装置及び方法 Pending JP2000292565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11094237A JP2000292565A (ja) 1999-03-31 1999-03-31 伝送線路伝搬遅延時間測定装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11094237A JP2000292565A (ja) 1999-03-31 1999-03-31 伝送線路伝搬遅延時間測定装置及び方法

Publications (1)

Publication Number Publication Date
JP2000292565A true JP2000292565A (ja) 2000-10-20

Family

ID=14104710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11094237A Pending JP2000292565A (ja) 1999-03-31 1999-03-31 伝送線路伝搬遅延時間測定装置及び方法

Country Status (1)

Country Link
JP (1) JP2000292565A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147619A (ja) * 2005-11-29 2007-06-14 Tektronix Inc 測定方法
JP2008157897A (ja) * 2006-12-26 2008-07-10 Railway Technical Res Inst 信号線検査装置
EP2180617A1 (en) 2008-10-22 2010-04-28 Rohde & Schwarz GmbH & Co. KG Method and system for measuring the delay of a transmission channel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147619A (ja) * 2005-11-29 2007-06-14 Tektronix Inc 測定方法
JP2008157897A (ja) * 2006-12-26 2008-07-10 Railway Technical Res Inst 信号線検査装置
EP2180617A1 (en) 2008-10-22 2010-04-28 Rohde & Schwarz GmbH & Co. KG Method and system for measuring the delay of a transmission channel

Similar Documents

Publication Publication Date Title
US7816960B2 (en) Circuit device and method of measuring clock jitter
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
CN106506101B (zh) 一种接收机幅频响应自动化校准方法及装置
JP3237529B2 (ja) 伝送線路伝搬遅延時間測定装置
CN101233714A (zh) 测试通信设备过程中的抖动补偿和生成
WO2019153288A1 (zh) 一种序列信号发生器及序列信号产生方法
US5633709A (en) Propagation delay time measuring device
JP2000292565A (ja) 伝送線路伝搬遅延時間測定装置及び方法
JP3163960B2 (ja) 伝送線路伝搬遅延時間測定システムにおける伝搬遅延時間補正方法
US6828799B2 (en) Propagation delay time measuring method and testing apparatus
TWI416152B (zh) Test equipment, calibration methods and program products
JP3138618B2 (ja) 車両用距離測定装置
CN114079458B (zh) 眼宽量测装置及方法
CN109085492B (zh) 集成电路信号相位差确定方法及装置、介质和电子设备
JP3068674B2 (ja) 超音波送受波装置
JPH10307168A (ja) 信号発生器及び測定器
JPH07270502A (ja) 伝送線路の伝搬遅延時間の測定近似方法
JP3068673B2 (ja) 超音波送受波装置
US12235307B2 (en) Apparatus and method for determining a response of a device under test to an electrical pulse generated by a pulse generator
JPH11108959A (ja) 電気光学サンプリングオシロスコープ
JP2002107393A (ja) タイムインターバル測定器
SU1672197A1 (ru) Устройство дл измерени износа изделий
JPH09325174A (ja) 半導体検査装置
CN116125157A (zh) 信号线缆延时测量系统
JPH04242180A (ja) 集積回路のac特性測定装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001