JP2000292773A - Liquid crystal device and driving method for liquid crystal device - Google Patents

Liquid crystal device and driving method for liquid crystal device

Info

Publication number
JP2000292773A
JP2000292773A JP11099438A JP9943899A JP2000292773A JP 2000292773 A JP2000292773 A JP 2000292773A JP 11099438 A JP11099438 A JP 11099438A JP 9943899 A JP9943899 A JP 9943899A JP 2000292773 A JP2000292773 A JP 2000292773A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
voltage
smectic
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11099438A
Other languages
Japanese (ja)
Inventor
Koji Noguchi
幸治 野口
Koichi Sato
公一 佐藤
Yukio Haniyu
由紀夫 羽生
Tsuneki Nukanobu
恒樹 糠信
Mineto Yagyu
峰人 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11099438A priority Critical patent/JP2000292773A/en
Publication of JP2000292773A publication Critical patent/JP2000292773A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the picture quality from becoming worse as the temperature varies by setting the ratio of the transmissivity of liquid crystal below a specific value when a voltage is applied and removed. SOLUTION: This element is equipped with smectic liquid crystal 2 arranged between a couple of substrates 1a and 1b, a 1st electrode 3 and a 2nd electrode 4 which are arranged sandwiching the liquid crystal 2, multiple switching elements 5 which are connected to the 2nd electrode 4 and arranged for each pixel, 3rd electrodes G1, G2... which are connected to their gates, and 4th electrodes S1, S2... which are connected to the sources. While the 4th electrodes S1, S2... and 1st electrode 3 are held at a specific potential, the switching elements 5 are turned on by the application of a gate voltage to the 3rd electrodes G1, G2..., so that the 4th electrodes S1, S2... and the 2nd electrode 4 are driven at the same potential. Here, the ratio of the transmissivity T% of the liquid crystal when the voltage is applied to the transmissivity Td of the liquid crystal when the voltage is removed is so set that Td/T<0.1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶を用いた液晶
素子及び該液晶素子の駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device using liquid crystal and a method for driving the liquid crystal device.

【0002】[0002]

【従来の技術】従来より、種々の情報を表示するディス
プレイとしてCRTが知られているが、このCRTは、
動画出力を行うTVやVTRに、あるいはパソコンのモ
ニター等に広く用いられている。
2. Description of the Related Art Conventionally, a CRT has been known as a display for displaying various information.
It is widely used in TVs and VTRs that output moving images, or in monitors of personal computers.

【0003】しかしながら、このCRTは、種々の問
題、すなわち、 * その特性上静止画像に対しては、フリッカや解像度
不足による走査縞などが視認性を低下させたり、焼きつ
きによる蛍光灯の劣化が起ったりするという問題や、 * CRTの発生する電磁波が人体に悪影響を与え、V
DT作業者の健康を害する恐れがあるという問題や、 * その構造上、画面後方にスペースを必要とするた
め、オフィスや家庭の省スペース化を阻害しているとい
う問題、があり、このようなCRTの問題を解決するも
のとして種々のタイプの液晶素子が開発されている。 * 例えば、ツイステッド・ネマチック(twiste
d nematic;TN)液晶を用いたものが知られ
ており、それは、エム・シャット(M.Schadt)
とダブリュー・ヘルフリッヒ(W.Helfrich)
著の“アプライド・フィジックス・レターズ(Appl
ied PhysicsLetters)、第18巻、
第4号(1971年2月15日発行)、第127頁〜1
28頁”において示されている。
[0003] However, this CRT has various problems, that is, * due to its characteristics, a still image suffers from deterioration of visibility due to flicker and scanning stripes due to insufficient resolution, and deterioration of a fluorescent lamp due to burn-in. Or the electromagnetic waves generated by the CRT have a bad effect on the human body,
There is a problem that the health of DT workers may be harmed, and a problem that the structure requires a space behind the screen, which hinders space saving in offices and homes. Various types of liquid crystal devices have been developed to solve the problem of the CRT. * For example, twisted nematic (twiste
d nematic (TN) liquid crystal is known, which is disclosed by M. Schadt.
And W. Helfrich
"Applied Physics Letters (Appl
ied PhysicsLetters), Volume 18,
No. 4 (issued February 15, 1971), pages 127-1
Page 28 ".

【0004】近年、このような液晶を用いた液晶素子と
して、アクティブマトリクス型のものの開発が行われて
おり、急速な生産技術の進歩によって10〜12インチ
クラスのディスプレイが歩留り良く製造されている。か
かる液晶素子は、一つ一つの画素にトランジスタ(TF
T)を備えており、クロストーク等の問題が解決される
反面、液晶の応答速度が遅くて動画の画質が劣り、視野
角が狭いという問題がある。 * これに対して、強誘電性液晶分子(強誘電性を示す
液晶分子)の屈折率異方性を利用して偏光素子との組み
合わせにより透過光線を制御する型の表示素子が、クラ
ーク(Clark)およびラガーウオル(Lagerw
all)により提案されている(特開昭56−1072
16号公報、米国特許第4367924号明細書等)。
この強誘電性液晶は、一般に特定の温度域において、カ
イラルスメクチックC相(SmC*)またはH相(Sm
H*)を有し、この状態において、加えられる電界に応
答して第1の光学的安定状態と第2の光学的安定状態の
いずれかを取り、かつ電界の印加のないときはその状態
を維持する性質(すなわち、双安定性メモリー性)を有
し、その上、自発分極により反転スイッチングを行うた
め、非常に速い応答速度を示す。更に視覚特性も優れて
いることから、特に、高速、高精細、大画面の表示素子
あるいはライトバルブとして適していると考えられる。 * また、最近では、チャンダニ、竹添らによって、反
強誘電性を示す液晶(以下、“反強誘電性液晶”とす
る)を利用した液晶素子も提案されている(Japan
ese Journal of Applied Ph
ysics 第27巻、1988年L729頁)。この
反強誘電性液晶は、強誘電性液晶と同様に、液晶分子の
屈折率異方性と自発分極を利用して表示素子を構成する
ものである。また、この反強誘電性液晶は、一般に特定
の温度域において、カイラルスメクチックCA相(Sm
CA*)を有し、この状態において無電界時には平均的
な光学安定状態はスメクチック層法線方向になるが、電
界印加によって平均的な光学安定状態が層法線方向から
傾き、結局3つの安定状態を有するものである。そし
て、この反強誘電性液晶を利用した液晶素子は、上述の
ように自発分極を利用してスイッチングを行うものであ
ることから、非常に速い応答速度を示し、高速の表示素
子、あるいはライトバルブとして期待されている。 * そして、この反強誘電液晶材料については、ヒステ
リシスが小さく、階調表示に有利な特性を有するV字型
応答特性のものが最近発見された(たとえば、ジャパニ
ーズ ジャーナル オブ アプライド フィジックス
(Japanese Journal of Appl
ied Physics)第36巻、1997年、35
86頁)。そして、このタイプの液晶をアクティブマト
リクス型の液晶素子に用い、高速のディスプレイを実現
しようという提案もされている(特開平9−50049
号公報)。しかし、これらのタイプの液晶を駆動するに
は、現状のところ非常に大きな電荷が必要であり、実現
するに際して大きな障壁となっている。
In recent years, as a liquid crystal element using such a liquid crystal, an active matrix type liquid crystal element has been developed, and a display of 10 to 12 inches has been manufactured with a high yield due to rapid progress in production technology. Such a liquid crystal element includes a transistor (TF) in each pixel.
T), which solves the problem of crosstalk and the like, but has the problem that the response speed of the liquid crystal is slow, the image quality of moving images is inferior, and the viewing angle is narrow. * On the other hand, a display element of a type that controls transmitted light in combination with a polarizing element using the refractive index anisotropy of ferroelectric liquid crystal molecules (liquid crystal molecules exhibiting ferroelectricity) is known as Clark. ) And Lagerw
all) (JP-A-56-1072).
No. 16, US Pat. No. 4,367,924).
This ferroelectric liquid crystal generally has a chiral smectic C phase (SmC *) or H phase (SmC *) in a specific temperature range.
H *), and in this state, takes one of the first optical stable state and the second optical stable state in response to the applied electric field, and changes the state when no electric field is applied. It has the property of maintaining (i.e., bistable memory property), and also exhibits a very fast response speed because it performs inversion switching by spontaneous polarization. Furthermore, since the visual characteristics are also excellent, it is considered that they are particularly suitable as high-speed, high-definition, large-screen display elements or light valves. * Recently, Chandan, Takezoe et al. Have proposed a liquid crystal element using a liquid crystal exhibiting antiferroelectricity (hereinafter referred to as “antiferroelectric liquid crystal”) (Japan).
ese Journal of Applied Ph
ysics 27, 1988, L729). This antiferroelectric liquid crystal forms a display element by utilizing the refractive index anisotropy and spontaneous polarization of liquid crystal molecules, like the ferroelectric liquid crystal. In addition, this antiferroelectric liquid crystal generally has a chiral smectic CA phase (Sm
CA *), and in this state, when no electric field is applied, the average optical stable state is in the normal direction of the smectic layer, but the average optical stable state is tilted away from the normal direction of the layer by the application of an electric field. It has a state. Since the liquid crystal element using the antiferroelectric liquid crystal performs switching using spontaneous polarization as described above, it exhibits a very fast response speed and a high-speed display element or light valve. It is expected as. * As for this antiferroelectric liquid crystal material, a material having a small hysteresis and a V-shaped response characteristic having characteristics advantageous for gradation display has recently been discovered (for example, Japanese Journal of Applied Physics).
ied Physics) Vol. 36, 1997, 35
86). Also, it has been proposed to use this type of liquid crystal for an active matrix type liquid crystal element to realize a high-speed display (Japanese Patent Laid-Open No. 9-50049).
No.). However, driving these types of liquid crystals requires very large charges at present, which is a major barrier to realizing them.

【0005】これに対して、上述した強誘電性液晶をア
クティブマトリクス型の液晶素子で駆動する場合にはそ
のような問題はなくて高速駆動が可能である。
On the other hand, when the above-mentioned ferroelectric liquid crystal is driven by an active matrix type liquid crystal element, there is no such problem, and high-speed driving is possible.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述したア
クティブマトリクス型の液晶素子においては、印加電圧
(書き込み電圧)と光透過率との特性が例えば図5のよ
うになっているが、該特性の温度依存性が大きかったた
め、駆動する液晶素子の温度によっては階調ずれが局部
的又は全体的に生じて画質が悪化してしまうという問題
があった。
In the above-mentioned active matrix type liquid crystal device, the characteristics of the applied voltage (writing voltage) and the light transmittance are as shown in FIG. 5, for example. Since the temperature dependency is large, there is a problem that a gradation shift occurs locally or entirely depending on the temperature of the liquid crystal element to be driven, thereby deteriorating the image quality.

【0007】そこで、本発明は、温度変化に伴う画質の
悪化を防止した液晶素子及び該液晶素子の駆動方法を提
供することを目的とするものである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal element which prevents deterioration of image quality due to a temperature change, and a method of driving the liquid crystal element.

【0008】[0008]

【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に配置
された一対の基板と、これら一対の基板の間に配置され
たスメクチック液晶と、複数の画素を構成すると共に該
スメクチック液晶を挟み込むように配置された第1電極
及び第2電極と、該第2電極に接続されて各画素毎に配
置された複数のスイッチング素子と、該スイッチング素
子のゲートに接続された第3電極と、該スイッチング素
子のソースに接続された第4電極と、を備え、かつ、前
記第4電極及び前記第1電極を所定の電位に保持した状
態で前記第3電極へのゲート電圧の印加に基づき前記ス
イッチング素子をオンすることによって前記第4電極と
前記第2電極とを同電位にして駆動される液晶素子にお
いて、電圧を印加した場合における前記液晶の透過率
(%)をTとし、該電圧を除去した場合における前記液
晶の透過率(%)をTd とした場合に、それらの透過率
が、
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and includes a pair of substrates disposed with a predetermined gap therebetween, and a smectic disposed between the pair of substrates. A liquid crystal, a first electrode and a second electrode that constitute a plurality of pixels and are arranged to sandwich the smectic liquid crystal, and a plurality of switching elements connected to the second electrode and arranged for each pixel; A state in which a third electrode connected to the gate of the switching element and a fourth electrode connected to the source of the switching element are provided, and the fourth electrode and the first electrode are held at a predetermined potential. In the liquid crystal element driven by turning on the switching element based on the application of the gate voltage to the third electrode so that the fourth electrode and the second electrode have the same potential, the voltage is applied. Transmittance of the liquid crystal in the case and the (%) is T, the transmittance of the liquid crystal in the case where removal of the voltage (%) in the case of the T d, their permeability,

【0009】[0009]

【式5】 となるように設定されている、ことを特徴とする。(Equation 5) Is set so that

【0010】また、本発明は、所定間隙を開けた状態に
配置された一対の基板と、これら一対の基板の間に配置
されたスメクチック液晶と、複数の画素を構成すると共
に該スメクチック液晶を挟み込むように配置された第1
電極及び第2電極と、該第2電極に接続されて各画素毎
に配置された複数のスイッチング素子と、該スイッチン
グ素子のゲートに接続された第3電極と、該スイッチン
グ素子のソースに接続された第4電極と、を備えた液晶
素子であって、前記第4電極及び前記第1電極を所定の
電位に保持した状態で前記第3電極へのゲート電圧の印
加に基づき前記スイッチング素子をオンすることによっ
て前記第4電極と前記第2電極とを同電位にし書き込み
電圧を前記液晶に印加する液晶素子の駆動方法におい
て、電圧を印加した場合における前記液晶の透過率
(%)をTとし、該電圧を除去した場合における前記液
晶の透過率(%)をTd とした場合に、それらの透過率
が、
Further, according to the present invention, a pair of substrates arranged with a predetermined gap therebetween, a smectic liquid crystal arranged between the pair of substrates, a plurality of pixels are formed, and the smectic liquid crystal is sandwiched therebetween. Arranged as the first
An electrode, a second electrode, a plurality of switching elements connected to the second electrode and arranged for each pixel, a third electrode connected to the gate of the switching element, and a source connected to the source of the switching element. And a fourth electrode, wherein the switching element is turned on based on application of a gate voltage to the third electrode while the fourth electrode and the first electrode are maintained at a predetermined potential. In the method of driving a liquid crystal element in which the fourth electrode and the second electrode are set to the same potential and a writing voltage is applied to the liquid crystal, the transmittance (%) of the liquid crystal when a voltage is applied is T, When the transmittance (%) of the liquid crystal when the voltage is removed is Td , the transmittance of the liquid crystal is:

【0011】[0011]

【式6】 となるように設定されている、ことを特徴とする。(Equation 6) Is set so that

【0012】[0012]

【発明の実施の形態】以下、図1乃至図4を参照して、
本発明の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
An embodiment of the present invention will be described.

【0013】本実施の形態にて駆動される液晶素子P
は、図1及び図2に示すように、所定間隙を開けた状態
に配置された一対の基板1a,1bと、これら一対の基
板1a,1bの間に配置されたスメクチック液晶2と、
複数の画素を構成すると共に該スメクチック液晶2を挟
み込むように配置された第1電極3及び第2電極4と、
該第2電極4に接続されて各画素毎に配置された複数の
スイッチング素子5と、該スイッチング素子5のゲート
に接続された第3電極G1 ,G2 ,…と、該スイッチン
グ素子5のソースに接続された第4電極S1 ,S2 ,…
と、を備えたアクティブマトリクス型である。
The liquid crystal element P driven in this embodiment
As shown in FIGS. 1 and 2, a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, a smectic liquid crystal 2 arranged between the pair of substrates 1a and 1b,
A first electrode 3 and a second electrode 4 that constitute a plurality of pixels and are arranged to sandwich the smectic liquid crystal 2;
A plurality of switching elements 5 connected to the second electrode 4 and arranged for each pixel; third electrodes G 1 , G 2 ,... Connected to the gates of the switching elements 5; The fourth electrodes S 1 , S 2 ,... Connected to the sources
And an active matrix type including:

【0014】次に、本実施の形態に係る液晶素子Pの駆
動方法について、図3を参照して説明する。ここで、図
3は、本発明に係る液晶素子の駆動方法の一例を示すタ
イミングチャート図であり、(a) は、第3電極G1 ,G
2 ,…を介してスイッチング素子5のゲートに印加され
るゲート電圧Vg のタイミングを示す図であり、(b)
は、第4電極S1 ,S2 ,…を介してスイッチング素子
5のソースに印加される電圧のタイミングを示す図であ
り、(c) は、スメクチック液晶2に印加される電圧を示
す図であり、(d) は、スメクチック液晶2の光学応答を
示す図である。
Next, a method of driving the liquid crystal element P according to the present embodiment will be described with reference to FIG. Here, FIG. 3 is a timing chart showing an example of a driving method of the liquid crystal element according to the present invention, and (a) shows the third electrodes G 1 , G
2 is a diagram showing the timing of the gate voltage V g applied to the gate of the switching element 5 through a ..., (b)
Is a diagram showing the timing of the voltage applied to the source of the switching element 5 via the fourth electrodes S 1 , S 2 ,... (C) is a diagram showing the voltage applied to the smectic liquid crystal 2 FIG. 2D is a diagram showing the optical response of the smectic liquid crystal 2.

【0015】本実施の形態における液晶素子Pの駆動
は、 * 前記第4電極S1 ,S2 ,…及び前記第1電極3を
所定の電位に保持した状態で(同図(b) 参照)、 * 前記第3電極G1 ,G2 ,…にゲート電圧Vg2を印
加し(同図(a) 参照)、 * それによって、前記スイッチング素子5をオンして
前記第4電極S1 ,S2 ,…と前記第2電極4とを同電
位にし、 * それによって、スメクチック液晶2に書き込み電圧
D を印加する、ことによって行えば良い。
Driving of the liquid crystal element P in the present embodiment is carried out by: * maintaining the fourth electrodes S 1 , S 2 ,... And the first electrode 3 at a predetermined potential (see FIG. 2B). , * A gate voltage V g2 is applied to the third electrodes G 1 , G 2 ,... (See FIG. 3A), * thereby turning on the switching element 5 and turning on the fourth electrodes S 1 , S 2, ... and to the second electrode 4 at the same potential, * thereby applying a write voltage V D to the smectic liquid crystal 2 may be performed by.

【0016】この場合、かかるスメクチック液晶2への
書き込み電圧VD の印加は、 * 前記第4電極S1 ,S2 ,…に書き込み電圧VD
印加すると共に前記第1電極3の電位を0Vにした状態
で行っても良く(同図(b) 参照)、 * 前記第4電極S1 ,S2 ,…の電位を0Vにすると
共に前記第1電極3に書き込み電圧VD を印加した状態
で行っても良く、 * 前記第4電極S1 ,S2 ,…及び前記第1電極3に
所定電圧をそれぞれ印加した状態で行っても良い(かか
る場合には、所定電圧を合成したものが書き込み電圧V
D となる)。
[0016] In this case, application of the write voltage V D to such smectic liquid crystal 2, * the fourth electrode S 1, S 2, 0V potential of the first electrode 3 to apply a write voltage V D ... to (See FIG. 3B). * A state in which the potential of the fourth electrodes S 1 , S 2 ,... Is set to 0 V, and the write voltage V D is applied to the first electrode 3. , And * a predetermined voltage may be applied to the fourth electrodes S 1 , S 2 ,... And the first electrode 3 (in such a case, a combination of the predetermined voltages may be used). Write voltage V
D ).

【0017】この場合、スメクチック液晶2に書き込み
電圧VD を印加する前にリセット電圧VR を印加すると
良い(図3(c) 参照)。その方法としては、 * 前記第4電極S1 ,S2 ,…にリセット電圧VR
印加すると共に前記第1電極3の電位を0Vにした状態
(同図(b) 参照)、 * 前記第4電極S1 ,S2 ,…の電位を0Vにすると
共に前記第1電極3にリセット電圧VR を印加した状
態、或は、 * 前記第4電極S1 ,S2 ,…及び前記第1電極3に
所定電圧をそれぞれ印加した状態(かかる場合には、所
定電圧を合成したものがリセット電圧VRとなる)、の
いずれかの状態で、 * 前記第3電極G1 ,G2 ,…にゲート電圧Vg1を印
加し(同図(a) 参照)、 * それによって、前記スイッチング素子5をオンして
前記第4電極S1 ,S2 ,…と前記第2電極4とを同電
位にし、 * それによって、スメクチック液晶2にリセット電圧
R を印加する、方法を挙げることができる。
In this case, it is preferable to apply the reset voltage V R before applying the write voltage V D to the smectic liquid crystal 2 (see FIG. 3C). The method includes: * applying a reset voltage V R to the fourth electrodes S 1 , S 2 ,... And setting the potential of the first electrode 3 to 0 V (see FIG. 2B). The potential of the four electrodes S 1 , S 2 ,... Is set to 0 V and the reset voltage V R is applied to the first electrode 3, or * the fourth electrodes S 1 , S 2 ,. being applied respectively (if such is obtained by synthesizing a predetermined voltage is the reset voltage V R) a predetermined voltage to the electrode 3, in any of the states of, * the third electrode G 1, G 2, ... , A gate voltage V g1 is applied to the second electrode 4 (see FIG. 2A), and the switching element 5 is turned on to apply the same potential to the fourth electrodes S 1 , S 2 ,. * The method of applying the reset voltage V R to the smectic liquid crystal 2 by the method is as follows. it can.

【0018】なお、書き込み電圧VD の大きさは表示階
調に応じて可変制御すれば良く、リセット電圧VR の大
きさは、例えば−10Vで一定としたり、或は前記書き
込み電圧VD の大きさに応じて可変制御すると良い。
[0018] Note that the size of the write voltage V D may be variably controlled in accordance with the display gradation, magnitude of the reset voltage V R is, for example or to be constant at -10 V, or the write voltage V D It is preferable to perform variable control according to the size.

【0019】また、書き込み電圧VD とリセット電圧V
R とが逆極性で、かつ直流成分がほとんど生じないよう
にすると良い。
The write voltage V D and the reset voltage V
It is preferable that R and R have opposite polarities and that a DC component hardly occurs.

【0020】本明細書においては、書き込み電圧VD
は、画像表示を行うためにスメクチック液晶2に印加さ
れる電圧(すなわち、第1電極3と第2電極4との間に
印加される電圧)を意味し、リセット電圧VR とは、画
像のリセットを行うためにスメクチック液晶2に印加さ
れる電圧(すなわち、第1電極3と第2電極4との間に
印加される電圧)を意味するものとする。
In this specification, the writing voltage V D is a voltage applied to the smectic liquid crystal 2 for displaying an image (that is, a voltage applied between the first electrode 3 and the second electrode 4). ) means, and the reset voltage V R, means a voltage applied to the smectic liquid crystal 2 for resetting the image (i.e., a voltage applied between the first electrode 3 and the second electrode 4) It shall be.

【0021】ところで、本実施の形態においては、電圧
を印加した場合における前記液晶2の透過率(%)をT
とし、該電圧を除去した場合における前記液晶2の透過
率(%)をTd とした場合に、それらの透過率が、
In the present embodiment, the transmittance (%) of the liquid crystal 2 when a voltage is applied is expressed by T
When the transmittance (%) of the liquid crystal 2 when the voltage is removed is Td , their transmittances are as follows:

【0022】[0022]

【式7】 となるように設定されている。Equation 7 It is set to be.

【0023】なお、これは、書き込み電圧VD をスメク
チック液晶2に印加している時間(以下、“書き込み電
圧印加時間”とする)Δtや液晶2の自発分極を制御す
ることによって達成すれば良い。具体的には、書き込み
電圧印加時間Δtや液晶2の自発分極を、図8に示す
“適正範囲”にすれば良い。
This can be achieved by controlling the time Δt during which the writing voltage V D is applied to the smectic liquid crystal 2 (hereinafter referred to as “writing voltage application time”) and the spontaneous polarization of the liquid crystal 2. . Specifically, the writing voltage application time Δt and the spontaneous polarization of the liquid crystal 2 may be set to the “appropriate range” shown in FIG.

【0024】また、液晶素子Pがいかなる温度でも上記
適正範囲にあることが理想的ではあるが、実用上は50
℃以下の温度で上記適正範囲にあれば良く、40℃以下
の温度、或は30℃以下の温度で上記適正範囲にあれば
良い。
It is ideal that the liquid crystal element P is in the above-mentioned appropriate range at any temperature.
It is sufficient that the temperature is within the above-mentioned appropriate range at a temperature of not more than 40 ° C., and it is sufficient that the temperature is within the above-mentioned appropriate range at a temperature of not more than 40 ° C. or 30 ° C. or less.

【0025】ところで、上述した書き込み電圧印加時間
Δtの上限は、駆動周波数に基づき規定される(例えば
60Hzの駆動周波数で駆動する場合、1フレーム期間
0は約16.7msecとなり、リセット期間F1
考慮しない場合でも該1フレーム期間F0 が上限とな
る)ため、前記スメクチック液晶2の自発分極は10n
C/cm2 以下にする必要がある。
The upper limit of the write voltage application time Δt is defined based on the driving frequency (for example, when driving at a driving frequency of 60 Hz, one frame period F 0 is about 16.7 msec, and the reset period F 1 Is not considered, the one-frame period F 0 is the upper limit), so that the spontaneous polarization of the smectic liquid crystal 2 is 10 n
C / cm 2 or less.

【0026】また、前記スメクチック液晶2の自発分極
によってではなく、書き込み電圧印加時間Δtによって
前記Td /Tの値を制御するには、図3(a) 乃至(c) に
示すように、前記第4電極S1 ,S2 ,…及び前記第1
電極3の電位を共に0Vとした状態で、所定のタイミン
グにてゲート電圧Vg3を印加して前記スイッチング素子
5をオンし、第2電極4に印加されている電圧を除去す
る必要がある。
To control the value of T d / T not by the spontaneous polarization of the smectic liquid crystal 2 but by the writing voltage application time Δt, as shown in FIGS. 3 (a) to 3 (c), .. And the first electrodes S 1 , S 2 ,.
It is necessary to apply a gate voltage V g3 at a predetermined timing to turn on the switching element 5 and remove the voltage applied to the second electrode 4 in a state where the potentials of the electrodes 3 are both 0 V.

【0027】次に、上式の意味について、図4を参照し
て説明する。ここで、図4は、液晶が反転する様子を説
明するための模式図であり、(a) は無電界状態の液晶分
子の様子を示す図、(b) は小さな電圧を印加したときの
液晶分子の様子を示す図、(c) は大きな小さな電圧を印
加したときの液晶分子の様子を示す図である。
Next, the meaning of the above equation will be described with reference to FIG. Here, FIGS. 4A and 4B are schematic diagrams for explaining how the liquid crystal is inverted. FIG. 4A is a diagram showing the state of the liquid crystal molecules in an electric field-free state, and FIG. 4B is a schematic diagram of the liquid crystal when a small voltage is applied. FIG. 3C is a diagram showing a state of the molecule, and FIG. 4C is a diagram showing a state of the liquid crystal molecule when a large small voltage is applied.

【0028】いま、前記第1電極3と前記第2電極4と
の間に電圧を印加した場合にはスメクチック液晶2は反
転されるが、その反転モードには、 * Swingといわれる反転モード(同図(b) 参照)
と、 * Latchといわれる反転モード(同図(c) 参照)
と、 がある。なお、Swingモードで反転する液晶分子の
量やLatchモードで反転する液晶分子の量は、印加
電圧(書き込み電圧)の大きさや時間によって異なるも
のの、一般的に、Swingモードで反転する液晶分子
は、前記基板1a,1bから離れた部分の液晶分子であ
って、Latchモードで反転する液晶分子は、前記基
板1a,1bに近接した部分の液晶分子である。
Now, when a voltage is applied between the first electrode 3 and the second electrode 4, the smectic liquid crystal 2 is inverted. The inversion mode includes an inversion mode called * Swing. (See Figure (b))
And * Latch inversion mode (refer to Fig. (C))
And Although the amount of liquid crystal molecules inverted in the swing mode and the amount of liquid crystal molecules inverted in the latch mode differ depending on the magnitude and time of the applied voltage (writing voltage), generally, the liquid crystal molecules inverted in the swing mode are: The liquid crystal molecules that are away from the substrates 1a and 1b and that are inverted in the Latch mode are liquid crystal molecules that are close to the substrates 1a and 1b.

【0029】ところで、液晶分子が反転している状態で
印加した電圧を除去すると、 * Swingモードで反転した液晶分子は、電圧印加
前の状態(黒安定状態)に戻るが、 * Latchモードで反転した液晶分子は、電圧印加
時の状態を維持する。
When the applied voltage is removed while the liquid crystal molecules are inverted, the liquid crystal molecules inverted in the * Swing mode return to the state before voltage application (black stable state), but are inverted in the * Latch mode. The liquid crystal molecules maintain the state when the voltage is applied.

【0030】したがって、電圧を印加した場合の透過率
Tと、該電圧を除去した場合の透過率Td との比Td
Tは、Latchモードで反転される液晶分子の割合を
示すこととなる。つまり、電圧を印加したときと除去し
たときの透過率を測定すれば、Latchモードで反転
される液晶分子の量を定量的に求めることができる。
Therefore, the ratio of the transmittance T when the voltage is applied to the transmittance T d when the voltage is removed is T d /
T indicates the ratio of the liquid crystal molecules inverted in the Latch mode. That is, by measuring the transmittance when the voltage is applied and when the voltage is removed, the amount of the liquid crystal molecules that are inverted in the Latch mode can be quantitatively obtained.

【0031】一方、本発明者は、透過率−電圧(書き込
み電圧)の温度依存性は、Swingモードで反転され
る液晶分子の方が、Latchモードで反転される液晶
分子よりも非常に小さいことを発見した。
On the other hand, the present inventor has found that the temperature dependence of transmittance-voltage (writing voltage) is much smaller for liquid crystal molecules inverted in the swing mode than for liquid crystal molecules inverted in the latch mode. Was found.

【0032】したがって、液晶素子全体として前記温度
依存性を小さくするには、Latchモードで反転され
る液晶分子を少なくすれば良く、
Therefore, in order to reduce the temperature dependency as a whole of the liquid crystal element, it is sufficient to reduce the number of liquid crystal molecules that are inverted in the Latch mode.

【0033】[0033]

【式8】 とすれば、実用上差し支えない程度に透過率−書き込み
電圧の温度依存性を小さくできる。
(Equation 8) In this case, the temperature dependence of the transmittance-write voltage can be reduced to a level that does not hinder practical use.

【0034】以下、上述した液晶素子Pの構成部品の材
質等について詳述する。
Hereinafter, the materials and the like of the components of the liquid crystal element P will be described in detail.

【0035】本実施の形態においては、上述した基板1
a,1bにはガラスやプラスチック等を用いれば良い。
In the present embodiment, the above-described substrate 1
Glass and plastic may be used for a and 1b.

【0036】また、第1電極3及び第2電極4には、I
23 やITO(インジウム・ティン・オキサイド)
等の材料を用いれば良く、これらの電極3,4はそれぞ
れの基板1a,1bに形成すると良い。そして、スイッ
チング素子5が接続される方の電極4をドット状にマト
リックス状に配置し、他方の電極3は、他方の基板1a
の全体あるいは所定パターンで形成すると良い。
The first electrode 3 and the second electrode 4 have I
n 2 O 3 or ITO (Indium Tin Oxide)
The electrodes 3 and 4 may be formed on the respective substrates 1a and 1b. The electrodes 4 to which the switching elements 5 are connected are arranged in a matrix in the form of dots, and the other electrode 3 is connected to the other substrate 1a.
It is preferable to form the entire pattern or a predetermined pattern.

【0037】さらに、各電極3,4の表面には、これら
の電極間のショートを防止するための絶緑膜(不図示)
を形成すると良く、かかる絶緑膜は、SiO2 、TiO
2 、Ta25 等にて形成すれば良い。
Further, on the surface of each of the electrodes 3 and 4, a green-green film (not shown) for preventing a short circuit between these electrodes.
It is preferable that such a green film is made of SiO 2 , TiO 2
2 , Ta 2 O 5 or the like.

【0038】またさらに、スメクチック液晶2に接する
位置には、その配向状態を制御する配向制御膜(不図
示)を配置すると良く、かかる配向制御膜には、無機物
(一酸化珪素、二酸化珪素、酸化アルミニウム、ジルコ
ニア、フッ化マグネシウム、酸化セシウム、シリコン窒
化物、シリコン炭化物、ホウ素窒化物等)や、有機物
(ポリビニールアルコール、ポリイミド、ポリアミド、
ポリエステル、ポリイミドアミド、ポリエステルイミ
ド、ポリパラキシレン、ポリカーボネート、ポリビニル
アセタール、ポリビニルクロライド、ポリスチレン、ポ
リシロキ酸、セルロース樹脂、メラニン樹脂、ウレア樹
脂、アクリル樹脂)を用いれば良い。このうち、ポリイ
ミドが、より良好な一軸配向性を得るためには好まし
い。かかる場合、溶剤に対して可溶性であるポリアミッ
ク酸を塗布し、焼成して形成すれば良く、パターニング
を行うには、レジスト塗布、エッチング及び洗浄を行え
ば良い。また、この配向制御膜の表面には、ビロードや
布や紙等の繊維状のものでラビング処理を施すと良い。
Further, an alignment control film (not shown) for controlling the alignment state is preferably disposed at a position in contact with the smectic liquid crystal 2, and the alignment control film may include an inorganic substance (silicon monoxide, silicon dioxide, oxidized silicon oxide). Aluminum, zirconia, magnesium fluoride, cesium oxide, silicon nitride, silicon carbide, boron nitride, etc.) and organic substances (polyvinyl alcohol, polyimide, polyamide,
Polyester, polyimide amide, polyester imide, polyparaxylene, polycarbonate, polyvinyl acetal, polyvinyl chloride, polystyrene, polysiloxane, cellulose resin, melanin resin, urea resin, and acrylic resin may be used. Among them, polyimide is preferable in order to obtain better uniaxial orientation. In such a case, a polyamic acid that is soluble in a solvent may be applied and baked to form the resist. In order to perform patterning, resist application, etching and cleaning may be performed. The surface of the orientation control film may be rubbed with a fibrous material such as velvet, cloth or paper.

【0039】また、スイッチング素子5としては、TF
T等の薄膜トランジスタを用いることができ、具体的に
は、アモルファスシリコンベースのものや、ポリシリコ
ンタイプのものや、マイクロクリスタルベースのもの
や、単結晶シリコン等の半導体を用いれば良い。
As the switching element 5, TF
A thin film transistor such as T can be used, and specifically, a semiconductor such as an amorphous silicon-based one, a polysilicon type one, a microcrystal-based one, or single crystal silicon may be used.

【0040】さらに、基板1a,1bの間隙にスペーサ
ー(不図示)を配置して、かかるスペーサーによってそ
の間隙寸法を規定するようにしてもよい。このスペーサ
ーにはシリカビーズ等を用いれば良い。なお、間隙寸法
は、液晶材料に応じて調整すれば良いが、均一な一軸配
向性を達成したり、電圧が印加されていない状態での液
晶分子の平均分子軸を配向処理軸の平均方向の軸と実質
的に一致させるために、0.3〜10μmの範囲に設定
することが好ましい。例えば、前記カイラルスメクチッ
ク液晶2が配置される前記基板1a,1bの間隙寸法
は、カイラルスメクチック液晶2のバルク状態でのらせ
んピッチの半分以下にすると良い。
Further, a spacer (not shown) may be arranged in the gap between the substrates 1a and 1b, and the dimension of the gap may be defined by the spacer. For this spacer, silica beads or the like may be used. The gap size may be adjusted according to the liquid crystal material.However, a uniform uniaxial orientation can be achieved, or the average molecular axis of the liquid crystal molecules in the state where no voltage is applied is set in the average direction of the alignment processing axis. In order to make the axis substantially coincide with the axis, it is preferable to set the range of 0.3 to 10 μm. For example, the gap size between the substrates 1a and 1b on which the chiral smectic liquid crystal 2 is disposed is preferably set to be equal to or less than half the helical pitch of the chiral smectic liquid crystal 2 in a bulk state.

【0041】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子Pの耐衝撃
性を向上させると良い。
Further, adhesive particles (not shown) made of epoxy resin or the like are dispersed and arranged in the gap between the substrates 1a and 1b to improve the adhesion between the substrates 1a and 1b and the shock resistance of the liquid crystal element P. And good.

【0042】またさらに、例えば基板1a,1bの少な
くとも一方にカラーフィルター(不図示)を配置してカ
ラー表示できるようにしてもよい。
Further, for example, a color filter (not shown) may be arranged on at least one of the substrates 1a and 1b so that color display can be performed.

【0043】また、液晶素子Pは、透過型としても良
く、反射型としても良い。なお、透過型の場合には、両
基板1a,1bを透明にすると共に照明のためのバック
ライト装置を配置すると良く、反射型の場合には、基板
1a,1bの一方に光を反射させる機能を付与すると良
い。ここで、光を反射させる機能を付与する方法として
は、 * 反射板を、基板とは別体に設ける方法や、 * 基板自体を反射部材で形成する方法や、 * 基板に反射膜を形成する方法、 等を挙げることができる。なお、この液晶素子Pは、直
視型に応用しても良く、透写型に応用しても良い。
The liquid crystal element P may be of a transmission type or a reflection type. In the case of a transmissive type, it is preferable to make both substrates 1a and 1b transparent and to arrange a backlight device for illumination. In the case of a reflective type, a function of reflecting light to one of the substrates 1a and 1b is provided. Should be given. Here, as a method of imparting the function of reflecting light, a method of providing a reflection plate separately from the substrate, a method of forming the substrate itself with a reflection member, and a method of forming a reflection film on the substrate Method, and the like. The liquid crystal element P may be applied to a direct-view type or a transmissive type.

【0044】一方、スメクチック液晶2としては、強誘
電性液晶等のカイラルスメクチック液晶を挙げることが
できるが、このカイラルスメクチック液晶を用いた場合
には、双安定性を発現させるために基板間隙を5μm以
下にすると良い。
On the other hand, as the smectic liquid crystal 2, a chiral smectic liquid crystal such as a ferroelectric liquid crystal can be cited. It is better to do the following.

【0045】また、本発明において用いられるカイラル
スメクチック液晶組成物としては、好ましくは、フルオ
ロカーボン末端部分および炭化水素部分が中心核によっ
て結合された構造であって、スメクチック中間相又は潜
在的スメクチック中間相を有するフッ素含有液晶化合物
を有するものが、前状態が小さく安定なブックシェルフ
構造を持つことから望ましい。
The chiral smectic liquid crystal composition used in the present invention preferably has a structure in which a terminal portion of a fluorocarbon and a hydrocarbon portion are bound by a central nucleus, and has a smectic intermediate phase or a potential smectic intermediate phase. A fluorine-containing liquid crystal compound is desirable because it has a small bookshelf and a stable bookshelf structure.

【0046】前記フッ素含有液晶化合物としては、フル
オロカーボン末端部分が、−D1 −Cxa2xa −Xで表
わされる基(但し、上記式中xaは1〜20であり、X
は−H又は−Fを表わし、D1 は、−CO−O−(CH
2ra−、−O−(CH2ra−、−(CH2ra−、
−O−SO2 −、−SO2 −、−SO2 −(CH2ra
−、−O−(CH2ra−O−(CH2rb−、−(C
2ra−N(Cpa2pa+1 )−SO2 −、又は−(C
2ra−N(Cpa2pa+1 )−CO−を表わす。ra
及びrbは、独立に1〜20であり、paは0〜4であ
る)、或いは、−D2 −(Cxb2xb −O)za−Cya
2ya+1 で表わされる基(但し、上記式中xbはそれぞれ
の(Cxb2xb −O)に独立に1〜10であり、ya
は、1〜10であり、zaは1〜10であり、D2 は、
−CO−O−Crc2rc 、−O−Crc2rc −、−Crc
2rc −、−O−(Csa2sa −O)ta−Crd2rd
−、−O−SO2 −、−SO2 −、−SO2 −Crc
2rc −、−Crc2rc −N(Cpb2pb+1 )−SO2
−、−Crc2rc −N(Cpb2pb+1 )−CO−、単結
合から選ばれ、rc及びrdはそれぞれ独立に1〜20
であり、saはそれぞれの(Csa2sa −O)に独立に
1〜10であり、taは1〜6であり、pbは0〜4で
ある)であるような化合物を用いることができる。
In the fluorine-containing liquid crystal compound, the terminal portion of the fluorocarbon is a group represented by -D 1 -C xa F 2xa -X (where xa is 1 to 20;
Represents -H or -F, D 1 is, -CO-O- (CH
2) ra -, - O- ( CH 2) ra -, - (CH 2) ra -,
-O-SO 2 -, - SO 2 -, - SO 2 - (CH 2) ra
-, - O- (CH 2) ra -O- (CH 2) rb -, - (C
H 2 ) ra -N (C pa H 2pa + 1 ) -SO 2- or- (C
H 2) ra -N (C pa H 2pa + 1) represents the -CO-. ra
And rb are 20 independently, pa is 0-4), or, -D 2 - (C xb F 2xb -O) za -C ya F
A group represented by 2ya + 1 (provided that xb is independently 1 to 10 for each (C xb F 2xb -O);
Is 1 to 10, za is 1 to 10, and D 2 is
-CO-O-C rc H 2rc , -O-C rc H 2rc -, - C rc
H 2rc- , -O- (C sa H 2sa -O) ta -C rd H 2rd
-, - O-SO 2 - , - SO 2 -, - SO 2 -C rc H
2rc -, - C rc H 2rc -N (C pb H 2pb +1) -SO 2
—, —C rc H 2rc —N (C pb H 2pb + 1 ) —CO—, a single bond, and rc and rd are each independently 1 to 20
Wherein sa is independently 1 to 10 for each (C sa H 2sa -O), ta is 1 to 6, and pb is 0 to 4). .

【0047】特に好ましくは、下記一般式(I)、或い
は(II)で表わされるフッ素含有液晶化合物を用いる
ことができる。
Particularly preferably, a fluorine-containing liquid crystal compound represented by the following general formula (I) or (II) can be used.

【0048】[0048]

【化1】 を表わす。Embedded image Represents

【0049】ga、ha、iaは独立に0〜3の整数
(但し、ga+ha+iaは少なくとも2である)を表
わす。
Ga, ha, and ia each independently represent an integer of 0 to 3 (provided that ga + ha + ia is at least 2).

【0050】夫々のL1 とL2 は独立に、単結合、−C
O−O−、−O−CO−、−COS−、−S−CO−、
−CO−Se−、−Se−CO−、−CO−Te−、−
Te−CO−、−CH2 CH2 −、−CH=CH−、−
C≡C−、−CH=N−、−N=CH−、−CH2 −O
−、−O−CH2 −、−CO−又は−O−を表わす。
Each of L 1 and L 2 is independently a single bond, -C
O-O-, -O-CO-, -COS-, -S-CO-,
-CO-Se-, -Se-CO-, -CO-Te-,-
Te-CO -, - CH 2 CH 2 -, - CH = CH -, -
C≡C -, - CH = N - , - N = CH -, - CH 2 -O
-, - O-CH 2 - , - CO- or represent -O-.

【0051】夫々のX1 、Y1 、Z1 はA1 、A2 、A
3 の置換基であり、独立に−H、−Cl、−F、−B
r、−I、−OH、−OCH3 、−CH3 、−CN、又
は−NO2 を表わし、夫々のja、ma、naは独立に
0〜4の整数を表わす。
Each of X 1 , Y 1 and Z 1 is A 1 , A 2 , A
3 , independently of -H, -Cl, -F, -B
r, -I, represent -OH, -OCH 3, -CH 3, -CN, or -NO 2, each of ja, ma, na are independently an integer of 0-4.

【0052】J1 は、−CO−O−(CH2ra−、−
O−(CH2ra−、−(CH2ra−、−O−SO2
−、−SO2 −、−SO2 −(CH2ra−、−O−
(CH2ra−O−(CH2rb−、−(CH2ra
N(Cpa2pa+1 )−SO2 −、又は−(CH2ra
N(Cpa2pa+1 )−CO−を表わす。ra及びrb
は、独立に1〜20であり、paは0〜4である。
J 1 is -CO-O- (CH 2 ) ra -,-
O- (CH 2) ra -, - (CH 2) ra -, - O-SO 2
-, - SO 2 -, - SO 2 - (CH 2) ra -, - O-
(CH 2 ) ra -O- (CH 2 ) rb -,-(CH 2 ) ra-
N (C pa H 2pa + 1 ) -SO 2 -, or - (CH 2) ra -
N (C pa H 2pa + 1 ) represents the -CO-. ra and rb
Is independently 1 to 20, and pa is 0 to 4.

【0053】R1 は、−O−Cqa2qa −O−Cqb
2qb+1 、−Cqa2qa −O−Cqb2qb+1 、−Cqa
2qa −R3 、−O−Cqa2qa −R3 、−CO−O−C
qa2qa−R3 、又は−O−CO−Cqa2qa −R3
表わし、直鎖状、分枝状のいずれであっても良い(但
し、R3 は、−O−CO−Cqb2qb+1 、−CO−O−
qb2qb+1 、−H、−Cl、−F、−CF3 、−NO
2 、−CNを表わし、qa及びqbは独立に1〜20で
ある)。
R 1 is -OC qa H 2qa -OC qb H
2qb + 1, -C qa H 2qa -O-C qb H 2qb + 1, -C qa H
2qa -R 3, -O-C qa H 2qa -R 3, -CO-O-C
qa H 2qa -R 3, or represents -O-CO-C qa H 2qa -R 3, linear, may be either branched (wherein, R 3 is, -O-CO-C qb H 2qb + 1 , -CO-O-
C qb H 2qb + 1, -H , -Cl, -F, -CF 3, -NO
2 , -CN, and qa and qb are independently 1-20).

【0054】R2 はCxa2xa −Xを表わす(Xは−H
又は−Fを表わし、xaは1〜20の整数である)。
R 2 represents C xa F 2xa -X (X is -H
Or -F, and xa is an integer of 1 to 20).

【0055】[0055]

【化2】 を表わす。Embedded image Represents

【0056】gb、hb、ibはそれぞれ独立に0〜3
の整数(但し、gb+hb+ibは少なくとも2であ
る)を表わす。
Gb, hb and ib are each independently 0 to 3
(Where gb + hb + ib is at least 2).

【0057】夫々のL3 、L4 は独立に、単結合、−C
O−O−、−O−CO−、−CO−S−、−S−CO
−、−CO−Se−、−Se−CO−、−CO−Te
−、−Te−CO−、−(CH2 CH2ka−(kaは
1〜4)、−CH=CH−、−C≡C−、−CH=N
−、−N=CH−、−CH2 −O−、−O−CH2 −、
−CO−又は−O−を表わす。
Each of L 3 and L 4 is independently a single bond, -C
O-O-, -O-CO-, -CO-S-, -S-CO
-, -CO-Se-, -Se-CO-, -CO-Te
-, - Te-CO -, - (CH 2 CH 2) ka - (ka is 1~4), - CH = CH - , - C≡C -, - CH = N
-, - N = CH -, - CH 2 -O -, - O-CH 2 -,
Represents -CO- or -O-.

【0058】夫々のX2 、Y2 、Z2 はA4 、A5 、A
6 の置換基であり、独立に−H、−Cl、−F、−B
r、−I、−OH、−OCH3 、−CH3 、−CF3
−O−CF3 、−CN、又は−NO2 を表わし、夫々の
jb、mb、nbはそれぞれ0〜4の整数を表わす。
X 2 , Y 2 and Z 2 are A 4 , A 5 and A
6 is independently -H, -Cl, -F, -B
r, -I, -OH, -OCH 3 , -CH 3, -CF 3,
Represents —O—CF 3 , —CN, or —NO 2 , and each of jb, mb, and nb represents an integer of 0 to 4.

【0059】J2 は、−CO−O−Crc2rc −、−O
−Crc2rc −、−Crc2rc −、−O−(Csa2sa
−O)ta−Crd2rd −、−O−SO2 −、−SO2
−、−SO2 −Crc2rc −、−Crc2rc −N(Cpb
2pb+1 )−SO2 −、−Crc2rc −N(Cpb
2pb+1 )−CO−であり、rc及びrdは独立に1〜2
0であり、saはそれぞれの(Csa2sa −O)に独立
に1〜10であり、taは1〜6であり、pbは0〜4
である。
J 2 is —CO—O—C rc H 2rc —, —O
-C rc H 2rc -, - C rc H 2rc -, - O- (C sa H 2sa
-O) ta -C rd H 2rd- , -O-SO 2- , -SO 2
-, - SO 2 -C rc H 2rc -, - C rc H 2rc -N (C pb
H 2pb + 1) -SO 2 - , - C rc H 2rc -N (C pb H
2pb + 1 ) -CO-, wherein rc and rd are independently 1-2.
0, sa is independently 1 to 10 for each (C sa H 2sa -O), ta is 1 to 6, pb is 0 to 4
It is.

【0060】R4 は、−O−(Cqc2qc −O)wa−C
qd2qd+1 、−(Cqc2qc −O)wa−Cqd2qd+1
−Cqc2qc −R6 、−O−Cqc2qc −R6 、−CO
−O−Cqc2qc −R6 、又は−O−CO−Cqc2qc
−R6 を表わし、直鎖状、分枝状のいずれであっても良
い(但し、R6 は−O−CO−Cqd2qd+1 、−CO−
O−Cqd2qd+1 、−Cl、−F、−CF3 、−NO
2 、−CN、又は−Hを表わし、qc及びqdは独立に
1〜20の整数、waは1〜10の整数である)。
R 4 is —O— (C qc H 2qc —O) wa —C
qd H 2qd + 1, - ( C qc H 2qc -O) wa -C qd H 2qd + 1,
-C qc H 2qc -R 6, -O -C qc H 2qc -R 6, -CO
-O-C qc H 2qc -R 6 , or -O-CO-C qc H 2qc
Represents —R 6 and may be linear or branched (provided that R 6 is —O—CO—C qd H 2qd + 1 , —CO—
O-C qd H 2qd + 1 , -Cl, -F, -CF 3, -NO
2 , -CN, or -H, qc and qd are each independently an integer of 1 to 20, and wa is an integer of 1 to 10).

【0061】R5 は、(Cxb2xb −O)za−Cya
2ya+1 で表わされる(但し、上記式中xbはそれぞれの
(Cxb2xb −O)に独立に1〜10であり、yaは1
〜10であり、zaは1〜10である)。
R 5 is (C xb F 2xb -O) za -C ya F
2ya + 1 is represented by (wherein, the formula xb is 1 to 10 independently of each (C xb F 2xb -O), ya is 1
And za is 1-10).

【0062】上記一般式(I)で表わされる化合物は、
特開平2−142753号公報、米国特許第5,08
2,587号に記載の方法によって得ることができる。
かかる化合物の具体例を以下に列挙する。
The compound represented by the above general formula (I) is
JP-A-2-142755, U.S. Pat.
2,587.
Specific examples of such compounds are listed below.

【0063】[0063]

【化3】 Embedded image

【0064】[0064]

【化4】 Embedded image

【0065】[0065]

【化5】 Embedded image

【0066】[0066]

【化6】 Embedded image

【0067】[0067]

【化7】 Embedded image

【0068】[0068]

【化8】 Embedded image

【0069】[0069]

【化9】 Embedded image

【0070】[0070]

【化10】 Embedded image

【0071】[0071]

【化11】 Embedded image

【0072】[0072]

【化12】 Embedded image

【0073】[0073]

【化13】 Embedded image

【0074】[0074]

【化14】 上記一般式(II)で表わされる化合物は、国際公開W
O93/22396、特表平7−506368号公報に
記載の方法によって得ることができる。かかる化合物の
具体例を以下に列挙する。
Embedded image The compound represented by the above general formula (II) is disclosed in International Publication W
O93 / 22396 and JP-T-7-506368. Specific examples of such compounds are listed below.

【0075】[0075]

【化15】 Embedded image

【0076】[0076]

【化16】 Embedded image

【0077】[0077]

【化17】 Embedded image

【0078】[0078]

【化18】 Embedded image

【0079】[0079]

【化19】 特に、液晶組成物に用いるカイラル成分として一般式
(III)に示す化合物を用いることが好ましい。一般
式(III)に示す化合物は、W96/33251記載
の方法によって得ることができる。
Embedded image In particular, a compound represented by the general formula (III) is preferably used as a chiral component used in a liquid crystal composition. The compound represented by the general formula (III) can be obtained by the method described in W96 / 33251.

【0080】[0080]

【化20】 式中、M、N、Pは、それぞれ独立に、Embedded image Wherein M, N and P are each independently:

【0081】[0081]

【化21】 Embedded image

【0082】[0082]

【化22】 を表わす。Embedded image Represents

【0083】a,b,cは、a+b+cが少なくとも1
で、好ましくは、2より大きくならない条件で、独立に
0〜3の整数である。
A, b and c are such that a + b + c is at least 1
And preferably an integer of 0 to 3 independently, provided that it is not larger than 2.

【0084】それぞれのAとBは、独立に、方向はどち
らでもよく、−C(=O)−O−、−C(=O)−S
−、−C(=O)−Se−、−C(=O)−Te−、−
(CH CH −(但し、kは1〜4)−C
H=CH−、−C≡C−、−CH=N−、−CH
O−、−C(=O)−、−O−を表わす。
Each of A and B may independently be in any direction, ie, -C (= O) -O-, -C (= O) -S
-, -C (= O) -Se-, -C (= O) -Te-,-
(CH 2 CH 2 ) k- (where k is 1 to 4) -C
H = CH -, - C≡C - , - CH = N -, - CH 2 -
Represents O-, -C (= O)-, -O-.

【0085】それぞれのX、Y、Zは、独立に、−H、
−Cl、−F、−Br、−I、−OH、−OCH
−CH 、−CF 、−OCF 、−CN、−N
を表わし、それぞれのl,m,nは独立に0〜4の
整数を表わす。
Each of X, Y and Z is independently -H,
-Cl, -F, -Br, -I, -OH, -OCH 3,
-CH 3, -CF 3, -OCF 3 , -CN, -N
O 2 to represent each of l, m, n are independently an integer of 0-4.

【0086】Dは、方向はどちらでもよく、D can be in any direction.

【0087】[0087]

【化23】 を表わす。Embedded image Represents

【0088】rとr’は、独立に0〜20の整数を表わ
し、sは、それぞれの(C2sO)に独立に1〜
10であり、tは1〜6の整数であり、pは0〜4の整
数である。
[0088] r and r 'are independently an integer of 0 to 20, s is 1 independently of each (C s H 2s O)
10, t is an integer of 1 to 6, and p is an integer of 0 to 4.

【0089】Rは、R is

【0090】[0090]

【化24】 を表わす。Embedded image Represents

【0091】R’は、独立に、−Cl、−F、−CF
、−NO 、−CN、−H、−C2q+1
−O−(O=)C−C2q+1、−C(=O)−
O−C2q+1、−Br、−OH、−OC
2q+1(好ましくは、−H、−F)を表わし、q’
は、それぞれの(Cq’2q’ −O)に独立に1〜
20であり、qは1〜20の整数であり、wは、1〜1
0の整数であり、vは0〜6の整数であり、v’はそれ
ぞれ独立に0〜6の整数であり、qは1〜3の整数であ
り、それぞれDは、先に示した構造で、それぞれ独立に
方向はどちらでもよく、Dを含む環構造は3〜10の原
子で構成される。Wはそれぞれ独立にN、CR’、Si
R’であり、R’はカイラルでもアカイラルでもよい。
R ′ is independently —Cl, —F, —CF 3
, -NO 2, -CN, -H, -C q H 2q + 1,
-O- (O =) C-C q H 2q + 1, -C (= O) -
O-C q H 2q + 1 , -Br, -OH, -OC q H
2q + 1 (preferably -H, -F), and q '
Is, independently for each (C q ′ H 2q ′ —O), 1 to
20, q is an integer of 1 to 20, w is 1 to 1
Is an integer of 0, v is an integer of 0 to 6, v 'is each independently an integer of 0 to 6, q is an integer of 1 to 3, and D is a group represented by the structure shown above. The direction of the ring structure including D is composed of 3 to 10 atoms. W is independently N, CR ', Si
R ′, and R ′ may be chiral or achiral.

【0092】Rf’は、−R −D−(O) −C
−D’−R を表わす。ここで、R は環状
カイラルでも非環状カイラルでもよい。DとD’は、先
に示した構造で、それぞれ独立に方向はどちらでもよ
く、xは0又は1であり、Rは、フルオロアルキル、
パーフルオロアルキル、フルオロエーテル、又は、パー
フルオロエーテルである。好ましくはR は、フルオ
ロアルキル、フルオロエーテル、又は、パーフルオロエ
ーテルである。
Rf 'is -R * -D- (O) x- C
Represent H 2 -D'-R f. Here, R * may be a cyclic chiral or an acyclic chiral. D and D ′ are the same as those described above, and may have any direction independently, x is 0 or 1, R f is fluoroalkyl,
Perfluoroalkyl, fluoroether, or perfluoroether. Preferably R f is fluoroalkyl, fluoroether or perfluoroether.

【0093】R は、R * is

【0094】[0094]

【化25】 を表わす。Embedded image Represents

【0095】R’は独立に、−Cl、−F、−CF
、−NO 、−CN、−H、−C
2q+1、−O−(O=)C−C2q+1、−
C(=O)−O−C2q+1、−Br、−OH、
−OC2q+1(好ましくは、−H、−F、−C
、−Br、−OH、−OCH であり、より好
ましくは、−H、−F、−CF である)、q’はそ
れぞれの((Cq’2q’−v’−(R’)v’)−
O)に独立に1〜20であり、qは1〜20の整数であ
り、wは0〜10の整数であり、vは0〜6の整数であ
り、それぞれのv’は独立に0〜6の整数であり、qは
1〜3の整数であり、それぞれのDは、先に示した構造
で、独立に、方向はどちらでもよく、Dを含む環構造は
3〜10の原子で構成される。それぞれのwは、独立
に、N、CR’、SiR’を表わす。より好ましくは、
は、パーフルオロエーテルである。D’は、好ま
しくは共有結合である。
R 'is independently -Cl, -F, -CF
3, -NO 2, -CN, -H , -C q
H 2q + 1, -O- (O =) C-C q H 2q + 1, -
C (= O) -O-C q H 2q + 1, -Br, -OH,
-OC q H 2q + 1 (preferably -H, -F, -C
F 3 , —Br, —OH, and —OCH 3 , more preferably —H, —F, and —CF 3 ), and q ′ is ((C q ′ H 2q′-v ′ — ( R ') v' )-
O) is independently 1 to 20, q is an integer of 1 to 20, w is an integer of 0 to 10, v is an integer of 0 to 6, and each v 'is independently 0 to 0. 6 is an integer of q, q is an integer of 1 to 3, and each D has the structure shown above, independently of any direction, and the ring structure containing D is composed of 3 to 10 atoms. Is done. Each w independently represents N, CR ', SiR'. More preferably,
R f is a perfluoroether. D 'is preferably a covalent bond.

【0096】R において、パーフルオロアルキル基
は−C2qX’の構造で代表される。ここで、q
は上述したものであり(好ましくは、少なくとも5であ
る)、X’は水素又はフッ素である。フルオロアルキル
及びフルオロエーテル基は、−Rf”−Rh’の構造で
代表される。ここで、Rf”は直鎖又は分枝しているも
のであり、1〜10(好ましくは2〜6)の炭素原子を
有し、1又はそれ以上のエーテル酸素原子がつらなって
いるフッ素化された、又は部分的にフッ素化されたアル
キル基である。R は、直鎖又は分枝されたアルキル
基であって、1〜14(好ましくは、3〜10)の炭素
原子を有し、1又はそれ以上のエーテル酸素原子がつら
なっている。Rf”は、好ましくは、フッ素化されてお
り、R及びRf”の双方は直鎖であり、R 及びR
f”の基の少なくとも1つは、少なくとも1つのエーテ
ル酸素原子を有する。より好ましくは、R 、又はR
及びRf”の双方が、少なくとも1つのエーテル酸
素原子を有する。
In R f , the perfluoroalkyl group is represented by the structure of —C q F 2q X ′. Where q
Is as described above (preferably at least 5), and X ′ is hydrogen or fluorine. Fluoroalkyl and fluoroether groups are represented by the structure -Rf " -Rh ' , where Rf" is linear or branched and has 1 to 10 (preferably 2 to 6) A fluorinated or partially fluorinated alkyl group having carbon atoms and having one or more ether oxygen atoms attached thereto. Rh is a straight-chain or branched alkyl group, having 1 to 14 (preferably 3 to 10) carbon atoms, and one or more ether oxygen atoms. R f "is preferably is fluorinated, R h and R f" both are linear, R h and R
At least one of the radicals of f ″ has at least one ether oxygen atom. More preferably, R h or R
Both h and Rf " have at least one ether oxygen atom.

【0097】好ましくは、パーフルオロエーテル基は、
−(C2xO)2y+1の構造で代
表される。ここで、xは、それぞれの(C
2xO)に独立に1〜10であり、yは1〜10の整数
であり、zは1〜10の整数である。好ましくは、パー
フルオロエーテル基は直鎖であり、xは、それぞれの
(C2xO)に独立に1〜6であり、yは1〜6の
整数であり、zは1〜6の整数である。
Preferably, the perfluoroether group is
- (C x F 2x O) represented by 2 C y F 2y + 1 structure. Here, x is the respective (C x F
2xO ) is independently 1 to 10, y is an integer of 1 to 10, and z is an integer of 1 to 10. Preferably, the perfluoroether group is linear, x is 1-6 independently of each (C x F 2x O), y is an integer from 1 to 6, z is 1 to 6 It is an integer.

【0098】好ましくは、カイラル化合物は次の構造式
で代表される。
Preferably, the chiral compound is represented by the following structural formula:

【0099】R”−(O) −G−(OCH
−R −(C2sO)r’2r’
R”は(R’) −C2q+1−vを表わす。
ここで、qは2〜10の整数であり、それぞれのR’
は、独立に、水素、フッ素、塩素、メチル、パーフルオ
ロメチル基である。vは1〜3の整数であり、jは0又
は1であり、Gは、
R ″-(O) j -G- (OCH 2 ) j
-R * - (C s H 2s O) t C r 'H 2r' -
R f R "represents a (R ') v -C q H 2q + 1-v.
Here, q is an integer of 2 to 10, and each R ′
Is independently a hydrogen, fluorine, chlorine, methyl, or perfluoromethyl group. v is an integer of 1 to 3, j is 0 or 1, and G is

【0100】[0100]

【化26】 を表わす。Embedded image Represents

【0101】R は、R * is

【0102】[0102]

【化27】 を表わす。Embedded image Represents

【0103】ここで、R’は−Fであり、qは1〜4の
整数であり、vは1〜3の整数であり、wはN又はCH
であり、Dは−C(=O)−O−又は−CH −であ
る。sは1〜6の整数であり、tは0又は1であり、
r’は1〜3の整数であり、R は、−C2q
X’、−Rf”−R 、−(C2xO)
2y+1を表わす。ここで、qは1〜6の整数で
あり、X’はフッ素である。Rf”は、直鎖又は分枝さ
れた、部分的にフッ素化されたアルキル基であって、2
〜4の炭素原子を有し、1又はそれ以上のエーテル酸素
原子がつらなっている。R は、直鎖又は分枝され
た、アルキル基であって、2〜7の炭素原子を有し、1
又はそれ以上のエーテル酸素原子がつらなっている。x
は、それぞれの(C2xO)に独立に1〜10で
あり、yは1〜8の整数であり、zは1〜5の整数であ
る。
Here, R 'is -F, q is an integer of 1-4, v is an integer of 1-3, w is N or CH
In and, D is -C (= O) -O- or -CH 2 -. s is an integer of 1 to 6, t is 0 or 1,
r 'is an integer from 1 to 3, R f is, -C q F 2q
X ', - R f "-R h, - (C x F 2x O) z C
represents y F 2y + 1 . Here, q is an integer of 1 to 6, and X ′ is fluorine. R f ″ is a linear or branched, partially fluorinated alkyl group,
It has up to 4 carbon atoms and is chained with one or more ether oxygen atoms. Rh is a linear or branched alkyl group having 2 to 7 carbon atoms and 1
Or more ether oxygen atoms are continuous. x
Is 1 to 10 independently of each (C x F 2x O), y is an integer from 1 to 8, z is an integer of 1 to 5.

【0104】[0104]

【表1】 [Table 1]

【0105】[0105]

【表2】 [Table 2]

【0106】[0106]

【表3】 [Table 3]

【0107】[0107]

【表4】 [Table 4]

【0108】[0108]

【表5】 次に、本実施の形態の効果について説明する。[Table 5] Next, effects of the present embodiment will be described.

【0109】本実施の形態によれば、透過率−電圧特性
の温度依存性を小さくでき、多少の温度変動があっても
画質の悪化を回避できる。
According to the present embodiment, the temperature dependency of the transmittance-voltage characteristics can be reduced, and the deterioration of the image quality can be avoided even if there is some temperature fluctuation.

【0110】[0110]

【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。
The present invention will be described below in more detail with reference to examples.

【0111】(実施例1)本実施例においては、図1及
び図2に示すアクティブマトリクス型の液晶パネル(液
晶素子)Pを作成し、図3に示す方法で駆動した。
Example 1 In this example, an active matrix type liquid crystal panel (liquid crystal element) P shown in FIGS. 1 and 2 was prepared and driven by the method shown in FIG.

【0112】まず、液晶パネルPの構造について、図1
及び図2を参照して説明する。
First, the structure of the liquid crystal panel P will be described with reference to FIG.
This will be described with reference to FIG.

【0113】液晶パネルPは、一対のガラス基板1a,
1bを所定間隙(2μm)を開けた状態に配置して構成
し、一方のガラス基板1aの全面には、均一な厚みの共
通電極(第1電極)3を形成し、この共通電極3の表面
には絶縁膜(不図示)を形成した。なお、符号10はカ
ラーフィルターを示し、符号11はブラックマトリクス
を示し、符号12は平坦化膜を示す。
The liquid crystal panel P has a pair of glass substrates 1a,
A common electrode (first electrode) 3 having a uniform thickness is formed on the entire surface of one glass substrate 1a, and a surface of the common electrode 3 is formed. Was formed with an insulating film (not shown). Reference numeral 10 indicates a color filter, reference numeral 11 indicates a black matrix, and reference numeral 12 indicates a flattening film.

【0114】また、他方のガラス基板1bの側には、図
2に示すように、ゲート線G1 ,G2 ,…を図示X方向
に多数形成し、ソース線S1 ,S2 ,…を図示Y方向に
多数形成した。そして、これらのゲート線G1 ,G2
…及びソース線S1 ,S2 ,…の各交点の画素には、ス
イッチング素子としての薄膜トランジスタ(アモルファ
スSiTFT)5や、ITO膜等の透明導電膜からなる
画素電極(第2電極)4及び保持容量電極6等を形成し
た。なお、画素電極4は、100μm×30μmの寸法
とし、共通電極3と共に画素を構成させた。
On the other glass substrate 1b side, as shown in FIG. 2, a large number of gate lines G 1 , G 2 ,... Are formed in the X direction in the figure, and source lines S 1 , S 2 ,. Many were formed in the illustrated Y direction. Then, these gate lines G 1 , G 2 ,
And the pixel at each intersection of the source lines S 1 , S 2 ,..., A thin film transistor (amorphous SiTFT) 5 as a switching element and a pixel electrode (second electrode) 4 made of a transparent conductive film such as an ITO film The capacitor electrode 6 and the like were formed. The pixel electrode 4 had a size of 100 μm × 30 μm, and constituted a pixel together with the common electrode 3.

【0115】このうち、保持容量電極6は、ガラス基板
1bの表面であって画素電極4に重なる位置に形成し、
これらの電極6,4の間隙には、0.3μmの厚みの窒
化シリコン(SiNx)からなる絶縁膜17を形成して
補助容量Csを作成した。
The storage capacitor electrode 6 is formed on the surface of the glass substrate 1b at a position overlapping the pixel electrode 4.
An insulating film 17 made of silicon nitride (SiNx) having a thickness of 0.3 μm was formed in the gap between the electrodes 6 and 4 to form the auxiliary capacitance Cs.

【0116】一方、上述したアモルファスSiTFT5
は、ゲート電極5aと、絶縁膜(ゲート絶緑膜)5c
と、半導体層であるa−Si層5dやn+a−Si層5
e,5fと、ソース電極5bと、ドレイン電極5gと、
によって構成した。すなわち、ガラス基板1bには各画
素毎にゲート電極5aを形成し、該ゲート電極5aの表
面は絶縁膜5cにて覆い、絶縁膜5cの表面であってゲ
ート電極5aを形成した位置にはa−Si層5dを形成
した。また、このa−Si層5dの表面には、互いに離
間するようにn+a−Si層5e,5fを形成し、各n
+a−Si層5e,5fにはソース電極5bやドレイン
電極5gを互いに離間した状態に形成した。
On the other hand, the above-described amorphous Si TFT 5
Are a gate electrode 5a and an insulating film (gate insulating film) 5c.
And an a-Si layer 5d or an n + a-Si layer 5 as a semiconductor layer.
e, 5f, a source electrode 5b, a drain electrode 5g,
It was constituted by. That is, the gate electrode 5a is formed for each pixel on the glass substrate 1b, the surface of the gate electrode 5a is covered with the insulating film 5c, and the surface of the insulating film 5c is located at the position where the gate electrode 5a is formed. The -Si layer 5d was formed. On the surface of the a-Si layer 5d, n + a-Si layers 5e and 5f are formed so as to be separated from each other.
The source electrode 5b and the drain electrode 5g were formed on the + a-Si layers 5e and 5f so as to be separated from each other.

【0117】そして、TFT5のゲート電極5aは上述
したゲート線G1 ,G2 ,…を介してゲートドライバ1
5に接続し、TFT5のソース電極5bはソース線S
1 ,S2 ,…を介してデータドライバ16に接続し、T
FT5のドレイン電極5gは画素電極4に接続した。
The gate electrode 5a of the TFT 5 is connected to the gate driver 1 via the gate lines G 1 , G 2 ,.
5 and the source electrode 5b of the TFT 5 is connected to the source line S
. , S 2 ,.
The drain electrode 5g of the FT 5 was connected to the pixel electrode 4.

【0118】一方、上述したTFT5や画素電極4を覆
うように配向制御膜(不図示)を形成し、その表面には
一軸配向処理(ラビング処理)を施した。
On the other hand, an alignment control film (not shown) was formed so as to cover the above-described TFT 5 and pixel electrode 4, and the surface thereof was subjected to a uniaxial alignment treatment (rubbing treatment).

【0119】そして、これらのガラス基板1a,1bの
間隙にはカイラルスメクチック液晶2を配置した。した
がって、共通電極3及び画素電極4は、液晶2を挟み込
むように配置されることとなる。
Then, a chiral smectic liquid crystal 2 was disposed between the glass substrates 1a and 1b. Therefore, the common electrode 3 and the pixel electrode 4 are arranged so as to sandwich the liquid crystal 2.

【0120】なお、ガラス基板1a,1bの厚さは1.
1mmとし、共通電極3や画素電極4は、90nm厚の
ITO膜にて形成した。
The thickness of the glass substrates 1a and 1b is 1.
The common electrode 3 and the pixel electrode 4 were formed of a 90 nm thick ITO film.

【0121】また、上述の配向制御膜は、 * ラダー型のポリシロキサンのエタノール溶液をスピ
ンコート法によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が300nmのポリシロキサン層を形成し、 * 該ポリシロキサン層の表面に、下記の繰り返し単位
を有するポリイミド(前駆体)を同様にスピンコート法
によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が10nmのポリイミド膜を形成する、 ことによって得た。
Further, the above-mentioned alignment control film is obtained by applying * an ethanol solution of ladder type polysiloxane by a spin coating method, * pre-drying at a temperature of 80 ° C. for 5 minutes, and * applying a temperature of 200 ° C. To form a polysiloxane layer having a thickness of 300 nm. * A polyimide (precursor) having the following repeating unit is similarly applied to the surface of the polysiloxane layer by a spin coating method. * Pre-drying at a temperature of 80 ° C. for 5 minutes, and heating and baking at a temperature of 200 ° C. for 1 hour to form a polyimide film having a thickness of 10 nm.

【0122】[0122]

【化28】 なお、この配向制御膜には一軸配向処理としてラビング
処理を施した。このラビング処理には、径10cmのロ
ールにナイロン布(NF−77、帝人社製)を貼付した
ラビングロールを用い、ロールの押し込み量は0.3m
mとし、送り速度は1cm/secとし、回転速度は1
000rpmとし、ラビング処理回数は4回とした。
Embedded image The orientation control film was subjected to a rubbing treatment as a uniaxial orientation treatment. For this rubbing treatment, a rubbing roll in which a nylon cloth (NF-77, manufactured by Teijin Ltd.) was adhered to a roll having a diameter of 10 cm was used.
m, the feed speed is 1 cm / sec, and the rotation speed is 1
000 rpm, and the number of rubbing treatments was four.

【0123】さらに、他方のガラス基板1aの絶縁膜
は、 * ラダー型のポリシロキサンのエタノール溶液をスピ
ンコート法によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が300nmのポリシロキサン層を形成、 することによって得た。
Further, the insulating film of the other glass substrate 1a is coated with * an ethanol solution of ladder-type polysiloxane by a spin coating method, * pre-dried at a temperature of 80 ° C. for 5 minutes, and * 200 ° C. This was fired at the above temperature for one hour to form a polysiloxane layer having a thickness of 300 nm.

【0124】一方、一対のガラス基板1a,1bの貼り
合わせは、平均粒径が2.2μmのスペーサービーズを
一方のガラス基板1bに300個/mm2 の密度で散布
して行った。
On the other hand, the bonding of the pair of glass substrates 1a and 1b was performed by spraying spacer beads having an average particle size of 2.2 μm on one glass substrate 1b at a density of 300 beads / mm 2 .

【0125】また、液晶2は、下記に示す(a) から(d)
までの液晶組成物を25:60:10:5の重量比率で
混合して作成した。
The liquid crystal 2 has the following (a) to (d)
The liquid crystal compositions described above were mixed at a weight ratio of 25: 60: 10: 5.

【0126】[0126]

【化29】 なお、作成した液晶2の物性パラメータは、以下の通り
であった。
Embedded image The physical parameters of the liquid crystal 2 thus prepared were as follows.

【0127】[0127]

【表6】 かかる液晶2の液晶セルへの注入は等方相の状態で行
い、液晶注入後には室温まで冷却した。
[Table 6] The injection of the liquid crystal 2 into the liquid crystal cell was performed in an isotropic state, and after the liquid crystal was injected, the liquid crystal was cooled to room temperature.

【0128】次に、上述した液晶パネルPの駆動方法に
ついて、図3を参照して説明する。ここで、図3は、本
発明に係る液晶パネルの駆動方法の一例を示すタイミン
グチャート図であり、(a) は、TFT5のゲート電極5
aに印加されるゲート電圧Vg のタイミングを示す図、
(b) は、ソース電極5bに印加される電圧とそのタイミ
ングを示す図、(c) は液晶2に印加される電圧を示す
図、(d) は液晶の光学応答を示す図である。
Next, a method of driving the above-described liquid crystal panel P will be described with reference to FIG. Here, FIG. 3 is a timing chart showing an example of a method for driving a liquid crystal panel according to the present invention. FIG.
FIG. 4 is a diagram showing the timing of a gate voltage V g applied to a
(b) is a diagram showing the voltage applied to the source electrode 5b and its timing, (c) is a diagram showing the voltage applied to the liquid crystal 2, and (d) is a diagram showing the optical response of the liquid crystal.

【0129】本実施例においては、1フレーム期間F0
をリセット期間FR と書き込み期間FD とに分け、リセ
ット期間FR においては、TFT5のゲート電極5aに
ゲート電圧Vg1を印加する(図3(a) 参照)と共にTF
T5のソース電極5bに−10Vのリセット電圧VR
印加した(同図(b) 参照)。このゲート電圧Vg1の印加
によってTFT5がオンされ、画素電極4はソース線S
1 ,S2 ,…と同電位0Vとなって、共通電極3と画素
電極4との間の液晶2にはリセット電圧VR が印加され
て画像のリセットが行われた(同図(c) (d) 参照)。
In the present embodiment, one frame period F 0
Divided into a reset period F R and the write period F D and, in a reset period F R, and applies a gate voltage V g1 to the gate electrode 5a of the TFT 5 TF with (see FIG. 3 (a))
A reset voltage V R of −10 V was applied to the source electrode 5b of T5 (see FIG. 3B). The TFT 5 is turned on by the application of the gate voltage V g1 , and the pixel electrode 4 is connected to the source line S
1, S 2, ... and the same potential 0V, the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 is applied the reset voltage V R is the reset of the image is performed (FIG. (C) (d)).

【0130】また、書き込み期間FD においては、TF
T5のゲート電極5aにゲート電圧Vg2を印加する(同
図(a) 参照)と共にソース電極5bには表示階調に応じ
た正極性の書き込み電圧VD を印加した(同図(b) 参
照)。このゲート電圧Vg2の印加によってTFT5が再
びオンされ、画素電極4はソース線S1 ,S2 ,…と同
電位VD となって、共通電極3と画素電極4との間の液
晶2には書き込み電圧VD が印加されて階調画像が表示
された(同図(c) (d) 参照)。なお、同図(d) にて3本
の線を描いているが、これは、液晶2の光学応答のレベ
ルが書き込み電圧VD に応じて変化する様子を示すもの
である。
[0130] In addition, in the writing period F D, TF
A gate voltage V g2 is applied to the gate electrode 5a of T5 (see FIG. 7A), and a positive write voltage V D according to the display gradation is applied to the source electrode 5b (see FIG. 8B). ). By applying the gate voltage V g2, the TFT 5 is turned on again, and the pixel electrode 4 becomes the same potential V D as the source lines S 1 , S 2 ,..., And the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 gradation image is displayed is applied write voltage V D is (see Fig. (c) (d)). Although drawn three lines in FIG. (D), which shows a state in which the level of the optical response of the liquid crystal 2 changes in accordance with the write voltage V D.

【0131】なお、書き込み期間FD においては、3m
sec経過時に、ソース線S1 ,S2 ,…の電位を0V
にした状態で(同図(b) 参照)、ゲート電圧Vg3をゲー
ト線G1 ,G2 ,…に印加してTFT5をオンした(同
図(a) 参照)。これにより、画素電極4の電位は0Vと
なった(同図(c) 参照)。
[0131] It should be noted that, in the writing period F D, 3m
After the elapse of sec, the potentials of the source lines S 1 , S 2 ,.
In this state (see FIG. 2B), a gate voltage V g3 is applied to the gate lines G 1 , G 2 ,... To turn on the TFT 5 (see FIG. 2A). As a result, the potential of the pixel electrode 4 became 0 V (see FIG. 3C).

【0132】このような駆動をフレーム期間毎に繰り返
し、表示を行った。
Such driving was repeated for each frame period to perform display.

【0133】なお、リセット期間FR 開始時、並びに書
き込み期間FD 開始時のゲート電圧Vg1,Vg2のパルス
幅は7μsecとし、ソース電極5bに印加する電圧の
パルス幅は8μsecとした。また、1フレーム期間F
0 は約16msecとし、共通電極3の電位は0Vに維
持した。
[0133] Incidentally, when the reset period F R starts, and the pulse width of the write period F D starting gate voltage V g1, V g2 is a 7Myusec, pulse width of the voltage applied to the source electrode 5b was 8 .mu.sec. Also, one frame period F
0 was set to about 16 msec, and the potential of the common electrode 3 was maintained at 0V.

【0134】本実施例にて作成した液晶パネルPにおけ
る書き込み電圧−透過率の特性は、下表並びに図5に示
すようになり、10℃〜50℃の温度範囲内においては
ほぼ同じに(すなわち、温度依存性を小さく)でき、多
少の温度変動があっても画質の悪化を回避できた。
The writing voltage-transmittance characteristics of the liquid crystal panel P prepared in this embodiment are as shown in the following table and FIG. 5, and are substantially the same in the temperature range of 10 ° C. to 50 ° C. , The temperature dependency can be reduced), and deterioration of the image quality can be avoided even if there is some temperature fluctuation.

【0135】[0135]

【表7】 なお、図6は、メモリードメイン量(Td /T)が0.
1となる書き込み電圧と書き込み電圧印加時間Δtとの
関係を各温度毎に示した図であり、具体的には、各曲線
の下方が“その温度においてメモリードメイン量(Td
/T)が0.1より小さくなる領域”であるが、本実施
例においては書き込み電圧印加時間Δtは3msecで
あって書き込み電圧は8V以下であることから、50℃
以下のいずれの温度においてもメモリードメイン量(T
d /T)が0.1より小さいことが分かる。
[Table 7] FIG. 6 shows that the memory domain amount (T d / T) is equal to 0.
FIG. 4 is a diagram showing the relationship between the write voltage and the write voltage application time Δt at 1 for each temperature. Specifically, the lower part of each curve indicates “the memory domain amount (T d at that temperature)”.
/ T) is less than 0.1. In this embodiment, the write voltage application time Δt is 3 msec and the write voltage is 8 V or less.
The memory domain amount (T
d / T) is smaller than 0.1.

【0136】(実施例2)本実施例では、実施例1にて
作成した液晶パネルPを、図7に示す方法で駆動した。
すなわち、書き込み電圧印加時間Δtを8msecとし
て、液晶2にはリセット電圧VD と書き込み電圧VD
を交互に印加することとし、図3(a) 乃至(c) に示した
ような書き込み電圧VD の除去(すなわち、画素電極4
の電位を0Vにすること)は行わなかった。
Embodiment 2 In this embodiment, the liquid crystal panel P produced in Embodiment 1 was driven by the method shown in FIG.
That is, the reset voltage V D and the write voltage V D are alternately applied to the liquid crystal 2 with the write voltage application time Δt set to 8 msec, and the write voltage V D shown in FIGS. D removal (ie, pixel electrode 4
To 0 V).

【0137】それ以外の構成や駆動方法は実施例1と同
じにした。
The rest of the structure and the driving method were the same as in the first embodiment.

【0138】本実施例によれば、メモリードメイン量
(Td /T)が0.1より小さくなるのは40℃以下の
温度においてであった(図6参照)。
According to the present embodiment, the memory domain amount (T d / T) becomes smaller than 0.1 at a temperature of 40 ° C. or lower (see FIG. 6).

【0139】本実施例にて作成した液晶パネルPにおけ
る書き込み電圧−透過率の特性は、下表に示すようにな
り、10℃〜40℃の温度範囲内においてはほぼ同じに
(すなわち、温度依存性を小さく)でき、多少の温度変
動があっても画質の悪化を回避できた。
The writing voltage-transmittance characteristics of the liquid crystal panel P prepared in this embodiment are as shown in the following table, and are almost the same within the temperature range of 10 ° C. to 40 ° C. (that is, the temperature dependence). ), And the image quality could be prevented from deteriorating even if there was some temperature fluctuation.

【0140】[0140]

【表8】 (実施例3)本実施例では、書き込み電圧印加時間Δt
を12msecとし、書き込み電圧の上限を8Vとし
た。それ以外の構成や駆動方法は実施例1と同じにし
た。
[Table 8] (Embodiment 3) In this embodiment, the write voltage application time Δt
Was set to 12 msec, and the upper limit of the writing voltage was set to 8V. Other configurations and driving methods were the same as those in the first embodiment.

【0141】本実施例によれば、メモリードメイン量
(Td /T)が0.1より小さくなるのは30℃以下の
温度においてであった(図6参照)。
According to the present embodiment, the memory domain amount (T d / T) becomes smaller than 0.1 at a temperature of 30 ° C. or lower (see FIG. 6).

【0142】本実施例にて作成した液晶パネルPにおけ
る書き込み電圧−透過率の特性は、下表に示すようにな
り、10℃〜30℃の温度範囲内においてはほぼ同じに
(すなわち、温度依存性を小さく)でき、多少の温度変
動があっても画質の悪化を回避できた。
The writing voltage-transmittance characteristics of the liquid crystal panel P prepared in this embodiment are as shown in the following table, and are almost the same within the temperature range of 10 ° C. to 30 ° C. (that is, the temperature dependence). ), And the image quality could be prevented from deteriorating even if there was some temperature fluctuation.

【0143】[0143]

【表9】 (比較例1)本比較例では、書き込み電圧印加時間Δt
を16msecとし、書き込み電圧の上限を8Vとし
た。それ以外の構成や駆動方法は実施例1と同じにし
た。
[Table 9] Comparative Example 1 In this comparative example, the write voltage application time Δt
Was set to 16 msec, and the upper limit of the writing voltage was set to 8V. Other configurations and driving methods were the same as those in the first embodiment.

【0144】本比較例によれば、メモリードメイン量
(Td /T)が0.1より小さくなるのは20℃以下の
温度においてであった(図6参照)。
According to this comparative example, the memory domain amount (T d / T) became smaller than 0.1 at a temperature of 20 ° C. or lower (see FIG. 6).

【0145】本比較例にて作成した液晶パネルPにおけ
る書き込み電圧−透過率の特性は、下表に示すようにな
り、10℃〜20℃の温度範囲内においてしか同じにな
らず(すなわち、温度依存性が大きくなり)、20℃以
上に温度変動があると画質の悪化が生じた。
The writing voltage-transmittance characteristics of the liquid crystal panel P prepared in this comparative example are as shown in the following table, and are the same only within the temperature range of 10 ° C. to 20 ° C. If the temperature fluctuates above 20 ° C., the image quality deteriorates.

【0146】[0146]

【表10】 (実施例4)本実施例においては、液晶2は、実施例1
にて用いた(a) から(d) までの液晶組成物を25:6
3:10:2の重量比率で混合して作成し、自発分極を
制御して、Td /Tが0.1より小さくなるようにし
た。それ以外の構成は実施例1と同じにした。
[Table 10] (Embodiment 4) In this embodiment, the liquid crystal 2 is the same as that of the first embodiment.
(A) to (d) used in 25: 6
The mixture was prepared by mixing at a weight ratio of 3: 10: 2, and spontaneous polarization was controlled so that T d / T was smaller than 0.1. Other configurations were the same as those of the first embodiment.

【0147】なお、作成した液晶2の自発分極、その他
の物性パラメータは、以下の通りであった。
The spontaneous polarization and other physical parameters of the prepared liquid crystal 2 were as follows.

【0148】[0148]

【表11】 作成した液晶パネルPを、図7に示す方法(すなわち、
書き込み電圧印加時間Δtは約8msec)で駆動した
ところ、書き込み電圧−透過率の特性、並びに透過率9
0%におけるメモリードメイン量の温度特性は下表に示
すようになり、10℃〜40℃の温度範囲内においては
ほぼ同じに(すなわち、温度依存性を小さく)でき、多
少の温度変動があっても画質の悪化を回避できた。
[Table 11] The created liquid crystal panel P is used in a method shown in FIG.
When the writing voltage application time Δt was driven at about 8 msec), the writing voltage-transmittance characteristics and the transmittance 9
The temperature characteristics of the memory domain amount at 0% are as shown in the following table, and can be almost the same (that is, the temperature dependency is small) within the temperature range of 10 ° C. to 40 ° C., and there is some temperature fluctuation. Also prevented the deterioration of image quality.

【0149】[0149]

【表12】 [Table 12]

【0150】[0150]

【表13】 (比較例2)本比較例では、書き込み電圧印加時間Δt
を16msecとし、それ以外の構成や駆動方法は実施
例4と同様にした。
[Table 13] Comparative Example 2 In this comparative example, the write voltage application time Δt
Was set to 16 msec, and other configurations and driving methods were the same as those in the fourth embodiment.

【0151】本比較例によれば、書き込み電圧−透過率
の特性の温度依存性が大きくなり、温度変動に伴って画
質が悪化した。
According to this comparative example, the temperature dependence of the writing voltage-transmittance characteristic was increased, and the image quality was degraded due to the temperature fluctuation.

【0152】[0152]

【発明の効果】以上説明したように、本発明によると、
透過率−電圧特性の温度依存性を小さくでき、多少の温
度変動があっても画質の悪化を回避できる。
As described above, according to the present invention,
The temperature dependence of the transmittance-voltage characteristics can be reduced, and the image quality can be prevented from deteriorating even if there is some temperature fluctuation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にて駆動される液晶パネルの構造を示す
断面図。
FIG. 1 is a sectional view showing a structure of a liquid crystal panel driven by the present invention.

【図2】本発明にて駆動される液晶パネルの回路構成を
示す回路図。
FIG. 2 is a circuit diagram showing a circuit configuration of a liquid crystal panel driven by the present invention.

【図3】本発明に係る液晶パネルの駆動方法の一例を示
すタイミングチャート図。
FIG. 3 is a timing chart showing an example of a method for driving a liquid crystal panel according to the present invention.

【図4】液晶が反転する様子を説明するための模式図。FIG. 4 is a schematic diagram for explaining a state in which a liquid crystal is inverted.

【図5】液晶パネルにおける書き込み電圧−透過率の特
性を示す図。
FIG. 5 is a diagram showing characteristics of writing voltage-transmittance in a liquid crystal panel.

【図6】メモリードメイン量(Td /T)が0.1とな
る書き込み電圧と書き込み電圧印加時間との関係を、各
温度毎に示した図。
FIG. 6 is a diagram showing a relationship between a write voltage at which a memory domain amount (T d / T) becomes 0.1 and a write voltage application time for each temperature.

【図7】本発明に係る液晶パネルの駆動方法の他の例を
示すタイミングチャート図。
FIG. 7 is a timing chart showing another example of the method for driving a liquid crystal panel according to the present invention.

【図8】書き込み電圧印加時間と液晶の自発分極との関
係において本発明の適正範囲を示す図。
FIG. 8 is a diagram showing an appropriate range of the present invention in a relationship between a writing voltage application time and spontaneous polarization of liquid crystal.

【符号の説明】[Explanation of symbols]

1a,1b ガラス基板(基板) 2 スメクチック液晶 3 共通電極(第1電極) 4 画素電極(第2電極) 5 TFT(スイッチング素子) 5a ゲート電極(ゲート) 5b ソース電極(ソース) G1 ,… ゲート線(第3電極) P 液晶パネル(液晶素子) S1 ,… ソース線(第4電極) VD 書き込み電圧 VR リセット電圧 Δt 書き込み電圧の印加時間1a, 1b Glass substrate (substrate) 2 Smectic liquid crystal 3 Common electrode (first electrode) 4 Pixel electrode (second electrode) 5 TFT (switching element) 5a Gate electrode (gate) 5b Source electrode (source) G 1 ,. Line (third electrode) P Liquid crystal panel (liquid crystal element) S 1 ,... Source line (fourth electrode) V D write voltage V R reset voltage Δt Write voltage application time

───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽生 由紀夫 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 糠信 恒樹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 柳生 峰人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H093 NA12 NA16 NA53 NC34 NC63 ND02 ND44 ND58 NE02 NE04 NE06 NF19 NH02 NH15 NH18 5C006 AA16 AC15 BA12 BA13 BB16 FA19 FA21 FA56 GA02 GA03 5C080 AA10 BB05 DD05 DD20 EE29 FF11 JJ02 JJ04 JJ05 JJ06 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yukio Hanyu 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Tsuneki Nobuno 3-30-2 Shimomaruko, Ota-ku, Tokyo Within Non-corp. AA16 AC15 BA12 BA13 BB16 FA19 FA21 FA56 GA02 GA03 5C080 AA10 BB05 DD05 DD20 EE29 FF11 JJ02 JJ04 JJ05 JJ06

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 所定間隙を開けた状態に配置された一対
の基板と、これら一対の基板の間に配置されたスメクチ
ック液晶と、複数の画素を構成すると共に該スメクチッ
ク液晶を挟み込むように配置された第1電極及び第2電
極と、該第2電極に接続されて各画素毎に配置された複
数のスイッチング素子と、該スイッチング素子のゲート
に接続された第3電極と、該スイッチング素子のソース
に接続された第4電極と、を備え、かつ、前記第4電極
及び前記第1電極を所定の電位に保持した状態で前記第
3電極へのゲート電圧の印加に基づき前記スイッチング
素子をオンすることによって前記第4電極と前記第2電
極とを同電位にして駆動される液晶素子において、 電圧を印加した場合における前記液晶の透過率(%)を
Tとし、該電圧を除去した場合における前記液晶の透過
率(%)をTd とした場合に、それらの透過率が、 【式1】 となるように設定されている、 ことを特徴とする液晶素子。
1. A pair of substrates arranged with a predetermined gap therebetween, a smectic liquid crystal arranged between the pair of substrates, and a plurality of pixels arranged so as to sandwich the smectic liquid crystal. A first electrode and a second electrode, a plurality of switching elements connected to the second electrode and arranged for each pixel, a third electrode connected to the gate of the switching element, and a source of the switching element. And turning on the switching element based on application of a gate voltage to the third electrode in a state where the fourth electrode and the first electrode are maintained at a predetermined potential. Accordingly, in a liquid crystal element driven by setting the fourth electrode and the second electrode to the same potential, the transmittance (%) of the liquid crystal when a voltage is applied is set to T, and the voltage is removed. Transmittance of the liquid crystal in the case and the (%) in the case of the T d, their transmittance, [Formula 1] A liquid crystal element characterized by being set so as to be:
【請求項2】 前記スメクチック液晶の自発分極を調整
することにより、 【式2】 となるように設定されている、 ことを特徴とする請求項1に記載の液晶素子。
2. Adjusting the spontaneous polarization of the smectic liquid crystal, The liquid crystal element according to claim 1, wherein the liquid crystal element is set to be:
【請求項3】 50℃以下の温度で上式を満足する、 ことを特徴とする請求項2に記載の液晶素子。3. The liquid crystal device according to claim 2, wherein the above expression is satisfied at a temperature of 50 ° C. or less. 【請求項4】 40℃以下の温度で上式を満足する、 ことを特徴とする請求項3に記載の液晶素子。4. The liquid crystal device according to claim 3, wherein the above expression is satisfied at a temperature of 40 ° C. or less. 【請求項5】 30℃以下の温度で上式を満足する、 ことを特徴とする請求項4に記載の液晶素子。5. The liquid crystal device according to claim 4, wherein the above expression is satisfied at a temperature of 30 ° C. or lower. 【請求項6】 前記スメクチック液晶がカイラルスメク
チック液晶である、 ことを特徴とする請求項1乃至5のいずれか1項に記載
の液晶素子。
6. The liquid crystal device according to claim 1, wherein the smectic liquid crystal is a chiral smectic liquid crystal.
【請求項7】 前記スメクチック液晶が、フルオロカー
ボン末端部分および炭化水素部分が中心核によって結合
された構造であって、スメクチック中間相又は潜在的ス
メクチック中間相を有するフッ素含有液晶化合物を有す
る、 ことを特徴とする請求項6に記載の液晶素子。
7. The smectic liquid crystal has a structure in which a terminal portion of a fluorocarbon and a hydrocarbon portion are bound by a central nucleus, and has a fluorine-containing liquid crystal compound having a smectic intermediate phase or a potential smectic intermediate phase. The liquid crystal device according to claim 6, wherein
【請求項8】 前記スメクチック液晶は、自発分極が1
0nC/cm2 以下である、 ことを特徴とする請求項6乃至8のいずれか1項に記載
の液晶素子。
8. The smectic liquid crystal has a spontaneous polarization of 1
The liquid crystal element according to claim 6, wherein the liquid crystal element is 0 nC / cm 2 or less.
【請求項9】 前記スイッチング素子がトランジスタで
ある、 ことを特徴とする請求項1乃至8のいずれか1項に記載
の液晶素子。
9. The liquid crystal device according to claim 1, wherein the switching element is a transistor.
【請求項10】 所定間隙を開けた状態に配置された一
対の基板と、これら一対の基板の間に配置されたスメク
チック液晶と、複数の画素を構成すると共に該スメクチ
ック液晶を挟み込むように配置された第1電極及び第2
電極と、該第2電極に接続されて各画素毎に配置された
複数のスイッチング素子と、該スイッチング素子のゲー
トに接続された第3電極と、該スイッチング素子のソー
スに接続された第4電極と、を備えた液晶素子であっ
て、前記第4電極及び前記第1電極を所定の電位に保持
した状態で前記第3電極へのゲート電圧の印加に基づき
前記スイッチング素子をオンすることによって前記第4
電極と前記第2電極とを同電位にし書き込み電圧を前記
液晶に印加する液晶素子の駆動方法において、 電圧を印加した場合における前記液晶の透過率(%)を
Tとし、該電圧を除去した場合における前記液晶の透過
率(%)をTd とした場合に、それらの透過率が、 【式3】 となるように設定されている、 ことを特徴とする液晶素子の駆動方法。
10. A pair of substrates disposed with a predetermined gap therebetween, a smectic liquid crystal disposed between the pair of substrates, and a plurality of pixels arranged so as to sandwich the smectic liquid crystal. First electrode and second electrode
An electrode, a plurality of switching elements connected to the second electrode and arranged for each pixel, a third electrode connected to the gate of the switching element, and a fourth electrode connected to the source of the switching element And wherein the switching element is turned on based on application of a gate voltage to the third electrode while the fourth electrode and the first electrode are maintained at a predetermined potential. 4th
In a method for driving a liquid crystal element in which an electrode and the second electrode are set to the same potential and a writing voltage is applied to the liquid crystal, a case where T is a transmittance (%) of the liquid crystal when a voltage is applied and the voltage is removed In the case where the transmittance (%) of the liquid crystal in the above is Td , the transmittances thereof are expressed by the following formula: A method for driving a liquid crystal element, characterized in that:
【請求項11】 【式4】 となるように、書き込み電圧の印加時間を調整する、 ことを特徴とする請求項10に記載の液晶素子の駆動方
法。
11. Equation 4 The method for driving a liquid crystal element according to claim 10, wherein the application time of the writing voltage is adjusted so as to satisfy the following condition.
【請求項12】 50℃以下の温度で上式を満足する、 ことを特徴とする請求項10又は11に記載の液晶素子
の駆動方法。
12. The method according to claim 10, wherein the above expression is satisfied at a temperature of 50 ° C. or less.
【請求項13】 40℃以下の温度で上式を満足する、 ことを特徴とする請求項12に記載の液晶素子の駆動方
法。
13. The method according to claim 12, wherein the above expression is satisfied at a temperature of 40 ° C. or less.
【請求項14】 30℃以下の温度で上式を満足する、 ことを特徴とする請求項13に記載の液晶素子の駆動方
法。
14. The method according to claim 13, wherein the above expression is satisfied at a temperature of 30 ° C. or lower.
【請求項15】 前記書き込み電圧の印加時間の調整
は、 前記第4電極及び前記第1電極の電位を共に0Vとした
状態で、所定のタイミングにて前記スイッチング素子を
オンし、前記第2電極に印加されている電圧を除去す
る、ことにより行う、 ことを特徴とする請求項10乃至14のいずれか1項に
記載の液晶素子の駆動方法。
15. The method for adjusting the application time of the write voltage includes: turning on the switching element at a predetermined timing with the potentials of the fourth electrode and the first electrode both set to 0 V; The method according to any one of claims 10 to 14, wherein the driving is performed by removing a voltage applied to the liquid crystal device.
【請求項16】 前記スメクチック液晶に書き込み電圧
を印加する前にリセット電圧を印加する、 ことを特徴とする請求項10乃至15のいずれか1項に
記載の液晶素子の駆動方法。
16. The driving method of a liquid crystal element according to claim 10, wherein a reset voltage is applied before applying a writing voltage to the smectic liquid crystal.
【請求項17】 前記スメクチック液晶への書き込み電
圧の印加は、前記第4電極に書き込み電圧を印加すると
共に前記第1電極の電位を0Vにした状態で行う、 ことを特徴とする請求項10乃至16のいずれか1項に
記載の液晶素子の駆動方法。
17. The method according to claim 10, wherein the application of the write voltage to the smectic liquid crystal is performed while applying the write voltage to the fourth electrode and setting the potential of the first electrode to 0V. 17. The method for driving a liquid crystal element according to any one of items 16.
【請求項18】 前記スメクチック液晶への書き込み電
圧の印加は、前記第4電極の電位を0Vにすると共に前
記第1電極に書き込み電圧を印加した状態で行う、 ことを特徴とする請求項10乃至16のいずれか1項に
記載の液晶素子の駆動方法。
18. The method according to claim 10, wherein the application of the write voltage to the smectic liquid crystal is performed while the potential of the fourth electrode is set to 0 V and the write voltage is applied to the first electrode. 17. The method for driving a liquid crystal element according to any one of items 16.
【請求項19】 前記書き込み電圧の大きさを表示階調
に応じて可変制御する、 ことを特徴とする請求項10乃至18のいずれか1項に
記載の液晶素子の駆動方法。
19. The method according to claim 10, wherein the magnitude of the write voltage is variably controlled in accordance with a display gradation.
JP11099438A 1999-04-06 1999-04-06 Liquid crystal device and driving method for liquid crystal device Pending JP2000292773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11099438A JP2000292773A (en) 1999-04-06 1999-04-06 Liquid crystal device and driving method for liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11099438A JP2000292773A (en) 1999-04-06 1999-04-06 Liquid crystal device and driving method for liquid crystal device

Publications (1)

Publication Number Publication Date
JP2000292773A true JP2000292773A (en) 2000-10-20

Family

ID=14247430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11099438A Pending JP2000292773A (en) 1999-04-06 1999-04-06 Liquid crystal device and driving method for liquid crystal device

Country Status (1)

Country Link
JP (1) JP2000292773A (en)

Similar Documents

Publication Publication Date Title
US6417828B1 (en) Liquid crystal composition, liquid crystal device, driving method thereof and liquid crystal apparatus
US5932136A (en) Liquid crystal device and liquid crystal apparatus
JPH11100577A (en) Liquid crystal alignment method, liquid crystal element manufacturing method, liquid crystal element obtained by the manufacturing method, liquid crystal device
JPH10213820A (en) Liquid crystal element and liquid crystal device
JP3028097B2 (en) Smectic liquid crystal material and liquid crystal optical element
JP3192593B2 (en) Liquid crystal element
JPH08209140A (en) Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same
JPH08209141A (en) Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same
JP3043257B2 (en) Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same
JP2000292773A (en) Liquid crystal device and driving method for liquid crystal device
JP2000292774A (en) Driving method of liquid crystal element
JP2001092421A (en) Driving method of liquid crystal element
JP3854750B2 (en) Liquid crystal composition
JPH08209136A (en) Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same
JP2000241817A (en) Liquid crystal element and driving method thereof
JPH1114992A (en) Liquid crystal element
JPH1046148A (en) Liquid crystal element and liquid crystal device using the element
JPH11160712A (en) Liquid crystal element
JP2001228495A (en) Liquid crystal element and liquid crystal device
JP3091957B2 (en) Liquid crystal composition, liquid crystal element and liquid crystal device using the same
JPH08209134A (en) Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same
JPH10288786A (en) Liquid crystal element and liquid crystal device having the same
JPH09169976A (en) Liquid crystal element and liquid crystal device
JPH10195444A (en) Liquid crystal element and liquid crystal device
JP2000290653A (en) Liquid crystal element and liquid crystal device having the same