JP2000292774A - Driving method of liquid crystal element - Google Patents
Driving method of liquid crystal elementInfo
- Publication number
- JP2000292774A JP2000292774A JP9945199A JP9945199A JP2000292774A JP 2000292774 A JP2000292774 A JP 2000292774A JP 9945199 A JP9945199 A JP 9945199A JP 9945199 A JP9945199 A JP 9945199A JP 2000292774 A JP2000292774 A JP 2000292774A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- electrode
- reset
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 残像やコントラスト低下に伴う画質の悪化を
防止する。
【解決手段】 液晶2に印加する書き込み電圧VD とリ
セット電圧VR との関係が、
VR =−(VD +ΔV)
となり、ΔVの値を前記VR や前記VD の値と関係な
く、しかも画素の別を問わず一定となるようにした。し
たがって、同一画像を長時間表示した後に画像を切り換
える場合、前記ΔVによる影響は各画素について均一で
あって残像としての影響を与えることはなく、画質が悪
くなることもない。また、書き込み電圧VDが小さくて
もリセット電圧VR はΔVだけは少なくとも補償される
こととなり、リセット不良に伴うコントラスト低下の問
題も解消される。
(57) [Summary] [PROBLEMS] To prevent deterioration of image quality due to an afterimage or a decrease in contrast. A relationship between the write voltage V D and the reset voltage V R applied to the liquid crystal 2, V R = - (V D + ΔV) , and the irrespective of the value of the value of [Delta] V V R and the V D Moreover, it is set to be constant regardless of the type of the pixel. Therefore, when switching the image after displaying the same image for a long time, the effect of ΔV is uniform for each pixel and does not affect the afterimage, and the image quality does not deteriorate. Even if the write voltage V D is small, the reset voltage V R is at least compensated for by ΔV, and the problem of a decrease in contrast due to a reset failure is solved.
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、液晶を用いた液晶
素子の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a liquid crystal device using a liquid crystal.
【0002】[0002]
【従来の技術】従来より、種々の情報を表示するディス
プレイとしてCRTが知られているが、このCRTは、
動画出力を行うTVやVTRに、あるいはパソコンのモ
ニター等に広く用いられている。2. Description of the Related Art Conventionally, a CRT has been known as a display for displaying various information.
It is widely used in TVs and VTRs that output moving images, or in monitors of personal computers.
【0003】しかしながら、このCRTは、種々の問
題、すなわち、 * その特性上静止画像に対しては、フリッカや解像度
不足による走査縞などが視認性を低下させたり、焼きつ
きによる蛍光灯の劣化が起ったりするという問題や、 * CRTの発生する電磁波が人体に悪影響を与え、V
DT作業者の健康を害する恐れがあるという問題や、 * その構造上、画面後方にスペースを必要とするた
め、オフィスや家庭の省スペース化を阻害しているとい
う問題、があり、このようなCRTの問題を解決するも
のとして種々のタイプの液晶素子が開発されている。 * 例えば、ツイステッド・ネマチック(twiste
d nematic;TN)液晶を用いたものが知られ
ており、それは、エム・シャット(M.Schadt)
とダブリュー・ヘルフリッヒ(W.Helfrich)
著の“アプライド・フィジックス・レターズ(Appl
ied PhysicsLetters)、第18巻、
第4号(1971年2月15日発行)、第127頁〜1
28頁”において示されている。[0003] However, this CRT has various problems, that is, * due to its characteristics, a still image suffers from deterioration of visibility due to flicker and scanning stripes due to insufficient resolution, and deterioration of a fluorescent lamp due to burn-in. Or the electromagnetic waves generated by the CRT have a bad effect on the human body,
There is a problem that the health of DT workers may be harmed, and a problem that the structure requires a space behind the screen, which hinders space saving in offices and homes. Various types of liquid crystal devices have been developed to solve the problem of the CRT. * For example, twisted nematic (twiste
d nematic (TN) liquid crystal is known, which is disclosed by M. Schadt.
And W. Helfrich
"Applied Physics Letters (Appl
ied PhysicsLetters), Volume 18,
No. 4 (issued February 15, 1971), pages 127-1
Page 28 ".
【0004】近年、このような液晶を用いた液晶素子と
して、アクティブマトリクス型のものの開発が行われて
おり、急速な生産技術の進歩によって10〜12インチ
クラスのディスプレイが歩留り良く製造されている。か
かる液晶素子は、一つ一つの画素にトランジスタ(TF
T)を備えており、クロストーク等の問題が解決される
反面、液晶の応答速度が遅くて動画の画質が劣り、視野
角が狭いという問題がある。 * これに対して、強誘電性液晶分子(強誘電性を示す
液晶分子)の屈折率異方性を利用して偏光素子との組み
合わせにより透過光線を制御する型の表示素子が、クラ
ーク(Clark)およびラガーウオル(Lagerw
all)により提案されている(特開昭56−1072
16号公報、米国特許第4367924号明細書等)。
この強誘電性液晶は、一般に特定の温度域において、カ
イラルスメクチックC相(SmC*)またはH相(Sm
H*)を有し、この状態において、加えられる電界に応
答して第1の光学的安定状態と第2の光学的安定状態の
いずれかを取り、かつ電界の印加のないときはその状態
を維持する性質(すなわち、双安定性メモリー性)を有
し、その上、自発分極により反転スイッチングを行うた
め、非常に速い応答速度を示す。更に視覚特性も優れて
いることから、特に、高速、高精細、大画面の表示素子
あるいはライトバルブとして適していると考えられる。 * また、最近では、チャンダニ、竹添らによって、反
強誘電性を示す液晶(以下、“反強誘電性液晶”とす
る)を利用した液晶素子も提案されている(Japan
ese Journal of Applied Ph
ysics 第27巻、1988年L729頁)。この
反強誘電性液晶は、強誘電性液晶と同様に、液晶分子の
屈折率異方性と自発分極を利用して表示素子を構成する
ものである。また、この反強誘電性液晶は、一般に特定
の温度域において、カイラルスメクチックCA相(Sm
CA*)を有し、この状態において無電界時には平均的
な光学安定状態はスメクチック層法線方向になるが、電
界印加によって平均的な光学安定状態が層法線方向から
傾き、結局3つの安定状態を有するものである。そし
て、この反強誘電性液晶を利用した液晶素子は、上述の
ように自発分極を利用してスイッチングを行うものであ
ることから、非常に速い応答速度を示し、高速の表示素
子、あるいはライトバルブとして期待されている。 * そして、この反強誘電液晶材料については、ヒステ
リシスが小さく、階調表示に有利な特性を有するV字型
応答特性のものが最近発見された(たとえば、ジャパニ
ーズ ジャーナル オブ アプライド フィジックス
(Japanese Journal of Appl
ied Physics)第36巻、1997年、35
86頁)。そして、このタイプの液晶をアクティブマト
リクス型の液晶素子に用い、高速のディスプレイを実現
しようという提案もされている(特開平9−50049
号公報)。しかし、これらのタイプの液晶を駆動するに
は、現状のところ非常に大きな電荷が必要であり、実現
するに際して大きな障壁となっている。In recent years, as a liquid crystal element using such a liquid crystal, an active matrix type liquid crystal element has been developed, and a display of 10 to 12 inches has been manufactured with a high yield due to rapid progress in production technology. Such a liquid crystal element includes a transistor (TF) in each pixel.
T), which solves the problem of crosstalk and the like, but has the problem that the response speed of the liquid crystal is slow, the image quality of moving images is inferior, and the viewing angle is narrow. * On the other hand, a display element of a type that controls transmitted light in combination with a polarizing element using the refractive index anisotropy of ferroelectric liquid crystal molecules (liquid crystal molecules exhibiting ferroelectricity) is known as Clark. ) And Lagerw
all) (JP-A-56-1072).
No. 16, US Pat. No. 4,367,924).
This ferroelectric liquid crystal generally has a chiral smectic C phase (SmC *) or H phase (SmC *) in a specific temperature range.
H *), and in this state, takes one of the first optical stable state and the second optical stable state in response to the applied electric field, and changes the state when no electric field is applied. It has the property of maintaining (i.e., bistable memory property), and also exhibits a very fast response speed because it performs inversion switching by spontaneous polarization. Furthermore, since the visual characteristics are also excellent, it is considered that they are particularly suitable as high-speed, high-definition, large-screen display elements or light valves. * Recently, Chandan, Takezoe et al. Have proposed a liquid crystal element using a liquid crystal exhibiting antiferroelectricity (hereinafter referred to as “antiferroelectric liquid crystal”) (Japan).
ese Journal of Applied Ph
ysics 27, 1988, L729). This antiferroelectric liquid crystal forms a display element by utilizing the refractive index anisotropy and spontaneous polarization of liquid crystal molecules, like the ferroelectric liquid crystal. In addition, this antiferroelectric liquid crystal generally has a chiral smectic CA phase (Sm
CA *), and in this state, when no electric field is applied, the average optical stable state is in the normal direction of the smectic layer, but the average optical stable state is tilted away from the normal direction of the layer by the application of an electric field. It has a state. Since the liquid crystal element using the antiferroelectric liquid crystal performs switching using spontaneous polarization as described above, it exhibits a very fast response speed and a high-speed display element or light valve. It is expected as. * As for this antiferroelectric liquid crystal material, a material having a small hysteresis and a V-shaped response characteristic having characteristics advantageous for gradation display has recently been discovered (for example, Japanese Journal of Applied Physics).
ied Physics) Vol. 36, 1997, 35
86). Also, it has been proposed to use this type of liquid crystal for an active matrix type liquid crystal element to realize a high-speed display (Japanese Patent Laid-Open No. 9-50049).
No.). However, driving these types of liquid crystals requires very large charges at present, which is a major barrier to realizing them.
【0005】これに対して、上述した強誘電性液晶をア
クティブマトリクス型の液晶素子で駆動する場合にはそ
のような問題はなくて高速駆動が可能である。On the other hand, when the above-mentioned ferroelectric liquid crystal is driven by an active matrix type liquid crystal element, there is no such problem, and high-speed driving is possible.
【0006】ところで、上述したアクティブマトリクス
型の液晶素子は、図8に示すようにTFT5を画素毎に
備えており、例えば図9に示す方法によって駆動され
る。The above-described active matrix type liquid crystal element includes a TFT 5 for each pixel as shown in FIG. 8, and is driven by, for example, a method shown in FIG.
【0007】ここで、図8は、従来の液晶素子の回路構
成の一例を示す回路図であり、図9は、従来の液晶素子
の駆動方法の一例を示すタイミングチャート図である。
なお、図9(a) は、TFT5のゲート電極5aに印加さ
れるゲート電圧Vg のタイミングを示す図であり、(b)
は、ソース電極5bに印加される電圧とそのタイミング
を示す図であり、(c) は液晶2に印加される電圧を示す
図であり、(d) は液晶の光学応答を示す図である。FIG. 8 is a circuit diagram showing an example of a circuit configuration of a conventional liquid crystal element, and FIG. 9 is a timing chart showing an example of a driving method of the conventional liquid crystal element.
Incidentally, FIG. 9 (a) is a diagram showing a timing of the gate voltage V g applied to the gate electrode 5a of the TFT 5, (b)
5A is a diagram showing a voltage applied to the source electrode 5b and its timing, FIG. 5C is a diagram showing a voltage applied to the liquid crystal 2, and FIG. 5D is a diagram showing an optical response of the liquid crystal.
【0008】かかる液晶素子において、 * TFT5のゲート電極5aにゲート電圧Vg を印加
する(図9(a) 参照)と共にTFT5のソース電極5b
に例えば−10Vの一定のリセット電圧VR を印加する
(同図(b) 参照)と、液晶容量LC にはリセット電圧V
R が保持されて液晶2のリセットが行われ(同図(c)
(d) 参照)、 * TFT5のゲート電極5aにゲート電圧Vg を印加
する(同図(a) 参照)と共にTFT5のソース電極5b
に書き込み電圧VD を印加する(同図(b)参照)と、液
晶容量LC には書き込み電圧VD が保持されて書き込み
が行われる(同図(c) (d) 参照)、ようになっている。
なお、書き込み電圧VD は、表示階調に応じたものとな
るように可変制御されるようになっており、書き込み電
圧VD とリセット電圧VR とは互いに逆極性に設定され
ている。また、同図(d) にて3本の線を描いているが、
これは、液晶2の光学応答のレベルが書き込み電圧VD
に応じて変化する様子を示すものである。[0008] Such a liquid crystal element, * TFT5 applying the gate voltage V g to the gate electrode 5a of the source electrode 5b of the TFT5 with (see Fig. 9 (a))
When a constant reset voltage VR of, for example, -10 V is applied to the liquid crystal capacitance LC, the reset voltage V R is applied to the liquid crystal capacitance L C.
R is held and the liquid crystal 2 is reset ((c) in FIG.
see (d)), * TFT5 applying the gate voltage V g to the gate electrode 5a in (FIG. (a) a source electrode 5b of reference) with TFT5
When a write voltage V D is applied to the liquid crystal capacitor L (see FIG. 3B), the write voltage V D is held in the liquid crystal capacitor L C and writing is performed (see FIGS. 4C and 4D). Has become.
Note that the write voltage V D is variably controlled so as to correspond to the display gray scale, and the write voltage V D and the reset voltage V R are set to have opposite polarities. Also, three lines are drawn in Figure (d),
This is because the level of the optical response of the liquid crystal 2 is equal to the write voltage V D
FIG.
【0009】[0009]
【発明が解決しようとする課題】ところで、図9に示す
駆動方法の場合、各画素の液晶2には、同図(c) に示す
ように、1フレーム期間F0 においてリセット電圧VR
と書き込み電圧VD とが順に一定期間ずつ印加されるこ
ととなるが、リセット電圧VR の大きさは一定であるの
に対し書き込み電圧VD の大きさは表示階調に応じて変
更されるものであるため、それらの積分値が必ずしも等
しくならず、液晶2には直流成分(以下、“DC成分”
とする)が印加されることとなる。By the way, in the case of the driving method shown in FIG. 9, the reset voltage V R is applied to the liquid crystal 2 of each pixel in one frame period F 0 as shown in FIG.
And writing although the voltage V D becomes to be applied by a predetermined period of time in order, the magnitude of the write voltage V D while the magnitude of the reset voltage V R is constant is changed depending on the display gradation Therefore, their integral values are not always equal, and the liquid crystal 2 has a DC component (hereinafter, “DC component”).
To be applied).
【0010】一方、表示階調は画素毎に異なるのが通常
であるため、書き込み電圧VD も画素毎に異なり、その
結果、上記DC成分の値も画素毎に異なったものとなる
(例えば、リセット電圧VR が印加されている期間と書
き込み電圧VD が印加されている期間とが等しく、リセ
ット電圧VR が−10Vであって書き込み電圧VD が+
7Vの画素では、上記DC成分はそれらの平均値(−1
0V+7V)/2=−1.5Vとなり、リセット電圧V
R が−10Vであって書き込み電圧VD が+6Vの画素
では上記DC成分は(−10V+6V)/2=−2Vと
なってDC成分の値が画素毎に異なる)。このため、同
一画像を長時間表示した後に画像を切り換えようとして
も、各画素にはDC成分(該DC成分は、上述のように
画素毎に異なるが、各画素においては時間的に変化しな
いものである)が印加されていたため、該DC成分の影
響が新たな画像に残像として残ってしまい、画質が悪く
なるという問題があった。On the other hand, since the display gradation difference for each pixel is typically also different for each pixel write voltage V D, as a result, becomes the value of the DC component is also different for each pixel (e.g., The period during which the reset voltage V R is applied is equal to the period during which the write voltage V D is applied, and the reset voltage V R is −10 V and the write voltage V D is +
For 7 V pixels, the DC component is the average value of them (-1
0V + 7V) /2=-1.5V, and the reset voltage V
R is the DC component in the pixel of a the write voltage V D is + 6V and -10V value of the DC component is different for each pixel becomes (-10V + 6V) / 2 = -2V). For this reason, even if an image is switched after displaying the same image for a long time, a DC component is applied to each pixel (the DC component differs for each pixel as described above, but does not change temporally for each pixel). Is applied, the effect of the DC component remains as an afterimage on a new image, and there is a problem that the image quality deteriorates.
【0011】このような問題を解決する方法としては、
図10及び図11に示す方法がある。ここで、図10
は、従来の液晶素子の回路構成の他の例を示す回路図で
あり、図11は、従来の液晶素子の駆動方法の他の例を
示すタイミングチャート図である。なお、図11(a)
は、TFT5のゲート電極5aに印加されるゲート電圧
Vg のタイミングを示す図であり、(b) は、ソース電極
5bに印加される電圧とそのタイミングを示す図であ
り、(c) は液晶2に印加される電圧を示す図であり、
(d) は共通電極3の電位を示す図である。As a method for solving such a problem,
There are methods shown in FIGS. Here, FIG.
Is a circuit diagram showing another example of a circuit configuration of a conventional liquid crystal element, and FIG. 11 is a timing chart showing another example of a driving method of the conventional liquid crystal element. FIG. 11 (a)
Is a diagram showing a timing of the gate voltage V g applied to the gate electrode 5a of the TFT 5, (b) is a diagram showing the voltage and its timing which is applied to the source electrode 5b, (c) a liquid crystal 2 is a diagram showing a voltage applied to
(d) is a diagram showing the potential of the common electrode 3.
【0012】この方法では、画像の書き込みに際して
は、上述と同様の方法によりTFT5のゲート電極5a
にゲート電圧Vg を印加すると共にTFT5のソース電
極5bに書き込み電圧VD を印加するが、画像のリセッ
トに際しては、リセット電圧VR を一定とするのではな
く、直前の書き込み電圧VD に一致するように可変制御
するようになっている(図11(a) (b) 参照)。かかる
方法によれば、書き込み電圧VD とリセット電圧VR と
が逆極性であって大きさが全く等しいので上述のような
DC成分は生じず(同図(c) 参照)、残像発生に伴う画
質の悪化という問題を回避できるが、反面、書き込み電
圧VD が小さければリセット電圧VR も小さくなって十
分なリセットができず、コントラストが悪くなるという
問題が生ずる。In this method, when writing an image, the gate electrode 5a of the TFT 5 is written in the same manner as described above.
Applying a write voltage V D to the source electrode 5b of the TFT5 to apply a gate voltage V g in but, in the reset of the image, rather than a constant reset voltage V R, coincides with the write voltage V D of the immediately preceding (See FIGS. 11A and 11B). According to this method, since the write voltage V D and the reset voltage V R is completely equal even in size opposite polarity DC component as described above does not occur (see FIG. (C)), due to ghosting can avoid the problem of deterioration of image quality but, contrary, not the reset voltage V R is also smaller can sufficiently reset smaller write voltage V D, arises a problem that the contrast is deteriorated.
【0013】そこで、本発明は、残像発生に伴う画質の
悪化を防止した液晶素子の駆動方法を提供することを目
的とするものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for driving a liquid crystal element in which deterioration of image quality due to occurrence of an afterimage is prevented.
【0014】また、本発明は、リセット不良に伴うコン
トラストの悪化を防止した液晶素子の駆動方法を提供す
ることを目的とするものである。Another object of the present invention is to provide a method of driving a liquid crystal element in which deterioration of contrast due to reset failure is prevented.
【0015】[0015]
【課題を解決するための手段】本発明は上記事情を考慮
してなされたものであり、所定間隙を開けた状態に配置
された一対の基板と、これら一対の基板の間に配置され
た液晶と、複数の画素を構成すると共に該液晶を挟み込
むように配置された第1電極及び第2電極と、該第2電
極に接続されて各画素毎に配置された複数のスイッチン
グ素子と、該スイッチング素子のゲートに接続された第
3電極と、該スイッチング素子のソースに接続された第
4電極と、を備えた液晶素子であって、前記第3電極へ
のゲート電圧の印加に基づき前記スイッチング素子をオ
ンして前記第4電極と前記第2電極とを同電位にし書き
込み電圧やリセット電圧を前記液晶に印加する液晶素子
の駆動方法において、前記書き込み電圧をVD とし前記
リセット電圧をVR とした場合におけるそれらの電圧の
関係が、 VR =−(VD +ΔV) を満足し、前記ΔVの値は、前記VR や前記VD の値と
関係なく画素の別を問わず一定とされ、かつ、ΔVとV
D とは同じ符号である、ことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and comprises a pair of substrates disposed with a predetermined gap therebetween, and a liquid crystal disposed between the pair of substrates. A first electrode and a second electrode which constitute a plurality of pixels and are arranged so as to sandwich the liquid crystal; a plurality of switching elements connected to the second electrode and arranged for each pixel; What is claimed is: 1. A liquid crystal device comprising: a third electrode connected to a gate of an element; and a fourth electrode connected to a source of the switching element, wherein the switching element is applied based on application of a gate voltage to the third electrode. Is turned on to set the fourth electrode and the second electrode to the same potential, and to apply a write voltage or a reset voltage to the liquid crystal. In the method of driving a liquid crystal element, the write voltage is V D and the reset voltage is V R That the relationship of these voltages in the case where, V R = - satisfied (V D + [Delta] V), the value of the [Delta] V is a constant irrespective of the different values, independent of the pixel of the V R and the V D And ΔV and V
D is the same sign.
【0016】[0016]
【発明の実施の形態】以下、図1乃至図6を参照して、
本発明の実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
An embodiment of the present invention will be described.
【0017】本実施の形態にて駆動される液晶素子P
は、図1及び図2に示すように、所定間隙を開けた状態
に配置された一対の基板1a,1bと、これら一対の基
板1a,1bの間に配置された液晶2と、複数の画素を
構成すると共に該液晶2を挟み込むように配置された第
1電極3及び第2電極4と、該第2電極4に接続されて
各画素毎に配置された複数のスイッチング素子5と、該
スイッチング素子5のゲートに接続された第3電極G
1 ,G2 ,…と、該スイッチング素子5のソースに接続
された第4電極S1 ,S2 ,…と、を備えたアクティブ
マトリクス型である。The liquid crystal element P driven in this embodiment
As shown in FIGS. 1 and 2, a pair of substrates 1a and 1b arranged with a predetermined gap therebetween, a liquid crystal 2 arranged between the pair of substrates 1a and 1b, and a plurality of pixels A first electrode 3 and a second electrode 4 arranged so as to sandwich the liquid crystal 2, a plurality of switching elements 5 connected to the second electrode 4 and arranged for each pixel, Third electrode G connected to the gate of element 5
1, G 2, ... and a fourth electrode S 1, S 2 which is connected to the source of the switching element 5, ... and an active matrix type provided with a.
【0018】次に、本実施の形態に係る液晶素子Pの駆
動方法について説明する。Next, a method for driving the liquid crystal element P according to the present embodiment will be described.
【0019】本実施の形態においては、例えば図3に示
すように、前記第3電極G1 ,G2,…へゲート電圧Vg
を印加することによって前記スイッチング素子5をオ
ンし、それによって前記第4電極S1 ,S2 ,…と前記
第2電極4とを同電位にし、前記液晶2に書き込み電圧
やリセット電圧を印加して駆動するようになっている。In this embodiment, for example, as shown in FIG. 3, a gate voltage V g is applied to the third electrodes G 1 , G 2 ,.
, The switching element 5 is turned on, thereby setting the fourth electrodes S 1 , S 2 ,... And the second electrode 4 to the same potential, and applying a write voltage or a reset voltage to the liquid crystal 2. Drive.
【0020】本明細書においては、書き込み電圧VD と
は、画像表示を行うために液晶2に印加される電圧(す
なわち、第1電極3と第2電極4との間に印加される電
圧)を意味し、リセット電圧VR とは、画像のリセット
を行うために液晶2に印加される電圧(すなわち、第1
電極3と第2電極4との間に印加される電圧)を意味す
るが、本実施の形態におけるこれらの電圧VD ,VR の
関係は、 VR =−(VD +ΔV) を満足し、前記ΔVの値は、前記VR や前記VD の値と
関係なく、しかも画素の別を問わず一定とされ、かつ、
ΔVとVD とは同じ符号である、ようにしている。つま
り、本実施の形態においては、 * 前記書き込み電圧VD と前記リセット電圧VR とは
互いに逆極性であり、 * 前記リセット電圧の絶対値|VR |の方が書き込み
電圧の絶対値|VD |よりも一定値|ΔV|だけ大きく
なるように、設定されている。この場合、前記書き込み
電圧VD を印加する時間と前記リセット電圧VR を印加
する時間とを略等しくすると良い。また、書き込み電圧
VD の大きさを表示階調に応じて可変制御し、リセット
電圧VR の大きさを前記書き込み電圧VD の大きさに応
じて可変制御すると良い。In the present specification, the writing voltage V D is a voltage applied to the liquid crystal 2 for displaying an image (ie, a voltage applied between the first electrode 3 and the second electrode 4). And the reset voltage V R is a voltage applied to the liquid crystal 2 for resetting the image (that is, the first voltage V R) .
(The voltage applied between the electrode 3 and the second electrode 4), and the relationship between these voltages V D and V R in the present embodiment satisfies the following condition: V R = − (V D + ΔV) , the value of the ΔV is a value and regardless of the V R and the V D, yet is constant regardless of the different pixels, and,
The ΔV and V D is the same sign, and so. That is, in the present embodiment, * the write voltage V D and the reset voltage V R have opposite polarities, and * the absolute value | V R | of the reset voltage is greater than the absolute value | V of the write voltage. It is set to be larger than D | by a constant value | ΔV |. In this case, the time for applying the write voltage V D and the time for applying the reset voltage V R may be substantially equal. Further, it is preferable to variably controlled in accordance with the display gradation of the magnitude of the write voltage V D, variably controlled in accordance with the magnitude of the reset voltage V R to the magnitude of the write voltage V D.
【0021】なお、前記書き込み電圧VD と前記リセッ
ト電圧VR とが上式の関係を満足するようにするには、
以下の方法がある。すなわち、 図3に示すように、第1電極3の電位を0Vにする
(同図(c) 参照)と共に前記第4電極S1 ,S2 ,…に
VD の電圧を印加する(同図(b) 参照)ことにより前記
書き込み電圧VD を前記液晶2に印加し(同図(d) 参
照)、かつ、前記第1電極3の電位を0Vにする(同図
(c) 参照)と共に前記第4電極S1 ,S2 ,…にVR の
電圧を印加する(同図(b) 参照)ことにより前記リセッ
ト電圧VR を前記液晶2に印加する方法(同図(d) 参
照) 図4に示すように、上記ΔVの半分に相当する電圧
(ΔV/2)を前記第1電極3に印加すると共に(同図
(c) 参照)、|VD |+|ΔV/2|の大きさの電圧を
前記第4電極S1 ,S2 ,…に印加する(同図(b) 参
照)ことにより、書き込み電圧VD (=VD +ΔV/2
−ΔV/2)を前記液晶2に印加し(同図(d) 参照)、
かつ、上記ΔVの半分に相当する電圧(ΔV/2)を前
記第1電極3に印加すると共に(同図(c) 参照)、|V
D |+|ΔV/2|の大きさの電圧を前記第4電極S
1 ,S2 ,…に印加する(同図(b)参照)ことによりリ
セット電圧VR (=−VD −ΔV)を前記液晶2に印加
する方法(同図(d) 参照) 図5に示すように、前記第1電極3の電位を0Vに
する(同図(c) 参照)と共に前記第4電極S1 ,S2 ,
…にVD の電圧を印加する(同図(b) 参照)ことにより
前記書き込み電圧VD を前記液晶2に印加し(同図(d)
参照)、かつ、前記ΔVに相当する電圧を前記第1電極
3に印加する(同図(c) 参照)と共に前記第4電極S
1 ,S2 ,…に−VD の電圧を印加する(同図(b) 参
照)ことにより前記リセット電圧VR を前記液晶2に印
加する方法(同図(d) 参照) 前記第4電極S1 ,S2 ,…の電位を0Vにして前
記スイッチング素子5のオンによって前記第2電極4の
電位を0Vにすると共に、前記第1電極3に所定電圧
(書き込み電圧又はリセット電圧)を印加する方法ここ
で、図3乃至図5は、本発明に係る液晶素子の駆動方法
の一例を示すタイミングチャート図であり、各図の(a)
は、スイッチング素子5のゲート5aに印加されるゲー
ト電圧Vg のタイミングを示す図であり、(b) は、ソー
ス5bに印加される電圧とそのタイミングを示す図であ
り、(c) は第1電極3の電位を示す図である。In order for the write voltage V D and the reset voltage V R to satisfy the above relationship,
There are the following methods. That is, as shown in FIG. 3, the potential of the first electrode 3 to 0V (FIG. (C) see) the fourth electrode with S 1, S 2, a voltage of V D to ... (figure (b), the write voltage V D is applied to the liquid crystal 2 (see (d) in the figure), and the potential of the first electrode 3 is set to 0 V (see FIG.
(c) said with reference) fourth electrode S 1, S 2, a method of applying the reset voltage V R to the liquid crystal 2 by applying a voltage of V R to ... reference (FIG. (b)) (same As shown in FIG. 4, as shown in FIG. 4, a voltage (ΔV / 2) corresponding to half of the above ΔV is applied to the first electrode 3 (see FIG.
(c)), and a voltage having a magnitude of | V D | + | ΔV / 2 | is applied to the fourth electrodes S 1 , S 2 ,... D (= V D + ΔV / 2
−ΔV / 2) is applied to the liquid crystal 2 (see FIG. 3D),
At the same time, a voltage (ΔV / 2) corresponding to half of the above ΔV is applied to the first electrode 3 (see FIG. 3C), and | V
D | + | ΔV / 2 | is applied to the fourth electrode S
1, S 2, applied to ... in (FIG. (B) refer) method (see FIG (d)) which applies a reset voltage V R (= -V D -ΔV) to the liquid crystal 2 by 5 As shown, the potential of the first electrode 3 is set to 0 V (see FIG. 3C), and the fourth electrodes S 1 , S 2 ,
... a voltage of V D (the same see FIG (b)) by applying the write voltage V D to the liquid crystal 2 by (the (d) of FIG
And a voltage corresponding to ΔV is applied to the first electrode 3 (see FIG. 3C), and the fourth electrode S
A method of applying the reset voltage V R to the liquid crystal 2 by applying a voltage of −V D to 1 , S 2 ,... (See FIG. 2B) (see FIG. 2D) The fourth electrode By setting the potentials of S 1 , S 2 ,... To 0 V, turning on the switching element 5 to set the potential of the second electrode 4 to 0 V, and applying a predetermined voltage (writing voltage or reset voltage) to the first electrode 3. FIGS. 3 to 5 are timing charts showing an example of a method for driving a liquid crystal element according to the present invention.
Is a diagram showing a timing of the gate voltage V g applied to the gate 5a of the switching element 5, (b) is a diagram showing the voltage and its timing which is applied to the source 5b, (c) the first FIG. 4 is a diagram showing a potential of one electrode 3.
【0022】なお、液晶2に強誘電性液晶を用い、該液
晶2の両側に同じ材質の配向制御膜を配置して、図6の
ように駆動しても良い。すなわち、1フレーム期間F0
をリセット期間FR と書き込み期間FD とに分け、 * リセット期間FR においては、前記第1電極3と前
記第2電極4との間の前記液晶2にリセット電圧VR を
印加して画像のリセットを行い、 * 書き込み期間FD においては、前記第1電極3と前
記第2電極4との間の前記液晶2に書き込み電圧VD を
印加して画像を表示するようにすると良い。It is to be noted that a ferroelectric liquid crystal may be used as the liquid crystal 2 and an alignment control film of the same material may be disposed on both sides of the liquid crystal 2 and driven as shown in FIG. That is, one frame period F 0
Divided into a reset period F R and the write period F D a, * reset period F in R, the liquid crystal 2 by applying a reset voltage V R to the image between the first electrode 3 and the second electrode 4 perform a reset, * in the write period F D, may be applied to the write voltage V D to the liquid crystal 2 between the first electrode 3 and the second electrode 4 so as to display an image.
【0023】この場合、書き込み電圧VD とリセット電
圧VR とが逆極性で、かつ直流成分がほとんど生じない
ようにすると良い。In this case, it is preferable that the write voltage V D and the reset voltage V R have opposite polarities and that a DC component hardly occurs.
【0024】また、リセット電圧VR の印加や書き込み
電圧VD の印加は、前記第3電極G1 ,G2 ,…にゲー
ト電圧Vg を印加して前記スイッチング素子5をオンす
ることによって前記第4電極S1 ,S2 ,…と前記第2
電極4とを同電位にして行えば良いが、その方法として
は、 * 前記第4電極S1 ,S2 ,…の電位を0Vにして前
記スイッチング素子5のオンによって前記第2電極4の
電位を0Vにすると共に、前記第1電極3に所定電圧
(リセット電圧又は書き込み電圧)を印加する方法(図
6のリセットはこの方法によって行っている)や、 * 前記第4電極S1 ,S2 ,…の電位を所定電位(す
なわち、リセット電圧や書き込み電圧に等しい電位)を
印加して前記スイッチング素子5のオンによって前記第
2電極4を同電位にすると共に、前記第1電極3の電位
を0Vにする方法(図6の書き込みはこの方法によって
行っている)や、 * 前記第4電極S1 ,S2 ,…及び前記第1電極3の
電位をそれぞれ所定の電位にし、前記スイッチング素子
5のオンによって前記第4電極S1 ,S2,…と前記第
2電極4とを同電位にする方法、がある。The application of the reset voltage V R and the application of the write voltage V D are performed by applying the gate voltage V g to the third electrodes G 1 , G 2 ,. The fourth electrodes S 1 , S 2 ,.
The method may be performed by setting the potential of the second electrode 4 to 0 V by setting the potential of the fourth electrode S 1 , S 2 ,... To 0 V and turning on the switching element 5. Is set to 0 V and a predetermined voltage (reset voltage or write voltage) is applied to the first electrode 3 (the reset in FIG. 6 is performed by this method). * The fourth electrodes S 1 and S 2 Are applied to a predetermined potential (that is, a potential equal to a reset voltage or a write voltage) to turn on the switching element 5 to make the second electrode 4 the same potential and to reduce the potential of the first electrode 3. 0V (writing in FIG. 6 is performed by this method); * the potentials of the fourth electrodes S 1 , S 2 ,... of How to the fourth electrode S 1, S 2, ... and the second electrode 4 at the same potential by down, there is.
【0025】なお、書き込み電圧VD は、図6(d) に示
すように一定時間だけの印加にとどめ、それ以降は液晶
2のメモリー性を利用して画像を表示すれば良い。その
方法としては、同図(a) 乃至(c) に示すように、画像書
き込み後所定期間経過した時点で、前記第1電極3及び
前記第4電極S1 ,S2 ,…の電位を0Vにした状態で
前記スイッチング素子5をオンする方法がある。この方
法によれば、液晶2は電圧が印加されていない状態とな
るが、液晶2のメモリー性を利用して画像が保持される
こととなる。As shown in FIG. 6D, the write voltage V D is applied only for a certain period of time, and thereafter, an image may be displayed by utilizing the memory properties of the liquid crystal 2. As shown in FIGS. 3A to 3C, the potential of the first electrode 3 and the fourth electrodes S 1 , S 2 ,. There is a method of turning on the switching element 5 in the state described above. According to this method, no voltage is applied to the liquid crystal 2, but an image is held using the memory properties of the liquid crystal 2.
【0026】なお、強誘電性液晶2としては、自発分極
が10nC/cm2 以下のものが好ましい。The ferroelectric liquid crystal 2 preferably has a spontaneous polarization of 10 nC / cm 2 or less.
【0027】この方法によれば、強誘電性液晶2を利用
しているため、応答速度が速く、駆動周波数が高くても
低くても良好な表示が得られる。According to this method, since the ferroelectric liquid crystal 2 is used, the response speed is high, and a good display can be obtained regardless of whether the driving frequency is high or low.
【0028】以下、上述した液晶素子Pの構成部品の材
質等について詳述する。Hereinafter, the materials and the like of the components of the liquid crystal element P will be described in detail.
【0029】本実施の形態においては、上述した基板1
a,1bにはガラスやプラスチック等を用いれば良い。In the present embodiment, the above-described substrate 1
Glass and plastic may be used for a and 1b.
【0030】また、第1電極3及び第2電極4には、I
n2 O3 やITO(インジウム・ティン・オキサイド)
等の材料を用いれば良く、これらの電極3,4はそれぞ
れの基板1a,1bに形成すると良い。そして、スイッ
チング素子5が接続される方の電極4をドット状にマト
リックス状に配置し、他方の電極3は、他方の基板1a
の全体あるいは所定パターンで形成すると良い。The first electrode 3 and the second electrode 4 have I
n 2 O 3 or ITO (Indium Tin Oxide)
The electrodes 3 and 4 may be formed on the respective substrates 1a and 1b. The electrodes 4 to which the switching elements 5 are connected are arranged in a matrix in the form of dots, and the other electrode 3 is connected to the other substrate 1a.
It is preferable to form the entire pattern or a predetermined pattern.
【0031】さらに、各電極3,4の表面には、これら
の電極間のショートを防止するための絶緑膜(不図示)
を形成すると良く、かかる絶緑膜は、SiO2 、TiO
2 、Ta2 O5 等にて形成すれば良い。Further, a green film (not shown) for preventing short circuit between these electrodes is provided on the surface of each of the electrodes 3 and 4.
It is preferable that such a green film is made of SiO 2 , TiO 2
2 , Ta 2 O 5 or the like.
【0032】またさらに、液晶2に接する位置には、そ
の配向状態を制御する配向制御膜(不図示)を配置する
と良く、かかる配向制御膜には、無機物(一酸化珪素、
二酸化珪素、酸化アルミニウム、ジルコニア、フッ化マ
グネシウム、酸化セシウム、シリコン窒化物、シリコン
炭化物、ホウ素窒化物等)や、有機物(ポリビニールア
ルコール、ポリイミド、ポリアミド、ポリエステル、ポ
リイミドアミド、ポリエステルイミド、ポリパラキシレ
ン、ポリカーボネート、ポリビニルアセタール、ポリビ
ニルクロライド、ポリスチレン、ポリシロキ酸、セルロ
ース樹脂、メラニン樹脂、ウレア樹脂、アクリル樹脂)
を用いれば良い。このうち、ポリイミドが、より良好な
一軸配向性を得るためには好ましい。かかる場合、溶剤
に対して可溶性であるポリアミック酸を塗布し、焼成し
て形成すれば良く、パターニングを行うには、レジスト
塗布、エッチング及び洗浄を行えば良い。また、この配
向制御膜の表面には、ビロードや布や紙等の繊維状のも
のでラビング処理を施すと良い。Further, an alignment control film (not shown) for controlling the alignment state is preferably arranged at a position in contact with the liquid crystal 2, and the alignment control film includes an inorganic substance (silicon monoxide,
Silicon dioxide, aluminum oxide, zirconia, magnesium fluoride, cesium oxide, silicon nitride, silicon carbide, boron nitride, etc., and organic substances (polyvinyl alcohol, polyimide, polyamide, polyester, polyimideamide, polyesterimide, polyparaxylene) , Polycarbonate, polyvinyl acetal, polyvinyl chloride, polystyrene, polysiloxane, cellulose resin, melanin resin, urea resin, acrylic resin)
May be used. Among them, polyimide is preferable in order to obtain better uniaxial orientation. In such a case, a polyamic acid that is soluble in a solvent may be applied and baked to form the resist. In order to perform patterning, resist application, etching and cleaning may be performed. The surface of the orientation control film may be rubbed with a fibrous material such as velvet, cloth or paper.
【0033】また、スイッチング素子5としては、TF
T等の薄膜トランジスタを用いることができ、具体的に
は、アモルファスシリコンベースのものや、ポリシリコ
ンタイプのものや、マイクロクリスタルベースのもの
や、単結晶シリコン等の半導体を用いれば良い。The switching element 5 includes TF
A thin film transistor such as T can be used, and specifically, a semiconductor such as an amorphous silicon-based one, a polysilicon type one, a microcrystal-based one, or single crystal silicon may be used.
【0034】さらに、基板1a,1bの間隙にスペーサ
ー(不図示)を配置して、かかるスペーサーによってそ
の間隙寸法を規定するようにしてもよい。このスペーサ
ーにはシリカビーズ等を用いれば良い。なお、間隙寸法
は、液晶材料に応じて調整すれば良いが、均一な一軸配
向性を達成したり、電圧が印加されていない状態での液
晶分子の平均分子軸を配向処理軸の平均方向の軸と実質
的に一致させるために、0.3〜10μmの範囲に設定
することが好ましい。例えば、前記カイラルスメクチッ
ク液晶2が配置される前記基板1a,1bの間隙寸法
は、カイラルスメクチック液晶2のバルク状態でのらせ
んピッチの半分以下にすると良い。Further, a spacer (not shown) may be arranged in the gap between the substrates 1a and 1b, and the dimension of the gap may be defined by the spacer. For this spacer, silica beads or the like may be used. The gap size may be adjusted according to the liquid crystal material.However, a uniform uniaxial orientation can be achieved, or the average molecular axis of the liquid crystal molecules in the state where no voltage is applied is set in the average direction of the alignment processing axis. In order to make the axis substantially coincide with the axis, it is preferable to set the range of 0.3 to 10 μm. For example, the gap size between the substrates 1a and 1b on which the chiral smectic liquid crystal 2 is disposed is preferably set to be equal to or less than half the helical pitch of the chiral smectic liquid crystal 2 in a bulk state.
【0035】またさらに、基板1a,1bの間隙にエポ
キシ樹脂等からなる接着粒子(不図示)を分散配置し
て、両基板1a,1bの接着性や、液晶素子Pの耐衝撃
性を向上させると良い。Further, adhesive particles (not shown) made of epoxy resin or the like are dispersed and arranged in the gap between the substrates 1a and 1b to improve the adhesion between the substrates 1a and 1b and the shock resistance of the liquid crystal element P. And good.
【0036】またさらに、例えば基板1a,1bの少な
くとも一方にカラーフィルター(不図示)を配置してカ
ラー表示できるようにしてもよい。Further, for example, a color filter (not shown) may be arranged on at least one of the substrates 1a and 1b so that color display can be performed.
【0037】また、液晶素子Pは、透過型としても良
く、反射型としても良い。なお、透過型の場合には、両
基板1a,1bを透明にすると共に照明のためのバック
ライト装置を配置すると良く、反射型の場合には、基板
1a,1bの一方に光を反射させる機能を付与すると良
い。ここで、光を反射させる機能を付与する方法として
は、 * 反射板を、基板とは別体に設ける方法や、 * 基板自体を反射部材で形成する方法や、 * 基板に反射膜を形成する方法、 等を挙げることができる。なお、この液晶素子Pは、直
視型に応用しても良く、透写型に応用しても良い。The liquid crystal element P may be of a transmission type or a reflection type. In the case of a transmissive type, it is preferable to make both substrates 1a and 1b transparent and to arrange a backlight device for illumination. In the case of a reflective type, a function of reflecting light to one of the substrates 1a and 1b is provided. Should be given. Here, as a method of imparting the function of reflecting light, a method of providing a reflection plate separately from the substrate, a method of forming the substrate itself with a reflection member, and a method of forming a reflection film on the substrate Method, and the like. The liquid crystal element P may be applied to a direct-view type or a transmissive type.
【0038】一方、液晶2としてはカイラルスメクチッ
ク液晶を挙げることができるが、このカイラルスメクチ
ック液晶を用いた場合には、双安定性を発現させるため
に基板間隙を5μm以下にすると良い。On the other hand, a chiral smectic liquid crystal can be used as the liquid crystal 2. When this chiral smectic liquid crystal is used, the substrate gap is preferably set to 5 μm or less in order to exhibit bistability.
【0039】また、本発明において用いられるカイラル
スメクチック液晶組成物としては、フルオロカーボン末
端部分および炭化水素部分が中心核によって結合された
構造であって、スメクチック中間相又は潜在的スメクチ
ック中間相を有するフッ素含有液晶化合物を有するもの
が好ましい。The chiral smectic liquid crystal composition used in the present invention has a structure in which a terminal portion of a fluorocarbon and a hydrocarbon portion are bonded by a central nucleus and has a smectic intermediate phase or a potential smectic intermediate phase. Those having a liquid crystal compound are preferred.
【0040】前記フッ素含有液晶化合物としては、フル
オロカーボン末端部分が、−D1 −CxaF2xa −Xで表
わされる基(但し、上記式中xaは1〜20であり、X
は−H又は−Fを表わし、D1 は、−CO−O−(CH
2 )ra−、−O−(CH2 )ra−、−(CH2 )ra−、
−O−SO2 −、−SO2 −、−SO2 −(CH2 )ra
−、−O−(CH2 )ra−O−(CH2 )rb−、−(C
H2 )ra−N(CpaH2pa+1 )−SO2 −、又は−(C
H2 )ra−N(CpaH2pa+1 )−CO−を表わす。ra
及びrbは、独立に1〜20であり、paは0〜4であ
る)、或いは、−D2 −(CxbF2xb −O)za−CyaF
2ya+1 で表わされる基(但し、上記式中xbはそれぞれ
の(CxbF2xb −O)に独立に1〜10であり、ya
は、1〜10であり、zaは1〜10であり、D2 は、
−CO−O−CrcH2rc 、−O−CrcH2rc −、−Crc
H2rc −、−O−(CsaH2sa −O)ta−CrdH2rd
−、−O−SO2 −、−SO2 −、−SO2 −CrcH
2rc −、−CrcH2rc −N(Cpb H2pb+1 )−SO2
−、−CrcH2rc −N(CpbH2pb+1 )−CO−、単結
合から選ばれ、rc及びrdはそれぞれ独立に1〜20
であり、saはそれぞれの(CsaH2sa −O)に独立に
1〜10であり、taは1〜6であり、pbは0〜4で
ある)であるような化合物を用いることができる。As the fluorine-containing liquid crystal compound, full
Orocarbon terminal portion is -D1 -CxaF2xa Table with -X
A group represented by the formula (where xa is 1 to 20,
Represents -H or -F;1 Is -CO-O- (CH
Two )ra-, -O- (CHTwo )ra-,-(CHTwo )ra−,
-O-SOTwo -, -SOTwo -, -SOTwo − (CHTwo )ra
-, -O- (CHTwo )ra-O- (CHTwo )rb-,-(C
HTwo )ra−N (CpaH2pa + 1 ) -SOTwo -Or-(C
HTwo )ra−N (CpaH2pa + 1 ) Represents -CO-. ra
And rb are independently 1 to 20, pa is 0 to 4.
) Or -DTwo − (CxbF2xb -O)za-CyaF
2ya + 1 A group represented by the formula (where xb is each
(CxbF2xb -O) is independently 1 to 10, ya
Is 1 to 10; za is 1 to 10;Two Is
-CO-OCrcH2rc , -OCrcH2rc -, -Crc
H2rc -, -O- (CsaH2sa -O)ta-CrdH2rd
-, -O-SOTwo -, -SOTwo -, -SOTwo -CrcH
2rc -, -CrcH2rc −N (Cpb H2pb+1) -SOTwo
-, -CrcH2rc −N (CpbH2pb + 1 ) -CO-, single bond
Rc and rd are each independently 1 to 20
And sa is the respective (CsaH2sa -O) independently
1 to 10, ta is 1 to 6, and pb is 0 to 4.
Can be used.
【0041】特に好ましくは、下記一般式(I)、或い
は(II)で表わされるフッ素含有液晶化合物を用いる
ことができる。Particularly preferably, a fluorine-containing liquid crystal compound represented by the following general formula (I) or (II) can be used.
【0042】[0042]
【化1】 を表わす。Embedded image Represents
【0043】ga、ha、iaは独立に0〜3の整数
(但し、ga+ha+iaは少なくとも2である)を表
わす。Ga, ha and ia each independently represent an integer of 0 to 3 (provided that ga + ha + ia is at least 2).
【0044】夫々のL1 とL2 は独立に、単結合、−C
O−O−、−O−CO−、−COS−、−S−CO−、
−CO−Se−、−Se−CO−、−CO−Te−、−
Te−CO−、−CH2 CH2 −、−CH=CH−、−
C≡C−、−CH=N−、−N=CH−、−CH2 −O
−、−O−CH2 −、−CO−又は−O−を表わす。Each of L 1 and L 2 is independently a single bond, -C
O-O-, -O-CO-, -COS-, -S-CO-,
-CO-Se-, -Se-CO-, -CO-Te-,-
Te-CO -, - CH 2 CH 2 -, - CH = CH -, -
C≡C -, - CH = N - , - N = CH -, - CH 2 -O
-, - O-CH 2 - , - CO- or represent -O-.
【0045】夫々のX1 、Y1 、Z1 はA1 、A2 、A
3 の置換基であり、独立に−H、−Cl、−F、−B
r、−I、−OH、−OCH3 、−CH3 、−CN、又
は−NO2 を表わし、夫々のja、ma、naは独立に
0〜4の整数を表わす。Each of X 1 , Y 1 , and Z 1 is A 1 , A 2 , A
3 , independently of -H, -Cl, -F, -B
r, -I, represent -OH, -OCH 3, -CH 3, -CN, or -NO 2, each of ja, ma, na are independently an integer of 0-4.
【0046】J1 は、−CO−O−(CH2 )ra−、−
O−(CH2 )ra−、−(CH2 )ra−、−O−SO2
−、−SO2 −、−SO2 −(CH2 )ra−、−O−
(CH2 )ra−O−(CH2 )rb−、−(CH2 )ra−
N(CpaH2pa+1 )−SO2 −、又は−(CH2 )ra−
N(CpaH2pa+1 )−CO−を表わす。ra及びrb
は、独立に1〜20であり、paは0〜4である。J 1 is -CO-O- (CH 2 ) ra -,-
O- (CH 2) ra -, - (CH 2) ra -, - O-SO 2
-, - SO 2 -, - SO 2 - (CH 2) ra -, - O-
(CH 2 ) ra -O- (CH 2 ) rb -,-(CH 2 ) ra-
N (C pa H 2pa + 1 ) -SO 2 -, or - (CH 2) ra -
N (C pa H 2pa + 1 ) represents the -CO-. ra and rb
Is independently 1 to 20, and pa is 0 to 4.
【0047】R1 は、−O−CqaH2qa −O−CqbH
2qb+1 、−CqaH2qa −O−CqbH2qb+1 、−CqaH
2qa −R3 、−O−CqaH2qa −R3 、−CO−O−C
qaH2qa−R3 、又は−O−CO−CqaH2qa −R3 を
表わし、直鎖状、分枝状のいずれであっても良い(但
し、R3 は、−O−CO−CqbH2qb+1 、−CO−O−
CqbH2qb+1 、−H、−Cl、−F、−CF3 、−NO
2 、−CNを表わし、qa及びqbは独立に1〜20で
ある)。R 1 is -OC qa H 2qa -OC qb H
2qb + 1, -C qa H 2qa -O-C qb H 2qb + 1, -C qa H
2qa -R 3, -O-C qa H 2qa -R 3, -CO-O-C
qa H 2qa -R 3, or represents -O-CO-C qa H 2qa -R 3, linear, may be either branched (wherein, R 3 is, -O-CO-C qb H 2qb + 1 , -CO-O-
C qb H 2qb + 1, -H , -Cl, -F, -CF 3, -NO
2 , -CN, and qa and qb are independently 1-20).
【0048】R2 はCxaF2xa −Xを表わす(Xは−H
又は−Fを表わし、xaは1〜20の整数である)。R 2 represents C xa F 2xa -X (X is -H
Or -F, and xa is an integer of 1 to 20).
【0049】[0049]
【化2】 を表わす。Embedded image Represents
【0050】gb、hb、ibはそれぞれ独立に0〜3
の整数(但し、gb+hb+ibは少なくとも2であ
る)を表わす。Gb, hb and ib are each independently 0 to 3
(Where gb + hb + ib is at least 2).
【0051】夫々のL3 、L4 は独立に、単結合、−C
O−O−、−O−CO−、−CO−S−、−S−CO
−、−CO−Se−、−Se−CO−、−CO−Te
−、−Te−CO−、−(CH2 CH2 )ka−(kaは
1〜4)、−CH=CH−、−C≡C−、−CH=N
−、−N=CH−、−CH2 −O−、−O−CH2 −、
−CO−又は−O−を表わす。Each of L 3 and L 4 is independently a single bond, -C
O-O-, -O-CO-, -CO-S-, -S-CO
-, -CO-Se-, -Se-CO-, -CO-Te
-, - Te-CO -, - (CH 2 CH 2) ka - (ka is 1~4), - CH = CH - , - C≡C -, - CH = N
-, - N = CH -, - CH 2 -O -, - O-CH 2 -,
Represents -CO- or -O-.
【0052】夫々のX2 、Y2 、Z2 はA4 、A5 、A
6 の置換基であり、独立に−H、−Cl、−F、−B
r、−I、−OH、−OCH3 、−CH3 、−CF3 、
−O−CF3 、−CN、又は−NO2 を表わし、夫々の
jb、mb、nbはそれぞれ0〜4の整数を表わす。Each of X 2 , Y 2 , and Z 2 is A 4 , A 5 , A
6 is independently -H, -Cl, -F, -B
r, -I, -OH, -OCH 3 , -CH 3, -CF 3,
Represents —O—CF 3 , —CN, or —NO 2 , and each of jb, mb, and nb represents an integer of 0 to 4.
【0053】J2 は、−CO−O−CrcH2rc −、−O
−CrcH2rc −、−CrcH2rc −、−O−(CsaH2sa
−O)ta−CrdH2rd −、−O−SO2 −、−SO2
−、−SO2 −CrcH2rc −、−CrcH2rc −N(Cpb
H2pb+1 )−SO2 −、−CrcH2rc −N(CpbH
2pb+1 )−CO−であり、rc及びrdは独立に1〜2
0であり、saはそれぞれの(CsaH2sa −O)に独立
に1〜10であり、taは1〜6であり、pbは0〜4
である。J 2 is —CO—O—C rc H 2rc —, —O
-C rc H 2rc -, - C rc H 2rc -, - O- (C sa H 2sa
-O) ta -C rd H 2rd- , -O-SO 2- , -SO 2
-, - SO 2 -C rc H 2rc -, - C rc H 2rc -N (C pb
H 2pb + 1) -SO 2 - , - C rc H 2rc -N (C pb H
2pb + 1 ) -CO-, wherein rc and rd are independently 1-2.
0, sa is independently 1 to 10 for each (C sa H 2sa -O), ta is 1 to 6, pb is 0 to 4
It is.
【0054】R4 は、−O−(CqcH2qc −O)wa−C
qdH2qd+1 、−(CqcH2qc −O)wa−CqdH2qd+1 、
−CqcH2qc −R6 、−O−CqcH2qc −R6 、−CO
−O−CqcH2qc −R6 、又は−O−CO−CqcH2qc
−R6 を表わし、直鎖状、分枝状のいずれであっても良
い(但し、R6 は−O−CO−CqdH2qd+1 、−CO−
O−CqdH2qd+1 、−Cl、−F、−CF3 、−NO
2 、−CN、又は−Hを表わし、qc及びqdは独立に
1〜20の整数、waは1〜10の整数である)。R 4 is —O— (C qc H 2qc —O) wa —C
qd H 2qd + 1, - ( C qc H 2qc -O) wa -C qd H 2qd + 1,
-C qc H 2qc -R 6, -O -C qc H 2qc -R 6, -CO
-O-C qc H 2qc -R 6 , or -O-CO-C qc H 2qc
Represents —R 6 and may be linear or branched (provided that R 6 is —O—CO—C qd H 2qd + 1 , —CO—
O-C qd H 2qd + 1 , -Cl, -F, -CF 3, -NO
2 , -CN, or -H, qc and qd are each independently an integer of 1 to 20, and wa is an integer of 1 to 10).
【0055】R5 は、(CxbF2xb −O)za−CyaF
2ya+1 で表わされる(但し、上記式中xbはそれぞれの
(CxbF2xb −O)に独立に1〜10であり、yaは1
〜10であり、zaは1〜10である)。R 5 is (C xb F 2xb -O) za -C ya F
2ya + 1 is represented by (wherein, the formula xb is 1 to 10 independently of each (C xb F 2xb -O), ya is 1
And za is 1-10).
【0056】上記一般式(I)で表わされる化合物は、
特開平2−142753号公報、米国特許第5,08
2,587号に記載の方法によって得ることができる。
かかる化合物の具体例を以下に列挙する。The compound represented by the above general formula (I) is
JP-A-2-142755, U.S. Pat.
2,587.
Specific examples of such compounds are listed below.
【0057】[0057]
【化3】 Embedded image
【0058】[0058]
【化4】 Embedded image
【0059】[0059]
【化5】 Embedded image
【0060】[0060]
【化6】 Embedded image
【0061】[0061]
【化7】 Embedded image
【0062】[0062]
【化8】 Embedded image
【0063】[0063]
【化9】 Embedded image
【0064】[0064]
【化10】 Embedded image
【0065】[0065]
【化11】 Embedded image
【0066】[0066]
【化12】 Embedded image
【0067】[0067]
【化13】 Embedded image
【0068】[0068]
【化14】 上記一般式(II)で表わされる化合物は、国際公開W
O93/22396、特表平7−506368号公報に
記載の方法によって得ることができる。かかる化合物の
具体例を以下に列挙する。Embedded image The compound represented by the above general formula (II) is disclosed in International Publication W
O93 / 22396 and JP-T-7-506368. Specific examples of such compounds are listed below.
【0069】[0069]
【化15】 Embedded image
【0070】[0070]
【化16】 Embedded image
【0071】[0071]
【化17】 Embedded image
【0072】[0072]
【化18】 Embedded image
【0073】[0073]
【化19】 特に、液晶組成物に用いるカイラル成分として一般式
(III)に示す化合物を用いることが好ましい。一般
式(III)に示す化合物は、W96/33251記載
の方法によって得ることができる。Embedded image In particular, a compound represented by the general formula (III) is preferably used as a chiral component used in a liquid crystal composition. The compound represented by the general formula (III) can be obtained by the method described in W96 / 33251.
【0074】[0074]
【化20】 式中、M、N、Pは、それぞれ独立に、Embedded image Wherein M, N and P are each independently:
【0075】[0075]
【化21】 Embedded image
【0076】[0076]
【化22】 を表わす。Embedded image Represents
【0077】a,b,cは、a+b+cが少なくとも1
で、好ましくは、2より大きくならない条件で、独立に
0〜3の整数である。A, b and c are such that a + b + c is at least 1
And preferably an integer of 0 to 3 independently, provided that it is not larger than 2.
【0078】それぞれのAとBは、独立に、方向はどち
らでもよく、−C(=O)−O−、−C(=O)−S
−、−C(=O)−Se−、−C(=O)−Te−、−
(CH2 CH2 )k −(但し、kは1〜4)−CH=C
H−、−C≡C−、−CH=N−、−CH2 −O−、−
C(=O)−、−O−を表わす。Each of A and B independently may be in any direction, ie, -C (= O) -O-, -C (= O) -S
-, -C (= O) -Se-, -C (= O) -Te-,-
(CH 2 CH 2) k - ( where, k is 1 to 4) -CH = C
H -, - C≡C -, - CH = N -, - CH 2 -O -, -
Represents C (= O)-, -O-.
【0079】それぞれのX、Y、Zは、独立に、−H、
−Cl、−F、−Br、−I、−OH、−OCH3 、−
CH3 、−CF3 、−OCF3 、−CN、−NO2 を表
わし、それぞれのl,m,nは独立に0〜4の整数を表
わす。Each of X, Y and Z is independently -H,
-Cl, -F, -Br, -I, -OH, -OCH 3, -
CH 3 , —CF 3 , —OCF 3 , —CN, and —NO 2 , where 1, m and n each independently represent an integer of 0 to 4.
【0080】Dは、方向はどちらでもよく、D may be in any direction.
【0081】[0081]
【化23】 を表わす。Embedded image Represents
【0082】rとr’は、独立に0〜20の整数を表わ
し、sは、それぞれの(Cs H2sO)に独立に1〜10
であり、tは1〜6の整数であり、pは0〜4の整数で
ある。R and r ′ each independently represent an integer of 0 to 20, and s represents 1 to 10 independently of each (C s H 2 s O).
And t is an integer of 1 to 6, and p is an integer of 0 to 4.
【0083】Rは、R is
【0084】[0084]
【化24】 を表わす。Embedded image Represents
【0085】R’は、独立に、−Cl、−F、−CF
3 、−NO2 、−CN、−H、−CqH2q+1、−O−
(O=)C−Cq H2q+1、−C(=O)−O−Cq H
2q+1、−Br、−OH、−OCq H2q+1(好ましくは、
−H、−F)を表わし、q’は、それぞれの(Cq'H
2q' −O)に独立に1〜20であり、qは1〜20の整
数であり、wは、1〜10の整数であり、vは0〜6の
整数であり、v’はそれぞれ独立に0〜6の整数であ
り、qは1〜3の整数であり、それぞれDは、先に示し
た構造で、それぞれ独立に方向はどちらでもよく、Dを
含む環構造は3〜10の原子で構成される。Wはそれぞ
れ独立にN、CR’、SiR’であり、R’はカイラル
でもアカイラルでもよい。R 'is independently -Cl, -F, -CF
3, -NO 2, -CN, -H , -C q H 2q + 1, -O-
(O =) CC q H 2q + 1 , -C (= O) -OC q H
2q + 1, -Br, -OH, -OC q H 2q + 1 ( preferably,
-H, -F), and q 'is the respective ( Cq'H
2q'- O) is independently 1 to 20, q is an integer of 1 to 20, w is an integer of 1 to 10, v is an integer of 0 to 6, and v 'is each independently Is an integer of 0 to 6, q is an integer of 1 to 3, each D is the structure shown above, and the direction may be either independently, and the ring structure containing D has 3 to 10 atoms. It consists of. W is each independently N, CR ', or SiR', and R 'may be chiral or achiral.
【0086】Rf’は、−R* −D−(O)x −CH2
−D’−Rf を表わす。ここで、R* は環状カイラルで
も非環状カイラルでもよい。DとD’は、先に示した構
造で、それぞれ独立に方向はどちらでもよく、xは0又
は1であり、Rf は、フルオロアルキル、パーフルオロ
アルキル、フルオロエーテル、又は、パーフルオロエー
テルである。好ましくはRf は、フルオロアルキル、フ
ルオロエーテル、又は、パーフルオロエーテルである。Rf ′ is -R * -D- (O) x -CH 2
Represents -D'- Rf . Here, R * may be a cyclic chiral or an acyclic chiral. D and D ′ each have the same structure as that described above, and may each independently have any direction, x is 0 or 1, and R f is fluoroalkyl, perfluoroalkyl, fluoroether, or perfluoroether. is there. Preferably R f is fluoroalkyl, fluoroether or perfluoroether.
【0087】R* は、R * is
【0088】[0088]
【化25】 を表わす。Embedded image Represents
【0089】R’は独立に、−Cl、−F、−CF3 、
−NO2 、−CN、−H、−Cq H2q+1、−O−(O
=)C−Cq H2q+1、−C(=O)−O−Cq H2q+1、
−Br、−OH、−OCq H2q+1(好ましくは、−H、
−F、−CF3 、−Br、−OH、−OCH3 であり、
より好ましくは、−H、−F、−CF3 である)、q’
はそれぞれの((Cq'H2q'-v'−(R’)v')−O)に
独立に1〜20であり、qは1〜20の整数であり、w
は0〜10の整数であり、vは0〜6の整数であり、そ
れぞれのv’は独立に0〜6の整数であり、qは1〜3
の整数であり、それぞれのDは、先に示した構造で、独
立に、方向はどちらでもよく、Dを含む環構造は3〜1
0の原子で構成される。それぞれのwは、独立に、N、
CR’、SiR’を表わす。より好ましくは、Rf は、
パーフルオロエーテルである。D’は、好ましくは共有
結合である。R ′ is independently —Cl, —F, —CF 3 ,
-NO 2, -CN, -H, -C q H 2q + 1, -O- (O
=) C-C q H 2q + 1, -C (= O) -O-C q H 2q + 1,
-Br, -OH, -OC q H 2q + 1 ( preferably, -H,
-F, -CF 3, -Br, -OH , is -OCH 3,
More preferably, -H, -F, a -CF 3), q '
The each - from 1 to 20 independently ((C q 'H 2q'- v' (R ') v') -O), q is an integer of from 1 to 20, w
Is an integer of 0 to 10, v is an integer of 0 to 6, each v 'is independently an integer of 0 to 6, q is 1 to 3
Wherein each D is the structure shown above, independently in any direction, and the ring structure containing D is 3 to 1
Consists of 0 atoms. Each w is independently N,
Represents CR 'and SiR'. More preferably, R f is
Perfluoroether. D 'is preferably a covalent bond.
【0090】Rf において、パーフルオロアルキル基は
−Cq F2qX’の構造で代表される。ここで、qは上述
したものであり(好ましくは、少なくとも5である)、
X’は水素又はフッ素である。フルオロアルキル及びフ
ルオロエーテル基は、−Rf"−Rh'の構造で代表され
る。ここで、Rf"は直鎖又は分枝しているものであり、
1〜10(好ましくは2〜6)の炭素原子を有し、1又
はそれ以上のエーテル酸素原子がつらなっているフッ素
化された、又は部分的にフッ素化されたアルキル基であ
る。Rh は、直鎖又は分枝されたアルキル基であって、
1〜14(好ましくは、3〜10)の炭素原子を有し、
1又はそれ以上のエーテル酸素原子がつらなっている。
Rf"は、好ましくは、フッ素化されており、Rh 及びR
f"の双方は直鎖であり、Rh 及びRf"の基の少なくとも
1つは、少なくとも1つのエーテル酸素原子を有する。
より好ましくは、Rh 、又はRh 及びRf"の双方が、少
なくとも1つのエーテル酸素原子を有する。In R f , the perfluoroalkyl group is represented by the structure of —C q F 2q X ′. Where q is as described above (preferably at least 5),
X ′ is hydrogen or fluorine. Fluoroalkyl and fluoroether groups are represented by the structure -Rf " -Rh ' , where Rf" is linear or branched;
A fluorinated or partially fluorinated alkyl group having 1 to 10 (preferably 2 to 6) carbon atoms and one or more ether oxygen atoms attached thereto. R h is a linear or branched alkyl group,
Having 1 to 14 (preferably 3 to 10) carbon atoms,
One or more ether oxygen atoms are missing.
R f ″ is preferably fluorinated; R h and R
Both f " are linear and at least one of the groups R h and R f" has at least one ether oxygen atom.
More preferably, R h , or both R h and R f ″ , have at least one ether oxygen atom.
【0091】好ましくは、パーフルオロエーテル基は、
−(Cx F2xO)2 Cy F2y+1の構造で代表される。こ
こで、xは、それぞれの(Cx F2xO)に独立に1〜1
0であり、yは1〜10の整数であり、zは1〜10の
整数である。好ましくは、パーフルオロエーテル基は直
鎖であり、xは、それぞれの(Cx F2xO)に独立に1
〜6であり、yは1〜6の整数であり、zは1〜6の整
数である。Preferably, the perfluoroether group is
- (C x F 2x O) represented by 2 C y F 2y + 1 structure. Here, x is independently 1 to 1 for each (C x F 2x O).
0, y is an integer of 1 to 10, and z is an integer of 1 to 10. Preferably, the perfluoroether groups are straight-chain, and x is independently 1 (C x F 2x O)
, Y is an integer of 1 to 6, and z is an integer of 1 to 6.
【0092】好ましくは、カイラル化合物は次の構造式
で代表される。Preferably, the chiral compound is represented by the following structural formula:
【0093】R”−(O)j −G−(OCH2 )j −R
* −(Cs H2sO)t Cr'H2r' −Rf R”は(R’)v −Cq H2q+1-vを表わす。ここで、q
は2〜10の整数であり、それぞれのR’は、独立に、
水素、フッ素、塩素、メチル、パーフルオロメチル基で
ある。vは1〜3の整数であり、jは0又は1であり、
Gは、R ″-(O) j -G- (OCH 2 ) j -R
* -. Represents a (C s H 2s O) t C r 'H 2r' -R f R " is (R ') v -C q H 2q + 1-v , where, q
Is an integer of 2 to 10, and each R ′ is independently
Hydrogen, fluorine, chlorine, methyl and perfluoromethyl groups. v is an integer of 1 to 3, j is 0 or 1,
G is
【0094】[0094]
【化26】 を表わす。Embedded image Represents
【0095】R* は、R * is
【0096】[0096]
【化27】 を表わす。Embedded image Represents
【0097】ここで、R’は−Fであり、qは1〜4の
整数であり、vは1〜3の整数であり、wはN又はCH
であり、Dは−C(=O)−O−又は−CH2 −であ
る。sは1〜6の整数であり、tは0又は1であり、
r’は1〜3の整数であり、Rfは、−Cq F2qX’、
−Rf"−Rh 、−(Cx F2xO)z Cy F2y+1を表わ
す。ここで、qは1〜6の整数であり、X’はフッ素で
ある。Rf"は、直鎖又は分枝された、部分的にフッ素化
されたアルキル基であって、2〜4の炭素原子を有し、
1又はそれ以上のエーテル酸素原子がつらなっている。
Rh は、直鎖又は分枝された、アルキル基であって、2
〜7の炭素原子を有し、1又はそれ以上のエーテル酸素
原子がつらなっている。xは、それぞれの(Cx F
2xO)に独立に1〜10であり、yは1〜8の整数であ
り、zは1〜5の整数である。Here, R 'is -F, q is an integer of 1-4, v is an integer of 1-3, w is N or CH
In and, D is -C (= O) -O- or -CH 2 -. s is an integer of 1 to 6, t is 0 or 1,
r 'is an integer from 1 to 3, R f is, -C q F 2q X',
-R f "-R h, -. It represents a (C x F 2x O) z C y F 2y + 1 where, q is an integer from 1 to 6, X 'is a fluorine .R f" is A linear or branched, partially fluorinated alkyl group having 2-4 carbon atoms,
One or more ether oxygen atoms are missing.
R h is a linear or branched alkyl group;
It has up to 7 carbon atoms and is chained with one or more ether oxygen atoms. x is the respective (C x F
2xO ) is independently 1 to 10, y is an integer of 1 to 8, and z is an integer of 1 to 5.
【0098】[0098]
【表1】 [Table 1]
【0099】[0099]
【表2】 [Table 2]
【0100】[0100]
【表3】 [Table 3]
【0101】[0101]
【表4】 [Table 4]
【0102】[0102]
【表5】 次に、本実施の形態の効果について説明する。[Table 5] Next, effects of the present embodiment will be described.
【0103】本実施の形態によれば、液晶2には、表示
階調に応じた書き込み電圧VD が印加され、該書き込
み電圧VD との間で、 VR =−(VD +ΔV) を満足するリセット電圧VR が印加されることとな
る。したがって、該リセット電圧の絶対値|VR |の
方が書き込み電圧の絶対値|VD |よりも一定値|Δ
V|だけ大きくなり、1フレーム期間全体ではリセット
電圧VR の影響の方が強く、この|ΔV|の大きさに
応じた直流電圧(DC成分)が液晶2に印加されている
ことと等価になる(図3(d) 参照)。According to the present embodiment, the write voltage V D according to the display gradation is applied to the liquid crystal 2, and V R = − (V D + ΔV) is applied between the write voltage V D and the write voltage V D. so that the reset voltage V R which satisfies is applied. Therefore, the absolute value | V R | of the reset voltage is a constant value | Δ than the absolute value | V D | of the write voltage.
V | Only large, 1 the entire frame period strongly towards the influence of the reset voltage V R, the | [Delta] V | DC voltage (DC component) corresponding to the magnitude equivalent to that applied to the liquid crystal 2 (See FIG. 3D).
【0104】しかし、本実施の形態によれば、上記|Δ
V|の値は、表示階調(すなわち、書き込み電圧VD
の大きさ)と無関係に一定であり、画素の別を問わず一
定になるように構成されているため、同一画像を長時間
表示した後に画像を切り換える場合、前記直流電圧が新
たな画像に与える影響は各画素について均一であって残
像としての影響を与えることはなく、画質が悪くなるこ
ともない。However, according to the present embodiment, | Δ
The value of V | depends on the display gradation (that is, the write voltage V D).
), And is constant regardless of the type of pixel. Therefore, when switching between images after displaying the same image for a long time, the DC voltage is applied to a new image. The effect is uniform for each pixel, does not affect the afterimage, and the image quality does not deteriorate.
【0105】また、上述のように、前記リセット電圧の
絶対値|VR |の方が書き込み電圧の絶対値|VD
|よりも一定値|ΔV|だけ大きく設定されているた
め、書き込み電圧VD が小さくてもリセット電圧VR
はΔVだけは少なくとも補償されることとなる。した
がって、かかる場合においても十分なリセットができ、
コントラストが悪くなるという問題を解消できる。As described above, the absolute value | V R | of the reset voltage is larger than the absolute value | V D of the write voltage.
| Fixed value than | [Delta] V | only increase since it is set, the write voltage V D is small but the reset voltage V R
Will be compensated for by at least ΔV. Therefore, even in such a case, a sufficient reset can be performed,
The problem that the contrast deteriorates can be solved.
【0106】さらに、図5に示すように、前記第1電極
3の電位を0Vにすると共に前記第4電極S1 ,S2
,…にVD の電圧を印加することにより前記書き込
み電圧VD を前記液晶2に印加し、かつ、前記ΔVに
相当する電圧を前記第1電極3に印加すると共に前記第
4電極S1 ,S2 ,…に−VD の電圧を印加する
ことにより前記リセット電圧VR を前記液晶2に印加
する方法を用いた場合には、第4電極S1 ,S2 ,
…に印加する電圧を小さくでき、駆動ICに安価なもの
を用いることができる。Further, as shown in FIG. 5, the potential of the first electrode 3 is set to 0 V and the fourth electrodes S 1 , S 2
, The write voltage V D is applied to the liquid crystal 2 by applying a voltage of V D to ..., and the fourth electrode S 1 is applied with a voltage corresponding to the ΔV to the first electrode 3, S 2, in the case of using a method of applying the reset voltage V R to the liquid crystal 2 by applying a voltage of -V D ..., the fourth electrode S 1, S 2,
Can be reduced, and an inexpensive drive IC can be used.
【0107】[0107]
【実施例】以下、実施例に沿って本発明を更に詳細に説
明する。The present invention will be described below in more detail with reference to examples.
【0108】(実施例1)本実施例においては、図1及
び図2に示すアクティブマトリクス型の液晶パネル(液
晶素子)Pを作成し、図3に示す方法で駆動した。Embodiment 1 In this embodiment, an active matrix type liquid crystal panel (liquid crystal element) P shown in FIGS. 1 and 2 was prepared and driven by the method shown in FIG.
【0109】まず、液晶パネルPの構造について、図1
及び図2を参照して説明する。First, the structure of the liquid crystal panel P will be described with reference to FIG.
This will be described with reference to FIG.
【0110】液晶パネルPは、一対のガラス基板1a,
1bを所定間隙(2μm)を開けた状態に配置して構成
し、一方のガラス基板1aの全面には、均一な厚みの共
通電極(第1電極)3を形成し、この共通電極3の表面
には絶縁膜(不図示)を形成した。なお、符号10はカ
ラーフィルターを示し、符号11はブラックマトリクス
を示し、符号12は平坦化膜を示す。The liquid crystal panel P has a pair of glass substrates 1a,
A common electrode (first electrode) 3 having a uniform thickness is formed on the entire surface of one glass substrate 1a, and a surface of the common electrode 3 is formed. Was formed with an insulating film (not shown). Reference numeral 10 indicates a color filter, reference numeral 11 indicates a black matrix, and reference numeral 12 indicates a flattening film.
【0111】また、他方のガラス基板1bの側には、図
2に示すように、ゲート線G1 ,G2 ,…を図示x方向
に多数形成し、ソース線S1 ,S2 ,…を図示y方向に
多数形成した。そして、これらのゲート線G1 ,G2 ,
…及びソース線S1 ,S2 ,…の各交点の画素には、ス
イッチング素子としての薄膜トランジスタ(アモルファ
スSiTFT)5や、ITO膜等の透明導電膜からなる
画素電極(第2電極)4及び保持容量電極6等を形成し
た。なお、画素電極4は、100μm×30μmの寸法
とし、共通電極3と共に画素を構成させた。On the other glass substrate 1b side, as shown in FIG. 2, a large number of gate lines G 1 , G 2 ,... Are formed in the x direction in the figure, and source lines S 1 , S 2 ,. Many were formed in the illustrated y direction. Then, these gate lines G 1 , G 2 ,
And the pixel at each intersection of the source lines S 1 , S 2 ,..., A thin film transistor (amorphous SiTFT) 5 as a switching element and a pixel electrode (second electrode) 4 made of a transparent conductive film such as an ITO film The capacitor electrode 6 and the like were formed. The pixel electrode 4 had a size of 100 μm × 30 μm, and constituted a pixel together with the common electrode 3.
【0112】このうち、保持容量電極6は、ガラス基板
1bの表面であって画素電極4に重なる位置に形成し、
これらの電極6,4の間隙には、0.3μmの厚みの窒
化シリコン(SiNx)からなる絶縁膜17を形成して
補助容量Csを作成した。The storage capacitor electrode 6 is formed on the surface of the glass substrate 1b at a position overlapping the pixel electrode 4.
An insulating film 17 made of silicon nitride (SiNx) having a thickness of 0.3 μm was formed in the gap between the electrodes 6 and 4 to form the auxiliary capacitance Cs.
【0113】一方、上述したアモルファスSiTFT5
は、ゲート電極5aと、絶縁膜(ゲート絶緑膜)5c
と、半導体層であるa−Si層5dやn+a−Si層5
e,5fと、ソース電極5bと、ドレイン電極5gと、
によって構成した。すなわち、ガラス基板1bには各画
素毎にゲート電極5aを形成し、該ゲート電極5aの表
面は絶縁膜5cにて覆い、絶縁膜5cの表面であってゲ
ート電極5aを形成した位置にはa−Si層5dを形成
した。また、このa−Si層5dの表面には、互いに離
間するようにn+a−Si層5e,5fを形成し、各n
+a−Si層5e,5fにはソース電極5bやドレイン
電極5gを互いに離間した状態に形成した。On the other hand, the above-mentioned amorphous Si TFT 5
Are a gate electrode 5a and an insulating film (gate insulating film) 5c.
And an a-Si layer 5d or an n + a-Si layer 5 as a semiconductor layer.
e, 5f, a source electrode 5b, a drain electrode 5g,
It was constituted by. That is, the gate electrode 5a is formed for each pixel on the glass substrate 1b, the surface of the gate electrode 5a is covered with the insulating film 5c, and the surface of the insulating film 5c is located at the position where the gate electrode 5a is formed. The -Si layer 5d was formed. On the surface of the a-Si layer 5d, n + a-Si layers 5e and 5f are formed so as to be separated from each other.
The source electrode 5b and the drain electrode 5g were formed on the + a-Si layers 5e and 5f so as to be separated from each other.
【0114】そして、TFT5のゲート電極5aは上述
したゲート線G1 ,G2 ,…を介してゲートドライバ1
5に接続し、TFT5のソース電極5bはソース線S
1 ,S2 ,…を介してデータドライバ16に接続し、T
FT5のドレイン電極5gは画素電極4に接続した。The gate electrode 5a of the TFT 5 is connected to the gate driver 1 via the gate lines G 1 , G 2 ,.
5 and the source electrode 5b of the TFT 5 is connected to the source line S
. , S 2 ,.
The drain electrode 5g of the FT 5 was connected to the pixel electrode 4.
【0115】一方、上述したTFT5や画素電極4を覆
うように配向制御膜(不図示)を形成し、その表面には
一軸配向処理(ラビング処理)を施した。On the other hand, an alignment control film (not shown) was formed so as to cover the above-described TFT 5 and pixel electrode 4, and the surface thereof was subjected to a uniaxial alignment treatment (rubbing treatment).
【0116】そして、これらのガラス基板1a,1bの
間隙にはカイラルスメクチック液晶2を配置した。した
がって、共通電極3及び画素電極4は、液晶2を挟み込
むように配置されることとなる。Then, a chiral smectic liquid crystal 2 was disposed between the glass substrates 1a and 1b. Therefore, the common electrode 3 and the pixel electrode 4 are arranged so as to sandwich the liquid crystal 2.
【0117】なお、ガラス基板1a,1bの厚さは1.
1mmとし、共通電極3や画素電極4は、90nm厚の
ITO膜にて形成した。Note that the thickness of the glass substrates 1a and 1b is 1.
The common electrode 3 and the pixel electrode 4 were formed of a 90 nm thick ITO film.
【0118】また、上述の配向制御膜は、 * ラダー型のポリシロキサンのエタノール溶液をスピ
ンコート法によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が300nmのポリシロキサン層を形成し、 * 該ポリシロキサン層の表面に、下記の繰り返し単位
を有するポリイミド(前駆体)を同様にスピンコート法
によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が10nmのポリイミド膜を形成する、ことによって得
た。The above-mentioned orientation control film is obtained by applying * an ethanol solution of ladder type polysiloxane by a spin coating method, * pre-drying at a temperature of 80 ° C. for 5 minutes, and * applying a temperature of 200 ° C. To form a polysiloxane layer having a thickness of 300 nm. * A polyimide (precursor) having the following repeating unit is similarly applied to the surface of the polysiloxane layer by a spin coating method. * Pre-drying at a temperature of 80 ° C. for 5 minutes, and heating and baking at a temperature of 200 ° C. for 1 hour to form a polyimide film having a film thickness of 10 nm.
【0119】[0119]
【化28】 なお、この配向制御膜には一軸配向処理としてラビング
処理を施した。このラビング処理には、径10cmのロ
ールにナイロン布(NF−77、帝人社製)を貼付した
ラビングロールを用い、ロールの押し込み量は0.3m
mとし、送り速度は1cm/secとし、回転速度は1
000rpmとし、ラビング処理回数は4回とした。Embedded image The orientation control film was subjected to a rubbing treatment as a uniaxial orientation treatment. For this rubbing treatment, a rubbing roll in which a nylon cloth (NF-77, manufactured by Teijin Ltd.) was adhered to a roll having a diameter of 10 cm was used.
m, the feed speed is 1 cm / sec, and the rotation speed is 1
000 rpm, and the number of rubbing treatments was four.
【0120】さらに、他方のガラス基板1aの絶縁膜
は、 * ラダー型のポリシロキサンのエタノール溶液をスピ
ンコート法によって塗布し、 * 80℃の温度での5分間の前乾燥を行い、 * 200℃の温度での1時間の加熱焼成を行って膜厚
が300nmのポリシロキサン層を形成、することによ
って得た。Further, the insulating film of the other glass substrate 1a is coated with * an ethanol solution of ladder type polysiloxane by a spin coat method, * pre-dried at a temperature of 80 ° C. for 5 minutes, and * 200 ° C. For 1 hour to form a polysiloxane layer having a thickness of 300 nm.
【0121】一方、一対のガラス基板1a,1bの貼り
合わせは、平均粒径が2.2μmのスペーサービーズを
一方のガラス基板1bに300個/mm2 の密度で散布
して行った。On the other hand, the bonding of the pair of glass substrates 1a and 1b was performed by spraying spacer beads having an average particle size of 2.2 μm on one glass substrate 1b at a density of 300 beads / mm 2 .
【0122】また、液晶2は、下記に示す(a) から(d)
までの液晶組成物を25:60:10:5の重量比率で
混合して作成した。The liquid crystal 2 has the following (a) to (d)
The liquid crystal compositions described above were mixed at a weight ratio of 25: 60: 10: 5.
【0123】[0123]
【化29】 なお、作成した液晶2の物性パラメータは、以下の通り
であった。Embedded image The physical parameters of the liquid crystal 2 thus prepared were as follows.
【0124】[0124]
【表6】 かかる液晶2の液晶セルへの注入は等方相の状態で行
い、液晶注入後には室温まで冷却した。[Table 6] The injection of the liquid crystal 2 into the liquid crystal cell was performed in an isotropic state, and after the liquid crystal was injected, the liquid crystal was cooled to room temperature.
【0125】なお、作成した液晶パネルPにおける、印
加電圧と透過光量との関係は図7に示すものであった。FIG. 7 shows the relationship between the applied voltage and the amount of transmitted light in the prepared liquid crystal panel P.
【0126】次に、上述した液晶パネルPの駆動方法に
ついて、図3を参照して説明する。Next, a method of driving the above-described liquid crystal panel P will be described with reference to FIG.
【0127】本実施例においては、1フレーム期間F0
を書き込み期間FD とリセット期間FR とに分け、書き
込み期間FD においては、共通電極3の電位を0Vにし
(同図(c) 参照)、表示階調に応じた正極性の電圧VD
をソース線S1 ,S2 ,…に印加する(同図(b) 参照)
と共にゲート電圧Vg をゲート線G1 ,G2 ,…に印加
した(同図(a) 参照)。このゲート電圧Vg の印加によ
ってTFT5がオンされ、画素電極4はソース線S1 ,
S2 ,…と同電位VD になって、共通電極3と画素電極
4との間の液晶2には書き込み電圧VD が印加されて階
調画像が表示される(同図(d) 参照)。In the present embodiment, one frame period F 0
The divided into a period F D and the reset period F R writing, in the writing period F D, and the potential of the common electrode 3 to 0V (see FIG (c)), the voltage V D of the positive polarity corresponding to the display gradation
Are applied to the source lines S 1 , S 2 ,... (See FIG. 3B).
At the same time, a gate voltage V g was applied to the gate lines G 1 , G 2 ,... (See FIG. 3A). By the application of the gate voltage V g TFT 5 is turned on, the pixel electrode 4 is the source lines S 1,
S 2 ,... Have the same potential V D , and the writing voltage V D is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 to display a gradation image (see FIG. 3D). ).
【0128】次のリセット期間FR においても共通電極
3の電位は0Vを維持し(同図(c)参照)、ソース線S1
,S2 ,…には、 VR =−(VD +ΔV) なる負極性の電圧を印加する(同図(b) 参照)と共にゲ
ート電圧Vg をゲート線G1 ,G2 ,…に印加した(同
図(a) 参照)。このゲート電圧Vg の印加によってTF
T5が再びオンされ、電圧VR はTFT5を介して画素
電極4に印加され、共通電極3と画素電極4との間の液
晶2にはリセット電圧VR が印加されて画像のリセット
が行われた(同図(d) 参照)。In the next reset period F R , the potential of the common electrode 3 is maintained at 0 V (see FIG. 3C), and the source line S 1
, S 2, ... in the, V R = - (V D + ΔV) becomes a negative voltage is applied to the (FIG see (b)) the gate lines G 1 of the gate voltage V g with, G 2, applied to ... (See Figure (a)). TF by the application of the gate voltage V g
T5 is turned on again, the voltage V R is applied to the pixel electrode 4 via the TFT 5, and the reset voltage V R is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 to reset the image. (See Figure (d)).
【0129】このような駆動をフレーム期間毎に繰り返
し、表示を行った。Such driving was repeated for each frame period to perform display.
【0130】なお、本実施例においては、上記ΔVを1
Vとし、前記VR や前記VD の値と関係なく、しかも画
素の別を問わず一定とした。また、書き込み期間FD と
リセット期間FR とは等しくした。さらに、本実施例に
おいては、書き込み電圧VDの大きさを表示階調に応じ
て可変制御し、リセット電圧VR の大きさを前記書き込
み電圧VD の大きさに応じて可変制御した。In this embodiment, ΔV is set to 1
And is V, the value and regardless of the V R and the V D, yet was constant regardless of the another pixel. It was also equal to the write period F D and the reset period F R. Further, in the present embodiment, variably controlled in accordance with the display gradation magnitude of the write voltage V D, and variably controlled in accordance with the magnitude of the reset voltage V R to the magnitude of the write voltage V D.
【0131】一方、本実施例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。On the other hand, the liquid crystal panel P formed in this embodiment
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0132】[0132]
【表7】 次に、本実施例の効果について説明する。[Table 7] Next, effects of the present embodiment will be described.
【0133】本発明者が、書き込み電圧VD をそれぞれ
2V、4V及び7Vとして複数の液晶パネルPを室温下
で100時間駆動して残像発生の様子を調べたが、全く
残像のない良好な画像が得られた。[0133] The present inventors have, 2V the write voltage V D, respectively, while a plurality of liquid crystal panels P as 4V and 7V was examined how the ghosting driven for 100 hours at room temperature, no residual image at all satisfactory image was gotten.
【0134】また、書き込み電圧VD =7Vでのコント
ラストは250であり、コントラストの良好な画像が得
られた。The contrast at the writing voltage V D = 7 V was 250, and an image with good contrast was obtained.
【0135】(実施例2)本実施例においては、実施例
1と同じ方法で作成した液晶パネルPを図4に示す方法
で駆動した。すなわち、1フレーム期間F0 を書き込み
期間FD とリセット期間FR とに分け、書き込み期間F
D においては、共通電極3に0.5Vの電圧を印加し
(同図(c) 参照)、ソース線S1 ,S2 ,…には、表示
階調に応じた正極性の電圧VD に0.5Vを加えた大き
さの電圧(VD +0.5V)を印加し(同図(b) 参
照)、ゲート電圧Vg をゲート線G1 ,G2 ,…に印加
した(同図(a) 参照)。このゲート電圧Vg の印加によ
ってTFT5がオンされ、画素電極4はソース線S1 ,
S2 ,…と同電位(VD +0.5V)となって、共通電
極3と画素電極4との間の液晶2には書き込み電圧VD
=VD +ΔV/2−ΔV/2が印加されて階調画像が表
示される(同図(d) 参照)。(Embodiment 2) In this embodiment, a liquid crystal panel P produced in the same manner as in Embodiment 1 was driven by the method shown in FIG. In other words, divided into periods F D writes one frame period F 0 and the reset period F R, the writing period F
In D, a voltage of 0.5V to the common electrode 3 (see FIG. (C)), the source lines S 1, S 2, ..., the voltage V D of the positive polarity corresponding to the display gradation A voltage (V D +0.5 V) of a magnitude obtained by adding 0.5 V is applied (see FIG. 2B), and a gate voltage V g is applied to the gate lines G 1 , G 2 ,. a)). By the application of the gate voltage V g TFT 5 is turned on, the pixel electrode 4 is the source lines S 1,
S 2 ,... Have the same potential (V D +0.5 V), and the write voltage V D is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4.
= V D + ΔV / 2−ΔV / 2 is applied, and a gradation image is displayed (see FIG. 3D).
【0136】次のリセット期間FR においても共通電極
3の電位は0.5Vを維持させ(同図(c) 参照)、ソー
ス線S1 ,S2 ,…には−VD −0.5Vの大きさの電
圧を印加し(同図(b) 参照)、ゲート電圧Vg をゲート
線G1 ,G2 ,…に印加した(同図(a) 参照)。このゲ
ート電圧Vg の印加によってTFT5が再びオンされ、
画素電極4はソース線S1 ,S2 ,…と同電位(−VD
−0.5V)となって、共通電極3と画素電極4との間
の液晶2にはリセット電圧VR (=−VD −1V=−V
D −ΔV)が印加されて画像のリセットが行われた(同
図(d) 参照)。In the next reset period F R , the potential of the common electrode 3 is maintained at 0.5 V (see FIG. 13C), and −V D −0.5 V is applied to the source lines S 1 , S 2 ,. the magnitude of voltage is applied (see FIG. (b)), the gate voltage V g the gate lines G 1, G 2, was applied ... (see FIG. (a)). TFT5 by the application of the gate voltage V g is turned on again,
The pixel electrode 4 has the same potential (−V D) as the source lines S 1 , S 2 ,.
−0.5 V), and the reset voltage V R (= −V D −1 V = −V) is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4.
D− ΔV) was applied to reset the image (see FIG. 3D).
【0137】このような駆動をフレーム期間毎に繰り返
し、表示を行った。Such driving was repeated for each frame period to perform display.
【0138】なお、本実施例においては、上記ΔVを1
Vとし、前記VR や前記VD の値と関係なく、しかも画
素の別を問わず一定とした。また、書き込み期間FD と
リセット期間FR とは等しくした。さらに、本実施例に
おいては、書き込み電圧VDの大きさを表示階調に応じ
て可変制御し、リセット電圧VR の大きさを前記書き込
み電圧VD の大きさに応じて可変制御した。In this embodiment, ΔV is set to 1
And is V, the value and regardless of the V R and the V D, yet was constant regardless of the another pixel. It was also equal to the write period F D and the reset period F R. Further, in the present embodiment, variably controlled in accordance with the display gradation magnitude of the write voltage V D, and variably controlled in accordance with the magnitude of the reset voltage V R to the magnitude of the write voltage V D.
【0139】一方、本実施例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。On the other hand, the liquid crystal panel P prepared in this embodiment
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0140】[0140]
【表8】 本実施例によれば、実施例1と同様の効果が得られた。[Table 8] According to this embodiment, the same effects as those of the first embodiment were obtained.
【0141】(実施例3)本実施例においては、実施例
1と同じ方法で作成した液晶パネルPを図5に示す方法
で駆動した。すなわち、1フレーム期間F0 を書き込み
期間FD とリセット期間FR とに分け、書き込み期間F
D においては、共通電極3の電位を0Vにし(同図(c)
参照)、ソース線S1 ,S2 ,…には、表示階調に応じ
た正極性の電圧VD を印加し(同図(b) 参照)、ゲート
電圧Vg をゲート線G1 ,G2 ,…に印加した(同図
(a) 参照)。このゲート電圧Vg の印加によってTFT
5がオンされ、画素電極4はソース線S1 ,S2 ,…と
同電位VD となって、共通電極3と画素電極4との間の
液晶2には書き込み電圧VD が印加されて階調画像が表
示される(同図(d) 参照)。(Embodiment 3) In this embodiment, a liquid crystal panel P produced in the same manner as in Embodiment 1 was driven by the method shown in FIG. In other words, divided into periods F D writes one frame period F 0 and the reset period F R, the writing period F
In D , the potential of the common electrode 3 is set to 0 V (see FIG.
), And a positive voltage V D according to the display gradation is applied to the source lines S 1 , S 2 ,... (See FIG. 3B), and the gate voltage V g is changed to the gate lines G 1 , G 2 , ... (Fig.
(a)). TFT by the application of the gate voltage V g
5 is turned on, the source lines S 1 is the pixel electrode 4, S 2, ... and the same potential V D, is applied write voltage V D is the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 A gradation image is displayed (see FIG. 4D).
【0142】次のリセット期間FR においては、共通電
極3には+ΔV=1Vの電圧を印加し(同図(c) 参
照)、ソース線S1 ,S2 ,…には−VD の大きさの電
圧を印加し(同図(b) 参照)、ゲート電圧Vg をゲート
線G1 ,G2 ,…に印加した(同図(a) 参照)。このゲ
ート電圧Vg の印加によってTFT5が再びオンされ、
画素電極4はソース線S1 ,S2 ,…と同電位−VD と
なって、共通電極3と画素電極4との間の液晶2にはリ
セット電圧VR (=−VD −ΔV)が印加されて画像の
リセットが行われた(同図(d) 参照)。[0142] In the next reset period F R, the common electrode 3 by applying a voltage of + [Delta] V = 1V (see FIG (c)), the source lines S 1, S 2, the magnitude of -V D to ... applying a difference in voltage (see FIG. (b)), the gate voltage V g the gate lines G 1, G 2, was applied ... (see FIG. (a)). TFT5 by the application of the gate voltage V g is turned on again,
The pixel electrode 4 has the same potential −V D as the source lines S 1 , S 2 ,..., And the reset voltage V R (= −V D −ΔV) is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4. Was applied to reset the image (see (d) in the figure).
【0143】このような駆動をフレーム期間毎に繰り返
し、表示を行った。Such driving was repeated for each frame period to perform display.
【0144】なお、本実施例においては、上記ΔVを1
Vとし、前記VR や前記VD の値と関係なく、しかも画
素の別を問わず一定とした。また、書き込み期間FD と
リセット期間FR とは等しくした。さらに、本実施例に
おいては、書き込み電圧VDの大きさを表示階調に応じ
て可変制御し、リセット電圧VR の大きさを前記書き込
み電圧VD の大きさに応じて可変制御した。In this embodiment, ΔV is set to 1
And is V, the value and regardless of the V R and the V D, yet was constant regardless of the another pixel. It was also equal to the write period F D and the reset period F R. Further, in the present embodiment, variably controlled in accordance with the display gradation magnitude of the write voltage V D, and variably controlled in accordance with the magnitude of the reset voltage V R to the magnitude of the write voltage V D.
【0145】一方、本実施例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。On the other hand, the liquid crystal panel P prepared in this embodiment
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0146】[0146]
【表9】 本実施例によれば、実施例1と同様の効果が得られた。
また、ソース線S1 ,S2 ,…に印加する電圧を小さく
でき、駆動ICに安価なものを用いることができた。[Table 9] According to this embodiment, the same effects as those of the first embodiment were obtained.
Further, the voltage applied to the source lines S 1 , S 2 ,... Can be reduced, and an inexpensive drive IC can be used.
【0147】(実施例4)本実施例においては、実施例
1と同じ方法で作成した液晶パネルPを図6に示す方法
で駆動した。すなわち、1フレーム期間F0 をリセット
期間FR と書き込み期間FD とに分け、リセット期間F
R においては、ソース線S1 ,S2 ,…の電位を0Vに
し(同図(a) 参照)、ゲート電圧Vg をゲート線G1 ,
G2 ,…に印加し(同図(b) 参照)、共通電極3にはリ
セット電圧VR を印加した(同図(c) 参照)。ゲート電
圧Vg の印加によってTFT5がオンされ、画素電極4
はソース線S1 ,S2 ,…と同電位0Vとなって、共通
電極3と画素電極4との間の液晶2にはリセット電圧V
R が印加されて画像のリセットが行われた(同図(d)(e)
参照)。(Embodiment 4) In this embodiment, a liquid crystal panel P produced in the same manner as in Embodiment 1 was driven by the method shown in FIG. That is, one frame period F 0 is divided into a reset period F R and a write period FD, and the reset period F D
In R , the potentials of the source lines S 1 , S 2 ,... Are set to 0 V (see FIG. 3A), and the gate voltage V g is changed to the gate lines G 1 ,
G 2, applying ... (see FIG. (B)), the common electrode 3 was applied to the reset voltage V R (see FIG. (C)). TFT5 gate voltage is applied V g is turned on, the pixel electrode 4
Are at the same potential 0 V as the source lines S 1 , S 2 ,... And the reset voltage V is applied to the liquid crystal 2 between the common electrode 3 and the pixel electrode 4.
R was applied to reset the image ((d) (e)
reference).
【0148】また、書き込み期間FD においては、共通
電極3の電位を0Vにし(同図(c)参照)、ソース線S1
,S2 ,…には、表示階調に応じた正極性の電圧VD
を印加し(同図(b) 参照)、ゲート電圧Vg をゲート線
G1 ,G2 ,…に印加した(同図(b) 参照)。このゲー
ト電圧Vg の印加によってTFT5が再びオンされ、画
素電極4はソース線S1 ,S2 ,…と同電位VD となっ
て、共通電極3と画素電極4との間の液晶2には書き込
み電圧VD が印加されて階調画像が表示される(同図
(d) (e) 参照)。[0148] In the writing period F D, (see FIG. (C)) and the potential of the common electrode 3 to 0V, and the source lines S 1
, S 2 ,... Include a positive voltage V D according to the display gradation.
(See FIG. 2B), and a gate voltage Vg is applied to the gate lines G 1 , G 2 ,... (See FIG. 2B). By the application of the gate voltage V g TFT 5 is turned on again, the pixel electrode 4 is made the source lines S 1, S 2, ... and the same potential V D, the liquid crystal 2 between the common electrode 3 and the pixel electrode 4 gradation image is displayed write voltage V D is applied (FIG.
(See (d) and (e)).
【0149】なお、書き込み期間FD においては、8m
sec経過時に、共通電極3やソース線S1 ,S2 ,…
の電位を共に0Vにした状態で(同図(a) (c) 参照)、
ゲート電圧Vg をゲート線G1 ,G2 ,…に印加してT
FT5をオンした(同図(b)参照)。これにより、画素
電極4の電位は0Vとなるが(同図(d) 参照)、画像表
示は、液晶2のメモリー性によって維持されることとな
る(同図(e) 参照)。[0149] It should be noted that, in the writing period F D, 8m
After the lapse of sec, the common electrode 3 and the source lines S 1 , S 2 ,.
With the potentials of both at 0 V (see FIGS. 3A and 3C).
The gate voltage V g is applied to the gate lines G 1 , G 2 ,.
FT5 was turned on (see FIG. 3 (b)). As a result, the potential of the pixel electrode 4 becomes 0 V (see FIG. 4D), but the image display is maintained by the memory property of the liquid crystal 2 (see FIG. 4E).
【0150】このような駆動をフレーム期間毎に繰り返
し、表示を行った。Such driving was repeated for each frame period to perform display.
【0151】なお、本実施例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。The liquid crystal panel P produced in this embodiment
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0152】[0152]
【表10】 本実施例によれば、実施例1と同様の効果が得られた。[Table 10] According to this embodiment, the same effects as those of the first embodiment were obtained.
【0153】(比較例1)本比較例においては、実施例
1と同じ方法で作成した液晶パネルPを図9に示す方法
で駆動した。Comparative Example 1 In this comparative example, a liquid crystal panel P prepared in the same manner as in Example 1 was driven by the method shown in FIG.
【0154】すなわち、1フレーム期間F0 をリセット
期間FR と書き込み期間FD とに分け、リセット期間F
R においては、TFT5のゲート電極5aにゲート電圧
Vgを印加する(図9(a) 参照)と共にTFT5のソー
ス電極5bに−10Vの電圧を印加した(同図(b) 参
照)。これによって、液晶容量LC にはリセット電圧V
R が保持されて液晶2のリセットが行われた(同図(c)
(d) 参照)。[0154] That is, dividing one frame period F 0 in the reset period F R and the write period F D, a reset period F
In R, a gate voltage is applied to V g the gate electrode 5a of the TFT5 applying a voltage of -10V to the source electrode 5b of the TFT5 with (see Fig. 9 (a)) (see FIG. (B)). As a result, the reset voltage V is applied to the liquid crystal capacitance L C.
R is held and the liquid crystal 2 is reset ((c) in FIG.
(d)).
【0155】また、書き込み期間FD においては、TF
T5のゲート電極5aにゲート電圧Vg を印加する(同
図(a) 参照)と共にTFT5のソース電極5bに書き込
み電圧VD を印加した(同図(b) 参照)。これによっ
て、液晶容量LC には書き込み電圧VD が保持されて書
き込みが行われた(同図(c) (d) 参照)。[0155] In addition, in the writing period F D, TF
T5 applying the gate voltage V g to the gate electrode 5a of applying a write voltage V D to the source electrode 5b of the TFT5 with (FIG. (A) see) (see FIG. (B)). Thereby, the write voltage V D to the liquid crystal capacitance L C has been performed the writing is maintained (see FIG. (C) (d)).
【0156】なお、本比較例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。The liquid crystal panel P prepared in this comparative example
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0157】[0157]
【表11】 本発明者が、書き込み電圧VD をそれぞれ3V、5V及
び8Vとして複数の液晶パネルPを室温下で100時間
駆動して残像発生の様子を調べたところ、10〜50%
程度の中間調を表示した場合に約10%の焼き付きが観
察された。なお、書き込み電圧VD =8Vでのコントラ
ストは250であった。[Table 11] The inventor of the present invention has driven the plurality of liquid crystal panels P at room temperature for 100 hours at a write voltage V D of 3 V, 5 V, and 8 V, respectively.
About 10% image sticking was observed when a halftone was displayed. Note that the contrast at the writing voltage V D = 8 V was 250.
【0158】(比較例2)本比較例においては、実施例
1と同じ方法で作成した液晶パネルPを図11に示す方
法で駆動した。(Comparative Example 2) In this comparative example, a liquid crystal panel P prepared in the same manner as in Example 1 was driven by the method shown in FIG.
【0159】すなわち、画像の書き込みに際しては、上
述と同様の方法によりTFT5のゲート電極5aにゲー
ト電圧Vg を印加すると共にTFT5のソース電極5b
に書き込み電圧VD を印加するが、画像のリセットに際
しては、リセット電圧VR を一定とするのではなく、直
前の書き込み電圧VD に一致するように可変制御した
(図11(a) (b) 参照)。[0159] That is, when the writing of the image, the source electrode 5b of the TFT5 to apply a gate voltage V g to the gate electrode 5a of the TFT5 by the same method as above
To While applying a write voltage V D, during reset of the image, rather than a constant reset voltage V R, and variably controlled so as to coincide with the write voltage V D immediately before (FIG. 11 (a) (b )).
【0160】この方法によれば、書き込み電圧VD =8
Vにおけるコントラストは70と非常に低かった。According to this method, the write voltage V D = 8
The contrast at V was as low as 70.
【0161】(比較例3)一方のガラス基板1bには、
実施例1と同じ方法でTFT5や画素電極4や配向制御
膜等を形成し、他方のガラス基板1aには共通電極や絶
縁膜を形成した。なお、該他方のガラス基板1aの絶縁
膜の表面はIPA(イソプロパノール)によって2回洗
浄した。その他の構成や製造条件は実施例1と同じにし
た。そして、図6に示す方法で書き込み電圧VD を異な
らせて複数の液晶パネルPを室温下で100時間駆動し
て残像発生の様子を調べたが、全く残像のない良好な画
像が得られた。ただ、中間調表示をした場合のメモリー
性が不安定であった。(Comparative Example 3) On one glass substrate 1b,
A TFT 5, a pixel electrode 4, an alignment control film, and the like were formed in the same manner as in Example 1, and a common electrode and an insulating film were formed on the other glass substrate 1a. The surface of the insulating film of the other glass substrate 1a was washed twice with IPA (isopropanol). Other configurations and manufacturing conditions were the same as in Example 1. Then, were examined how the residual image occurs a plurality of liquid crystal panels P driven for 100 hours at room temperature by varying the write voltage V D in the manner shown in FIG. 6 were obtained excellent images without any afterimage . However, the memory property when displaying halftones was unstable.
【0162】なお、本比較例にて作成した液晶パネルP
において、書き込み電圧VD と透過率との関係は下表の
ようになった。The liquid crystal panel P prepared in this comparative example
In the relationship between the write voltage V D and transmittance was shown in the following table.
【0163】[0163]
【表12】 [Table 12]
【0164】[0164]
【発明の効果】以上説明したように、本発明によると、
液晶には、表示階調に応じた書き込み電圧VD が印加さ
れ、該書き込み電圧VD との間で、 VR =−(VD +ΔV) を満足するリセット電圧VR が印加されることとなる。
したがって、該リセット電圧の絶対値|VR |の方が書
き込み電圧の絶対値|VD |よりも一定値|ΔV|だけ
大きくなり、1フレーム期間全体ではリセット電圧VR
の影響の方が強く、この|ΔV|の大きさに応じた直流
電圧(DC成分)が液晶に印加されていることと等価に
なる。As described above, according to the present invention,
The liquid crystal is applied write voltage V D corresponding to the display gray scale, between the write voltage V D, V R = - that (V D + [Delta] V) reset voltage V R which satisfies is applied and Become.
Therefore, the absolute value | V R | of the reset voltage is larger than the absolute value | V D | of the write voltage by a constant value | ΔV |, and the reset voltage V R for the entire frame period.
Is more intense, which is equivalent to applying a DC voltage (DC component) corresponding to the magnitude of | ΔV | to the liquid crystal.
【0165】しかし、本発明によれば、上記|ΔV|の
値は、表示階調(すなわち、書き込み電圧VD の大き
さ)と無関係に一定であり、画素の別を問わず一定にな
るように構成されているため、同一画像を長時間表示し
た後に画像を切り換える場合、前記直流電圧が新たな画
像に与える影響は各画素について均一であって残像とし
ての影響を与えることはなく、画質が悪くなることもな
い。[0165] However, according to the present invention, the | [Delta] V | values display gradation (i.e., the write voltage magnitude V D) is a constant independent of the, so as to be constant irrespective of the different pixel Therefore, when switching the image after displaying the same image for a long time, the effect of the DC voltage on the new image is uniform for each pixel and does not affect the afterimage, and the image quality is low. It doesn't get worse.
【0166】また、上述のように、前記リセット電圧の
絶対値|VR |の方が書き込み電圧の絶対値|VD |よ
りも一定値|ΔV|だけ大きく設定されているため、書
き込み電圧VD が小さくてもリセット電圧VR はΔVだ
けは少なくとも補償されることとなる。したがって、か
かる場合においても十分なリセットができ、コントラス
トが悪くなるという問題を解消できる。Further, as described above, since the absolute value | V R | of the reset voltage is set to be larger than the absolute value | V D | of the write voltage by a constant value | ΔV |, the write voltage V D is the reset voltage V R be small so that the ΔV alone is at least compensated. Therefore, even in such a case, a sufficient reset can be performed, and the problem that the contrast deteriorates can be solved.
【0167】さらに、前記第1電極の電位を0Vにする
と共に前記第4電極にVD の電圧を印加することにより
前記書き込み電圧VD を前記液晶に印加し、かつ、前記
ΔVに相当する電圧を前記第1電極に印加すると共に前
記第4電極に−VD の電圧を印加することにより前記リ
セット電圧VR を前記液晶に印加する方法を用いた場合
には、第4電極に印加する電圧を小さくでき、駆動IC
に安価なものを用いることができる。Further, by setting the potential of the first electrode to 0 V and applying a voltage of V D to the fourth electrode, the write voltage V D is applied to the liquid crystal, and a voltage corresponding to ΔV is applied. when using the method for applying the reset voltage V R to the liquid crystal by applying a voltage of -V D to the fourth electrode while applying to the first electrode, the voltage applied to the fourth electrode Drive IC
Inexpensive one can be used.
【図1】本発明にて駆動される液晶素子の構造を示す断
面図。FIG. 1 is a cross-sectional view illustrating a structure of a liquid crystal element driven by the present invention.
【図2】本発明にて駆動される液晶素子の回路構成を示
す回路図。FIG. 2 is a circuit diagram showing a circuit configuration of a liquid crystal element driven by the present invention.
【図3】本発明に係る液晶素子の駆動方法の一例を示す
タイミングチャート図。FIG. 3 is a timing chart illustrating an example of a method for driving a liquid crystal element according to the present invention.
【図4】本発明に係る液晶素子の駆動方法の一例を示す
タイミングチャート図。FIG. 4 is a timing chart illustrating an example of a method for driving a liquid crystal element according to the present invention.
【図5】本発明に係る液晶素子の駆動方法の一例を示す
タイミングチャート図。FIG. 5 is a timing chart illustrating an example of a method for driving a liquid crystal element according to the present invention.
【図6】本発明に係る液晶素子の駆動方法の一例を示す
タイミングチャート図。FIG. 6 is a timing chart illustrating an example of a method for driving a liquid crystal element according to the present invention.
【図7】液晶の印加電圧−透過光量特性を示す図。FIG. 7 is a diagram showing an applied voltage-transmitted light amount characteristic of a liquid crystal.
【図8】従来の液晶素子の回路構成の一例を示す回路
図。FIG. 8 is a circuit diagram showing an example of a circuit configuration of a conventional liquid crystal element.
【図9】従来の液晶素子の駆動方法の一例を示すタイミ
ングチャート図。FIG. 9 is a timing chart illustrating an example of a conventional method for driving a liquid crystal element.
【図10】従来の液晶素子の回路構成の他の例を示す回
路図。FIG. 10 is a circuit diagram showing another example of the circuit configuration of a conventional liquid crystal element.
【図11】従来の液晶素子の駆動方法の他の例を示すタ
イミングチャート図。FIG. 11 is a timing chart showing another example of a conventional method for driving a liquid crystal element.
1a,1b ガラス基板(基板) 2 液晶 3 共通電極(第1電極) 4 画素電極(第2電極) 5 TFT(スイッチング素子) 5a ゲート電極(ゲート) 5b ソース電極(ソース) G1 ,… ゲート線(第3電極) P 液晶パネル(液晶素子) S1 ,… ソース線(第4電極)1a, 1b Glass substrate (substrate) 2 Liquid crystal 3 Common electrode (first electrode) 4 Pixel electrode (second electrode) 5 TFT (switching element) 5a Gate electrode (gate) 5b Source electrode (source) G 1 ,. (Third electrode) P liquid crystal panel (liquid crystal element) S 1 , ... source line (fourth electrode)
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 621 G09G 3/20 641C 641 3/36 3/36 G02F 1/137 510 (72)発明者 羽生 由紀夫 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 糠信 恒樹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 柳生 峰人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 2H088 EA02 GA04 HA08 JA17 KA28 KA30 MA02 2H093 NA15 NA33 NB08 NB09 NB12 NC34 ND04 ND12 ND35 NF17 NH14 NH15 NH18 5C006 AA16 AA22 AC28 AF44 AF71 BA12 BB16 BC03 BC12 BF31 FA34 FA54 GA02 GA03 GA04 5C080 AA10 BB05 CC03 DD03 DD29 EE29 FF11 GG08 JJ02 JJ03 JJ04 JJ05 JJ06 Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court II (Reference) G09G 3/20 621 G09G 3/20 641C 641 3/36 3/36 G02F 1/137 510 (72) Inventor Yukio Hanyu Tokyo 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Tsuneki Nadanobu 3-30-2 Shimomaruko 3-chome, Ota-ku, Tokyo Inside Canon Inc. (72) Minato Yagyu Ota, Tokyo 3-30-2 Kushita Maruko F-term (reference) in Canon Inc. BF31 FA34 FA54 GA02 GA03 GA04 5C080 AA10 BB05 CC03 DD03 DD29 EE29 FF11 GG08 JJ02 JJ03 JJ04 JJ05 JJ06
Claims (12)
の基板と、これら一対の基板の間に配置された液晶と、
複数の画素を構成すると共に該液晶を挟み込むように配
置された第1電極及び第2電極と、該第2電極に接続さ
れて各画素毎に配置された複数のスイッチング素子と、
該スイッチング素子のゲートに接続された第3電極と、
該スイッチング素子のソースに接続された第4電極と、
を備えた液晶素子であって、前記第3電極へのゲート電
圧の印加に基づき前記スイッチング素子をオンして前記
第4電極と前記第2電極とを同電位にし書き込み電圧や
リセット電圧を前記液晶に印加する液晶素子の駆動方法
において、 前記書き込み電圧をVD とし前記リセット電圧をVR と
した場合におけるそれらの電圧の関係が、 VR =−(VD +ΔV) を満足し、 前記ΔVの値は、前記VR や前記VD の値と関係なく画
素の別を問わず一定とされ、かつ、 ΔVとVD とは同じ符号である、 ことを特徴とする液晶素子の駆動方法。A pair of substrates disposed with a predetermined gap therebetween, a liquid crystal disposed between the pair of substrates,
A first electrode and a second electrode that constitute a plurality of pixels and are arranged so as to sandwich the liquid crystal, and a plurality of switching elements that are connected to the second electrodes and arranged for each pixel;
A third electrode connected to the gate of the switching element;
A fourth electrode connected to the source of the switching element;
A switching element that is turned on based on application of a gate voltage to the third electrode to bring the fourth electrode and the second electrode to the same potential, and to change a writing voltage or a reset voltage to the liquid crystal. a method of driving a liquid crystal element to be applied to the relationship of these voltages in a case where the reset voltage the write voltage V D was V R is, V R = - (V D + ΔV) satisfy, the [Delta] V value, the V R and the set constant regardless of the different values and pixels regardless of V D, and the ΔV and V D is the same sign, the driving method of the liquid crystal element, characterized in that.
圧VR とは互いに逆極性であり、かつ、 前記リセット電圧の絶対値|VR |の方が書き込み電圧
の絶対値|VD |よりも一定値|ΔV|だけ大きい、 ことを特徴とする請求項1に記載の液晶素子の駆動方
法。2. The write voltage V D and the reset voltage V R have opposite polarities, and the absolute value | V R | of the reset voltage is greater than the absolute value | V D | of the write voltage. The method according to claim 1, wherein the driving voltage is larger by a constant value | ΔV |.
階調に応じて可変制御し、かつ、 前記リセット電圧VR の大きさを、前記書き込み電圧V
D の大きさに応じて可変制御する、 ことを特徴とする請求項1又は2に記載の液晶素子の駆
動方法。3. The magnitude of the write voltage V D is variably controlled in accordance with a display gradation, and the magnitude of the reset voltage V R is adjusted to the magnitude of the write voltage V D.
3. The method according to claim 1, wherein the control is variably performed according to the size of D. 4 .
前記第4電極にVDの電圧を印加することにより前記書
き込み電圧VD を前記液晶に印加し、かつ、 前記第1電極の電位を0Vにすると共に前記第4電極に
VR の電圧を印加することにより前記リセット電圧VR
を前記液晶に印加する、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の液晶素子の駆動方法。4. The potential of the first electrode is set to 0 V, and a voltage of V D is applied to the fourth electrode, so that the write voltage V D is applied to the liquid crystal, and the potential of the first electrode is adjusted. the reset voltage V R by applying a voltage of V R to the fourth electrode while a 0V to
Is applied to the liquid crystal, the method for driving a liquid crystal element according to any one of claims 1 to 3.
1電極に印加すると共に、|VD |+|ΔV/2|の大
きさの電圧を前記第4電極に印加することにより前記書
き込み電圧VD を前記液晶に印加し、かつ、 前記ΔVの半分に相当する電圧を前記第1電極に印加す
ると共に、|VD |+|ΔV/2|の大きさの電圧を前
記第4電極に印加することにより前記リセット電圧VR
を前記液晶に印加する、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の液晶素子の駆動方法。5. The write operation by applying a voltage corresponding to half of the ΔV to the first electrode and applying a voltage of | V D | + | ΔV / 2 | to the fourth electrode. A voltage V D is applied to the liquid crystal, a voltage corresponding to half of ΔV is applied to the first electrode, and a voltage of magnitude | V D | + | ΔV / 2 | is applied to the fourth electrode. To the reset voltage V R
Is applied to the liquid crystal, the method for driving a liquid crystal element according to any one of claims 1 to 3.
前記第4電極にVDの電圧を印加することにより前記書
き込み電圧VD を前記液晶に印加し、かつ、 前記ΔVに相当する電圧を前記第1電極に印加すると共
に前記第4電極に−VD の電圧を印加することにより前
記リセット電圧VR を前記液晶に印加する、 ことを特徴とする請求項1乃至3のいずれか1項に記載
の液晶素子の駆動方法。6. The potential of the first electrode is set to 0 V, and a voltage of V D is applied to the fourth electrode to apply the write voltage V D to the liquid crystal, and a voltage corresponding to ΔV. and applies the reset voltage V R to the liquid crystal by applying a voltage of -V D to the fourth electrode and applies to the first electrode, any one of claims 1 to 3, characterized in that 1 13. A method for driving a liquid crystal element according to item 9.
リセット電圧を印加する時間とを略等しくした、 ことを特徴とする請求項1乃至6のいずれか1項に記載
の液晶素子の駆動方法。7. The method according to claim 1, wherein a time for applying the write voltage and a time for applying the reset voltage are substantially equal to each other.
ある、 ことを特徴とする請求項1乃至7のいずれか1項に記載
の液晶素子の駆動方法。8. The method for driving a liquid crystal element according to claim 1, wherein the switching element is a transistor.
び炭化水素末端鎖からなり、該両末端鎖が中心核によっ
て結合され、スメクチック中間相または潜在的スメクチ
ック中間相を持つフッ素含有液晶化合物を含有するカイ
ラルスメクチック液晶である、 ことを特徴とする請求項1乃至8のいずれか1項に記載
の液晶素子の駆動方法。9. A chiral liquid containing a fluorine-containing liquid crystal compound having a smectic intermediate phase or a potential smectic intermediate phase, wherein the liquid crystal comprises a fluorocarbon terminal chain and a hydrocarbon terminal chain, both terminal chains being linked by a central nucleus. The method for driving a liquid crystal element according to any one of claims 1 to 8, wherein the method is a smectic liquid crystal.
対の基板と、これら一対の基板の間に配置された液晶
と、複数の画素を構成すると共に該液晶を挟み込むよう
に配置された第1電極及び第2電極と、該第2電極に接
続されて各画素毎に配置された複数のスイッチング素子
と、該スイッチング素子のゲートに接続された第3電極
と、該スイッチング素子のソースに接続された第4電極
と、を備えた液晶素子であって、前記第3電極へのゲー
ト電圧の印加に基づき前記スイッチング素子をオンして
前記第4電極と前記第2電極とを同電位にし書き込み電
圧やリセット電圧を前記液晶に印加する液晶素子の駆動
方法において、 前記液晶が強誘電性を示す液晶であり、かつ、 前記書き込み電圧と前記リセット電圧とが逆極性で、か
つ直流成分がほとんど生じない、 ことを特徴とする液晶素子の駆動方法。10. A pair of substrates disposed with a predetermined gap therebetween, a liquid crystal disposed between the pair of substrates, and a second liquid crystal disposed between the pair of substrates and arranged to sandwich the liquid crystal. A first electrode and a second electrode, a plurality of switching elements connected to the second electrode and arranged for each pixel, a third electrode connected to the gate of the switching element, and a source connected to the switching element A liquid crystal element comprising: a fourth electrode that has been subjected to a gate voltage applied to the third electrode, and turns on the switching element to bring the fourth electrode and the second electrode into the same potential and write data. In a method for driving a liquid crystal element applying a voltage or a reset voltage to the liquid crystal, the liquid crystal is a liquid crystal exhibiting ferroelectricity, and the writing voltage and the reset voltage have opposite polarities, and a DC component is Tondo no method for driving a liquid crystal element, characterized in that.
加にとどめ、それ以降は前記液晶のメモリー性を利用し
て画像を表示する、 ことを特徴とする請求項10に記載の液晶素子の駆動方
法。11. The driving method for a liquid crystal element according to claim 10, wherein the writing voltage is applied only for a certain period of time, and thereafter, an image is displayed using the memory property of the liquid crystal. .
m2 以下である、 ことを特徴とする請求項10又は11に記載の液晶素子
の駆動方法。12. The liquid crystal has a spontaneous polarization of 10 nC / c.
The method for driving a liquid crystal element according to claim 10, wherein m 2 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9945199A JP2000292774A (en) | 1999-04-06 | 1999-04-06 | Driving method of liquid crystal element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9945199A JP2000292774A (en) | 1999-04-06 | 1999-04-06 | Driving method of liquid crystal element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000292774A true JP2000292774A (en) | 2000-10-20 |
Family
ID=14247715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9945199A Pending JP2000292774A (en) | 1999-04-06 | 1999-04-06 | Driving method of liquid crystal element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000292774A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975297B2 (en) * | 2001-06-21 | 2005-12-13 | Kabushiki Kaisha Toshiba | Liquid-crystal display driving method using asymmetric driving voltage |
-
1999
- 1999-04-06 JP JP9945199A patent/JP2000292774A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975297B2 (en) * | 2001-06-21 | 2005-12-13 | Kabushiki Kaisha Toshiba | Liquid-crystal display driving method using asymmetric driving voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417828B1 (en) | Liquid crystal composition, liquid crystal device, driving method thereof and liquid crystal apparatus | |
| JPH11100577A (en) | Liquid crystal alignment method, liquid crystal element manufacturing method, liquid crystal element obtained by the manufacturing method, liquid crystal device | |
| JPH10213820A (en) | Liquid crystal element and liquid crystal device | |
| JP3028097B2 (en) | Smectic liquid crystal material and liquid crystal optical element | |
| JPH08209140A (en) | Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same | |
| JP3192593B2 (en) | Liquid crystal element | |
| JP2000292774A (en) | Driving method of liquid crystal element | |
| JP3043257B2 (en) | Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same | |
| JP3119340B2 (en) | Liquid crystal composition, liquid crystal element having the same, and liquid crystal device having the same | |
| JP2001092421A (en) | Driving method of liquid crystal element | |
| JP2000292773A (en) | Liquid crystal device and driving method for liquid crystal device | |
| JP3854750B2 (en) | Liquid crystal composition | |
| JPH1114992A (en) | Liquid crystal element | |
| US20020018171A1 (en) | Liquid crystal device | |
| JP2000275683A (en) | Liquid crystal element and method for driving the liquid crystal element | |
| JPH1046148A (en) | Liquid crystal element and liquid crystal device using the element | |
| JP2000241817A (en) | Liquid crystal element and driving method thereof | |
| JP2000290653A (en) | Liquid crystal element and liquid crystal device having the same | |
| JPH10288786A (en) | Liquid crystal element and liquid crystal device having the same | |
| JP2000330092A (en) | Liquid crystal device | |
| JP2001228495A (en) | Liquid crystal element and liquid crystal device | |
| JP3091957B2 (en) | Liquid crystal composition, liquid crystal element and liquid crystal device using the same | |
| JP2001215534A (en) | Liquid crystal element and method for driving the liquid crystal element | |
| JPH11160712A (en) | Liquid crystal element | |
| JP2002003847A (en) | Liquid crystal element and liquid crystal device |