JP2000293479A - 周辺装置及びそれを用いた信号伝送装置 - Google Patents
周辺装置及びそれを用いた信号伝送装置Info
- Publication number
- JP2000293479A JP2000293479A JP11099639A JP9963999A JP2000293479A JP 2000293479 A JP2000293479 A JP 2000293479A JP 11099639 A JP11099639 A JP 11099639A JP 9963999 A JP9963999 A JP 9963999A JP 2000293479 A JP2000293479 A JP 2000293479A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- signal
- potential
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ホスト側機器は周辺機器との接続状況を正し
く検出でき、ホスト側機器と周辺機器との間の通信を正
常に行うことができる周辺回路およびそれを用いて構成
された信号伝送装置を実現する。 【解決手段】ホスト側機器１と周辺機器２を信号伝送線
３を介して接続し、ホスト側機器１においてインターフ
ェース回路１１の信号端子を抵抗素子１３，１４により
プルダウンし、周辺機器２においてインターフェース回
路２１の信号端子のうち一方をプルアップ抵抗素子２
３、スイッチング素子２４を介して電源電圧ＶDDの供給
線に接続し、周辺機器２の初期化のとき、制御回路２５
によりスイッチング素子２４をオフさせ、初期化が完了
したあとスイッチング素子２４をオンさせ、ホスト側機
器１においてインターフェース回路１１の信号端子の電
圧レベルを検出することで、周辺機器２の接続状況およ
び応答の可否を判断できる。
く検出でき、ホスト側機器と周辺機器との間の通信を正
常に行うことができる周辺回路およびそれを用いて構成
された信号伝送装置を実現する。 【解決手段】ホスト側機器１と周辺機器２を信号伝送線
３を介して接続し、ホスト側機器１においてインターフ
ェース回路１１の信号端子を抵抗素子１３，１４により
プルダウンし、周辺機器２においてインターフェース回
路２１の信号端子のうち一方をプルアップ抵抗素子２
３、スイッチング素子２４を介して電源電圧ＶDDの供給
線に接続し、周辺機器２の初期化のとき、制御回路２５
によりスイッチング素子２４をオフさせ、初期化が完了
したあとスイッチング素子２４をオンさせ、ホスト側機
器１においてインターフェース回路１１の信号端子の電
圧レベルを検出することで、周辺機器２の接続状況およ
び応答の可否を判断できる。
Description
【０００１】
【発明の属する技術分野】本発明は、主装置としてのホ
スト側機器、例えば、パーソナルコンピュータなどから
なるホストコンピュータと周辺装置、例えば、モデム、
プリンタなどの間で信号の伝送を行う信号伝送装置並び
に上記周辺装置の構成に関するものである。
スト側機器、例えば、パーソナルコンピュータなどから
なるホストコンピュータと周辺装置、例えば、モデム、
プリンタなどの間で信号の伝送を行う信号伝送装置並び
に上記周辺装置の構成に関するものである。
【０００２】
【従来の技術】現在、パーソナルコンピュータとその周
辺装置を接続するためのインターフェースとして、ＵＳ
Ｂ（Universal serial bus）が注目されている。ＵＳＢ
が次世代のインターフェースとして注目されている一つ
の特徴として、パーソナルコンピュータが動作中に電源
を切ることなく、周辺機器とパーソナルコンピュータを
接続できることである。
辺装置を接続するためのインターフェースとして、ＵＳ
Ｂ（Universal serial bus）が注目されている。ＵＳＢ
が次世代のインターフェースとして注目されている一つ
の特徴として、パーソナルコンピュータが動作中に電源
を切ることなく、周辺機器とパーソナルコンピュータを
接続できることである。
【０００３】この機能を実現するために、ホスト側機器
としてのパーソナルコンピュータは、動作中にもＵＳＢ
周辺装置が接続されたことを検知できなくてはならな
い。これを可能にするためにＵＳＢの仕様の中で、次の
ように決められている。ＵＳＢのホスト側機器は接続さ
れているＵＳＢケーブル中の２本の信号線の両方を１５
ｋΩで接地電位、即ち０Ｖにプルダウンする。そして、
ＵＳＢ周辺機器は接続されたＵＳＢケーブルの中の２本
の信号線のうち１本を１．５ｋΩで３．０〜３．６Ｖに
プルアップする。
としてのパーソナルコンピュータは、動作中にもＵＳＢ
周辺装置が接続されたことを検知できなくてはならな
い。これを可能にするためにＵＳＢの仕様の中で、次の
ように決められている。ＵＳＢのホスト側機器は接続さ
れているＵＳＢケーブル中の２本の信号線の両方を１５
ｋΩで接地電位、即ち０Ｖにプルダウンする。そして、
ＵＳＢ周辺機器は接続されたＵＳＢケーブルの中の２本
の信号線のうち１本を１．５ｋΩで３．０〜３．６Ｖに
プルアップする。
【０００４】図３は、上述したＵＳＢの取り決めに従っ
たホスト側機器と周辺機器で構成された信号伝送装置の
一例を示している。図示のように、当該信号伝送装置に
おいて、ホスト側機器１０１と周辺機器１０２が信号伝
送線（ケーブル）１０３を介して接続されている。ホス
ト側機器１０１において、インターフェース回路１１１
の両方の信号端子がコネクタ１１２を介在してケーブル
１０３を構成する２本の信号線にそれぞれ接続されてい
る。そして、両方の信号端子がそれぞれ抵抗素子１１３
及び１１４を介して接地電位０Ｖにプルダウンされてい
る。なお、これらの抵抗素子１１３及び１１４の抵抗値
は、上述したＵＳＢの仕様に従って、例えば１５ｋΩに
設定されている。周辺機器１０２において、インターフ
ェース１２１の両方の信号端子がコネクタ１２２を介在
してケーブル１０３を構成する２本の信号線にそれぞれ
接続されている。そして、２つの信号端子のうち１つが
抵抗素子１２３を介して電源電圧ＶDDにプルアップされ
ている。なお、上述したＵＳＢの仕様に従って、プルア
ップ用抵抗素子１２３の抵抗値は、例えば１．５ｋΩに
設定され、プルアップ用電源電圧ＶDDは、３．０〜３．
６Ｖに設定されている。
たホスト側機器と周辺機器で構成された信号伝送装置の
一例を示している。図示のように、当該信号伝送装置に
おいて、ホスト側機器１０１と周辺機器１０２が信号伝
送線（ケーブル）１０３を介して接続されている。ホス
ト側機器１０１において、インターフェース回路１１１
の両方の信号端子がコネクタ１１２を介在してケーブル
１０３を構成する２本の信号線にそれぞれ接続されてい
る。そして、両方の信号端子がそれぞれ抵抗素子１１３
及び１１４を介して接地電位０Ｖにプルダウンされてい
る。なお、これらの抵抗素子１１３及び１１４の抵抗値
は、上述したＵＳＢの仕様に従って、例えば１５ｋΩに
設定されている。周辺機器１０２において、インターフ
ェース１２１の両方の信号端子がコネクタ１２２を介在
してケーブル１０３を構成する２本の信号線にそれぞれ
接続されている。そして、２つの信号端子のうち１つが
抵抗素子１２３を介して電源電圧ＶDDにプルアップされ
ている。なお、上述したＵＳＢの仕様に従って、プルア
ップ用抵抗素子１２３の抵抗値は、例えば１．５ｋΩに
設定され、プルアップ用電源電圧ＶDDは、３．０〜３．
６Ｖに設定されている。
【０００５】図３のように構成された信号伝送装置にお
いて、周辺機器１０２が接続されていないとき、ホスト
側機器１０１に設けられたプルダウン抵抗素子１１３及
び１１４により、インターフェース回路１１１の両方の
信号端子が低電位に保持される。一方、ケーブル１０３
を介して周辺機器１０２が接続されているとき、ケーブ
ル１０３の２本の信号線のうち１本が、周辺機器１０２
に設けられているプルアップ抵抗素子１２３を介して電
源電圧ＶDDに接続される。周辺機器１０２のプルアップ
抵抗素子１２３の抵抗値は、ホスト側機器１０１のプル
ダウン抵抗素子の抵抗値より小さいために、ケーブル１
０３の２本の信号線のうち片方が低電位、他方が高電位
にそれぞれ保持される。
いて、周辺機器１０２が接続されていないとき、ホスト
側機器１０１に設けられたプルダウン抵抗素子１１３及
び１１４により、インターフェース回路１１１の両方の
信号端子が低電位に保持される。一方、ケーブル１０３
を介して周辺機器１０２が接続されているとき、ケーブ
ル１０３の２本の信号線のうち１本が、周辺機器１０２
に設けられているプルアップ抵抗素子１２３を介して電
源電圧ＶDDに接続される。周辺機器１０２のプルアップ
抵抗素子１２３の抵抗値は、ホスト側機器１０１のプル
ダウン抵抗素子の抵抗値より小さいために、ケーブル１
０３の２本の信号線のうち片方が低電位、他方が高電位
にそれぞれ保持される。
【０００６】上述したように、ホスト側機器１０１は、
インターフェース回路１１１の両方の信号端子の電圧レ
ベルを検出することにより周辺機器１０２が接続されて
いるか否かを判断することができる。例えば、両方の信
号端子がともに低電位に保持されている場合、周辺機器
１０２が接続されていなく、逆に一方の信号端子が低電
位、他方の信号端子が高電位にある場合、周辺機器１０
２が接続されていると判断することができる。そして、
ホスト側機器１０１は、インターフェース回路１１１の
信号端子の電位レベルの検出結果に応じて、周辺機器１
０２が接続されていると判断したとき、周辺機器との通
信を開始する。
インターフェース回路１１１の両方の信号端子の電圧レ
ベルを検出することにより周辺機器１０２が接続されて
いるか否かを判断することができる。例えば、両方の信
号端子がともに低電位に保持されている場合、周辺機器
１０２が接続されていなく、逆に一方の信号端子が低電
位、他方の信号端子が高電位にある場合、周辺機器１０
２が接続されていると判断することができる。そして、
ホスト側機器１０１は、インターフェース回路１１１の
信号端子の電位レベルの検出結果に応じて、周辺機器１
０２が接続されていると判断したとき、周辺機器との通
信を開始する。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の信号伝送装置において、実際の使用状況では必ずし
もホスト側機器１０１に対してすでに電源の入った周辺
機器を接続するとは限らず、電源の入っていない周辺機
器がすでに接続された状態から、周辺機器の電源がオン
する場合も考えられる。このような状況では、通常電源
がオフ状態の周辺機器１０２がケーブル１０３を介して
ホスト側機器１０１に接続されると、周辺機器１０２が
電源オフの状態にあるとき、プルアップ抵抗素子１２３
に接続されている一方の信号端子がプルアップされるこ
となく、ケーブル１０３を構成する２本の信号線がホス
ト側機器１０１のプルダウン抵抗素子１１３及び１１４
によりプルダウンされたままで、両方とも低電位のまま
になる。このため、ホスト側機器１０１のインターフェ
ース回路１１１の両方の信号端子の電圧レベルに基づく
判断の結果、周辺機器１０２が接続されていないと認識
される。その後、周辺機器１０２の電源がオンすると、
周辺機器１０２のプルアップ抵抗素子１２３により、ケ
ーブル１０３の２本の信号線のうち１本が高電位に保持
されるので、ホスト側機器１０１はこれを検出し、周辺
機器１０２が接続されたことと判断し、周辺機器１０２
に対して通信を開始する。
来の信号伝送装置において、実際の使用状況では必ずし
もホスト側機器１０１に対してすでに電源の入った周辺
機器を接続するとは限らず、電源の入っていない周辺機
器がすでに接続された状態から、周辺機器の電源がオン
する場合も考えられる。このような状況では、通常電源
がオフ状態の周辺機器１０２がケーブル１０３を介して
ホスト側機器１０１に接続されると、周辺機器１０２が
電源オフの状態にあるとき、プルアップ抵抗素子１２３
に接続されている一方の信号端子がプルアップされるこ
となく、ケーブル１０３を構成する２本の信号線がホス
ト側機器１０１のプルダウン抵抗素子１１３及び１１４
によりプルダウンされたままで、両方とも低電位のまま
になる。このため、ホスト側機器１０１のインターフェ
ース回路１１１の両方の信号端子の電圧レベルに基づく
判断の結果、周辺機器１０２が接続されていないと認識
される。その後、周辺機器１０２の電源がオンすると、
周辺機器１０２のプルアップ抵抗素子１２３により、ケ
ーブル１０３の２本の信号線のうち１本が高電位に保持
されるので、ホスト側機器１０１はこれを検出し、周辺
機器１０２が接続されたことと判断し、周辺機器１０２
に対して通信を開始する。
【０００８】しかし、多種類ある周辺機器の中に電源投
入後に何らかの初期化処理を行わないと通常の動作を実
行できないものもある。このような周辺機器において
は、電源投入後すぐホスト側機器から通信の要求を受け
てもそれに対応して動作することができない。その場
合、ホスト側機器は周辺機器が接続されたことを検知し
て通信を開始したにもかかわらず、通信が正常に行えな
い状況が発生し、信号伝送装置が正しく信号を伝送でき
ないという不利益がある。
入後に何らかの初期化処理を行わないと通常の動作を実
行できないものもある。このような周辺機器において
は、電源投入後すぐホスト側機器から通信の要求を受け
てもそれに対応して動作することができない。その場
合、ホスト側機器は周辺機器が接続されたことを検知し
て通信を開始したにもかかわらず、通信が正常に行えな
い状況が発生し、信号伝送装置が正しく信号を伝送でき
ないという不利益がある。
【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ホスト側機器は周辺機器の接続
状況を正しく検出でき、ホスト側機器と周辺機器との間
の通信を正常に行うことができる周辺装置及びそれを用
いて構成された信号伝送装置を提供することにある。
のであり、その目的は、ホスト側機器は周辺機器の接続
状況を正しく検出でき、ホスト側機器と周辺機器との間
の通信を正常に行うことができる周辺装置及びそれを用
いて構成された信号伝送装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の周辺装置は、主装置により第１の電位に保
持されている第１と第２の信号線を含む少なくとも２本
の信号線を経由して上記主装置との間で信号伝送を行う
周辺装置であって、上記第１の信号線を上記第１の電位
と異なり、上記主装置が接続を確認可能な第２の電位に
設定する電位設定回路と、上記主装置へ応答不能な状態
にあるとき、上記電位設定回路を非動作状態に制御し、
上記第１及び第２の信号線を上記第１の電位に保持さ
せ、上記主装置へ応答可能な状態にあるとき、上記電位
設定回路を動作させ、上記第１の信号線を上記第２の電
位に保持させる制御回路とを有する。
め、本発明の周辺装置は、主装置により第１の電位に保
持されている第１と第２の信号線を含む少なくとも２本
の信号線を経由して上記主装置との間で信号伝送を行う
周辺装置であって、上記第１の信号線を上記第１の電位
と異なり、上記主装置が接続を確認可能な第２の電位に
設定する電位設定回路と、上記主装置へ応答不能な状態
にあるとき、上記電位設定回路を非動作状態に制御し、
上記第１及び第２の信号線を上記第１の電位に保持さ
せ、上記主装置へ応答可能な状態にあるとき、上記電位
設定回路を動作させ、上記第１の信号線を上記第２の電
位に保持させる制御回路とを有する。
【００１１】また、本発明では、好適には、上記電位設
定回路は、上記第１の信号線と所定の電源電圧の供給線
との間に直列に接続されている抵抗素子とスイッチング
素子とを有し、上記制御回路は、上記主装置への応答状
態に応じて上記スイッチング素子をオン／オフする。具
体的には、例えば、上記制御回路は、電源投入後初期化
処理が完了するまで上記スイッチング素子をオフさせ、
上記初期化処理が完了したあと、上記スイッチング素子
をオンさせる。
定回路は、上記第１の信号線と所定の電源電圧の供給線
との間に直列に接続されている抵抗素子とスイッチング
素子とを有し、上記制御回路は、上記主装置への応答状
態に応じて上記スイッチング素子をオン／オフする。具
体的には、例えば、上記制御回路は、電源投入後初期化
処理が完了するまで上記スイッチング素子をオフさせ、
上記初期化処理が完了したあと、上記スイッチング素子
をオンさせる。
【００１２】また、本発明では、好適には、上記電位設
定回路は、一方の端子が上記第１の信号線に接続されて
いる抵抗素子と、上記抵抗素子の他方の端子を所定の電
源電圧の供給線又は基準電位線の何れかに接続する切り
換え回路とを有し、上記制御回路は、上記主装置へ応答
不能な状態にあるとき、上記抵抗素子を上記基準電位線
に接続し、上記主装置へ応答可能な状態にあるとき、上
記抵抗素子を上記電源電圧に接続するように上記切り換
え回路を制御する。具体的には、例えば、上記制御回路
は、電源投入後初期化処理が完了するまで上記抵抗素子
を上記基準電位線に接続し、上記初期化処理が完了した
あと、上記抵抗素子を上記電源電圧の供給線に接続する
ように上記切り換え回路を制御する。
定回路は、一方の端子が上記第１の信号線に接続されて
いる抵抗素子と、上記抵抗素子の他方の端子を所定の電
源電圧の供給線又は基準電位線の何れかに接続する切り
換え回路とを有し、上記制御回路は、上記主装置へ応答
不能な状態にあるとき、上記抵抗素子を上記基準電位線
に接続し、上記主装置へ応答可能な状態にあるとき、上
記抵抗素子を上記電源電圧に接続するように上記切り換
え回路を制御する。具体的には、例えば、上記制御回路
は、電源投入後初期化処理が完了するまで上記抵抗素子
を上記基準電位線に接続し、上記初期化処理が完了した
あと、上記抵抗素子を上記電源電圧の供給線に接続する
ように上記切り換え回路を制御する。
【００１３】また、本発明の信号伝送装置は、第１と第
２の信号線を含む少なくとも２本の信号線を経由して主
装置と周辺装置との間で信号の伝送を行う信号伝送装置
であって、上記主装置は、上記第１の信号線と基準電位
との間に接続されている第１の抵抗素子と、上記第２の
信号線と上記基準電位との間に接続されている第２の抵
抗素子とを有し、上記周辺装置は、上記第１の信号線と
所定の電源電圧の供給線との間に直列に接続されている
第３の抵抗素子とスイッチング素子と、上記周辺装置が
上記主装置に応答不能な状態にあるとき、上記スイッチ
ング素子をオフさせ、上記主装置に応答可能な状態にあ
るとき、上記スイッチング素子をオンさせ、上記第１の
信号線を上記電源電圧に応じた電位に保持させる制御回
路とを有する。
２の信号線を含む少なくとも２本の信号線を経由して主
装置と周辺装置との間で信号の伝送を行う信号伝送装置
であって、上記主装置は、上記第１の信号線と基準電位
との間に接続されている第１の抵抗素子と、上記第２の
信号線と上記基準電位との間に接続されている第２の抵
抗素子とを有し、上記周辺装置は、上記第１の信号線と
所定の電源電圧の供給線との間に直列に接続されている
第３の抵抗素子とスイッチング素子と、上記周辺装置が
上記主装置に応答不能な状態にあるとき、上記スイッチ
ング素子をオフさせ、上記主装置に応答可能な状態にあ
るとき、上記スイッチング素子をオンさせ、上記第１の
信号線を上記電源電圧に応じた電位に保持させる制御回
路とを有する。
【００１４】また、本発明では、好適には、上記制御回
路は、電源投入後初期化処理が完了するまで上記スイッ
チング素子をオフさせ、上記初期化処理が完了したあ
と、上記スイッチング素子をオンさせる。
路は、電源投入後初期化処理が完了するまで上記スイッ
チング素子をオフさせ、上記初期化処理が完了したあ
と、上記スイッチング素子をオンさせる。
【００１５】また、本発明では、好適には、上記主装置
は、上記第１及び第２の信号線を介して上記周辺装置と
の信号授受を行うインターフェース回路を有し、上記周
辺回路は、上記第１及び第２の信号線を介して上記主装
置との信号授受を行うインターフェース回路を有する。
は、上記第１及び第２の信号線を介して上記周辺装置と
の信号授受を行うインターフェース回路を有し、上記周
辺回路は、上記第１及び第２の信号線を介して上記主装
置との信号授受を行うインターフェース回路を有する。
【００１６】本発明によれば、主装置、例えば、ホスト
コンピュータとプリンタなどの周辺装置との間に信号伝
送を行う場合、当該主装置と周辺装置が少なくとも２本
の信号線を介して信号の授受が行われる。これらの信号
線は主装置側において、例えば、基準電位にプルダウン
される。周辺装置側において、例えば、２本の信号線の
うち一本を電源電圧に応じた電位にプルアップすること
によって、主装置側において２本の信号線の電位を検出
することにより、周辺装置の接続状態及び応答の可否を
判断することが可能である。例えば、周辺装置が接続し
たあと初期化処理が完了するまでに、主装置からの通信
要求に対して応答不能であり、この場合周辺装置におけ
る電位設定回路は信号線の電位を変化させないように制
御回路により適宜制御される。一方、周辺装置の初期化
処理が完了し、主装置への応答が可能な状態になったと
き、制御回路の制御に応じて、電位設定回路は２本の信
号線のうち一本をプルアップして、基準電位より高い電
位に保持する。主装置側においては信号線の電位変化を
検出することにより、周辺装置が接続され、かつ応答可
能な状態にあると判断され、周辺装置との通信を行う。
コンピュータとプリンタなどの周辺装置との間に信号伝
送を行う場合、当該主装置と周辺装置が少なくとも２本
の信号線を介して信号の授受が行われる。これらの信号
線は主装置側において、例えば、基準電位にプルダウン
される。周辺装置側において、例えば、２本の信号線の
うち一本を電源電圧に応じた電位にプルアップすること
によって、主装置側において２本の信号線の電位を検出
することにより、周辺装置の接続状態及び応答の可否を
判断することが可能である。例えば、周辺装置が接続し
たあと初期化処理が完了するまでに、主装置からの通信
要求に対して応答不能であり、この場合周辺装置におけ
る電位設定回路は信号線の電位を変化させないように制
御回路により適宜制御される。一方、周辺装置の初期化
処理が完了し、主装置への応答が可能な状態になったと
き、制御回路の制御に応じて、電位設定回路は２本の信
号線のうち一本をプルアップして、基準電位より高い電
位に保持する。主装置側においては信号線の電位変化を
検出することにより、周辺装置が接続され、かつ応答可
能な状態にあると判断され、周辺装置との通信を行う。
【００１７】
【発明の実施の形態】第１実施形態 図１は本発明に係る信号伝送装置の第１の実施形態を示
す回路図である。図示のように、本実施形態の信号伝送
装置は、ホスト側機器１、周辺機器２及び信号伝送線３
により構成されている。ホスト側機器１は、コネクタ１
２を介して信号伝送線３に接続され、周辺機器２は、コ
ネクタ２２を介して信号伝送線３に接続されている。
す回路図である。図示のように、本実施形態の信号伝送
装置は、ホスト側機器１、周辺機器２及び信号伝送線３
により構成されている。ホスト側機器１は、コネクタ１
２を介して信号伝送線３に接続され、周辺機器２は、コ
ネクタ２２を介して信号伝送線３に接続されている。
【００１８】ホスト側機器１は、インターフェース回路
１１、プルダウン抵抗素子１３，１４により構成され、
周辺機器２は、インターフェース回路２１、制御回路２
５、プルアップ抵抗素子２３及びスイッチング素子２４
により構成されている。ホスト側機器１において、イン
ターフェース回路の二つの信号端子は、コネクタ１２を
介して、信号伝送線３の２本の信号線にそれぞれ接続さ
れている。これらの信号端子がそれぞれプルダウン抵抗
素子１３及び１４を介して接地電位、即ち、０Ｖの電位
に接続されている。周辺機器２において、インターフェ
ース回路２１の二つの信号端子は、コネクタ２２を介し
て、信号伝送線３の２本の信号線にそれぞれ接続されて
いる。インターフェース回路２１の２つの信号端子のう
ち１つが抵抗素子２３及びスイッチング素子２４を介し
て電源電圧ＶDDの供給線に接続されている。スイッチン
グ素子２４は、制御回路２５により、そのオン／オフが
制御される。スイッチング素子２４がオンするとき、プ
ルアップ抵抗素子２３に接続されている信号端子が電源
電圧ＶDDによりプルアップされる。
１１、プルダウン抵抗素子１３，１４により構成され、
周辺機器２は、インターフェース回路２１、制御回路２
５、プルアップ抵抗素子２３及びスイッチング素子２４
により構成されている。ホスト側機器１において、イン
ターフェース回路の二つの信号端子は、コネクタ１２を
介して、信号伝送線３の２本の信号線にそれぞれ接続さ
れている。これらの信号端子がそれぞれプルダウン抵抗
素子１３及び１４を介して接地電位、即ち、０Ｖの電位
に接続されている。周辺機器２において、インターフェ
ース回路２１の二つの信号端子は、コネクタ２２を介し
て、信号伝送線３の２本の信号線にそれぞれ接続されて
いる。インターフェース回路２１の２つの信号端子のう
ち１つが抵抗素子２３及びスイッチング素子２４を介し
て電源電圧ＶDDの供給線に接続されている。スイッチン
グ素子２４は、制御回路２５により、そのオン／オフが
制御される。スイッチング素子２４がオンするとき、プ
ルアップ抵抗素子２３に接続されている信号端子が電源
電圧ＶDDによりプルアップされる。
【００１９】以下、図１を参照しつつ、本実施形態の信
号伝送装置の動作について説明する。まず、周辺機器２
におけるスイッチング素子２４及びそれを制御する制御
回路２５の動作について説明する。制御回路２５によっ
て、電源投入直後スイッチング素子２４がオフ状態に制
御される。このため、電源オフ状態にある周辺機器２は
信号伝送線３を介してホスト側機器１に接続されると、
信号伝送線３の２本の信号線は、ホスト側機器１のイン
ターフェース回路１１の信号端子に接続されているプル
ダウン抵抗素子１３と１４により、低電位に保持され
る。この状態において、ホスト側機器１は、インターフ
ェース回路１１の信号端子の電圧レベルを検出し、周辺
機器２が接続されていないと認識する。
号伝送装置の動作について説明する。まず、周辺機器２
におけるスイッチング素子２４及びそれを制御する制御
回路２５の動作について説明する。制御回路２５によっ
て、電源投入直後スイッチング素子２４がオフ状態に制
御される。このため、電源オフ状態にある周辺機器２は
信号伝送線３を介してホスト側機器１に接続されると、
信号伝送線３の２本の信号線は、ホスト側機器１のイン
ターフェース回路１１の信号端子に接続されているプル
ダウン抵抗素子１３と１４により、低電位に保持され
る。この状態において、ホスト側機器１は、インターフ
ェース回路１１の信号端子の電圧レベルを検出し、周辺
機器２が接続されていないと認識する。
【００２０】その後、周辺機器２の電源が投入される
と、当該周辺機器２において所定の初期化処理が行われ
る。そして、制御回路２５は、初期化処理が終了するま
でスイッチング素子２４をオフ状態に保持させる。この
ため、周辺機器２が初期化動作の間に、プルアップ抵抗
素子２４に接続されている信号線がプルアップされるこ
となく、ホスト側機器１は周辺機器２が接続されていな
いものと認識し続ける。
と、当該周辺機器２において所定の初期化処理が行われ
る。そして、制御回路２５は、初期化処理が終了するま
でスイッチング素子２４をオフ状態に保持させる。この
ため、周辺機器２が初期化動作の間に、プルアップ抵抗
素子２４に接続されている信号線がプルアップされるこ
となく、ホスト側機器１は周辺機器２が接続されていな
いものと認識し続ける。
【００２１】周辺機器２における初期化処理が終了する
と、制御回路２５はスイッチング素子２４をオンさせ
る。このため、周辺機器２のインターフェース回路２１
の２つの信号端子のうち、プルアップ抵抗素子２３に接
続されている信号端子が電源電圧ＶDDによりプルアップ
され、高電位に保持される。
と、制御回路２５はスイッチング素子２４をオンさせ
る。このため、周辺機器２のインターフェース回路２１
の２つの信号端子のうち、プルアップ抵抗素子２３に接
続されている信号端子が電源電圧ＶDDによりプルアップ
され、高電位に保持される。
【００２２】周辺機器２のプルアップにより、信号伝送
線の２つの信号線のうち一方が高電位に、他方の低電位
にそれぞれ保持されているので、ホスト側機器１によっ
てこの状態を検出し、周辺機器２が接続されたと認識す
るので、周辺機器２に対して通信を開始する。このと
き、周辺機器２はすでに初期化処理が完了したので、ホ
スト側機器１に対して正しく応答することができる。
線の２つの信号線のうち一方が高電位に、他方の低電位
にそれぞれ保持されているので、ホスト側機器１によっ
てこの状態を検出し、周辺機器２が接続されたと認識す
るので、周辺機器２に対して通信を開始する。このと
き、周辺機器２はすでに初期化処理が完了したので、ホ
スト側機器１に対して正しく応答することができる。
【００２３】本実施形態の信号伝送装置において、ホス
ト側機器１は、インターフェース回路１１の信号端子の
電圧レベルを検出し、それに応じて周辺機器２の接続の
有無及びその状態を判断する。例えば、インターフェー
ス回路１１の両方の信号端子が低電位に保持されている
とき、周辺機器２が接続されていないか、または周辺機
器２が接続されているが、初期化動作中などの原因で応
答不能な状態にあると判断できる。一方、インターフェ
ース回路１１の両方の信号端子のうち、一方が低電位、
他方が高電位にあるとき、周辺機器が接続され、かつ正
常に動作可能であると判断できる。ホスト側機器１は、
上述した判断の結果に基づき、周辺機器２が応答可能と
認識したとき、周辺機器２に対する通信を行う。
ト側機器１は、インターフェース回路１１の信号端子の
電圧レベルを検出し、それに応じて周辺機器２の接続の
有無及びその状態を判断する。例えば、インターフェー
ス回路１１の両方の信号端子が低電位に保持されている
とき、周辺機器２が接続されていないか、または周辺機
器２が接続されているが、初期化動作中などの原因で応
答不能な状態にあると判断できる。一方、インターフェ
ース回路１１の両方の信号端子のうち、一方が低電位、
他方が高電位にあるとき、周辺機器が接続され、かつ正
常に動作可能であると判断できる。ホスト側機器１は、
上述した判断の結果に基づき、周辺機器２が応答可能と
認識したとき、周辺機器２に対する通信を行う。
【００２４】周辺機器２において、電源がオフの状態で
信号伝送線３を介してホスト側機器１に接続される。そ
して、電源が投入されると、初期化処理が行われ、その
間制御回路２５によりスイッチング素子２４がオフ状態
に設定される。このため、プルアップ抵抗素子２３はプ
ルアップ動作が行われず、信号伝送線３の２本の信号線
が低電位のままに保持されるので、ホスト側機器１で
は、周辺機器２が接続されていないか、または応答不能
状態にあると認識し、周辺機器２に対して通信を行わな
い。
信号伝送線３を介してホスト側機器１に接続される。そ
して、電源が投入されると、初期化処理が行われ、その
間制御回路２５によりスイッチング素子２４がオフ状態
に設定される。このため、プルアップ抵抗素子２３はプ
ルアップ動作が行われず、信号伝送線３の２本の信号線
が低電位のままに保持されるので、ホスト側機器１で
は、周辺機器２が接続されていないか、または応答不能
状態にあると認識し、周辺機器２に対して通信を行わな
い。
【００２５】周辺機器２の初期化処理が終了した後、制
御回路２５によりスイッチング素子２４がオン状態に設
定される。これに応じてインターフェース回路２１の２
つの信号端子のうち、プルアップ抵抗素子２３に接続さ
れている信号端子が電源電圧ＶDDによりプルアップさ
れ、高電位に保持されるので、ホスト側機器１におい
て、インターフェース回路１１の２つの信号端子のうち
一方が高電位に、他方の低電位にあることを検出し、周
辺機器２が正常に応答可能な状態にあることと認識し、
周辺機器２に対して通信を開始する。
御回路２５によりスイッチング素子２４がオン状態に設
定される。これに応じてインターフェース回路２１の２
つの信号端子のうち、プルアップ抵抗素子２３に接続さ
れている信号端子が電源電圧ＶDDによりプルアップさ
れ、高電位に保持されるので、ホスト側機器１におい
て、インターフェース回路１１の２つの信号端子のうち
一方が高電位に、他方の低電位にあることを検出し、周
辺機器２が正常に応答可能な状態にあることと認識し、
周辺機器２に対して通信を開始する。
【００２６】以上説明したように、本実施形態によれ
ば、ホスト側機器１と周辺機器２を信号伝送線３を介し
て接続し、ホスト側機器１においてインターフェース回
路１１の信号端子をプルダウン抵抗素子１３，１４によ
りプルダウンし、周辺機器２においてインターフェース
回路２１の信号端子のうち１つをプルアップ抵抗素子２
３、スイッチング素子２４を介して電源電圧ＶDDの供給
線に接続し、周辺機器２が初期化のとき、制御回路２５
によりスイッチング素子２４をオフ状態に設定し、初期
化が完了したあとスイッチング素子をオンさせ、ホスト
側機器１においてインターフェース回路１１の信号端子
の電圧レベルを検出することで、周辺機器２の接続状況
及び応答可能か否かを判断できるので、周辺機器２を正
しく認識でき、ホスト側機器と周辺機器２との通信が正
常に行える。
ば、ホスト側機器１と周辺機器２を信号伝送線３を介し
て接続し、ホスト側機器１においてインターフェース回
路１１の信号端子をプルダウン抵抗素子１３，１４によ
りプルダウンし、周辺機器２においてインターフェース
回路２１の信号端子のうち１つをプルアップ抵抗素子２
３、スイッチング素子２４を介して電源電圧ＶDDの供給
線に接続し、周辺機器２が初期化のとき、制御回路２５
によりスイッチング素子２４をオフ状態に設定し、初期
化が完了したあとスイッチング素子をオンさせ、ホスト
側機器１においてインターフェース回路１１の信号端子
の電圧レベルを検出することで、周辺機器２の接続状況
及び応答可能か否かを判断できるので、周辺機器２を正
しく認識でき、ホスト側機器と周辺機器２との通信が正
常に行える。
【００２７】なお、上述した実施形態において、プルア
ップ抵抗素子２３とスイッチング素子２４の接続順序
は、図１に示す通りに限定されるものではなく、逆にし
ても同じである。即ち、スイッチング素子２４をインタ
ーフェース回路２１の信号端子に接続し、プルアップ抵
抗素子２３を電源電圧ＶDD側に接続しても、周辺機器２
は上述した同じように動作することはいうまでもない。
ップ抵抗素子２３とスイッチング素子２４の接続順序
は、図１に示す通りに限定されるものではなく、逆にし
ても同じである。即ち、スイッチング素子２４をインタ
ーフェース回路２１の信号端子に接続し、プルアップ抵
抗素子２３を電源電圧ＶDD側に接続しても、周辺機器２
は上述した同じように動作することはいうまでもない。
【００２８】第２実施形態 図２は本発明に係る信号伝送装置の第２の実施形態を示
す回路図である。図２に示すように、本実施形態の信号
伝送装置において、周辺機器２ａにおけるスイッチング
素子２４ａを除く他の各部分は、図１に示す第１の実施
形態とほぼ同じ構成を有する。このため、図２では、図
１と同じ構成部分について同じ符号を付して表記してい
る。以下、本実施形態におけるスイッチング素子２４ａ
及び制御回路２５ａの構成、動作を中心に説明し、他の
部分について重複を避けるべく、詳細な説明を省略す
る。
す回路図である。図２に示すように、本実施形態の信号
伝送装置において、周辺機器２ａにおけるスイッチング
素子２４ａを除く他の各部分は、図１に示す第１の実施
形態とほぼ同じ構成を有する。このため、図２では、図
１と同じ構成部分について同じ符号を付して表記してい
る。以下、本実施形態におけるスイッチング素子２４ａ
及び制御回路２５ａの構成、動作を中心に説明し、他の
部分について重複を避けるべく、詳細な説明を省略す
る。
【００２９】本実施形態の信号伝送装置におけるホスト
側機器１は、上述した第１の実施形態のホスト側機器１
と同じ構成を有し、同じ動作を行う。即ち、ホスト側機
器１はインターフェース回路１１の両方の信号端子の電
圧レベルを検出し、当該検出結果に応じて周辺機器２ａ
の接続の有無及び周辺機器２ａが応答可能か否かを判断
する。
側機器１は、上述した第１の実施形態のホスト側機器１
と同じ構成を有し、同じ動作を行う。即ち、ホスト側機
器１はインターフェース回路１１の両方の信号端子の電
圧レベルを検出し、当該検出結果に応じて周辺機器２ａ
の接続の有無及び周辺機器２ａが応答可能か否かを判断
する。
【００３０】周辺機器２ａは、インターフェース２１、
プルアップ抵抗素子２３、スイッチング素子２４ａ及び
制御回路２５ａにより構成されている。スイッチング素
子２４ａは、第１の実施形態におけるスイッチング素子
２４のようなオン／オフするタイプのものではなく、接
続先を切り換えるタイプのものが用いられている。図２
に示すように、スイッチング素子２４ａの接点ａはプル
アップ抵抗素子２３に接続され、接点ｂとｃはそれぞれ
電源電圧ＶDDの供給線及び接地線に接続されている。制
御回路２５ａは、スイッチング素子２４ａの接点ａを接
点ｂまたはｃの何れかに接続することを制御する。
プルアップ抵抗素子２３、スイッチング素子２４ａ及び
制御回路２５ａにより構成されている。スイッチング素
子２４ａは、第１の実施形態におけるスイッチング素子
２４のようなオン／オフするタイプのものではなく、接
続先を切り換えるタイプのものが用いられている。図２
に示すように、スイッチング素子２４ａの接点ａはプル
アップ抵抗素子２３に接続され、接点ｂとｃはそれぞれ
電源電圧ＶDDの供給線及び接地線に接続されている。制
御回路２５ａは、スイッチング素子２４ａの接点ａを接
点ｂまたはｃの何れかに接続することを制御する。
【００３１】以下、制御回路２５ａ及びスイッチング素
子２４ａの動作について説明する。周辺機器２ａが電源
投入後、初期化処理が完了するまでに、制御回路２５ａ
は、スイッチング素子２４ａの接点ａを接点ｃに接続す
るように制御する。このため、プルアップ抵抗素子２３
は、接地電位に接続され、当該プルアップ抵抗素子２３
に接続されているインターフェース２１の信号端子が低
電位に保持される。この場合、ホスト側機器１のインタ
ーフェース回路１１の両方の信号端子がそれぞれプルダ
ウン抵抗素子１３及び１４によりプルダウンされている
ので、両方の信号端子が低電位に保持されている。ホス
ト側機器１は、インターフェース回路１１の信号端子の
電圧レベルを検出し、周辺機器２ａが接続されていない
か、または正常に応答できない状態にあると認識する。
子２４ａの動作について説明する。周辺機器２ａが電源
投入後、初期化処理が完了するまでに、制御回路２５ａ
は、スイッチング素子２４ａの接点ａを接点ｃに接続す
るように制御する。このため、プルアップ抵抗素子２３
は、接地電位に接続され、当該プルアップ抵抗素子２３
に接続されているインターフェース２１の信号端子が低
電位に保持される。この場合、ホスト側機器１のインタ
ーフェース回路１１の両方の信号端子がそれぞれプルダ
ウン抵抗素子１３及び１４によりプルダウンされている
ので、両方の信号端子が低電位に保持されている。ホス
ト側機器１は、インターフェース回路１１の信号端子の
電圧レベルを検出し、周辺機器２ａが接続されていない
か、または正常に応答できない状態にあると認識する。
【００３２】周辺機器２ａの初期化処理が完了したあ
と、制御回路２５ａは、スイッチング素子２４ａの接点
ａを接点ｂに切り換えるように制御する。これに応じ
て、抵抗素子２３に接続されているインターフェース回
路２１の信号端子が電源電圧ＶDDによりプルアップさ
れ、高電位に保持される。この場合、ホスト側機器１に
より、信号伝送線３の２本の信号線がプルダウンされて
いるが、ＵＳＢの仕様に従って設けられているプルダウ
ン抵抗素子１３，１４の抵抗値は周辺機器２ａのプルア
ップ抵抗素子２３の抵抗値より大きいので、周辺機器２
ａにおいてプルアップ抵抗素子２３に接続されている信
号端子が高電位に保持され、ホスト側機器１において、
インターフェース回路１１の２つの信号端子のうち、一
方の高電位、他方の低電位に保持されている。ホスト側
機器１は、この状態を検出し、周辺機器２ａが正常に応
答できると認識し、周辺機器２ａに対して通信を開始す
る。
と、制御回路２５ａは、スイッチング素子２４ａの接点
ａを接点ｂに切り換えるように制御する。これに応じ
て、抵抗素子２３に接続されているインターフェース回
路２１の信号端子が電源電圧ＶDDによりプルアップさ
れ、高電位に保持される。この場合、ホスト側機器１に
より、信号伝送線３の２本の信号線がプルダウンされて
いるが、ＵＳＢの仕様に従って設けられているプルダウ
ン抵抗素子１３，１４の抵抗値は周辺機器２ａのプルア
ップ抵抗素子２３の抵抗値より大きいので、周辺機器２
ａにおいてプルアップ抵抗素子２３に接続されている信
号端子が高電位に保持され、ホスト側機器１において、
インターフェース回路１１の２つの信号端子のうち、一
方の高電位、他方の低電位に保持されている。ホスト側
機器１は、この状態を検出し、周辺機器２ａが正常に応
答できると認識し、周辺機器２ａに対して通信を開始す
る。
【００３３】以上説明したように、本実施形態によれ
ば、周辺機器２ａにおいて、インターフェース回路２１
の一方の信号端子をプルアップ抵抗素子２３を介してス
イッチング素子２４ａに接続し、周辺機器２ａが電源投
入後初期化が完了するまで、制御回路２５ａはスイッチ
ング素子２４ａの接点ａを接点ｃに接続させ、周辺機器
２ａの初期化が完了したあと、制御回路２５ａはスイッ
チング素子２４ａの接点ａを接点ｂに接続させるので、
ホスト側機器１においてそのインターフェース回路１１
の信号端子の電圧レベルを検出することにより、周辺機
器２ａが接続されているか、または応答可能か否かを判
断でき、ホスト側機器と周辺機器２ａとの通信が正常に
行える。
ば、周辺機器２ａにおいて、インターフェース回路２１
の一方の信号端子をプルアップ抵抗素子２３を介してス
イッチング素子２４ａに接続し、周辺機器２ａが電源投
入後初期化が完了するまで、制御回路２５ａはスイッチ
ング素子２４ａの接点ａを接点ｃに接続させ、周辺機器
２ａの初期化が完了したあと、制御回路２５ａはスイッ
チング素子２４ａの接点ａを接点ｂに接続させるので、
ホスト側機器１においてそのインターフェース回路１１
の信号端子の電圧レベルを検出することにより、周辺機
器２ａが接続されているか、または応答可能か否かを判
断でき、ホスト側機器と周辺機器２ａとの通信が正常に
行える。
【００３４】
【発明の効果】以上説明したように、本発明の周辺機器
及びそれを用いて構成された信号伝送装置によれば、ホ
スト側機器は信号伝送線を構成する各々の信号線の電圧
レベルを検出することにより、周辺機器の接続状態及び
動作状態を正しく認識でき、ホスト側機器と周辺機器と
の間の通信を正常を行うことができる利点がある。
及びそれを用いて構成された信号伝送装置によれば、ホ
スト側機器は信号伝送線を構成する各々の信号線の電圧
レベルを検出することにより、周辺機器の接続状態及び
動作状態を正しく認識でき、ホスト側機器と周辺機器と
の間の通信を正常を行うことができる利点がある。
【図１】本発明に係る信号伝送装置の第１の実施形態を
示す回路図である。
示す回路図である。
【図２】本発明に係る信号伝送装置の第２の実施形態を
示す回路図である。
示す回路図である。
【図３】ＵＳＢ仕様に従った信号伝送装置の一構成例を
示す回路図である。
示す回路図である。
１，１０１…ホスト側機器、２，２ａ，１０２…周辺機
器、３，１０３…信号伝送線（ケーブル）、１１，１１
１…ホスト側機器のインターフェース回路、２１，１２
１…周辺機器のインターフェース回路、１２，２２，１
１２，１２２…コネクタ、１３，１４，１１３，１１４
…プルダウン抵抗素子、２３，１２３…プルアップ抵抗
素子、２４，２４ａ…スイッチング素子、２５，２５ａ
…制御回路、ＶDD…電源電圧、ＧＮＤ…接地電位。
器、３，１０３…信号伝送線（ケーブル）、１１，１１
１…ホスト側機器のインターフェース回路、２１，１２
１…周辺機器のインターフェース回路、１２，２２，１
１２，１２２…コネクタ、１３，１４，１１３，１１４
…プルダウン抵抗素子、２３，１２３…プルアップ抵抗
素子、２４，２４ａ…スイッチング素子、２５，２５ａ
…制御回路、ＶDD…電源電圧、ＧＮＤ…接地電位。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 政明 東京都品川区大崎１−６−４ 株式会社ユ ーエスシー内 Ｆターム(参考） 5B014 EA04 EB03 FA02 FB04 GC01 GD26 GD35 GE02 GE05 5K035 AA07 BB02 CC01 CC10 DD03 EE04 FF01 FF04 GG03 GG15 HH05
Claims (10)
- 【請求項１】主装置により第１の電位に保持されている
第１と第２の信号線を含む少なくとも２本の信号線を経
由して上記主装置との間で信号伝送を行う周辺装置であ
って、 上記第１の信号線を上記第１の電位と異なり、上記主装
置が接続を確認可能な第２の電位に設定する電位設定回
路と、 上記主装置へ応答不能な状態にあるとき、上記電位設定
回路を非動作状態に制御し、上記第１及び第２の信号線
を上記第１の電位に保持させ、上記主装置へ応答可能な
状態にあるとき、上記電位設定回路を動作させ、上記第
１の信号線を上記第２の電位に保持させる制御回路とを
有する周辺装置。 - 【請求項２】上記電位設定回路は、上記第１の信号線と
所定の電源電圧の供給線との間に直列に接続されている
抵抗素子とスイッチング素子とを有し、 上記制御回路は、上記主装置への応答状態に応じて上記
スイッチング素子をオン／オフする請求項１記載の周辺
装置。 - 【請求項３】上記制御回路は、電源投入後初期化処理が
完了するまで上記スイッチング素子をオフさせ、上記初
期化処理が完了したあと、上記スイッチング素子をオン
させる請求項２記載の周辺装置。 - 【請求項４】上記第１及び第２の信号線を介して、上記
主装置との間で信号の授受を行うインターフェース回路
を有する請求項１記載の周辺装置。 - 【請求項５】上記電位設定回路は、一方の端子が上記第
１の信号線に接続されている抵抗素子と、 上記抵抗素子の他方の端子を所定の電源電圧の供給線又
は基準電位線の何れかに接続する切り換え回路とを有
し、 上記制御回路は、上記主装置へ応答不能な状態にあると
き、上記抵抗素子を上記基準電位線に接続し、上記主装
置へ応答可能な状態にあるとき、上記抵抗素子を上記電
源電圧に接続するように上記切り換え回路を制御する請
求項１記載の周辺装置。 - 【請求項６】上記制御回路は、電源投入後初期化処理が
完了するまで上記抵抗素子を上記基準電位線に接続し、
上記初期化処理が完了したあと、上記抵抗素子を上記電
源電圧の供給線に接続するように上記切り換え回路を制
御する請求項５記載の周辺装置。 - 【請求項７】上記主装置は、上記第１及び第２の信号線
を介して上記周辺装置との信号授受を行うインターフェ
ース回路を有し、 上記周辺回路は、上記第１及び第２の信号線を介して上
記主装置との信号授受を行うインターフェース回路を有
する請求項５記載の周辺装置。 - 【請求項８】第１と第２の信号線を含む少なくとも２本
の信号線を経由して主装置と周辺装置との間で信号の伝
送を行う信号伝送装置であって、 上記主装置は、 上記第１の信号線と基準電位との間に接続されている第
１の抵抗素子と、 上記第２の信号線と上記基準電位との間に接続されてい
る第２の抵抗素子とを有し、 上記周辺装置は、 上記第１の信号線と所定の電源電圧の供給線との間に直
列に接続されている第３の抵抗素子とスイッチング素子
と、 上記周辺装置が上記主装置に応答不能な状態にあると
き、上記スイッチング素子をオフさせ、上記主装置に応
答可能な状態にあるとき、上記スイッチング素子をオン
させ、上記第１の信号線を上記電源電圧に応じた電位に
保持させる制御回路とを有する信号伝送装置。 - 【請求項９】上記制御回路は、電源投入後初期化処理が
完了するまで上記スイッチング素子をオフさせ、上記初
期化処理が完了したあと、上記スイッチング素子をオン
させる請求項８記載の信号伝送装置。 - 【請求項１０】上記主装置は、上記第１及び第２の信号
線を介して上記周辺装置との信号授受を行うインターフ
ェース回路を有し、 上記周辺回路は、上記第１及び第２の信号線を介して上
記主装置との信号授受を行うインターフェース回路を有
する有する請求項８記載の信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099639A JP2000293479A (ja) | 1999-04-07 | 1999-04-07 | 周辺装置及びそれを用いた信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11099639A JP2000293479A (ja) | 1999-04-07 | 1999-04-07 | 周辺装置及びそれを用いた信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293479A true JP2000293479A (ja) | 2000-10-20 |
Family
ID=14252641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11099639A Pending JP2000293479A (ja) | 1999-04-07 | 1999-04-07 | 周辺装置及びそれを用いた信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293479A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290502A (ja) * | 2001-01-18 | 2002-10-04 | Matsushita Electric Ind Co Ltd | ネットワーク装置 |
| JP2003085120A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 画像形成装置 |
| JP2003518892A (ja) * | 1999-12-24 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 装置の切断のエミュレーション |
| JP2006031250A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Xerox Co Ltd | 通信装置およびその制御方法 |
| US7010640B2 (en) | 2001-12-13 | 2006-03-07 | Fuji Xerox Co., Ltd. | Interface apparatus for mediating sending and receiving signals between devices connected by a signal line |
| JP2007073023A (ja) * | 2005-08-12 | 2007-03-22 | Ricoh Co Ltd | 通信装置、画像形成装置 |
| JP2012022477A (ja) * | 2010-07-13 | 2012-02-02 | Ricoh Co Ltd | 通信ユニット及び情報処理装置 |
| JP2019040446A (ja) * | 2017-08-25 | 2019-03-14 | 東芝テック株式会社 | 接続回路 |
-
1999
- 1999-04-07 JP JP11099639A patent/JP2000293479A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518892A (ja) * | 1999-12-24 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 装置の切断のエミュレーション |
| JP2002290502A (ja) * | 2001-01-18 | 2002-10-04 | Matsushita Electric Ind Co Ltd | ネットワーク装置 |
| JP3526565B2 (ja) | 2001-01-18 | 2004-05-17 | 松下電器産業株式会社 | ネットワーク装置 |
| JP2003085120A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 画像形成装置 |
| US7010640B2 (en) | 2001-12-13 | 2006-03-07 | Fuji Xerox Co., Ltd. | Interface apparatus for mediating sending and receiving signals between devices connected by a signal line |
| JP2006031250A (ja) * | 2004-07-14 | 2006-02-02 | Fuji Xerox Co Ltd | 通信装置およびその制御方法 |
| KR100695791B1 (ko) * | 2004-07-14 | 2007-03-15 | 후지제롯쿠스 가부시끼가이샤 | 통신 장치 및 그 제어 방법 |
| CN100377132C (zh) * | 2004-07-14 | 2008-03-26 | 富士施乐株式会社 | 通信设备及其控制方法 |
| US7984201B2 (en) | 2004-07-14 | 2011-07-19 | Fuji Xerox Co., Ltd. | Communication apparatus and control method for the communication apparatus |
| JP2007073023A (ja) * | 2005-08-12 | 2007-03-22 | Ricoh Co Ltd | 通信装置、画像形成装置 |
| JP2012022477A (ja) * | 2010-07-13 | 2012-02-02 | Ricoh Co Ltd | 通信ユニット及び情報処理装置 |
| JP2019040446A (ja) * | 2017-08-25 | 2019-03-14 | 東芝テック株式会社 | 接続回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW514789B (en) | Method and apparatus for detecting the type of interface to which a peripheral device is connected | |
| US20040148451A1 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| US6920569B1 (en) | Device configured as stand-alone or slave based on detection of power supply in a powered data bus system | |
| US6647452B1 (en) | Automatic recovery of non-responsive peripheral device by apparent disconnect and reconnect | |
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| JP4126178B2 (ja) | 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置 | |
| US6625738B1 (en) | USB apparatus that turns on computer power supply using signals substantially longer than information conveying pulse widths when predetermined operation is performed on input device | |
| JP2000105638A (ja) | Ｕｓｂデバイス及びｕｓｂ接続システム | |
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| KR100500177B1 (ko) | 버스 통신 시스템 | |
| JP2001306413A (ja) | Ｕｓｂ通信デバイス | |
| JP2001184296A (ja) | Ｕｓｂ通信インターフェース、コンピュータ、ハブ、電子機器、電子機器における機能切換方法 | |
| JP2001222359A (ja) | インタフェース識別装置 | |
| JPH11288338A (ja) | Ｕｓｂコントローラ及びこれを搭載したデバイス | |
| JP2002163051A (ja) | 電子機器、ｕｓｂコネクタ機構、及びｕｓｂデバイス接続用ケーブル | |
| JP2001086642A (ja) | 突入電流抑制装置及び電源装置 | |
| JP7293986B2 (ja) | データ処理装置 | |
| JP4896246B2 (ja) | 半導体処理装置 | |
| JP2005284672A (ja) | 通信装置 | |
| JP4660599B2 (ja) | 半導体処理装置およびそれを用いた半導体処理システム | |
| JP4165472B2 (ja) | デバイス | |
| JP3771093B2 (ja) | マスコットロボット | |
| JPH08244316A (ja) | 画像形成装置 | |
| JPH05128064A (ja) | 外部記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090507 |