JP2000293495A - ネットワーク装置 - Google Patents

ネットワーク装置

Info

Publication number
JP2000293495A
JP2000293495A JP9864199A JP9864199A JP2000293495A JP 2000293495 A JP2000293495 A JP 2000293495A JP 9864199 A JP9864199 A JP 9864199A JP 9864199 A JP9864199 A JP 9864199A JP 2000293495 A JP2000293495 A JP 2000293495A
Authority
JP
Japan
Prior art keywords
data
circuit
network device
route
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9864199A
Other languages
English (en)
Inventor
Makoto Okajima
眞 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP9864199A priority Critical patent/JP2000293495A/ja
Publication of JP2000293495A publication Critical patent/JP2000293495A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】多段接合型のコンピュータネットワーク装置
(ノード間接続装置)において、ネットワーク競合によ
る伝送効率低下を防止する。 【解決手段】各ノード100の送信側に、受信データよ
り受け取った各段のクロスバースイッチの競合情報から
クロスバースイッチの迂回経路を選択し、送信データに
経路指定を付加する機能部122と、各段のクロスバー
スイッチ200に経路指定に従いデータを転送し、その
時の競合情報を転送データに付加して受信側に知らせる
機能部240と、各ノード100の受信側に受信したデ
ータに付加された競合情報を蓄積し、次の送信時の迂回
経路選択に使用する。また、動作中、動的に迂回経路選
択を行うので、競合情報にタイムスタンプを行う機能部
123を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はネットワーク装置、
特に複数のコンピュータ間を相互接続してデータ転送を
行うコンピュータ・グローバルネットワーク装置に関す
る。
【0002】
【従来の技術】複数のコンピュータ間を相互接続してデ
ータ転送を行うネットワーク装置の従来例は、例えば特
開平9−54762号公報の「ネットワーク構成」に開
示されている。
【0003】斯る従来のネットワーク装置を図8の構成
図を参照して説明する。この従来のネットワーク装置
は、多数のプロセッサ2をケーブル3を介して複数のネ
ットワークLSI(大規模集積回路)1に接続されてい
る。また、これら多数のプロセッサ2は、複数のグルー
プに分けられてリング4により相互接続されている。
【0004】即ち、多数のプロセッサ2を相互に接続す
る為のネットワークが、多数のプロセッサ2を適当な単
位で分けた各グループ内の各プロセッサ間の接続を行う
各グループ対応の複数の完全クロスバースイッチと複数
のグループをリング状に接続する。更にグループに属す
るプロセッサ2の数と等しい数でリング上の任意に隣接
するグループ同士を接続する。相互に異なるグループに
属するプロセッサ間の接続に用いられるデータ経路を有
する。
【0005】また、ネットワークが、データ経路は、片
方向の転送路であり、第1グループに属するプロセッサ
から入力されるパケットを、第1グループから第1グル
ープの次段にあるデータ経路のいずれかに出力する第1
回路と第1グループの前段にあるグループから第1グル
ープへのデータ経路からのパケットを第1グループに属
するプロセッサへ、又は次段にあるグループへのデータ
経路へ出力する第2回路2とを有する構成とされてい
る。
【0006】次に、並列計算機用のネットワークが、そ
れぞれ複数のプロセッサを接続して使用される複数のネ
ットワークLSI1とこれら複数のネットワークLSI
1をリング状に接続する複数の片方向転送用のデータ経
路とを有する。ネットワークLSI1は、複数のプロセ
ッサ2の数に等しい数のプロセッサに接続される複数の
入力ポート及び出力ポートと、複数の入力ポート及び出
力ポートを結合する完全クロスバースイッチ結合網とを
有する。複数のデータ結路は、任意の隣接するネットワ
ークLSI1間で複数のプロセッサLSI1の数と等し
い数である。異なるネットワークLSI1に属するプロ
セッサ間の接続は、データ経路を介して行うように構成
する。
【0007】次にまた、ネットワークLSI1が、入力
ポートから次段のネットワークLSI1への複数のデー
タ経路のいずれかへ接続する回路と、前段のネットワー
クLSI1からの複数のデータ経路の出力ポートへ又は
次段のネットワークLSI1へのデータ経路へ接続する
回路を有するように構成する。
【0008】斯るネットワーク構成方式により、完全ク
ロスバー結合を容易に行い得る実装範囲に存在するプロ
セッサ群を単位としたグループが構成でき、グループ内
でのプロセッサ間通信は完全クロスバー結合で効率良く
実行できる。他方、物理的距離が互いに遠い異なるグル
ープに属するプロセッサ間の接続は、隣接グループ間を
接続するのみでよい。そこで、配線長を短くとれ、配線
量の増加率も小さいリング型結合により行う為に、各L
SI間の配線長は一定限度内に保持され、配線長及び配
線量の制限に抑えられることなく、グループ単位で増設
して行くのみで並列計算機システムの大規模化が可能に
なる。
【0009】
【発明が解決しようとする課題】上述した従来のネット
ワーク装置では、完全結合のクロスバーネットワークに
も拘らず同一中間経路を通るアクセスが頻発した場合に
は転送効率が低下するという問題があった。その理由
は、完全結合のクロスバー結合のネットワーク競合によ
る転送効率低下を回避する為にプロセッサのグループ化
構成をとっている。しかし、離れた複数のプロセッサか
ら同一中間経路を通るアクセスが頻発した場合、競合を
避ける手段を持たないので、競合が発生し、転送効率が
低下する為である。
【0010】また、一般的なコンピュータネットワーク
装置においても、複数のプロセッサから同一中間経路を
通るアクセスが頻発すると、転送効率が低下する。その
理由は、転送経路がスタティックに予め設定されてお
り、複数のプロセッサから同一中間経路を通るアクセス
が頻発した場合、空いている経路が存在していても迂回
経路を選択する手段がないので、競合が発生し、転送効
率が低下する為である。
【0011】本発明の目的は、複数のプロセッサから同
一中間経路を通るアクセスが頻発した場合でも、転送効
率の高いネットワーク装置を提供することである。
【0012】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるネットワーク装置は、次のような特徴
的な構成を採用している。
【0013】(1)各々プロセッサ部を含む複数のノー
ド間に多段接続のクロスバースイッチを配置して、前記
複数のノードのうちの1つのノードから他のノードにデ
ータ転送するネットワーク装置において、前記各ノード
は、前記プロセッサ部及び前記クロスバースイッチ間の
データ送信及び受信を行う送信回路、受信回路、送信デ
ータ中の経路情報を解析し、最適経路を決定する経路解
析回路、及び前記受信回路のデータ受信時刻を記入する
タイムスタンプ回路を有し、前記各クロスバースイッチ
は、競合発生時の送信順を制御する調停回路及び競合に
よる待ち回数を通過データに付加する競合記録回路を有
するネットワーク装置。
【0014】(2)前記クロスバースイッチは、前記複
数のノード間にマトリクス状に配置される上記(1)の
ネットワーク装置。
【0015】(3)前記各クロスバースイッチは、入力
側にデータを一時的に蓄積するバッファを有する上記
(1)又は(2)のネットワーク装置。
【0016】(4)前記経路解析回路は、競合箇所がな
い場合には、最短経路を選択する上記(1)のネットワ
ーク装置。
【0017】(5)前記経路解析回路は、前記タイムス
タンプ回路の時刻に基づき前記競合情報を更新する上記
(1)のネットワーク装置。
【0018】
【発明の実施の形態】以下、本発明によるネットワーク
装置の好適実施形態例を添付図1乃至図7を参照して詳
細に説明する。
【0019】図1は、本発明によるネットワーク装置の
好適実施形態例の全体構成図である。図2は、図1中の
各ノードの詳細構成図である。また、図3は、図1に示
す複数のクロスバースイッチの1つの詳細構成図であ
る。
【0020】本発明によるネットワーク装置は、例えば
図1に示す如く、1〜18の18個のノード100と、
9個の8×8クロスバースイッチ200で構成される。
図2を参照して後述する如く各ノード100は、コンピ
ュータ装置(電子計算機システム)であり、複数のノー
ド(コンピュータ装置)100間で演算データを共有す
る目的で複数のクロスバースイッチ200を介して相互
接続している。
【0021】また、クロスバースイッチ200とは、複
数のノード100間を接続(相互にクロスして接続)す
る装置である。可変長のパケットデータ(単位データ)
でノード100間のデータ転送を行う。一般にクロスバ
ースイッチ200とは、それに接続されているノード1
00間を各々データ通信できるよう構成した装置であ
り、種々の形態(構成)をとることができる。この実施
形態例では、クロスバースイッチの構成(8×8、4×
4、変則型構成等)自体を特徴とするものでなはく、後
述するノード100のデータ入出力ポート部分とクロス
バースイッチ200内の構成とそれによるデータ構成に
特徴がある。
【0022】図1にしめすネットワーク装置の複数(1
8個)のノード100及び複数(9個)のクロスバース
イッチ200は、それぞれ同一構成であるを可とする。
【0023】次に、図2を参照して、図1中の各ノード
100の詳細構成を説明する。各ノード100は、プロ
セッサ(演算処理)部110及び転送制御部120より
構成される。また転送制御部120は、データ送信手段
である送信回路121、経路解析を行う経路解析回路1
22、タイムスタンプ回路123及び、データ受信手段
である受信回路124より構成される。プロセッサ部1
10から送信回路121にCP送信データ11が送信さ
れ、送信回路121から送信データ12が出力される。
また、受信回路124には受信データ13が入力され、
受信回路124からプロセッサ部110にはCP受信デ
ータが入力される。
【0024】次に、図3を参照して、図1のネットワー
ク装置を構成する複数のクロスバースイッチ200の詳
細構成を説明する。各クロスバースイッチ200は、入
力ポートと出力ポートとを有する。入力ポートには8個
のバッファ210〜217が接続されている。バッファ
210〜217の出力は、対応するデータ切り替え回路
220〜227に接続されると共に、制御回路230に
入力される。この制御回路230の出力は、競合記録回
路240に入力される。制御回路230の出力は、デー
タ切り替え回路220〜227に切り替え信号20とし
て入力される。また、制御回路230の他方の出力は、
競合記録回路240に待ち回数21として出力される。
また、競合記録回路240は、通過情報22として出力
ポートに出力される。
【0025】次に、図1乃至図3を参照して本発明によ
るネットワーク装置の動作を説明する。各ノード100
のプロセッサ部110は、一般的なコンピュータ装置で
ある。他のノードへデータ転送する場合、転送先と転送
量とデータから成るCP送信データ11を転送制御部1
20の送信回路121へ出力する。また、他のノード1
00からデータを受信する場合には、転送元と転送量か
ら成るCP受信データ14を受信回路124から受信す
る。
【0026】転送制御部120は、プロセッサ部110
からのCP送信データ11及びCP受信データ14をク
ロスバースイッチ200を介して送受信する制御を行
う。送信回路121は、プロセッサ部110からのCP
送信データ11を受信すると、クロスバースイッチ20
0を制御して転送経路を設定する為に、転送先15を経
路解析回路122に知らせ、経路解析回路122からの
転送経路指定16をCP送信データのルーティングコン
トロール(経路制御)部に付加してクロスバースイッチ
200に送信データ12として送信する。
【0027】タイムスタンプ回路123は、内部時計を
有し、データ受信時に受信時刻18を受信回路124へ
送す。また受信回路124は、クロスバースイッチ20
0から受信データ13を受け取ると、データ部をプロセ
ッサ部110にCP受信データ14として渡し、ヘッダ
部及びルーティングコントロール部をタイムスタンプ回
路123からの受信時刻18を付加し、経路情報19と
して経路解析回路122へ送る。
【0028】経路解析回路122は、受信回路124か
ら受け取った過去のデータ転送の経路情報19を蓄積し
ておく。送信回路121からの転送先15への経路を蓄
積しておいた経路情報から比較的空いている経路を選択
して、送信回路121に転送経路指定16を渡す。経路
の選択は、送信回路121から送られた転送先15に基
づき最短経路を探し、蓄積データから経路の各通過点
(各段のクロスバースイッチ)の待たされ回数をチェッ
クする。また、タイムスタンプ回路123からの受信時
刻のタイムスタンプに基づき、一定時間以上経過したデ
ータは無効化する。蓄積データが存在しない場合や、無
効化されている場合は、最短経路を選択することにな
る。
【0029】次に、図3のクロスバースイッチ200に
ついて説明する。この特定例のクロスバースイッチ20
0は8×8クロスバーであり、それぞれ8個の入力ポー
トと出力ポートとを有する。接続されるノード100又
は次段のクロスバースイッチ200は、1対の入力ポー
トと出力ポートを使用する。そこで、各クロスバースイ
ッチ200には、合計8個のノード100又はクロスバ
ースイッチ200が接続できる。バッファ210〜21
7は、入力ポートより受信したデータ、即ち図2の送信
データ12の一部を一時的に蓄積するもので、後述する
調停の為の時間や伝送路の時間差を吸収する周知の一般
的なバッファである。データ切り替え回路220〜22
7は調停回路230からの切り替え信号20に従って、
バッファ210〜217のデータを切り替えて出力ポー
トへ送出する。
【0030】調停回路230は、バッファ210から2
17に入力された送信データ12を、データのヘッダ
部、及びルーティングコントロール部を見て、経路指定
で指定された出力ポートに転送データが出力されるよう
に切り替え信号20を出力する。このとき、同じ出力ポ
ートを指定する転送データが複数発生すると、優先判定
を行いどれか1つの転送データが選ばれ、残りは待たさ
れることになる。この優先判定の調停方式には、いくつ
かの一般的な公知の方式がある。例えば固定方式、サイ
クリック方式等がある。これを競合と称し、競合で待た
された回数を待ち回数21として、競合記録回路240
へ送る。尚待ち回数が0の場合は、競合なしである。一
方、競合記録回数240はデータ切り替え回路220〜
227で選択されたデータのルーティングコントロール
部の通過経路、競合回数、経路カウントからなる通過情
報22を埋め込む。
【0031】次に、図1乃至図3を参照して本発明によ
るネットワーク装置全体(システム)の動作を説明す
る。先ず、ノード#1からのノード#15に対してデー
タ転送する例を説明する。ノード#1内のプロセッサ1
10は、転送先アドレスにノード#15を指定してCP
通信データ11を送信回路121に送ると送信回路12
1は経路解析回路122に転送先15を送る。経路解析
回路122は、最短経路と蓄積されたデータ経路情報か
ら最適ルートを選択し転送経路指定16を送信回路12
1に渡す。この転送経路指定16を受け取った送信回路
121は、転送経路指定16をルーティングコントロー
ル部として転送データの頭に付加して送信データ11を
クロスバースイッチ200へ送る。
【0032】次に、送信データ11を受信したクロスバ
ースイッチ200は、先ずバッファ210に転送データ
11を取り込み、調停回路230にデータを受信したこ
とを知らせる。調停回路230は、ルーティングコント
ロール部の転送先を見て、データ切り替え回路226に
切り替え信号20を送り、バッファ210の転送データ
をポートへ出力するよう指示する。同時に競合記録回路
240へ待ち回数21を送る。競合記録回路240は、
データ切り替え回路226の転送データのルーティング
コントロール部に通過時間、競合回数、経路カウントを
埋め込み、次段のクロスバースイッチ200へ送る。
【0033】ルーティングコントロール部の経路に従
い、転送されてきたデータを受信したノード#15は、
受信データ13を受信回路124で受け取ると、ヘッダ
部及びルーティングコントロール部をタイムスタンプ回
路123からの受信時刻18を付加し、経路情報19と
して経路解析回路122へ送り、転送元、転送量、デー
タ部をプロセッサ110に送る。経路解析回路122
は、過去の転送における受信回路124からの経路情報
19を蓄積(記憶)しておき、次回の自ノードからデー
タを送る際の経路選択の経路解析データに使用する。
【0034】次に、図4及び図5を用いて、転送データ
に付加したヘッダ部及びルーティングコントロール部に
ついて説明する。図4は、各段のクロスバースイッチ2
00の入力側で見たヘッダ部(a)及びルーティングコ
ントロール部(b)である。1段目のクロスバースイッ
チ(#1〜#3)の入口のヘッダ部及びルーティングコ
ントロール部は、ノード100の転送制御部120が付
加した送信データ12のものである。
【0035】ヘッダ部(a)は、プロセッサ部110が
指定した転送先アドレス41、転送元アドレス42、転
送量43で構成される。ルーティングコントロール部
(b)は、転送先を基に経路解析回路122が選択した
経路を左詰めで通過点のクロスバースイッチで送出して
欲しいポート番号を設定する。1番左の経路指定44
は、1段目のクロスバースイッチ200(#1〜#3)
に対する経路指定である。2番目の経路指定は、2段目
のクロスバースイッチ200(#4〜#6)に対する経
路指定である。3番目の経路指定45は、3段目のクロ
スバースイッチ200(#7〜#9)に対する経路指定
である。クロスバースイッチ200では、自クロスバー
スイッチの出力ポートは、1番左に書かれていることに
なり、次段のクロスバースイッチに渡すときは、ルーテ
ィングコントロール部を左シフトして次段の経路指定が
一番左になるようにする。尚、図4(c)は、データ部
48を示す。
【0036】次に、図5は、クロスバースイッチ200
を通り、受信側ノード100の受信回路124で見たヘ
ッダ部(a)、ルーティングコントロール部(b)及び
データ部(c)である。図5(a)のヘッダ部には、受
信した時刻50がタイムスタンプ回路123により付加
されていることを示す。図5(b)のルーティングコン
トロール部は、クロスバースイッチ200を通る度に、
経路指定部分を左シフトして削って行き、代わりに通過
経路52a〜52c及び競合情報53a〜53cを右詰
めで書き込んでいく。また、通過経路52及び競合情報
53の数が判るように(即ち何ビット目かの情報が判る
ようにする為に)経路カウント54をクロスバースイッ
チ200を通る度に+1(カウントアップ)する。尚、
初期値は0である。
【0037】次段のクロスバースイッチ200(#4〜
#9)も同様に右詰めで通過経路52及び競合情報53
を書き込み、経路カウント54を+1するので、ノード
100の受信側に渡るとき、図5(b)のようになる。
尚、図5(c)はデータを示す。
【0038】次に、図6及び図7を参照して、ノード#
11からノード#15にデータを転送する場合のルーテ
ィングコントロール部の移り変わりを説明する。図6
は、データの流れを物理的又は構成素子で示し、図7
は、それをデータとして示す。
【0039】ノード#1からノード#15へ、データを
ノード#1→クロスバースイッチ#1→クロスバースイ
ッチ#4→クロスバースイッチ#5→クロスバースイッ
チ#8→ノード#15の順で図6に示す如く、転送する
場合を考える。
【0040】ノード#1の伝送データ11は、図7の
(a)のルーティングコントロール部となる。即ち、ク
ロスバースイッチ#1、#4、#5及び#8からの出力
ポート番号はそれぞれ7、4、6及び5となる。1段目
のクロスバースイッチ#1に(a)の転送データが渡る
と、ポート7に出力されるよう指示があり、データをポ
ート7に出力すると共にルーティングコントロール部を
左シフトし、ポート7の出力で競合が発生し、2回待た
されたことを通過情報として記録し、同時に経路カウン
トを+1とする。次段のクロスバースイッチ#4に渡る
ときは、図7の(b)に示すルーティングコントロール
部となる。
【0041】即ち、上述した如く左シフトさせて、次段
の経路情報が左端に来る。以下、クロスバースイッチ#
5及び#8では、図7の(c)及び(d)の如く、同様
動作を反復する。最後に、ノード#15に到着すると、
受信データ13は、図7の(e)に示す如きルーティン
グコントロール部となる。即ち、左から経路指定、通過
情報及び右詰に経路カウントの各データがある。経路カ
ウントは、図7の(a)〜(e)がそれぞれ0〜4とな
る。
【0042】以上、本発明によるネットワーク装置の好
適実施形態例の構成及び動作を説明した。以上の説明か
ら理解される如く、ノード間の転送を積み重ねることで
競合しているクロスバースイッチを順次迂回することが
できるようになる。また、タイムスタンプを監視して、
古い時刻の競合状態で迂回経路の選択を防止する。競合
が少ない場合には、最短経路を選択するので、本機能に
よる性能低下はない。又、高負荷時においても、クロス
バースイッチ内部の調停回路により待たされているもの
と、先に出るもののバランスが保たれる。その結果、複
数のノードが全て迂回経路を選択してしまい、結果的に
他のクロスバースイッチが混雑する事態を避けることが
できる。
【0043】本発明は上述した好適実施形態例のみに限
定されるべきではなく、本発明の要旨を逸脱することな
く、種々の変形変更が可能であることが当業者には容易
に理解できよう。
【0044】
【発明の効果】上述の説明から明らかな如く、本発明の
ネットワーク装置によると、以下の如き顕著な効果が得
られる。
【0045】先ず、ノード間のデータ転送の負荷に応じ
てバランスをとるので、データ転送効率が向上する。そ
の理由は、ノード間転送を積み重ねることでクロスバー
スイッチの競合情報をタイムリーに蓄積し、この蓄積デ
ータに基づいて迂回経路を選択するからである。
【0046】次に、負荷が少ないとき又は高負荷から低
負荷になったときでも、バランスよく、データ転送効率
を改善することができる。その理由は、クロスバースイ
ッチには、競合情報に時刻が付加されており、古い時刻
の競合情報を無効にし、常時アップデート(更新)する
ことにより、誤って古い時刻の情報に基づく、迂回経路
を選択してしまう虜れを排除する為である。また、競合
が少ない場合には、最短経路を選択するからである。
【図面の簡単な説明】
【図1】本発明によるネットワーク装置の好適実施形態
例の全体を示すブロック図である。
【図2】図1に示すネットワーク装置の複数のノードの
1つの詳細ブロック図である。
【図3】図1示すネットワーク装置の複数のクロスバー
スイッチの詳細ブロック図である。
【図4】本発明で使用するクロスバースイッチの入力側
のデータ形式の説明図である。
【図5】本発明で使用するクロスバースイッチを通過し
たノード側のデータ形式の説明図である。
【図6】図1示すネットワーク装置のノード#1からノ
ード#15へのデータ転送経路の例を示す図である。
【図7】図6示すデータ転送の場合のデータを示す図で
ある。
【図8】従来のネットワーク装置のブロック図である。
【符号の説明】
100 ノード 110 プロセッサ部 121 送信回路 122 経路解析回路 123 タイムスタンプ回路 124 受信回路 200 クロスバースイッチ 210〜217 バッファ 230 調停回路 240 競合記録回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】各々プロセッサ部を含む複数のノード間に
    多段接続のクロスバースイッチを配置して、前記複数の
    ノードのうちの1つのノードから他のノードにデータ転
    送するネットワーク装置において、前記各ノードは、前
    記プロセッサ部及び前記クロスバースイッチ間のデータ
    送信及び受信を行う送信回路、受信回路、送信データ中
    の経路情報を解析し、最適経路を決定する経路解析回
    路、及び前記受信回路のデータ受信時刻を記入するタイ
    ムスタンプ回路を有し、前記各クロスバースイッチは、
    競合発生時の送信順を制御する調停回路及び競合による
    待ち回数を通過データに付加する競合記録回路を有する
    ことを特徴とするネットワーク装置。
  2. 【請求項2】前記クロスバースイッチは、前記複数のノ
    ード間にマトリクス状に配置されることを特徴とする請
    求項1に記載のネットワーク装置。
  3. 【請求項3】前記各クロスバースイッチは、入力側にデ
    ータを一時的に蓄積するバッファを有することを特徴と
    する請求項1又は2に記載のネットワーク装置。
  4. 【請求項4】前記経路解析回路は、競合箇所がない場合
    には、最短経路を選択することを特徴とする請求項1に
    記載のネットワーク装置。
  5. 【請求項5】前記経路解析回路は、前記タイムスタンプ
    回路の時刻に基づき前記競合情報を更新することを特徴
    とする請求項1に記載のネットワーク装置。
JP9864199A 1999-04-06 1999-04-06 ネットワーク装置 Pending JP2000293495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9864199A JP2000293495A (ja) 1999-04-06 1999-04-06 ネットワーク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9864199A JP2000293495A (ja) 1999-04-06 1999-04-06 ネットワーク装置

Publications (1)

Publication Number Publication Date
JP2000293495A true JP2000293495A (ja) 2000-10-20

Family

ID=14225141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9864199A Pending JP2000293495A (ja) 1999-04-06 1999-04-06 ネットワーク装置

Country Status (1)

Country Link
JP (1) JP2000293495A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280262A (ja) * 2006-04-11 2007-10-25 Nec Computertechno Ltd 障害解析支援装置、リクエスト処理装置及び障害解析支援方法
JP2009194510A (ja) * 2008-02-13 2009-08-27 Nec Computertechno Ltd 優先調停システム及び優先調停方法
WO2013111547A1 (ja) * 2012-01-24 2013-08-01 日本電気株式会社 経路制御装置、制御情報生成方法及びプログラムが格納された非一時的なコンピュータ可読媒体
US10911375B2 (en) 2018-04-25 2021-02-02 Fujitsu Limited Processor and information processing apparatus for checking interconnects among a plurality of processors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007280262A (ja) * 2006-04-11 2007-10-25 Nec Computertechno Ltd 障害解析支援装置、リクエスト処理装置及び障害解析支援方法
JP2009194510A (ja) * 2008-02-13 2009-08-27 Nec Computertechno Ltd 優先調停システム及び優先調停方法
WO2013111547A1 (ja) * 2012-01-24 2013-08-01 日本電気株式会社 経路制御装置、制御情報生成方法及びプログラムが格納された非一時的なコンピュータ可読媒体
US10911375B2 (en) 2018-04-25 2021-02-02 Fujitsu Limited Processor and information processing apparatus for checking interconnects among a plurality of processors

Similar Documents

Publication Publication Date Title
US6967926B1 (en) Method and apparatus for using barrier phases to limit packet disorder in a packet switching system
US6314487B1 (en) Adaptive routing controller of a crossbar core module used in a crossbar routing switch
US5105424A (en) Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US7555001B2 (en) On-chip packet-switched communication system
US5675736A (en) Multi-node network with internode switching performed within processor nodes, each node separately processing data and control messages
JP2665038B2 (ja) パケット伝送用交換器
JP2907886B2 (ja) スイッチングシステム
US7751419B2 (en) Message ring in a switching network
EP0492025B1 (en) High-speed multi-port FIFO buffer circuit
JPH0337360B2 (ja)
JP2533223B2 (ja) 多段通信ネットワ―ク
JPH0365750A (ja) ネツトワークの宛先指定方法及び装置
JP2005516508A5 (ja)
JP4588259B2 (ja) 通信システム
JP2000293495A (ja) ネットワーク装置
US7218638B2 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
JPS63257052A (ja) マルチプロセツサシステム
Stergiou et al. A Study of Multilayer Omega Networks Operating with Cut-Through Mechanism under Uniform Traffic
JP4944377B2 (ja) 線形拡張可能な配信ルータ装置
JP3661932B2 (ja) 並列計算機システムおよびクロスバスイッチ
CN112631985A (zh) 一种链路共享的片上网络
JP2005045681A (ja) スイッチネットワーク装置及びその転送制御方法
JP3599095B2 (ja) ネットワーク装置
CN120705110B (zh) 数据传输方法、路由节点、电子设备及计算机存储介质
KR930007017B1 (ko) 인터커넥션 네트워크 스위칭소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060308