JPH0337360B2

JPH0337360B2 -

Info

Publication number: JPH0337360B2
Application number: JP28229387A
Authority: JP
Inventors: Fuugo Kurosu Fueritsukusu; Rudorufu Myuraa Joan; Aroisu Zafuerohoro Pitoro
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-01-28
Filing date: 1987-11-10
Publication date: 1991-06-05
Also published as: EP0276349B1; US4862451A; DE3777797D1; JPS63196198A; EP0276349A1

Description

【発明の詳細な説明】

以下の順序で本発明を説明する。Ａ産業上の利用分野Ｂ従来技術Ｃ発明が解決しようとする問題点Ｄ問題点を解決するための手段Ｅ実施例 E1 システムの概観（第１，２図） E2 実施例の詳細（第３，４図） E3 バス・システム及びアクセス制御（第５，
６，７図） E4 CS入力ポート・ユニツトのアセンブリ・ユ
ニツト（第８，９図） E5 CS入力ポート・ユニツト中のFIFOバツフア
読出し制御（第１０，１１図） E6 PSデータ・パケツト編集（第１２，１３図） E7 PS入力ポート・ユニツトのFIFOバツフア読
出し制御（第１４図） E8 交換装置の多重バス拡張（第１５図） E9 他の代替手段Ｆ発明の効果Ａ産業上の利用分野本発明は交換、具体的には同期情報トラフイツ
クを伝送するチヤネル間と非同期データ・パケツ
ト・トラフイツクを伝送するチヤネル間で情報を
伝える方法及び同期情報トラフイツクを伝送する
通信回線と非同期データ・トラフイツクを伝送す
る通信回路を伝送する通信回線とを相互接続する
交換装置に関する。Ｂ従来技術通信分野では、計算機データ及び音声信号のよ
うな種々の情報を同じ回路網上で伝送させること
に興味がもたれている。これには総合的なサービ
スを与える装備が必要である。中でも、情報スト
リームもしくはデータ・バーストを交換もしくは
回路網ノードに接続された種々の回線もしくはチ
ヤネル間で転送できる交換手段は重要である。異なる種類のトラフイツクを総合的に処理でき
る種々のシステムが設計されている。国家電気通信会議事録NTC1975、第42−12…
第42−17頁の論文G.J.コビエロ著「SENET概念
による回線／パケツト交換の統合」（G.J.
Coviello“Integration of Circuit／Packet
Switching by ａ SENET Concept”
Proceedings of the National
Telecommunications Conference NTC 1975、
pp.42−12…42−７）には、入来線のトラフイツ
クが２つのクラス、即ち回線交換トラフイツク及
びパケツト交換トラフイツクに分けられる交換ノ
ードが開示されている。２つのクラスには２つの
バスが与えられ、別個のスイツチングがなされて
いる。即ち音声トラフイツクは１つのバスを介し
てクラスの出力待ち行列に転送され、パケツト
はクラスとして処理され、パケツト・プロセツ
サに転送されている。しかし回路交換トラフイツ
クのためのバスをアクセスするための入力トラン
ク（幹線）間でのアービトレーシヨン（調停）に
ついての解決は与えられていない。 1982年６月に公開されたヨーロツパ特許出願第
0054077号は、不規則なパケツトの外に、準同期
間隔で優先順位トークン（token）を発生するこ
とによつて同期情報が転送できるトークン・リン
グ通信システムを開示している。しかしながら、
同期情報の転送開始は進行中のパケツト転送が終
了する迄待たなければならない。このシステムは
局所的に相互接続されたステーシヨンのために設
計されたものであり、回線もしくはトランクのた
めの交換ノードとして設計されたものではない。 IEEE1986、デイジタル通信についての国際チ
ユーリツヒ・セミナ議事録第149−153頁中で発表
させている。タケウチ等の論文「実験的同期合成
パケツト交換システム」（T.Takeuchi et al.“An
Experimental Synchronous Composite Packet
Switching System”、Published in the
Proceedings of the IEEE 1986 International
Zurich Seminar on Digital Communications、
pp.149−153）は回路交換及びパケツト交換トラ
フイツクを共通に取扱うシステムを開示してい
る。多くの交換モジユールが高速リングによつて
相互接続されている。いくつかのチヤネルからの
CS（回線交換）データは複合パケツト中に集めら
れて、アドレスが付されて１つのモジユールから
他のモジユールに送られている。しかしながら実
際の交換はこれ等のモジユール中でTDM交換シ
ステム中で通常みられるようにスロツト交換手順
によつて行われている。リング上の情報転送は等
長のバスケツト中でなされ、複合CSパケツトの
みならず、非複合データ・パケツトを等長のセク
シヨンに分離しなければならず、シーケンス番号
を追加しなければならない。回線交換呼出しが終
ると、複合パケツト中のすべてのスロツトの再配
列が必要である。Ｃ発明が解決しようとする問題点本発明の目的は、比較的構造が簡単で、単一の
共通データ・バスだけが必要で、リング伝送媒体
を必要とせず、接続が終了もしくは確立した時に
必要な再配列が柔軟であり、モジユール設計が可
能な、同期即ち回線交換だけでなく非同期即ちパ
ケツト交換を取扱うことができる交換方法及び交
換装置を与えることにある。Ｄ問題点を解決するための手段本発明に従い、回線交換／同期トラフイツク
（CS）及びパケツト交換／非同期データ・パケツ
ト・トラフイツク（PS）のための交換装置では、
伝送線１１Ａ，１１Ｂ，１３Ａ，１３Ｂはデー
タ・バス２３によつて相互接続されている。
FIFOバツフアと接続する。データ・バス２３上
を情報は周期的なフレーム中に転送される。CS
トラフイツクはFIFO入力バツフア中で、各局所
経路指定アドレスを含むミニパケツト中に収集さ
れる。フレーム周期当りの最後のミニパケツトは
特殊な終りタグによつて識別される。フレーム当
り一度、デイジー・チエーン（環状連鎖）信号が
アクセス制御線２７を通つて伝搬して、FIFO入
力バツフアから特殊な終りタグを有する次のミニ
フレーム迄のすべてのCSミニパケツトを順次に
読出し、データ・バスを介してこれ等をFIFO出
力バツフアに転送する。その後、トークン・アク
セス機構が開始して、FIFO入力及び出力バツフ
ア間の選択PSデータ・パケツト転送をイネーブ
ルする。新しいフレームが開始する時に、任意の
PSデータ・パケツトの転送はCSミニパケツトの
読出し過程のために中断し、その後中断したPS
パケツトの転送が回復する。Ｅ実施例 E1 システムの概観第１図は本発明が使用される交換装置の基本
を示す。交換装置は回線交換（CS）即ち同期
トラフイツク、例えば音声伝送線のための複数
の通信回線（チヤネル）１１Ａ，１１Ｂ及びパ
ケツト交換（PS）もしくは非同期トラフイツ
ク、たとえば計算機データのための回線１３
Ａ，１３Ｂを相互接続する。入来CS回線１１
ＡはCS入力ポート・ユニツト１５Ａに接続さ
れ、外出CS回線１１ＢはCS出力ポート・ユニ
ツト１５Ｂから出ている。同じように入来及び
外出PS回線１３Ａ及び１３Ｂは夫々PS入力ポ
ート・ユニツト１７Ａ及びPS出力ポート・ユ
ニツト１７Ｂによつて交換装置に接続されてい
る。入来CS回線１１Ａ及び入来PS回線１３Ａ
の両方に接続できる混合入力ポート・ユニツト
１９Ａ並びに外出CS回線１１Ｂ及び外出PS回
線１３Ｂの両方に接続できる混合出力ポート・
ユニツト１９Ｂも存在する。パツケージングの
ために、１対の入力及び出力ポート・ユニツ
ト、たとえば１５Ａ及び１５Ｂは１つのポート
回路カード１５上に置かれる。単一のトラフイツク型のポート・ユニツト１
５Ａ，１５Ｂ，１７Ａ，１７Ｂの各々は入来も
しくは外出情報が一時的に記憶される１個の先
入れ／先出し（FIFO）バツフアを含む。混合
ポート・ユニツト１９Ａ，１９Ｂは１対の
FIFOバツフア、即ちCSトラフイツクのための
もの、PSトラフイツクのためのものを含む。すべてのポート・ユニツトはデータ兼アドレ
ス・バス２３（以下の説明では簡単にデータ・
バスと呼ばれる）によつて相互接続されてい
る。バス・コントローラ２５は入力ポート・ユ
ニツトからの情報（CSサンプルもしくはPSデ
ータ・パケツト）の読出し、及びその宛先出力
ポート・ユニツトへの転送を制御するために与
えられる。この目的のために、バス・コントロ
ーラ２５はアクセス制御線２７によつてすべて
のポート・ユニツトに接続され、又データ・バ
ス２３にも接続されている。以下の説明で使用する用語「データ」は広義
に使用され、特定の状況で（たとえば、ゲート
回路がすべてのこれ等の広義のデータに対して
開かれている様な）区別が必要でない場合に
は、実際のデータ以外にアドレス及び誤り検査
情報を含むものとする。動作原理は次の通りである。CS回線上に到
来するCSデータ即ち音声サンプル（以下簡単
にCSデータと呼ぶ）は夫々の入力ポート・ユ
ニツト中でミニパケツトにアセンブルされ、局
所経路指定アドレスが各ミニパケツトに付せら
れる。このアドレスは出力ポート・ユニツト及
び夫々のミニパケツトの情報（データ・バイト
もしくは音声サンプル）のための夫々の外出
CS回線を指定する。ミニパケツトは夫々の入
力ポート・ユニツトのCS FIFOバツフア中に
順次記憶される。各ミニパケツトは１本のCS
チヤネルのサンプル（即ち同じ宛先を有するサ
ンプル）だけを保持している。入来CS回線１１ＡがいくつかのCSチヤネル
の時分割多重トラフイツクを伝送する場合で、
もしすべてのチヤネルがさらに交換装置の同じ
出力上に伝送される場合には（グループ交換）、
チヤネルは同じミニパケツトを使用する。そう
でない時は各チヤネルについて、個々の局所経
路指定アドレスを有する別個のミニパケツトを
発生しなければならない。説明を簡単にするた
めに、各入来CS回線は１つのチヤネルのトラ
フイツクを伝送する（時分割多重化されていな
い）ものと仮定する。入来PS回線に到来する各パケツトは先ずパ
ケツト・アセンブラ中でアセンブルされ、局所
経路指定アドレスが付された後に次に夫々の入
力ポート・ユニツトのPS FIFOバツフア中に
記憶される。入力ポートから出力ポートへのデータの転送
は本発明に従い次のように行われる。バス・コ
ントローラはバス上に一定長の時間フレームを
画定する。各時間フレームは第２図に示したよ
うにCS時間スロツトを有するCS部分及びその
中を可変長のデータ・パケツトが転送される
PS窓に分けられる。CS部分とPS窓の間の境界
は可変であり、CS部分の長さ、即ちCSスロツ
トの数は現在アクテイブなCSチヤネルの数に
対応している。バス・コントローラ２５の制御の下に、入力
ポート・ユニツトのすべてのCS FIFOバツフ
アは各フレーム周期中に１回順次選択され、最
新のフレーム周期中に到来した各FIFOバツフ
ア中のすべてのミニパケツトがデータ・バスへ
読出される。出力ポート・ユニツトはミニパケ
ツトをその局所経路指定アドレス（の第１の部
分）に従つて受取り、これ等をCS FIFOバツ
フア中に置き、そこからこれ等は読出されて、
ミニパケツトの局所経路指定アドレスの第２の
部分によつて決定されるように適切な外出CS
回線にゲートされる。各フレームのCS部分の
終りに、アクセス機構がPS入力ポート・ユニ
ツト（及び混合入力ポート・ユニツト）のため
に開始され、これによつてデータ・バスへのア
クセスがユニツトの１つに対して許容され、フ
レームのPS窓中をデータ・パケツトが転送さ
れる。１つのパケツト転送の終りに、PS窓中
に時間が余つている時には、アクセス手順を回
復して、他のパケツト転送を開始できる。パケツト転送が進行中であるか否かにかかわ
らず、各フレームの終りに、即ち正確に周期的
間隔で新しいフレームが開始されるというのが
本発明の交換装置の１つの特徴である。もしフ
レームの終りにパケツトが丁度転送中であつて
も、PS転送は次のバイトによつて割込まれ
（中断され）、CSミニパケツト転送のためのCS
FIFOバツフアの読出しが直ちに開始される。
CS部分の終り、即ちすべてのCS FIFOバツフ
アに一度サービスした後に、次のPS窓が開始
して、割込まれたパケツトの伝送が回復する。
割込まれたパケツトの転送の終りに、（もし
夫々のPS窓中に若干の時間が残つていれば）
アクセス機構が再び開始される。 E2 実施例の詳細本発明を実施した交換装置の詳細を第３図及
び第４図を参照して説明する。これ等の図でア
クセス機構の詳細は示されていないが、これ等
については第５図乃至第７図、第１０，１１及
び第１４図に間連して別に説明する。第３図はCSミニパケツト及びPSデータ・パ
ケツトがFIFOバツフア中に記憶される方法及
びデータ・バスから抽出される方法を示す。こ
の図は１つのCS入力ポート・ユニツト、１つ
のCS出力ポート・ユニツト、１つのPS入力ポ
ート・ユニツト及び１つのPS出力ポート・ユ
ニツトだけを示している。各CS入力ポート・ユニツト１５Ａ（第１図）
は、複数の入りCS回線１１Ａ（たとえば16本）
が接続されたマルチプレクサ兼アセンブリ・ユ
ニツト３１と、１つのFIFOバツフア３３より
成る。アセンブリ・ユニツト３１は各回線１１
Ａ上に別個に到達するCSデータ（音声サンプ
ル）を集め、各フレーム周期の終りに、CSバ
イト（音声サンプル）のシーケンスに正しい局
所経路指定アドレスを付し、各このようなシー
ケンスをミニケツトとして関連FIFOバツフア
３３に転送する。ミニパケツトは並列バイト・
フオーマツトで記憶される。即ちFIFOバツフ
アの各行は並列に１バイトの８ビツト及びアセ
ンブリ・ユニツト中で付加された２ビツト・タ
グを記憶している。この等のタグは（以下説明
するように）各ミニパケツトの開始及び終りを
識別するのに使用され、特にタグの１つのフレ
ーム周期に属する各パケツト群の最後のミニパ
ケツトの終りを識別する終りタグである。ミニ
パケツトをアセンブルし、各バイトにタグを付
すためのアセンブリ・ユニツト３１については
後に説明する。現在の実施例では、各局所経路指定アドレス
Ａは２バイトより成り、１つは出力ポート・ユ
ニツトのため１つは出力回線のためのものであ
る（２バイトの局所経路指定アドレスは又同報
通信もしくは群選択アドレスでよい）。各ミニ
パケツトのCSデータ（即ち音声サンプル）セ
クシヨンＶはいくつかのバイト（たとえば８個
の音声サンプル）を保持している。アドレス部
及びデータ部には交換を使用する夫々のアプリ
ケーシヨンに依存して任意の数のバイトが勿論
選択できる。以下説明するように、２つの局所経路指定ア
ドレス・バイトに加えて、容量を増大するため
に相互接続されるいくつかの交換モジユールの
間を区別するのに第３のアドレス・バイトを与
えることができる。さらに各ミニパケツトには
（局所経路指定アドレス・バイトとともに）制
御バイトを付加して優先順位処理のような交換
内の特定の機能の選択を行わせることができ
る。第３図に示したように、各FIFOバツフア３
３は各ミニパケツト群について、最初のミニパ
ケツトのアドレスＡ（２バイト）、次に最初のミ
ニパケツトのデータ・セクシヨンＶ（数バイ
ト）、これに直ちに続く第２のミニパケツトの
アドレス、第２のミニパケツトのデータ・セク
シヨン等を順番に保持している。１つの群の最
後のミニパケツトの最後のデータ・バイトは終
りタグを保持している。この設計の１つの利点
は次の群のミニパケツト即次のフレームに属す
るミニパケツトが前の群のミニパケツタトの後
に直ちに記憶できる点にある。それは１回の読
出し動作で読出しが終りタグ迄しか行われない
からである。１つのチヤネルの接続が１フレー
ム周期中で終り、もしくは新しい接続が確立さ
れても、FIFOバツフア及びその読出し機構に
関して適応の必要はない。本実施例の場合には、すべてのミニパケツト
は同じ長さを有するもの、即ち各フレームの
CS部分中のスロツトは等しい長さを有するも
のと仮定する。異なる転送速度が異なるCS伝
送線１１Ａ上で使用されるとすると、次のこと
が可能である。 (a) アセンブリ・ユニツト３１は一様なCSミ
ニパケツトを発生する。これによつてたとえ
ば次の状況が生ずる。速い（回）線の場合に
は４つのミニパケツトが各フレーム周期に発
生され、中程度の速度の線の場合には、ただ
一つのミニパケツトが１つのフレーム当りに
形成され、遅い線についてはミニパケツトは
各２つ目のフレーム周期ごとに完了する。
FIFOバツフアの読出し機能はこの状況を容
易に処理する。 (b) アセンブリ・ユニツト３１は各フレーム周
期中に入力回線当り唯一個のミニパケツトを
発生するが、ミニパケツトの長さは夫々の線
速度に対応する。この状況は読出し兼ミニパ
ケツト転送機構によつて容易に処理される。 CS出力ポート・ユニツト１５Ｂは入力ポー
ト・ユニツト中のFIFOバツフアと同一のFIFO
バツフア３５以外に、アドレス解読装置３７及
びゲート回路Ｇ３９を含む。アドレス解読装置
３７は自分のユニツトの論理アドレス以外にミ
ニパケツト開始タグ（最初の局所アドレス・バ
イトを識別する）及びミニパケツト終りタグを
認識する。アドレス解読装置は又CS／PS制御
信号を受取る。この信号で解読装置は各フレー
ムのCS部分中にイネーブルできるだけである。
CS出力ポート・ユニツトはさらにデマルチプ
レクサ／デイスアセンブラ・ユニツト４１を含
み、ユニツト４１は関連するFIFOバツフア３
５からミニパケツトを引出し、サンプルをミニ
パケツト内に見出される局所経路アドレスに依
存し、CS出力チヤネルの各々に必要とされる
正確なタイミングでCS出力回線１１Ｂに分散
する。局所経路指定アドレス・バイト及びすべ
ての２ビツト・タグはデマルチプレクサ／デイ
スアセンブラ中で除去される。ミニパケツト群はCS FIFOバツフア３３か
ら読出される時、バイトは順次データ・バイト
２３上に現われる。各アドレス解読装置３７は
バス上に現われる（一意的な開始タグによつて
認識可能な）最初の局所アドレス・バイトを探
し、もしそのアドレス・バイトがある出力ポー
ト・ユニツトのアドレスに一致すると（ミニパ
ケツトの終りタグ迄の）全ミニパケツトが関連
CS FIFOバツフア３５にゲートされる。従つ
て、一つの群のミニパケツトは正しく、その意
図された宛先出力ユニツトに分配される。 PS入力ポート・ユニツト１７Ａはミニパケ
ツトのアセンブリングを除き、CS入力ポー
ト・ユニツトと類似している。各PS入力ポー
ト・ユニツトはマルチプレクサ兼パケツト・ア
センブラ４３より成り、これにいくつかのPS
伝送線１３Ａが接続されていて、又アセンブラ
はパケツト・エデイタ４５に接続された出力を
有し、エデイタはPS FIFOバツフア４７の入
力に接続されている。交換のために完全なパケ
ツトが利用可能になつた時には、パケツト・ア
センブラ４３は準備完了信号を送り、及び次に
アセンブルされたパケツトをパケツト・エデイ
タ４５に送り、パケツト・システム宛先アドレ
スから局所経路指定アドレス（現在の例は２バ
イト）が導出され、そのFIFOバツフアへの転
送中に受取つたパケツトに付加される。システ
ム宛先アドレス、ソース・アドレス、誤り検査
特性等を含む受取られたデータ・パケツトは不
変である。パケツトの各バイト及び２つの局所
経路アドレス・バイトはCSミニパケツトに対
して既に説明されたのと同様に２ビツト・ダク
だけ拡大される。この拡大もパケツトをFIFO
バツフアに転送中にパケツト・エデイタ４５に
よつて達成される。異なるタグ及びその意味は
後に説明される。パケツト・エデイタの詳細は
後に説明される。 PS出力ポート・ユニツト１７ＢはCS出力ポ
ート・ユニツトと極めて類似している。これ等
は又アドレス解読装置４９（このユニツトの局
所経路指定アドレス、パケツト開始タグ及び２
つの異なる終りタグを認識できる）、ゲート回
路５１、FIFOバツフア５３及びいくつかのPS
出力回線１３Ｂに接続されたマルチプレクサ／
パケツト・デイスアセンブラ５５を含んでい
る。デマルチプレクサ／パケツト・デイスアセ
ンブラ５５はFIFOバツフア５３から利用可能
なパケツトを読出し、各パケツトをそのパケツ
トに伴う第２の局所経路指定アドレス・バイト
によつて示される。正しい出力回線１３Ｂにゲ
ートする。局所アドレス・バイト及び２ビツ
ト・タグは勿論パケツトが伝送線上に解放され
る前に剥離される。 PS入力ポート・ユニツトがパケツト転送に
選択される時は、夫々FIFOバツフア４７はパ
ケツト終りタグを有するバイトが現われる迄バ
スに読出される。PS出力ポート・ユニツト中
のアドレス解読装置４９がデータ・バス上に現
われる最初の局所アドレス・バイトを検出し、
もし局所経路指定アドレスがユニツトのアドレ
スに一致する時は、パケツト終りタグ迄の全パ
ケツトが関連PS FIFOバツフアにゲートされ
る。割込みパケツト転送の処理については後のセ
クシヨンで説明される。しかしながら、ここで
はアドレス解読装置４７は中間の終りタグ（パ
ケツトが割込まれた時に発生する）を受取つた
時に、ゲート回路５１をデイスエーブルし、待
機状態に保持されると述べるだけで十分であ
る。アドレス解読装置は待機状態にある時に、
PS窓中に他の開始タグを受取ると、ゲート回
路５１を再びイネーブルして、最後に夫々のパ
ケツトの最後の終りタグを受取る。第４図はデータ・バス上の２つの連続的なフ
レームｉ及びｉ＋１の内容を示す。図から明ら
かなように、各フレームの第１の部分はCSス
ロツトの列を常に含み、各スロツトが１つのミ
ニパケツトを運んでいる。スロツトの数は現在
アクテイブなCSチヤンネルの数に適合されて
いる。短かいギヤツプ（たとえば１スロツト時
間に等しい）を１つのFIFOバツフアから出力
されるCSスロツトの各群の後に与えて、パケ
ツト読出し手順中に１つの入力ポート・ユニツ
トから次のユニツトへの（デイジー・チエイン
の順方向）へ切換えが可能にされる。パケツト
が利用可能になつた時にはPS窓中に転送でき
る。図から明らかなように、全パケツト転送は
１つのPS窓中に納まる場合があり、もしくは
フレームの終りで１つのパケツト転送を中断し
て、次のフレームのCSスロツトの後に延期し
た転送を回復することが必要になる。パケツト
が転送のために準備されていないときにはPS
窓中には遊休部分が存在してもよい。 E3 バス・システム及びアクセス制御第５図は本発明の現在の実施例のためのバ
ス・システム及びアクセス制御線を示す。図に
は、バス・コントローラ２５、１つのポート回
路カード５７（これは複数の類似のカードの例
である）、データ・バス２３、アクセス制御線
２７及びオプシヨナルなバス中継器５９が示さ
れている。ポート回路カードの各々は１対のポ
ート・ユニツト（たとえば１５Ａ及び１５Ｂ）
もしくはこのようなポート・ユニツト対の群を
含んでいる。夫々のポート回路カードに接続さ
れたデータ・バス線及びアクセス制御線は必要
に応じて個々のポート・ユニツトの各々に内部
接続される。データ・バスは２つの部分、送信バス２３Ａ
と受信バス２３Ｂにわけられている。データ・
バスは10本の並列ビツト線より成り、送信され
るミニパケツト／データ・パケツトのバイトの
８ビツトプラス２つのタグ・ビツトを運んでい
る。別個の送信及ひ受信データ・バスに代つ
て、勿論単一の双方向データ・バス２３が第１
図に一般的に示されたように使用できる。しか
しながら、分割バスは高速動作を可能にする。アクセス制御線は実際には１本のバス線並び
にバス・コントローラ２５中に発生し、各接続
されたポート・ユニツトを通じてバス・コント
ローラに戻る２本のループ線である。この３つ
の異なるアクセス制御線は、 (a) CS／PS窓表示バス線６１。この線上の２
進信号はデータ・バス上のフレームの現在の
状態、即ちCSスロツト転送が現在アクチブ
であるかどうか、PS窓が開かれているかど
うかを示す。 (b) CSアクセス制御線６３。この線はCS入力
ポート・ユニツト１５Ａ及び混合入力ポー
ト・ユニツト１９Ａ中のすべてのCS FIFO
バツフアを、各フレームのCSスロツト部分
中に順次選択するためのループ線即ちデイジ
ー・チエイン線である。この線は第６図に詳
細に示した挿入／バイパス・スイツチ６７に
よつて各ポート・ユニツト・カードに接続さ
れる。ポート・ユニツト・カードが接続され
ない時は、夫々のスイツチ６７はその個所を
バイパスする。即ちループ線はそのスイツチ
では中断されない。任意のポート・ユニツ
ト・カードがアクチベートされる時は、バイ
パス・スイツチが開かれ、CS FIFOバツフ
アを有する夫々のカード上の入力ポート・ユ
ニツトがループに挿入される。CSアクセス
制御（デイジー・チエイン）の動作について
は後に説明する。 (c) PSアクセス制御線６５。この線はフレー
ムのPS窓中パケツト転送のためのデータ・
バスにアクセスを許可するトークンを転送す
るためのトークン・ループ線である。このル
ープ線も又挿入／バイパス・スイツチ６７に
よつて、ポート・ユニツト・カードに接続さ
れ、ある個所がバイパスされるか、トーク
ン・リング線が開かれて、PS FIFOバツフ
アを有する夫々のカードのすべての入力ポー
ト・ユニツトがループ線に挿入される。トー
クン・アービトレーシヨン（実行順序指定）
機構の動作は後に説明する。これ等の３つのアクセス制御線上の信号が
夫々バス・コントローラ２５に入出力される時
のタイミング図を第７図に示す。フレーム周期
の開始時に、バス・コントローラはデイジー・
チエイン線６３上に短かいパルスを発生する。
これによつて最初のCS FIFOバツフアの読出
しが生ずる。このパルスはすべてのCS入力ポ
ート・ユニツト（以下第１０図に関連して説明
する）を通過し、最後に最後のCS入力ポー
ト・ユニツトからバス・コントローラに戻る。
これでフレームのCSスロツト部が終る。PS窓
は次にバス・コントローラによつて、トーク
ン・ループ線上に特定のビツト・シーケンスで
あるトークンを放出し、線６１上のCS／PS窓
表示信号をその低レベルに変えることによつて
開始する。トークンはPS入力ポート・ユニツ
トを通過し、転送の準備ができているデータ・
パケツトを有するユニツトによつて獲得され
る。このトークンは夫々のPS入力ポート・ユ
ニツトによつて、パケツト転送の後に放出さ
れ、さらにトークン・ループ線上に転送が続け
られ、最後に同じフレーム周期中にバス・コン
トローラに戻される。しかしながら、もしパケ
ツト転送が次のフレーム周期の開始時間の前に
完了しなければ、この転送は延期（中断）さ
れ、トークンは夫々のPS入力ポート・ユニツ
トに保持され、従つてこのフレーム中にはバ
ス・コントローラに戻されない。新しいフレームのCS転送部分は、バス・コ
ントローラから他のデイジー・チエイン・パル
スを放出し、CS／PS窓表示信号を上昇するこ
とによつて開始する。そしてCS FIFOバツフ
アの読出し動作の他のサイクルが実行される。次のPS窓の開始時に（即ちデイジー・チエ
イン・パルスがバス・コントローラに戻つた時
に）、バス・コントローラはアクセス制御線６
１上のCS／PS窓表示信号を低下させるが、最
後の（前の）フレーム周期中にトークンがバ
ス・コントローラに戻されている時のみにトー
クンを放出する。そうでない時は、中断された
パケツト転送が中断したPS入力ポート・ユニ
ツトによつて回復され、パケツト転送が終つた
後にループ線６５上にトークンを放出する。要
約すると、CS／PS窓表示信号及び出デイジ
ー・チエイン・パルスは周期信号であり、他の
３つの信号のタイミングはアクチブなCSチヤ
ネルの数（デイジー・チエイン入りパルス及び
出トークンの場合）及びパケツト・トラフイツ
ク（出トークン及び入りトークンの場合）に依
存する。アービトレーシヨン機構には勿論他の方法が
可能である。デイジー・チエイン信号はパルス
信号でなくDCレベル信号でもよい。PSアービ
トレーシヨンのためのトークンは多重ビツト・
トークンでなく単一ビツト・トークンでもよ
い。上述の例に示したように多重ビツト・トー
クンを使用すると、トークン中にアドレス情報
もしくは優先順位情報を含めることができる。
さらに、同じアービトレーシヨン機構がCS及
びPS交換手順に使用できる（両方にデイジ
ー・チエイン機構もしくは両方にトークン機
構、あるいは他の適切なアクセス制御機構）。勿論クロツク信号はバス・コントローラから
すべてのポート・ユニツトに転送でき、デー
タ・バス上のビツト転送を同期できる。クロツ
キングについては良く知られているので詳細は
説明されない。データ・バス線２３及びクロツ
ク線が並列な線として設置される時には、デー
タの遅延及びクロツク信号の遅延はデータ・バ
ス及びクロツク線に取付けられた任意の１つの
ポート・ユニツトについては常に同じになる。 E4 CS入力ポート・ユニツト中のアセンブリ・
ユニツト第８図は各CS入力ポート・ユニツト１５Ａ
及び各混合入力ポート・ユニツト１９Ａ中に与
えられて、局所経路指定アドレスを含むミニパ
ケツトをアセンブルし、２ビツト・タグを各バ
イトに付加するためのアセンブリ・ユニツト３
１のブロツク図である。入力回線（チヤネル）
１１Ａ（１）乃至１１Ａ（ｎ）の各々について、
１対のアセンブリ・バツフア７１Ａ／７１Ｂが
与えられ、これ等はセレクタ・スイツチ（Ｓ）
７３Ａ及び７３Ｂによつて書込み及び読取られ
るために交互に選択されるようになつている。
１フレーム・サイクル中に、バツフアの１つは
線上に到来するCSデータ・ビツト即ち音声サ
ンプルを集め、他方他のバツフアが読出される
（アナログ入力回線の場合は、デイジタル音声
サンプルは一般に知られているＡ／Ｄ変換によ
つて発生される）。さらに16個の局所経路指定
アドレス・レジスタ７５（１）乃至７５（ｎ）
が与えられる。存在する各接続に対し、局所経
路指定アドレスは夫々の入力回線（チヤネル）
に関連するアドレス・レジスタ中に保持され
る。さらに、タグ00、01、10及び11を保持する
ための４つの２ビツト・タグ・レジスタ７７
Ａ，７７Ｂ，７７Ｃ及び７７Ｄが存在する。セレクタ回路（Ｓ）７９，８１及び８３はア
ドレス・レジスタ７５の１つもしくはバツフア
対７１Ａ／Ｂの１つを８個の並列ビツト線８５
上にデータのソースとして選択するために与え
られる。他のセレクタ回路８７は４つのタグ・
レジスタ７７Ａ／Ｂ／Ｃ／Ｄの１つを２本の並
列ビツト線８９上にデータのソースとして与え
られる。線８５及び８９のデータはゲーテイン
グ・マルチプレクサ９１中で組合され、夫々の
CS入力ポート・ユニツト１５ＡのFIFOバツフ
ア３３への10ビツト入力を形成する。ゲート・
タイミング装置６９は制御信号をセレクタ及び
マルチプレクシング／ゲート回路に与え、夫々
のCS入力ポート・ユニツトの読出し中に、各
アクチブな入力回線について、最初に２つのア
ドレス・バイトが次に１フレーム周期中に集め
られたすべてCSバイト（音声サンプルが、各
バイトに２つの適切なタグ・ビツトを付すこと
によつてFIFOバツフアに転送される。次の第１表はゲート・タイミング装置６９に
よつて発生される制御信号のシーケンスを示
す。

【表】この表の行GM及びGM′は本発明によつて多
くの表もしくは回路を適応させることなくトラ
フイツクの条件を適応させることがいかに簡単
であるかを示している。信号GMの場合は、す
べての入力線がアクチブであると、仮定してお
り、従つてゲート・マルチプレクサ９１はすべ
ての回線間隔、即ち全フレーム周期中に開かれ
ている。信号GM′の場合は、回線１上の接続
がフレームｉの終りに解除されることを仮定し
ており、従つて、ゲート・マルチプレクサ９１
はフレーム（ｉ＋１）で始まる回線１に対する
時間間隔では閉じている。この時間中はFIFO
バツフア中には何も転送されないが、最後に
FIFOバツフアが読出される時にはギヤツプは
生じない。従つて、スロツトの再配列は必要が
ない。同じように種々の回線のための時間間隔
は含まれる回線時間間隔についてのみの夫々の
ゲート信号を変更することによつて容易に適応
できる。しかしCS終りタグ（表の３）は最後
のアクチチブな入力回線の時間間隔中に与えな
ければならない。第９図はFIFOバツフア中のミニパケツト
（MP）のアセンブリ動作を示したタイミング
図である。Ａ(i)と記された各ブロツクは１つの
局所経路指定アドレス・バイトを示し、Ｄ(i)と
記された各ブロツクは１つのCSデータ・バイ
ト／音声サンプルを示す。各バイトに付された
２ビツトのタグは次の意味を有する。 00＝通常のアドレス・バイトもしくはデータ・
バイト 01＝ミニパケツトの開始（最初のアドレス・バ
イト） 10＝通常のミニパケツトの終り（最後のデー
タ・バイト） 11＝１つのフレーム周期に属すミニパケツトの
列の最後のミニパケツトの終り＝CS終りタ
グ説明を簡単にするために、均一の長さのミニ
パケツト及び等速度の入力回線のためのアセン
ブル動作のみをここでは説明している。すでに
説明したように、説明されたアセンブリ機構は
又異なる速度の入力回線のトラヒツクも処理で
きる。もし等サイズのミニパケツトを使用する
時は、タイミング信号は各フレーム周期中で高
速度の回線の入力バツフア７１Ａ／Ｂを空にし
なければならず、他方低速度回線の入力バツフ
ア７１Ａ／Ｂはたとえば第２もしくは第４のフ
レーム周期毎にだけ空にしなければならない。
もしくはもしすべての入力バツフアを各フレー
ム・サイクルに読出さなければならない時に
は、入力バツフア７１Ａ／Ｂ中のミニパケツ
ト・アセンブル動作は、自動的に低速の入力回
線については短時間に、高速の入力回線につい
ては長時間になる。 E5 CS入力ポート・ユニツト中のFIFOバツフア
読出し制御第１０図はCSアクセス制御アクセス６３上
のデイジー・チエイン信号に応答して各フレー
ム中に一度CS入力FIFOバツフアを読出す回路
を示す。この回路は読出し制御装置９３、CS
終りタグ解読装置９５及びデイジー・チエイン
線６３に選択パルスを与えるスイツチ９７を含
む。読出し制御装置９３の入力は入来デイジ
ー・チエイン線６３及びCS終りタグ解読装置
９５に接続されている。読出し制御装置９３の
出力制御線はスイツチ９７及びFIFOバツフア
３３の読出し制御入力に接続されている。CS
終りタグ解読装置９５の入力はFIFOバツフア
３３の出力線に接続されている。この回路の動作を第１１図のタイミング図に
関連して説明する。先行するCSポート・ユニ
ツトから選択パルスがデイジー・チエイン線６
３上に受取られると、読出し制御装置９３はそ
の出力線上の読出し制御信号を上昇し、FIFO
バツフア３３からアドレス及びデータ・バイト
が順次データ・バス２３に読出される。CS終
りタグ（11）を検出する、即ち１フレーム周期
フレームに属すすべてのミニパケツトをデー
タ・バスに転送すると、直ちに停止信号が読出
し制御装置９３に送られ、これによつて読出し
制御装置９３は読出し信号を停止して、スイツ
チ９７によりデイジー・チエイン線上に次の
CS入力ポート・ユニツトに向う短かい選択パ
ルスを送る。 E6 PSデータ・パケツトの編集第１２図はPS入力線１３Ａ上に受取るデー
タ・パケツトを編集するための回路のブロツク
図を示す。マルチプレクサ兼パケツト・アセン
ブラ４３及びFIFOバツフア４７はすでに第３
図に示した。到来するデータ・パケツトは変更
を加えることなく、宛先及びソース・アドレス
及び検査バイト（たとえばCRC）を含んだま
ま、パケツト・アセンブラ中に順次記憶され
る。パケツト・エデイタ４５はパケツト・アセン
ブラ４３から線９９上にパケツト準備完了信号
を受取つて、制御信号を他のユニツトに発生す
る転送制御装置１０１を含む。シフト・レジス
タ兼解読ユニツト１０３はパケツト・アセンブ
ラ４３及びFIFOバツフア４７間のデータ経路
間に与えられる。ユニツト１０３はパケツトの
システム宛先アドレス（SDA）を認識してこ
れをアドレス変換回路１０５に転送し、又パケ
ツトの終りを認識する。アドレス変換回路１０
５はアドレス変換表を記憶していて、パケツト
のシステム宛先アドレスに応答して正しい局所
経路指定アドレス・バイトを発生する。３つの２ビツト・レジスタ１０７Ａ／Ｂ／Ｃ
はタグ00（通常バイト）、01（パケツト開始／再
開始）及び11（パケツト終り）を記憶するため
に与えられる。さらに２つのセレクタ回路１０
９及び１１１並びにマルチプレクサ／ゲート回
路１１３が与えられている。これ等は転送制御
装置１０１からの信号によつて制御される。パケツト・エデイタ（編集回路）の動作を第
１３図のタイミング図を参照して説明する。パ
ケツト転送に使用するタグは次の意味を有す
る。 00＝通常のパケツト・バイトもしくは第２の局
所アドレス・バイト 01＝パケツト転送の開始（最初の局所経路指定
アドレス・バイト）もしくはパケツト転送の
再開始 10＝パケツト転送の中間の終り（新しいフレー
ム中のCS転送の割込み） 11＝パケツト転送の最終的終り中間終りタグ（10）は後に第１４図に関して
説明するようにPS FIFO読取り回路中にだけ
使用される。パケツトがパケツト・アセンブラ４３から
FIFOバツフアに転送される時は、２つの局所
経路指定アドレス・バイトが先ずセレクタ１０
９及びマルチプレクサ１１３を通つてFIFOバ
ツフアにゲートされる。その後すべてのパケツ
ト・バイトがセレクタ１０９及びマルチプレク
サ１１３を通つて、各バイトに通常のタグ
（00）が付されて転送される。パケツトの終り
が認識されると、終りタグ（11）がパケツトの
最後のバイトに付加される。シフト・レジス
タ／解読装置１０３の遅延及び転送制御装置１
０１の制御信号は、データ・パケツトの開始、
即ちそのシステム宛先アドレスに第２の局所経
路指定アドレスが直ちに続き、終りタグが正し
く最後のパケツト・バイトに付加されるように
選択されている。完全なパケツトがFIFOバツフアに得られた
時は、線１１５上の送信要求（RTS）信号が
アクチブになる。 E7 PS入力ポート・ユニツト中のFIFOバツフア
読出し制御第１４図はPS FIFOバツフアの（もしくは
混合入力ポート・ユニツトの）フレームのPS
窓部分中の読出しを制御する回路を示す。この
回路は読出し制御回路１１７、タグ・エデイタ
１２１、トークン検出装置１２３、トークン発
生装置１２５、ラツチ１２７及び終りタグ解読
装置１２９より成る。入りトークン・ループ線
６５はスイツチ１３１によつて直接出トーク
ン・ループ線６５か、トークン解読装置１２３
に接続できる。スイツチ１３１はデータ・パケ
ツトが夫々のユニツトのPS FIFOバツフア中
に受取られた時にアクチベートされる線１１５
上の送信要求（RTS）信号に応答する。RTS
信号がアクテイブでない時は、どのトークンも
直接次のPS入力ポート・ユニツトに向かつて
通過する。しかしながら、RTSがアクテイブで、トー
クンがトークン検出装置１２３中に受取られる
と、ラツチ１２７がセツトされ、線１３３上に
選択信号を与える。この選択信号は線６１上の
CS／PS窓表示信号がこの窓の開放を示す時に
のみ読出し制御回路１１７に至る線１３７上に
準備完了信号としてANDゲート１３５を通過
する。読出し制御回路１１７は次に線１３９上
の読出し制御信号をアクチベートして、FIFO
バツフア４７のための読出し動作を開始する。
割込みが生じない時は全パケツトが（２バイト
の局所経路指定アドレスによつて先導されて）
データ・バス２３に転送される。終りタグ
（11）が終りタグ解読装置１２９によつて検出
される時は、ラツチ１２７が線１４１上の信号
によつてリセツトされ、線１３３，１３７，１
３９上の選択、準備完了及び読出し信号はデア
クチベートされ、読出し過程が終る。同時に、
トークン発生装置１２５がアクチベートされ、
出ループ線６５を介してトークンを次のPS入
力ポート・ユニツトに転送する。もしパケツト転送中に、PS窓が閉ざされて
新しいフレームの開始が許されると、次の割込
み手順が発生する。線６１上のCS／PS窓表示
信号が変ることによつて線１３７上の準備完了
信号がデイアクチベートされる。次に読出し制
御回路は次のバイトが読出された時に線１３９
上の読出し信号をデアクチベートし、線１４３
上の制御信号によつてタグ・エデイタ１２１が
中間の終りタグ（10）を転送される最後のバイ
トに付加する（第１３図参照）。しかしながら、
トークンは夫々のPS入力ポート・ユニツトに
よつて保持される（ラツチはセツト状態にとど
まる）。 CS転送期間の後に、PS窓が再び開くと（線
６１の信号の変化）、線１３７上の準備完了信
号が再びアクチベートされ、読出し制御回路１
１７は線１３９上の読出し信号を再アクチベー
トする。回路１１７が線１４１上の終りタグ表
示を受取つていないので、タグ・エデイタ１２
１は通常のタグ（00）に代つて他の開始タグ
（01）をパケツトの第２の部分の最初のバイト
に付加する（第１３図参照）。中間の終りタグ（01）は受信PS出力ポー
ト・ユニツトを待機状態にし、従つてデータ・
バイトからのバイトの受信を中断し、PS窓が
再び開かれた時（線６１上の信号）及びPS出
力ポート・ユニツトがバスから開始タグを有す
るデータ・バイトを受取つた時に受信を回復す
る。受信PS出力ポート・ユニツトが最終の終
りタグ（11）を検出した時にだけ、受信手順が
停止する。送信PS入力ポート・ユニツトのパケツト転
送の終りに割込まれたパケツトの場合も（上述
の）割込まれないパケツトの場合と同じであ
る。 E8 交換装置の多重バス拡張これ迄に説明したようないくつかの交換装置
は第１５図に示した様に多重バスによつて相互
接続できる。インターバスIB１，IB２，IB３
等が各交換装置に対して１つ与えられ、夫々の
交換装置から他の交換装置へトラヒツクを運ん
でいる。交換装置の各々は、トラヒツクを局所バス２
３(i)からインターバスIB(i)に転送するための
特殊なIB出力ポート・ユニツト１５１(i)が装
備され、すべての他のインターバスからのトラ
ヒツクを局所バス２３(i)に転送するための特殊
なIB入力ポート・ユニツト１５３(i)が装備さ
れなければならない。もし全部でｎ個の交換装
置が存在するならば、ｎ個のインターバスが存
在し、各IB入力ポート・ユニツト１５３(i)が
（ｎ−１）個のインターバスに（ｎ−１）個の
IBセレクタ・ゲート１５５（ij）によつて接続
される。さらに、交換装置に使用される局所経路指定
アドレスは３つの局所経路指定アドレス・バイ
トを有するように拡張できなければならない。
即ち夫々のミニパケツトが転送されるべき交換
装置を指示するための１つの余分な局所アドレ
ス・バイトが存在しなければならない。さらに詳細を全部で３つの交換装置を有する
例について説明する。特に、交換装置１に入出
力するインターバス・トラフイツクが説明され
る。 IB出力ポート・ユニツト１５１（１）はCB
出力ポート・ユニツト１５Ｂについて第３図に
示したものと等しいアドレス解読装置、ゲート
回路及びFIFOバツフアを有するがデマルチプ
レクサ／デイスアセンブラは存在しない。CS
ミニパケツトが局所バス２３（１）上に転送さ
れる時にはアドレス解読装置及びゲート回路は
他の交換装置に対して宛てられたすべてのミニ
パケツトをIB出力ポート・ユニツト１５１
（１）に転送する。このFIFOバツフアの内容が
インターバスIB１に直接、バイトの直列流と
して連続的に読出される。局所経路指定アドレ
ス及び２ビツト・タグはIB出力ポート・ユニ
ツト中では剥離されず、これ等はインターバス
を介して他の交換装置に転送される。従つてイ
ンターバスは局所バスと同じように10本の並列
ビツト線を有する。 IB入力ポート・ユニツト１５３（１）は２
つのFIFOバツフアを有し、その各々は第１０
図の通常のCS入力ポート・ユニツトの場合に
示したようにアクセス制御及び読出し回路を有
する。（一般に、（ｎ−１）個のFIFOバツフア
が存在し、各々には回路が関連している）。２
つのIBセレクタ・ゲート１５５（１２）及び
１５５（１３）の各々はこれに接続されたイン
ターバス上に現われるすべてのミニパケツトを
認識するが、それ自身の交換装置１を指定した
局所経路指定アドレス・バイトを有するミニパ
ケツトだけをIB入力ポート・ユニツト１５３
（１）中の接続されたFIFOバツフアにゲートす
る。従つて、ミニパケツトは通常のCS入力ポ
ート・ユニツト中において行われるのと同様に
FIFOバツフア中に集められる。IBセレクタ・
ゲートは第３図中のCS出力ポート・ユニツト
に示されたアドレス解読装置及びゲート回路を
含む。 IB入力ポート・ユニツト１５３（１）中の
FIFOバツフアのための読出し制御装置はとも
にCS入力FIFOバツフアを有するすべての通常
の入力ポート・ユニツトに接続されるデイジ
ー・チエインに接続されている。従つて各フレ
ーム周期のCS部分中には、最初すべての通常
のCS入力FIFOバツフアが読出され（次のCS
終りタグ迄）、次にIB入力ポートの２つの
FIFOバツフアが同じように読出され、その内
容がその局所経路指定アドレスに従つて、局所
バス２３（１）に接続された異なる出力ポー
ト・ユニツトの転送される。 E9 他の代替手段本発明の１つの実施例は上述されたが、個々
の機構の具体化のための可能ないくつかの代替
手段について簡単に説明する。 (A) 光学バス配列体上述の例で仮定された電気的な10本の線の
バスに代り、光フアイバのバスを与えること
ができる。この場合、バス上のデータ転送は
すべてのビツト直列であり、電気的バスの場
合のように10個のビツトは並列でない。
FIFOバツフアも又ビツト直列で（１ビツト
幅）であるか、FIFOバツフアの出力及び入
力には直列化装置及び非直列化装置が与えら
れる必要がある。さらに電気／光学変換装置
がバスと入力ポート・ユニツトもしくは出力
ポート・ユニツト間の各インターフエイスに
与えられなければならない。光学的バス手段
の利点は非常に高い転送速度が達成できる。 (B) 直列インターバス多重バス・システム（第１５図）中の交換
装置間の距離が長いと、バイト並列転送のた
めの10ワイア・インターバスに代つて、ビツ
ト直列転送のための単一ワイア・インターバ
スを使用することが望ましい。この場合に、
直列化装置を各IB出力ポート・ユニツト１
５１に与え、非直列化装置を各IBセレク
タ・ゲート１５５の入力に与えなければなら
ない。 (C) 別個の開始及び終りバイト上述の例では、開始タグを各ミニパケツト
の最初の局所アドレス・バイトに付加し、終
りタグが各ミニパケツト（もしくはPSパケ
ツト）の最後のバイトに付加した（第９図及
び第１３図を参照）。代替手段として開始タ
グを付加するための余分のバイト及び終りタ
グを付加するための余分のバイトを与えるこ
とができる。余分のバイトの８ビツトは特定
のパターン、たとえば付加されるタグの繰返
しでよい。即ち開始タグ01の場合には、関連
バイトは010101で終りタグ11の場合には、関
連バイトはすべて１でよい。この手段はバツ
フアの一部及びバス転送容量を必要とする
が、検査の機会が増大し、より多くの時間が
ミニパケツト（もしくはPSパケツト）の開
始及び終りの交換動作に利用できるので信頼
性を増大する。Ｆ発明の効果本発明に従えば、遊休回路交換容量がデータ・
パケツト・トライフイツクのために直ちに解放さ
れ、時間スロツトの再配列及び関連信号発生手順
が必要でなく、簡単な音声入力／出力組織が使用
され、種々の速度の同期チヤネルを容易に支援で
きる交換方法が与えられる。

【図面の簡単な説明】

第１図は本発明が具体化される交換装置の概略
図である。第２図は第１図のデータ・バス上の情
報転送のための基本的フレーム・フオーマツトを
示す図である。第３図は第１図のFIFOバツフア
中のバツフアリングの詳細を示した図である。第
４図はデータ・バス上のフレーム・フオーマツト
の詳細を示した図である。第５図はデータ・バス
及びアクセス制御線を含む第１図の交換装置中の
バス・システムの概略図である。第６図は第５図
のバス・システムのアクセス制御線に使用される
バイパス／挿入スイツチの図である。第７図はバ
ス・コントローラ及びアクセス制御線間のインタ
ーフエイスにおいてタイミング及び制御信号を示
す。第８図はミニパケツトのアセンブリの回路の
ブロツク図である。第９図は局所アドレス及びタ
グを含むミニパケツトのアセンブル動作を示した
タイミング図である。第１０図はFIFOバツフア
からミニパケツトを読出すための回路のブロツク
図である。第１１図はFIFOバツフアからミニパ
ケツトを読出す際のタイミング図である。第１２
図はPSデータ・パケツトを編集するための回路
のブロツク図である。第１３図はPSデータ・パ
ケツトの編集及び転送を説明するタイミング図で
ある。第１４図はFIFOバツフアからPSデータ・
パケツトを読出すための回路のブロツク図であ
る。第１５図は多重バスが拡張された交換機構の
概略図である。１１Ａ，Ｂ……回路交換（CS）のための多重
通信回線、１３Ａ，Ｂ……パケツト交換（PS）
のための多重通信回線、１５……回路ガード、１
５Ａ……CS入力ポート・ユニツト、１５Ｂ……
CS出力ポート・ユニツト、１７Ａ……PS入力ポ
ート・ユニツト、１７Ｂ……PS出力ポート・ユ
ニツト、１９Ａ……混合入力ポート・ユニツト、
１９Ｂ……混合出力ポート・ユニツト、２３……
データ（兼アドレス）バス、２５……バス・コン
トローラ、２７……アクセス制御線。

Claims

【特許請求の範囲】１回路交換通信チヤネルからのトラフイツクを
先入先出で記憶するための関連制御回路を有する
回路交換入力バツフア及びCS出力バツフアとパ
ケツト交換通信チヤネルからのトラフイツクを記
憶するための関連制御回路を有するパケツト交換
入力バツフア及びパケツト交換出力バツフアより
成り、上記バツフアのすべてが情報パケツトを周
期的な時間フレームで転送するためのバス配列体
によつて相互接続されている交換装置中で同期情
報トラフイツクを運ぶ回路交換通信チヤネル間と
非同期データ・パケツト・トラフイツクを運ぶパ
ケツト交換通信チヤネル間で情報を転送する方法
であつて、該方法が (a) 所与の時間単位について各回路交換入力チヤ
ネルを介して到達する情報を別個のミニパケツ
ト中に集め、各ミニパケツトに、少なくとも情
報を転送すべき回路交換出力バツフアを指定す
る局所アドレスを付加し、 (b) 各回路交換入力バツフア中に順次これに関連
するすべての回路交換入力チヤネルのためのミ
ニパケツトを記憶し、各時間フレーム周期中に
夫々のバツフア中に記憶される最後のミニパケ
ツトに終り表示子を付加し、 (c) 時間フレーム周期当りに一度、回路交換読出し処理中に、上記回路交換入力バ
ツフアの各々から上記バス配列体中に局所アドレ
スが付加されたすべてのミニパケツトを、終り表
示子を有する次のミニパケツト迄順次読出し、すべての回路交換入力バツフアのための回路交
換読出し処理を遂行した後に、予定の調停機構に
より上記バス配列体を介するパケツト交換バツフ
ア間のデータ・パケツト転送のための窓を開始す
る段階を有する情報転送交換方法。