JP2000293681A - メディアンフィルタを用いた画像フィルタ回路およびフィルタリング方法 - Google Patents

Abstract

(57)【要約】 【課題】 処理を単純化して回路構成を簡略化しつつ回
路規模を小さくでき、デジタル回路を使用して構成する
ことのできる画像フィルタ回路を提供する。 【解決手段】 メディアンフィルタの処理対象となる領
域を移動させることによって、新たに領域に加えられた
画素のヒストグラムを求めて部分的ヒストグラムメモリ
２０３Ａに記憶する。各列に対応した部分的ヒストグラ
ムメモリ２０３Ｂ〜２０３Ｆのデータを順にシフトする
ことにより領域から除外される画素のデータが２０３Ｆ
に記憶される。これらのデータを加算および減算するこ
とによって、ヒストグラムメモリ２のデータを更新し、
中央値選択加算回路３によって、更新されたヒストグラ
ムデータを大きさの順に累積加算して中央値を求める

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メディアンフィル
タを用いた画像フィルタ回路および画像フィルタリング
方法に関し、特に、デジタル画像処理において、孤立雑
音の除去を行うメディアンフィルタを用いた画像フィル
タ回路および画像フィルタリング方法に関するものであ
る。

【０００２】

【従来の技術】各画素が多値で表現されるデジタル画像
から、エッジなどの重要な情報を損なうことなくスパイ
ク状の孤立雑音を取り除く画像フィルタとして、メディ
アンフィルタが知られている。

【０００３】メディアンフィルタは、原画像上に注目画
素とその周辺の画素を含む領域としてマトリクス状のウ
インドウを設定し、該ウインドウ内の画素の値を昇順も
しくは降順に並び替えを行い、注目画素の値を画素値の
中央値で置き換えるものである。

【０００４】この様なメディアンフィルタをデジタル回
路によって構成する場合、各画素の値を比較するために
比較回路を用いるのが一般的である。

【０００５】また、比較回路を使用しないでメディアン
フィルタを構成する手法として、処理対象となる画素が
０〜２^M-1の値をとる画像に対して、Ｍ^1/2のレベルをも
つ一次元のサマリテーブルと縦横Ｍ^1/2の大きさを持つ
詳細テーブルとからメディアンフィルタを構成する手法
が特開平５−２３３８０２号公報に記載されている。

【０００６】

【発明が解決しようとする課題】しかしながら、比較回
路を用いてメディアンフィルタを構成すると、処理対象
となるウインドウ内の全ての画素の大きさを比較して順
序を決定するために、ウインドウのサイズが大きくなる
と多数の比較回路が必要となり、複雑な回路構成とな
る。

【０００７】また、ウインドウ内の画素を昇順もしくは
降順に並び替える方法も、処理対象ウインドウのサイズ
が大きくなればなるほど複雑となり、かつ回路規模も莫
大な大きさとなってしまい、デジタル回路で実現する事
が非常に困難である。

【０００８】一方、上記公報には、サマリテーブル及び
詳細テーブルの作成方法および更新時にデータを設定す
る方法が記載されておらず、どのように実現するのか不
明である。また、このような手法をデジタル回路等のハ
ードウエアで実現する事は、回路規模的にも不可能であ
る。

【０００９】本発明は以上のような状況に鑑みてなされ
たものであり、処理を単純化して回路構成を簡略化しつ
つ回路規模を小さくでき、デジタル回路を使用して構成
することのできる、メディアンフィルタを用いた画像フ
ィルタ回路および画像フィルタリング方法を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】上記の目的を達成する本
発明のメディアンフィルタを用いた画像フィルタ回路
は、注目画素とその周辺の画素を含む領域内の各画素の
値を入力して、前記注目画素の値を前記領域内の画素の
値の中央値で置き換えるメディアンフィルタを、所定方
向に移動させて１フレームの画像データを得る画像フィ
ルタ回路であって、前記領域内の画素の値のヒストグラ
ムを記憶するヒストグラムメモリと、前記メディアンフ
ィルタの移動によって、前記領域に新たに加えられた画
素の値および前記領域から除外された画素の値を求めて
前記ヒストグラムメモリのデータを更新するヒストグラ
ム更新手段と、更新されたヒストグラムメモリのデータ
を大きさの順に累積加算して中央値を求める中央値選択
加算手段とを備えている。

【００１１】また、上記目的を達成する本発明のメディ
アンフィルタを用いた画像フィルタリング方法は、注目
画素とその周辺の画素を含む領域内の各画素の値を入力
して、前記注目画素の値を前記領域内の画素の値の中央
値で置き換えるメディアンフィルタを、所定方向に移動
させて１フレームの画像データを得る画像フィルタリン
グ方法であって、前記領域内の画素の値のヒストグラム
を記憶するヒストグラム記憶工程と、前記メディアンフ
ィルタの移動によって、前記領域に新たに加えられた画
素の値および前記領域から除外された画素の値を求めて
前記ヒストグラムのデータを更新するヒストグラム更新
工程と、更新されたヒストグラムメモリのデータを大き
さの順に累積加算して中央値を求める中央値選択加算工
程とを備えている。

【００１２】すなわち、領域内の各画素の値の中央値を
出力するメディアンフィルタを所定方向に移動させて１
フレームの画像データを得る画像フィルタ回路におい
て、領域内の画素の値のヒストグラムを記憶するヒスト
グラムメモリのデータに、処理対象となる領域を移動さ
せることによって、新たに領域に加えられた画素の値お
よび領域から除外された画素の値を求めて、これらのデ
ータをそれぞれ加算および減算することによって、ヒス
トグラムデータを更新し、更新されたヒストグラムデー
タを大きさの順に累積加算して中央値を求める。

【００１３】このようにすると、中央値を求める際に比
較演算を行う必要がなく、加算と減算のみの簡単な演算
処理を行うだけでよいので、回路構成が簡単となり、処
理速度の点でも有利である。また、フィルタの処理対象
となる領域のサイズが大きくなっても、ヒストグラムメ
モリのサイズを領域に合わせて増加させるだけでよく、
処理速度に影響を与える事がほとんどない。

【００１４】

【発明の実施の形態】始めに、本発明の原理について図
面を参照しながら説明する。

【００１５】図１は、本発明のメディアンフィルタの概
略構成を示すブロック図である。図示されたように、本
発明のメディアンフィルタは、ヒストグラム更新回路１
とヒストグラムメモリ２と中央値選択加算回路３とから
構成される。

【００１６】図１において、入力される画像データは、
「処理対象マトリクス」とも呼ばれるマトリクス状のウ
インドウのサイズをＮ×Ｌ（Ｎ、Ｌは自然数）とした場
合には、１行または１列分のＮ個の画素値である。

【００１７】図２は、本発明における処理対象マトリク
スの例を示す図である。図中処理対象マトリクスは５×
５のウインドウで示されており、中心に注目画素を含ん
でいる。このような処理対象マトリクスを、１フレーム
内の全ての画素が注目画素となるように、水平または垂
直方向に１画素ずつ移動させ、フィルタリング処理を行
う。

【００１８】本発明では、このように処理対象マトリク
スを移動させることによって、新たに処理対象マトリク
スに加えられる１行または１列の画素値を入力データと
する。

【００１９】なお、ここではメディアンフィルタの処理
対象範囲をマトリクス状のウインドウとしてが、この形
状はマトリクス状に限られるものではなく、所望するフ
ィルタリング効果等に応じて異なった形状とすることが
できる。また、注目画素の位置も、処理対象範囲の中央
に限定されるものではない。

【００２０】ヒストグラム更新回路１は、入力された画
像データの１行または１列の各画素の値に基づいて、ヒ
ストグラムメモリ２を更新する。

【００２１】ヒストグラムメモリ２は、各画素が取りう
る値のそれぞれと１対１に対応する数の記憶素子から構
成されている。このヒストグラムメモリ２を構成する各
記憶素子が表現できる最大の値は、処理対象マトリクス
内の画素の数に等しい整数である。

【００２２】中央値選択加算回路３は、ヒストグラムメ
モリ２の各記憶素子に記憶されているデータを昇順また
は降順に累積加算し、加算した値が処理対象マトリクス
内の画素数の中心値以上となったときに、該記憶素子に
対応する値を注目画素に対する出力とする。

【００２３】このような処理を、フレーム内の全画素が
注目画素となるように処理対象マトリクスを１画素ずつ
所定の方向に移動させて順次行う。

【００２４】以下添付図面を参照して本発明の好適な実
施形態について詳細に説明する。

【００２５】図３は、本発明のメディアンフィルタの第
１の実施形態の構成を示すブロック図である。

【００２６】なお、ここでは説明の便宜上、処理対象マ
トリクスのサイズを５×５、原画像の各画素の値は６ビ
ット（０〜６３）で現されており、処理対象マトリクス
は原画像を水平方向に移動されてフィルタリング処理を
行うものとする。

【００２７】本実施形態のメディアンフィルタは、列毎
に部分的ヒストグラムを求めるヒストグラム更新回路１
と、部分的ヒストグラムから得られた処理対象マトリク
ス全体のヒストグラムを記憶するヒストグラムメモリ２
と、処理対象マトリクス全体のヒストグラムから中央値
を求めて出力する中央値選択加算回路３とから構成され
ている。

【００２８】ヒストグラム更新回路１は、入力された画
像データの各画素の値を６ビットデータをデコードして
６４本の信号線のいずれか１本を有効にして出力するデ
コーダ１０３、処理対象マトリクスの各列に対応した５
つと移動により新たに加えられる列に対応した１つと
の、部分的ヒストグラムをそれぞれ記憶する合計６個の
ヒストグラム記憶部２０３Ａ〜２０３Ｆ、新たに加えら
れる列のヒストグラムデータを加算する加算回路３０
３、および移動により処理対象マトリクスに含まれなく
なる列のヒストグラムデータを減算する減算回路４０３
を備えている。

【００２９】図４は、デコーダ１０３とヒストグラム記
憶部２０３Ａのより詳細な回路構成を示した図である。
この図を参照して、入力された画像データからどのよう
にして部分的ヒストグラムが求められるかを説明する。

【００３０】原画像上に設定された処理対象マトリクス
が移動する事で新たにマトリクスの要素となった５つの
画素のデータは、デコーダ１０３に入力され、５つの６
Ｔｏ６４デコーダ部１０４にそれぞれ入力される。この
５つのデコーダ部１０４はそれぞれ６４本の１ビット出
力を有しており、６４×５＝３２０本の全てがヒストグ
ラム記憶部２０３Ａに入力される。

【００３１】ヒストグラム記憶部２０３Ａでは、５つの
デコーダ部１０４から出力される同一の値を示す出力が
４つの加算器によって加算され、各値に対応する、例え
ばフリップフロップ等からなる記憶素子２０４に入力さ
れる。このようにして、新たに処理対象マトリクスに加
わった５つのデータの分布が、ヒストグラム記憶部２０
３Ａにセットされる。

【００３２】図４では、デコーダ部１０３内の５つのデ
コーダからの６４本の出力の中の１５番目の出力のみを
示しているが、他の出力も同様に加算された後に対応す
る記憶素子２０４に入力される。すなわち、この例の場
合には画素値が０〜６３の６４種類の値を取りうるの
で、ヒストグラム記憶部２０３Ａは６４個の記憶素子２
０４で構成される。また、各記憶素子２０４の記憶出来
るビット数は、処理対象マトリクスの１列分の画素数を
表現できる数であればよく、ここでは１列の画素数が５
であるので３ビット幅となる。

【００３３】ヒストグラム記憶部２０３Ｂから２０３Ｆ
は、ヒストグラム記憶部２０３Ａから４つの加算器を除
いた構成であり、いずれも６４個の記憶素子２０４を有
する同一の構成をしている。それぞれのヒストグラム記
憶部のデータは、処理対象マトリクスが移動する毎に、
２０３Ｆには２０３Ｅのデータ、２０３Ｅには２０３Ｄ
のデータというように、順次図中右側のヒストグラム記
憶部にシフトされて上書きされる。

【００３４】このように、ヒストグラム記憶部２０３Ａ
〜２０３Ｆのデータをそれぞれシフトすると、ヒストグ
ラム記憶部２０３Ｆのデータは、移動によって処理対象
マトリクスに含まれなくなった列のデータとなる。

【００３５】従って、移動前の処理対象マトリクスのヒ
ストグラムが記憶されているヒストグラムメモリ２に、
新たに加えられる列のヒストグラムデータである２０３
Ａのデータを加算し、２０３Ｆのデータを減算すると、
現在の処理対象マトリクス内の画素値のヒストグラムが
得られる。

【００３６】ここで、ヒストグラム記憶部２０３Ａ〜２
０３Ｆにおける記憶素子は、個数が画素値の取りうる数
である６４個であり、ビット幅が１列の画素数５を表現
できる３ビットであったが、ヒストグラムメモリ２にお
ける記憶素子の構成は、個数がヒストグラム記憶部２０
３Ａ〜２０３Ｆと同様に６４個であり、ビット幅は処理
対象マトリクス内の画素数２５を表現できる６ビット幅
である。

【００３７】ヒストグラム記憶部２０３Ａのデータは、
加算回路３０３で、単純にヒストグラムメモリ２の出力
と加算される。加算回路３０３からの出力は、減算回路
４０３で、ヒストグラム記憶部２０３Ｆのデータと減算
される。減算回路４０３の出力は、ヒストグラムメモリ
２に入力される。

【００３８】このように、本実施形態では、ヒストグラ
ム記憶部２０３Ａ〜２０３Ｆの記憶素子の数と、ヒスト
グラムメモリ２の記憶素子の数が等しく、それぞれの内
容を一対一に対応させているので、上記のように加算お
よび減算を単純に行うことができる。

【００３９】図５は、上記の加算および減算処理を、ヒ
ストグラム記憶部２０３Ａおよび２０３Ｆの１５番目お
よび１６番目の記憶素子からのデータに着目して示した
図である。

【００４０】ヒストグラム記憶部２０３Ａの１５番目の
記憶部２０４（Ａ１５）のデータは、加算回路３０３の
１５番目の加算器で、ヒストグラムメモリ２の１５番目
の記憶素子３０５（Ｇ１５）のデータと加算され、加算
結果からヒストグラム記憶部２０３Ｆの１５番目の記憶
素子２０４（Ｆ１５）のデータが、減算回路４０３の１
５番目の減算器で減算され、減算結果がヒストグラムメ
モリ２の１５番目の記憶素子３０５（Ｇ１５）に上書き
されて記憶される。

【００４１】更新されたヒストグラムメモリ２の１５番
目の記憶素子３０５（Ｇ１５）のデータは、中央値選択
加算回路３の加算器で、ヒストグラムメモリ２の１４番
目までの記憶素子のデータを累積加算した結果を表わす
信号ＧＡＤＤ（１４）に加算されて、ＧＡＤＤ（１５）
となる。

【００４２】これと同様に、ヒストグラム記憶部２０３
Ａの１６番目の記憶部２０４（Ａ１６）のデータは、加
算回路３０３の１６番目の加算器で、ヒストグラムメモ
リ２の１６番目の記憶素子３０５（Ｇ１６）のデータと
加算され、加算結果からヒストグラム記憶部２０３Ｆの
１６番目の記憶素子２０４（Ｆ１６）のデータが、減算
回路４０３の１６番目の減算器で減算され、減算結果が
ヒストグラムメモリ２の１６番目の記憶素子３０５（Ｇ
１６）に上書きされて記憶される。

【００４３】そして、更新されたヒストグラムメモリ２
の１６番目の記憶素子３０５（Ｇ１６）のデータは、中
央値選択加算回路３の加算器で、ヒストグラムメモリ２
の１５番目までの記憶素子のデータを累積加算した結果
を表わす信号ＧＡＤＤ（１５）に加算されて、ＧＡＤＤ
（１６）となる。

【００４４】以上のようにして、対応する記憶素子２０
４および３０５のデータの加算と減算を行うだけで、処
理対象マトリクス内の画素値のヒストグラムデータを、
処理対象マトリクスの移動に伴って更新する事ができ
る。ヒストグラムの作成および更新を加算および減算の
みで行うことができるので、回路構成も非常に簡単とな
り、処理速度の点でも有利である。

【００４５】本実施形態におけるヒストグラム記憶部２
０３の数は、処理対象マトリクスの列の数＋１に等し
く、上記の例では６である。ただし、ヒストグラム記憶
部２０３Ａ内部の加算回路およびデコーダ部１０３の処
理が１ステージ中に可能であれば、ヒストグラム記憶部
２０３Ａをなくして更に回路構成を簡略化することが可
能である。

【００４６】次に、中央値選択加算回路３の構成につい
て説明する。上述のそうな処理によってヒストグラムメ
モリ２には、処理対象マトリクス内の画素値の分布が記
憶されている。従って、この画素値の分布を、最小値か
らまたは最大値から順に加算して累積値を求めることに
より、中央値を求めることができる。

【００４７】図５に関して上記で説明したように、ヒス
トグラムメモリ２を構成する各記憶素子３０５からの出
力を加算器で順次加算することにより、累積加算結果を
表わす信号ＧＡＤＤが得られる。

【００４８】図６は、中央値選択加算回路３の内部構成
を示す図である。ただし、図５に示した累積加算を求め
る部分は省略してある。画素値０の画素数を表わす信号
ＧＡＤＤ（０）から、画素値６３までの画素数（結果的
に処理対象マトリクス内の全画素数である２５となる）
を表わす信号ＧＡＤＤ（６３）までの６４の信号が中央
値選択回路１０６に入力される。

【００４９】中央値選択回路１０６は、これら６４本の
累積加算結果を表わす信号から、２５個の画素数の中央
である１３番目の画素値がどの信号に含まれているかを
求める。中央値がどの信号に含まれているかを求めるの
に、画素値の最小値０に対応する信号から画素値３１に
対応する信号まで昇順に順次判定する第１段階と、画素
値の最大値６３に対応する信号から画素値３２に対応す
る信号まで降順に順次判定する第２段階とに分けて判定
を行う。

【００５０】各段階において、次のような２つの条件に
よって中央値が含まれる信号を特定する。

【００５１】第１の判定条件は、 である。

【００５２】ここで、Ｉは０〜３１までの整数であり、
ＴＥＭＰ(Ｉ)は中央値選択回路１０６の内部信号であ
る。このＴＥＭＰ(Ｉ)（Ｉ＝０〜３１の整数）に対して
以下の第２の判定条件で判定を行う。

【００５３】すなわち、 ＩＦ（ＴＥＭＰ(Ｌ)＝‘０’and ＴＥＭＰ(Ｌ＋１)＝‘１’)ＴＨＥＮ Ｘ(Ｌ)＜＝‘１’； ＥＬＳＥ Ｘ(Ｌ)＜＝‘０’； ＥＮＤ ＩＦ； である。

【００５４】ここで、Ｌ＝Ｉ−１（Ｌ＝０〜３１の整
数）であり、Ｘ(Ｌ)は中央値選択回路１０６の出力信号
である。

【００５５】上記の第１および第２の判定条件によっ
て、画素値０〜３１に対応する信号Ｘ（Ｌ）が得られ
る。これと同様に第２の段階として、画素値の最大値６
３に対応する信号から画素値３２に対応する信号に対す
る判定を、第１および第２の判定条件によって信号Ｘ
（Ｌ）を求める。

【００５６】なお、第１の段階で中央値を含む信号が特
定されたときに、信号Ｘ（３２）〜Ｘ（６３）全てを０
として第２の段階を省略することもできる。また、画像
のエッジ以外では画素値は急激には変化しないことを考
慮して、１つ前の処理対象マトリクスに対する信号Ｘ
（Ｌ）が１となった段階から先に実施するようにして、
中央値を含む信号が特定された場合には、他方の段階を
省略するようにしてもよい。

【００５７】図７は、アドレス出力回路２０６の詳細な
構成を示す図である。アドレス出力回路２０６は、中央
値選択回路１０６の出力信号Ｘ（０）〜Ｘ（６３）を入
力として、処理対象マトリクス内の画素値の中央値に相
当する値をメディアンフィルタの最終的な出力とする。

【００５８】中央値選択回路１０６の出力信号Ｘは、Ｘ
（０）は１０７で示されるＭＵＸ０、Ｘ（１）は２０７
で示されるＭＵＸ１というように、それぞれ対応する６
４個のマルチプレクサの１つに選択信号として入力され
る。各マルチプレクサには０と対応する画素値が入力さ
れており、選択信号Ｘが１となったときに、画素値が出
力される。

【００５９】ある時点での処理対象マトリクスに対応し
て値が１となる選択信号Ｘは１つだけである。従って、
各マルチプレクサの出力のＯＲを取る事で、最終的なメ
ディアンフィルタの出力が得られる。

【００６０】以下、本発明によるメディアンフィルタの
第２の実施形態について説明する。図８は、本実施形態
の概略回路構成を示す図である。ただし、メディアンフ
ィルタの処理対象マトリクスサイズや画素値のビット数
は、上記第１の実施形態と同一である。

【００６１】本実施形態と第１の実施形態とは、ヒスト
グラム更新回路１の構成のみが異なっており、ヒストグ
ラムメモリ２および中央値選択加算回路３については説
明を省略する。

【００６２】本実施形態においては、入力された処理対
象マトリクスに新たに含まれた列の５つの画素値は、は
じめに同一値判定回路１０８に入力され、同一データが
いくつあるかが判定される。この同一値判定回路１０８
は、入力された５つの画素値のすべての組み合わせにつ
いて、画素値同士のＡＮＤを求め、同一データの組み合
わせがいくつあるかを判定する。出力として、同一と判
定された数が一番多いデータについての情報が各加算回
路３０８〜７０８に送られる。

【００６３】図９は、加算回路３０８〜７０８の詳細な
回路構成を示す図である。加算回路７０８に入力される
信号の種類は、画素値を表す６ビットの信号と、同一デ
ータ数を表す３ビットの信号である。

【００６４】画素値は、デコーダ２０９に入力されて、
入力画素値に相当する１つの信号が６４の信号から選択
される。ゲート７０９には、出力された信号の表わす値
とヒストグラムメモリ２からの信号が入力され、同じ画
素値のデータ数が出力される。そして内部の加算器で、
ヒストグラムメモリ２に記憶されているデータ数に新た
に加えられた列中のデータ数が加算されて出力される。

【００６５】ここで、図中上側に示した加算回路７０８
には、５個の画素値のうちデータ数が最も多い値とその
データ数が入力される。加算回路６０８〜３０８には２
番目〜５番目に多い値とそのデータ数がそれぞれ入力さ
れる。

【００６６】本実施形態では１列の画素数が５個である
ので、同一データ数が５である場合には、加算回路７０
８のみに有効なデータが入力され、他の加算回路での処
理は不要となる。同一データ数が４である場合には、加
算回路７０８および６０８に有効なデータが入力され
る。

【００６７】５個の画素値の様々な組み合わせを考えて
も、加算回路３０８〜５０８に入力されるデータの数は
最大で１である。従って、本実施形態では、加算回路３
０８〜５０８にはデータ数を入力せず、内部の加算器で
定数１を加算するように構成している。

【００６８】また、先に述べたように、５個の画素値の
組み合わせによっては、加算回路６０８〜３０８には有
効なデータが入力されない場合が生じる。このような倍
に対処するため、同一値判定回路１０８は、Ｖalid出力
を有しており、１２０９〜１５０９の各マルチプレクサ
に入力されるＶalid出力の値が１であるときに、ヒスト
グラムメモリ２の値をそのまま保持して出力する。

【００６９】本実施形態では図８に示したように遅延回
路２０８を有しているが、これは加算回路３０８〜７０
８に入力された信号を、処理対象マトリクスの列に対応
する数だけ処理ステップを遅延させるものである。従っ
て、減算回路８０８〜１２０８には、５つ前の列に対応
する処理で加算回路３０８〜７０８に入力された信号が
そのまま入力される。

【００７０】上記の加算回路３０８〜７０８で行った処
理と同様な処理を減算回路８０８〜１２０８で行い、減
算結果をヒストグラムメモリ２に入力して記憶内容を更
新する。

【００７１】以上のように構成することにより、処理対
象マトリクス内の画素値のヒストグラムデータを、処理
対象マトリクスの移動に伴って更新する事ができる。ヒ
ストグラムの作成および更新を加算および減算のみで行
うことができるので、回路構成も非常に簡単となり、処
理速度の点でも有利である。

【００７２】本実施形態では、同一の値を有する画素が
多い画像データに対しては、特に処理が簡単となるので
有利である。

【００７３】ここで本発明のメディアンフィルタの処理
について、図１０のフローチャートを参照して再度説明
する。

【００７４】はじめに、ステップＳ１で、処理対象マト
リクス内の新たに処理対象となった１列の画素値のデー
タを、後の工程での演算が容易となるように加工処理す
る。この処理は、上記第１の実施形態では１列分のヒス
トグラムの作成であり、第２の実施形態では同一値判定
回路での処理である。

【００７５】ステップＳ２では、新たに処理対象となっ
たデータをヒストグラムメモリに加算する。これは上記
第１の実施形態では３０３で示され、第２の実施形態で
は３０８〜７０８で示される加算回路で行われる。

【００７６】ステップＳ３では、処理対象から除外され
たデータをヒストグラムメモリから減算する。これは上
記第１の実施形態では４０３で示され、第２の実施形態
では８０８〜１２０８で示される加算回路で行われる。

【００７７】このステップＳ１〜Ｓ３までの処理は、本
発明のヒストグラム更新回路１によって行われる。

【００７８】ステップＳ４では、更新されたヒストグラ
ムメモリ２のデータを、大きさの順に昇順または降順で
累積加算して、各画素値までの累積数のデータを得る。
これは上記第１および第２の実施形態では、中央値選択
加算回路の図５に示した部分で行われる。

【００７９】ステップＳ５では、累積加算データに基づ
いて、メディアンフィルタの最終的な出力値として中央
値を出力する。これは上記第１および第２の実施形態で
は、中央値選択加算回路の図６および図７に示した部分
によって行われる。

【００８０】以上のような処理により、処理対象マトリ
クスの更新部分に関するデータのみを加算および減算す
る単純な処理で中央値を得ることができる。

【００８１】なお、本発明は、複数の機器（例えばホス
トコンピュータ、インタフェイス機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【００８２】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはCPUやMPU）が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても、達成さ
れることは言うまでもない。この場合、記憶媒体から読
み出されたプログラムコード自体が前述した実施形態の
機能を実現することになり、そのプログラムコードを記
憶した記憶媒体は本発明を構成することになる。また、
コンピュータが読み出したプログラムコードを実行する
ことにより、前述した実施形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼働しているオペレーティングシステム(OS)
などが実際の処理の一部または全部を行い、その処理に
よって前述した実施形態の機能が実現される場合も含ま
れることは言うまでもない。

【００８３】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００８４】本発明を上記記憶媒体に適用する場合、そ
の記憶媒体には、先に説明した（図１０に示す）フロー
チャートに対応するプログラムコードが格納されること
になる。

【００８５】

【発明の効果】以上説明したように、本発明によれば、
中央値を求める際に比較演算を行う必要がなく、加算と
減算のみの簡単な演算処理を行うだけでよいので、回路
構成が簡単となり、処理速度の点でも有利である。ま
た、フィルタの処理対象となる領域のサイズが大きくな
っても、ヒストグラムメモリのサイズを領域に合わせて
増加させるだけでよく、処理速度に影響を与える事がほ
とんどないという効果がある。

【図面の簡単な説明】

【図１】本発明のメディアンフィルタの概略構成を示す
図である。

【図２】図１のメディアンフィルタの処理対象マトリク
スを説明するための図である。

【図３】本発明のメディアンフィルタの第１の実施形態
の回路構成を示す図である。

【図４】図３のデコーダ部１０３とヒストグラム記憶部
２０３Ａの詳細な回路図である。

【図５】図３の加算回路３０３、減算回路４０３および
ヒストグラムメモリ２の詳細な回路図である。

【図６】図３の中央値選択加算回路３の構成を示す図で
ある。

【図７】図６のアドレス出力回路２０６の詳細な回路図
である。

【図８】本発明のメディアンフィルタの第２の実施形態
の回路構成を示す図である。

【図９】図８の加算回路３０８〜７０８の回路図であ
る。

【図１０】本発明のメディアンフィルタにおける処理を
示すフローチャートである。

【符号の説明】

１ ヒスグラム更新回路 ２ ヒストグラムメモリ ３ 中央値選択加算回路 １０３ デコーダ部 １０４ デコーダ ２０３Ａ〜２０３Ｆ ヒストグラム記憶部 ２０４、３０５ 記憶素子 ３０３ 加算回路 ４０３ 減算回路 １０６ 中央値選択回路 ２０６ アドレス出力回路 １０７、２０７ マルチプレクサ ３０７ ＯＲ回路 １０８ 同一値判定回路 ２０８ 遅延回路 ３０８〜７０８ 加算回路 ８０８〜１２０８ 減算回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 CA02 CA08 CA11 CA12 CA16 CB02 CB08 CB12 CB16 CC02 CE02 CE05 CE06 CH08 CH09 CH11 CH18 DA17 DB02 DB05 DB09 DC19 5C021 PA38 PA77 PA78 XB16 YA02 5C077 LL06 LL17 MP01 PP02 PP46 PP48 PP61 PP68 PQ08 PQ12 PQ19 PQ20 PQ22 RR16

Claims (14)

【特許請求の範囲】
1. 【請求項１】 注目画素とその周辺の画素を含む領域内
   の各画素の値を入力して、前記注目画素の値を前記領域
   内の画素の値の中央値で置き換えるメディアンフィルタ
   を、所定方向に移動させて１フレームの画像データを得
   る画像フィルタ回路であって、 前記領域内の画素の値のヒストグラムを記憶するヒスト
   グラムメモリと、 前記メディアンフィルタの移動によって、前記領域に新
   たに加えられた画素の値および前記領域から除外された
   画素の値を求めて前記ヒストグラムメモリのデータを更
   新するヒストグラム更新手段と、 更新されたヒストグラムメモリのデータを大きさの順に
   累積加算して中央値を求める中央値選択加算手段とを備
   えたことを特徴とする画像フィルタ回路。
2. 【請求項２】 前記ヒストグラム更新手段は、前記領域
   に新たに加えられた画素の値を前記ヒストグラムメモリ
   のデータに加算する加算回路と、前記領域から除外され
   た画素の値を前記ヒストグラムメモリのデータから減算
   する減算回路とを含むことを特徴とする請求項１に記載
   の画像フィルタ回路。
3. 【請求項３】 前記ヒストグラム更新手段は、前記領域
   に新たに加えられた画素の値のヒストグラムを作成する
   部分的ヒストグラム作成手段を含むことを特徴とする請
   求項１または２に記載の画像フィルタ回路。
4. 【請求項４】 前記ヒストグラム更新手段は、前記領域
   に新たに加えられた画素で同じ値の画素があるときにそ
   の値と個数とを出力する同一値判定手段を含むことを特
   徴とする請求項１または２に記載の画像フィルタ回路。
5. 【請求項５】 前記ヒストグラム更新手段は、前記領域
   に新たに加えられた画素に関するデータを記憶する部分
   的メモリを複数個有しており、該部分的メモリの個数
   は、前記メディアンフィルタの移動に伴って、前記部分
   的メモリのデータを順次シフトしたときに前記領域から
   除外された画素に関するデータが得られる数であること
   を特徴とする請求項１から４のいずれか１項に記載の画
   像フィルタ回路。
6. 【請求項６】 前記ヒストグラム更新手段は、前記領域
   に新たに加えられた画素に関するデータを、前記領域に
   新たに加えられた画素が前記メディアンフィルタが移動
   して前記領域から除外された画素となるまで遅延させる
   遅延手段を含むことを特徴とする請求項１から４のいず
   れか１項に記載の画像フィルタ回路。
7. 【請求項７】 前記領域はマトリクス状の矩形であるこ
   とを特徴とする請求項１から６のいずれか１項に記載の
   画像フィルタ回路。
8. 【請求項８】 前記注目画素が前記領域の中心に位置す
   ることを特徴とする請求項７に記載の画像フィルタ回
   路。
9. 【請求項９】 注目画素とその周辺の画素を含む領域内
   の各画素の値を入力して、前記注目画素の値を前記領域
   内の画素の値の中央値で置き換えるメディアンフィルタ
   を、所定方向に移動させて１フレームの画像データを得
   る画像フィルタリング方法であって、 前記領域内の画素の値のヒストグラムを記憶するヒスト
   グラム記憶工程と、 前記メディアンフィルタの移動によって、前記領域に新
   たに加えられた画素の値および前記領域から除外された
   画素の値を求めて前記ヒストグラムのデータを更新する
   ヒストグラム更新工程と、 更新されたヒストグラムメモリのデータを大きさの順に
   累積加算して中央値を求める中央値選択加算工程とを備
   えたことを特徴とする画像フィルタリング方法。
10. 【請求項１０】 前記ヒストグラム更新工程は、前記領
    域に新たに加えられた画素の値を前記ヒストグラムのデ
    ータに加算する加算工程と、前記領域から除外された画
    素の値を前記ヒストグラムのデータから減算する減算工
    程とを含むことを特徴とする請求項９に記載の画像フィ
    ルタリング方法。
11. 【請求項１１】 前記ヒストグラム更新工程は、前記領
    域に新たに加えられた画素の値のヒストグラムを作成す
    る部分的ヒストグラム作成工程を含むことを特徴とする
    請求項９または１０に記載の画像フィルタリング方法。
12. 【請求項１２】 前記ヒストグラム更新工程は、前記領
    域に新たに加えられた画素で同じ値の画素があるときに
    その値と個数とを出力する同一値判定工程を含むことを
    特徴とする請求項９または１０に記載の画像フィルタリ
    ング方法。
13. 【請求項１３】 前記ヒストグラム更新工程は、前記領
    域に新たに加えられた画素に関するデータを複数個の部
    分的メモリの１つに記憶する部分的記憶工程を有してお
    り、前記部分的メモリの個数は、前記メディアンフィル
    タの移動に伴って、前記部分的メモリのデータを順次シ
    フトしたときに前記領域から除外された画素に関するデ
    ータが得られる数であることを特徴とする請求項９から
    １２のいずれか１項に記載の画像フィルタリング方法。
14. 【請求項１４】 前記ヒストグラム更新工程は、前記領
    域に新たに加えられた画素に関するデータを、前記領域
    に新たに加えられた画素が前記メディアンフィルタが移
    動して前記領域から除外された画素となるまで遅延させ
    る遅延工程を含むことを特徴とする請求項９から１２の
    いずれか１項に記載の画像フィルタリング方法。