JP2000294713A - リードフレーム使用半導体パッケージ並びにその製造方法及びリードフレーム - Google Patents
リードフレーム使用半導体パッケージ並びにその製造方法及びリードフレームInfo
- Publication number
- JP2000294713A JP2000294713A JP11100066A JP10006699A JP2000294713A JP 2000294713 A JP2000294713 A JP 2000294713A JP 11100066 A JP11100066 A JP 11100066A JP 10006699 A JP10006699 A JP 10006699A JP 2000294713 A JP2000294713 A JP 2000294713A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- lead frame
- semiconductor package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
せず、外部接続箇所の選択を可能にして、実装面積を小
さく、軽量化と小型化を可能にする。 【解決手段】 複数本のリード30を有するリードフレ
ーム28を使用し、半導体素子を搭載したパッケージ部
26を備える。そして、上記各リード30に屈曲部29
を設けて、その各リード30の内側端部31をリードフ
レーム28の主面からそれぞれ突出させたリードフレー
ム28を使用し、その各リード30の屈曲部29付近を
半導体素子の対応する電極とそれぞれ接続する内部接続
個所にし、更に各リード30の一端をパッケージ部26
の側面からそれぞれ露出し、他の一端をパッケージ部2
6の底面からそれぞれ露出する。
Description
用する半導体パッケージ並びにその製造方法及びリード
フレームに関する。
フレーム、サブストレート基板、テープ基板等が使用さ
れており、特にリードフレームが安価なため多く使用さ
れる。このようなリードフレームを使用した半導体パッ
ケージとして、CCD、EPROMのような外部から光
を透明な窓を通して半導体素子に照射する中空半導体パ
ッケージ1は図14、15に示すような構造を有し、金
属製のリードフレーム2に対し、半導体素子3をパッケ
ージする中空形状のパッケージ部4をプラスチックモー
ルドにより成形して一体に結合している。このリードフ
レーム2はセクション毎、その中央部にダイサポート
(半導体素子設置箇所)5を中心にして、その周辺に多
数のインナーリード6の先端部7を配設して、中央部の
一側面に半導体素子接続用のボンディングエリア8を形
成し、周辺部に多数のアウターリード9を配設したもの
である。
空形状のパッケージ部4を備え付けた後、ダイサポート
5の接合面にICチップ等の半導体素子3を接合し、そ
の素子3の各電極と対応する各インナーリード6の先端
部7に設けた内部接続箇所とをワイヤ10で接続する。
その後、パッケージ部4の開口部11にガラス等の透明
板2を取り付けて窓を形成し、半導体素子ボンディング
エリア8の付近を封止する。なお、13はダイサポート
5より左右に伸びるピンチリード、14は前後の2方向
に突出する多数のアウターリード9をそれぞれ結合する
ダムバー、15はそれ等のアウターリード9とダムバー
14を更にそれぞれ外側で支えるセクションバーであ
る。
うなパッケージ部4の成形時に上下金型16,17を備
えたモールド金型装置18を用い、図16に示すように
そのパーティングライン面の所定位置にリードフレーム
2を配置し、上金型16のキャビティ部19と下金型1
7のキャビティ部20との内部にそれぞれ溶融プラスチ
ック材料を注入充填すると、キャビティ部20に充填し
た溶融プラスチックがダイサポート5と各インナーリー
ド6の先端部7間にある隙間を通り、矢印方向に流れて
上金型16と半導体素子ボンディングエリア8間に侵入
し易い。又、キャビティ部19に注入した溶融プラスチ
ックも上金型16と各インナーリード6間にできる隙間
を通り、矢印方向に流れて侵入し易いため、ダイサポー
ト5と各インナーリード6の先端部7の付近が上下にば
たつき、半導体素子ボンディングエリア8とインナーリ
ード6の先端部7にプラスチックのバリができ易い。何
故なら、パッケージ部4の成形精度を高めるにはプラス
チック注入圧力を非常に大きくしなければならないが、
その注入圧力に比べて半導体素子ボンディングエリア8
とインナーリード6の先端部7を上金型16に密着する
力が弱いからである。
とインナーリード6の先端部7にバリが発生すると、ダ
イサポート5に対する半導体素子3の接合とその素子3
と各インナーリード6の先端部7との接続を良好に行う
ことができなくなり、断線事故を招き易い。それ故、負
担の大きなバリ取り工程を必要とする。このような中空
の半導体パッケージ1では、そのパッケージ部4の側面
を他との接続用のリード突出箇所とし、その2方向の側
面(或いは4方向の側面)にアウターリード9を突出
し、それ等をガルウィング状に折り曲げる等してプリン
ト基板にハンダ付けするため、プリント基板に対する実
装面積が大きくなる等の問題がある。しかも、ビデオカ
メラやデジタルカメラに用いられるCCDのような中空
半導体パッケージ1では特に携帯性の観点から軽量化と
小型化が求められている。なお、中空でない全て充填さ
れた中実の半導体パッケージではリードフレームのダイ
サポートに半導体素子を接合し、その素子と各インナー
リードの先端部との接続を行った後、パッケージ部を形
成するため、インナーリードにプラスチックのバリが付
着するという問題はない。
てなされたものであり、リードの接続箇所にプラスチッ
クのバリが付着せず、外部接続箇所の選択を可能にし
て、実装面積を小さく、軽量化と小型化が可能なリード
フレーム使用半導体パッケージ並びにその製造方法及び
リードフレームを提供することを目的とする。
に、本発明によるリードフレーム使用半導体パッケージ
には複数本のリードを有するリードフレームを使用し、
半導体素子を搭載したパッケージ部を備える。そして、
上記各リードに屈曲部を設けて、その各リードの内側端
部をリードフレームの主面から突出させたリードフレー
ムを使用し、その各リードの屈曲部付近を半導体素子の
対応する電極とそれぞれ接続する内部接続個所にし、更
に各リードの一端をパッケージ部の側面からそれぞれ露
出し、他の一端をパッケージ部の底面からそれぞれ露出
する。
ッケージの製造方法ではパッケージ部成形用モールド金
型装置に備えた上下金型の少なくとも一方の金型表面に
リリースフィルムを張り付け、パッケージ部成形時にそ
のリリースフィルムで各リードの内部接続箇所を被い、
又は各リードのパッケージ部の底面から露出する一端を
被い、或いは各リードの内部接続箇所と一端の両方を被
うという工程を踏む。
リードを備え、その各リードに屈曲部を設けて、その各
リードの内側端部をリードフレームの主面からそれぞれ
突出させる。
て、本発明の実施の形態を説明する。図1は本発明を適
用した底面接続型中空半導体パッケージの製造過程を示
す要部縦断面図、図2はその中空半導体パッケージの実
装状態を示す要部縦断面図である。この中空半導体パッ
ケージ25はパッケージ部26(26a、26b)の成
形時、上下金型を備えたモールド金型装置(図示せず)
を用い、先ずその両金型表面にリリースフィルム27
(27a、27b)をそれぞれ張り付け、次にそのパー
ティングライン面の所定位置にリードフレーム28を配
置する。その際、各リリースフィルム27は吸引しなが
ら各金型の表面形状に合せてそれぞれ密着する。又、リ
ードフレーム28には途中に1箇所屈曲部29を設けた
L型リード30を複数本備えたリードフレームを使用す
る。
をいずれもチップエリア近傍に配置するため下方に向け
て折り曲げ、リードフレーム28の主面に対し垂直方向
に突設する。しかし、各L型リード30の外側端部32
はリードフレーム28の主面に沿わせ、水平なパーティ
ングライン面の方向に突設する。なお、33,34は各
リード外側端部32のダムバー位置、セクションバー位
置を示す。
フィルム27で各リード30の屈曲部29付近、内側端
部31の先端付近、更に外側端部32等をそれぞれ被っ
てそれ等の箇所にリリースフィルム27を強く密着でき
る。なお、各リード30の内側端部31の突出方向と上
下金型の閉鎖方向とは等しい。そこで、上下金型の各キ
ャビティ部内に溶融プラスチックをそれぞれ注入充填
し、パッケージ部26を上下共に一度に成形する。その
際、充填する溶融プラスチックの注入圧力を非常に大き
くしても、各リード30の内側端部31が上下にばたつ
くことがなくリリースフィルム27が強く密着している
ため、それ等のリリースフィルム被覆箇所にプラスチッ
クのバリが付着しない。それ故、各リード30の屈曲部
29付近、内側端部31の先端付近、更に外側端部32
等をそれぞれ接続箇所にしても負担の大きなバリ取り工
程を必要としない。
をリング状に被って上方に突出し、底面側が閉じたパッ
ケージ部26を成形した後、そのチップエリア35に半
導体素子36を接合搭載する。そして、半導体素子36
の各電極と対応するリード30の折曲部29付近にある
リリースフィルム被覆箇所の一部を内部接続箇所として
ワイヤー37でそれぞれ接続する。次に、チップエリア
35の付近を封止し、パッケージ部26の開口に透明板
8を取り付けて窓を形成する。すると、各リード30の
内側端部31の先端付近をパッケージ部26の側面から
左右に長くそれぞれ露出できる。その後、各リード30
の外側端部32をダムバー位置より僅か内側でそれぞれ
切断すると、底面接続型の中空半導体パッケージ25が
完成する。なお、従来の中空半導体パッケージ1ではセ
クションバーの位置より僅か内側で切断してアウターリ
ード9を形成していた。
装時、パッケージ部26の底面から突出する各リード3
0の内側端部31の先端付近を外部接続箇所にして、プ
リント基板39の対応する配線パターン40にハンダを
用いてそれぞれ接続する。すると、パッケージ部26の
底面下に外部接続箇所があるため、実装面積を小さくで
きる。しかも、各リード30の外側端部32をダムバー
位置より僅か内側でそれぞれ切断する等してその突出長
を従来より大幅に短くできるため、中空半導体パッケー
ジ25を軽量化、小型化し易い。
半導体パッケージの製造過程を示す要部縦断面図、図4
はその中空半導体パッケージの実装状態を示す要部縦断
面図である。この中空半導体パッケージ41も上記した
中空半導体パッケージ25とほぼ同一の構造を備えてお
り、ほぼ同一の製造工程を踏んで製作する。そこで、中
空半導体パッケージ41を中空半導体パッケージ25と
対応する部分には同一符号をつけ、中空半導体パッケー
ジ25との相違点を主にして以下説明する。パッケージ
部26の成形時、ほぼ同一の上下金型を備えたモールド
金型装置を用いるが、リリースフィルム27は上金型の
表面のみ張り付ける。リードフレーム28もほぼ同一構
造のものを使用する。
7で各リード30の折曲部29付近、外側端部32等を
それぞれ被って、それ等の箇所にリリースフィルム27
を強く密着できる。それ故、上下金型の各キャビティ部
内に充填する溶融プラスチックの注入圧力を非常に大き
くしても、やはりリリースフィルム被覆箇所にプラスチ
ックのバリが付かない。このため、、各リード30の屈
曲部29付近や外側端部32等を接続箇所にしてもバリ
取り工程を必要としない。
た後、そのチップエリア35に搭載した半導体素子36
の各電極と対応するリード30の屈曲部29付近にある
リリースフィルム被覆箇所の一部を内部接続箇所にして
ワイヤー37でそれぞれ接続する。すると、各リードの
内側端部31の先端付近をパッケージ部26の底面から
それぞれ露出させ、更に各リードの外側端部32をパッ
ケージ部26の側面から左右に長くそれぞれ露出でき
る。その後、各リードの外側端部32をセクションバー
位置より僅か内側でそれぞれ切断すると、側面接続型の
中空半導体パッケージ41が完成する。
装時、パッケージ部26の側面から突出する各リード3
0の外側端部32を折り曲げ、その先端付近を外部接続
箇所にして、プリント基板39の対応する配線パターン
40にそれぞれ接続する。しかし、外部接続箇所がパッ
ケージ部26の側方の下方にあるため、従来のものと実
装面積はあまり変わらない。
ージに使用するリードフレームの平面図、図6はその底
面接続型の中空半導体パッケージの製造過程を示す要部
縦断面図、及び図7はその底面接続型中空半導体パッケ
ージの実装状態を示す要部縦断面図である。このリード
フレーム45も各セクション毎に設けるリード46の形
状、配置等は上記したリードフレーム28とほぼ同一で
ある。それ故、各リード46はL型であり、各リード4
6にその内側端部47を2点鎖線の位置から折り曲げて
リードフレーム45の主面から垂直方向に突出させる屈
曲部48が設けられている。そして、リードフレーム4
5では中央部にダイサポート49を設け、ダムバーを設
けていない。なお、50はピンチリード、51はセクシ
ョンバー、52はリードフレーム45の外縁に当るサイ
ドレールである。
ッケージ部53を成形する際、先にダイサポート49に
半導体素子54を搭載し、その半導体素子54の各電極
と対応するリード46の屈曲部48付近にある内部接続
箇所とをワイヤー55を用いてそれぞれ接続する。その
後、上下金型を備えたモールド金型装置を用い、その下
金型の表面のみにリリースフィルム56を吸引によって
張り付け、そのパーティングライン面の所定位置にリー
ドフレーム45を配置する。
6で各リード46の内側端部47の先端付近、外側端部
57等をそれぞれ被って、それ等の箇所にリリースフィ
ルム56を強く密着できる。それ故、それ等のリリース
フィルム被覆箇所にプラスチックのバリが付かず、各リ
ード46の内側端部47の先端付近や外側端部57等を
接続箇所にしてもバリ取り工程を必要としない。
ると、各リード46の内側端部47の先端部分をパッケ
ージ部53の底面から少しそれぞれ露出させ、更に各リ
ード46の外側端部57をパッケージ部53の側面から
左右に長くそれぞれ露出できる。その後、各リード46
の外側端部57を側面からの突出長が短くなるようにそ
れぞれ切断すると、図7に示すような底面接続型中実半
導体パッケージ58が完成する。しかも、この中実半導
体パッケージ58は各リード46の内側端部47の先端
付近を外部接続箇所にすると、底面接続型となり実装面
積を小さくできる。又、軽量化、小型化し易い。そこ
で、実装時には各リード内側端部47の先端部分をプリ
ント基板59の対応する配線パターン60にそれぞれハ
ンダ接続する。なお、中実半導体パッケージ58は各リ
ード46の外側端部57を外部接続箇所にすると側面接
続型にすることができる。
5、58を形成する際、実装面積を小さくし、軽量化、
小型化するには各リード30、46の外側端部32、5
7の突出長を短くしなければならない。しかし、従来の
切断加工方法では例えばリード46の外側端部57を切
断する場合、図8に示すようにプレス加工金型装置のダ
イ61に立ち上がり部62を設け、その頂部で外側端部
57の基側を支持した後、打ち落しパンチ63を用いて
切断している。その際、立ち上がり部62とパンチ63
間に隙間Sを設ける必要もあり、パッケージ部53の直
近で切断できない。なお、64は押え板である。
ンバー51の付近を半抜き加工したものを使用する。す
ると、図9に示すように各リード46の外側端部57の
切断箇所に段差64をそれぞれ形成しておくことができ
る。それ故、図10に示すようにダイ61に立ち上がり
部を設ける必要がなく、打ち落しパンチ63を用いてパ
ッケージ部53の直近で切断でき、中実半導体パッケー
ジ58の実装面積を小さくし、軽量化、小型化できる。
ケージに使用する半導体素子搭載、ワイヤー接続した半
抜き加工リード付きリードフレームを示す平面図、図1
2はその中実半導体パッケージの製造過程を示す要部縦
断面図、及び図13はその中実半導体パッケージの実装
状態を示す要部縦断面図である。このリードフレーム6
9は各リード70の屈曲部71を半抜き加工法によって
形成し、リード厚みの半分に相当する短い突出長の内側
端部72をリードフレーム69の主面より垂直方向に突
出させたものである。図中、73がダイサポート、74
がそのダイサポート73上に搭載した半導体素子、75
がリード70の内側端部72と半導体素子74の電極を
接続するワイヤー、76がセクションバー、77がサイ
ドレールである。なお、2点鎖線はパッケージ部78の
成形位置を示す。
レーム69を用いてパッケージ部78を成形する際、上
下金型を備えたモールド金型装置を用い、その下金型の
表面のみにリリースフィルム79を吸引によって張り付
け、そのパーティングライン面の所定位置にリードフレ
ーム69を配置する。上下金型を閉じると、各リード内
側端部72の突出幅が小さいため上金型で支えなくて
も、下金型で支えるリリースフィルム79で各リード7
0の内側端部72の先端と両側端をそれぞれ良く被っ
て、リリースフィルム79をそれ等の箇所に強く密着で
きる。それ故、それ等のリリースフィルム被覆箇所にプ
ラスチックのバリが付かず、各リード内側端部72の先
端と両側端を接続箇所にしてもバリ取り工程を必要とし
ない。
70の外側端部等を下から突き上げると、半抜き加工法
によって段差を形成してあるため、その段差位置で簡単
に切断し除去できる。しかも、引き切るだけでよくトリ
ミングやフォーミングを必要としない。それ故、従来の
リード切断方法では15%程のリード欠損が生じていた
が、不良率を大幅に減らすことができる。
ると、各リード内側端部72の先端と両側端をパッケー
ジ部78の底面からそれぞれ露出でき、図13に示すよ
うな中実半導体パッケージ80が完成する。しかも、こ
の中実半導体パッケージ80は各リード内側端部72の
先端付近を外部接続箇所にすると、底面接続型となり実
装面積を小さくできる。又、軽量化し、小型化し易い。
そこで、実装時には各リード内側端部72の先端付近を
プリント基板81の対応する配線パターン82にそれぞ
れハンダ接続する。なお、中実半導体パッケージ80は
各リード内側端部72の外側の側端を外部接続箇所にす
ることもできる。
45に備える各リード30、46をその屈曲部29、4
8を折り曲げ加工法によって形成しL型にしたものの使
用例について説明したが、リードをコ型やZ型にしたも
のを使用することもできる。
載の発明では各リードに屈曲部を設けて、その各リード
の内側端部をリードフレームの主面よりそれぞれ突出さ
せたリードフレームを使用することにより、パッケージ
部成形時に各内側端部の振動を抑制してその各内側端部
に設ける接続箇所へのプラスチックバリの付着を防止で
き、接続を良好に行える。又、各リードの一端をパッケ
ージ部の側面からそれぞれ露出し、他の一端をパッケー
ジ部の底面からそれぞれ露出することにより、外部接続
箇所の選択が可能になり好都合となる。しかも、パッケ
ージ部の底面から露出する各リードの一端を外部接続箇
所にすると、実装面積を小さくし、軽量化と小型化が可
能になる。
ルムで各リードの内部接続箇所を被い、又は各リードの
パッケージ部の底面から露出する一端を被い、或いは各
リードの内部接続箇所と一端の両方を被うことにより、
パッケージ部成形時に各リードの接続箇所へのプラスチ
ックバリの付着を防止でき、接続を良好に行える。
曲部を設けて、その内側端部をリードフレームの主面か
らそれぞれ突出させておくことにより、各リードの屈曲
部付近と内側端部先端とを接続箇所として利用し易い。
ージの製造過程を示す要部縦断面図である。
縦断面図である。
ージの製造過程を示す要部縦断面図である。
縦断面図である。
するリードフレームの平面図である。
縦断面図である。
縦断面図である。
からの切断加工法によるプレス加工金型装置の使用状態
を示す要部縦断面図である。
き加工を示す要部縦断面図である。
たな切断加工法によるプレス加工金型装置の使用状態を
示す要部縦断面図である。
用する半導体素子搭載、ワイヤー接続した半抜き加工リ
ード付きリードフレームを示す平面図である。
部縦断面図である。
部縦断面図である。
パッケージの平面図である。
る。
過程を示す要部縦断面図である。
…パッケージ部 27、56、79…リリースフィルム
28、45、69…リードフレーム 29、48、7
1…屈曲部 30、46、70…リード 31、47、
72…内側端部 32、57…外側端部 35…チップエリア 36、5
4、74…半導体素子 37、55、75…ワイヤー 38…窓 39、59、
81…プリント基板 40、60、82…パターン 49、73…ダイサポー
ト 58、80…中実半導体パッケージ
Claims (3)
- 【請求項1】 複数本のリードを有するリードフレーム
を使用し、半導体素子を搭載したパッケージ部を備える
リードフレーム使用半導体パッケージにおいて、上記各
リードに屈曲部を設けて、その各リードの内側端部をリ
ードフレームの主面からそれぞれ突出させたリードフレ
ームを使用し、その各リードの屈曲部付近を半導体素子
の対応する電極とそれぞれ接続する内部接続個所にし、
更に各リードの一端をパッケージ部の側面からそれぞれ
露出し、他の一端をパッケージ部の底面からそれぞれ露
出することを特徴とするリードフレーム使用半導体パッ
ケージ。 - 【請求項2】 パッケージ部成形用モールド金型装置に
備えた上下金型の少なくとも一方の金型表面にリリース
フィルムを張り付け、パッケージ部成形時にそのリリー
スフィルムで各リードの内部接続箇所を被い、又は各リ
ードのパッケージ部の底面から露出する一端を被い、或
いは各リードの内部接続箇所と一端の両方を被うことを
特徴とするリードフレーム使用半導体パッケージの製造
方法。 - 【請求項3】 複数本のリードを有するリードフレーム
において、上記各リードに屈曲部を設けて、その各リー
ドの内側端部をリードフレームの主面からそれぞれ突出
させることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006699A JP3934820B2 (ja) | 1999-04-07 | 1999-04-07 | リードフレーム使用半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10006699A JP3934820B2 (ja) | 1999-04-07 | 1999-04-07 | リードフレーム使用半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294713A true JP2000294713A (ja) | 2000-10-20 |
| JP3934820B2 JP3934820B2 (ja) | 2007-06-20 |
Family
ID=14264102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10006699A Expired - Fee Related JP3934820B2 (ja) | 1999-04-07 | 1999-04-07 | リードフレーム使用半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3934820B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006061274A1 (de) * | 2004-12-07 | 2006-06-15 | Robert Bosch Gmbh | Chipmodul und verfahren zu dessen herstellung |
| JP2007081307A (ja) * | 2005-09-16 | 2007-03-29 | Yoshikawa Kogyo Co Ltd | 面実装タイプ樹脂製中空パッケージの製造方法 |
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
-
1999
- 1999-04-07 JP JP10006699A patent/JP3934820B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006061274A1 (de) * | 2004-12-07 | 2006-06-15 | Robert Bosch Gmbh | Chipmodul und verfahren zu dessen herstellung |
| JP2007081307A (ja) * | 2005-09-16 | 2007-03-29 | Yoshikawa Kogyo Co Ltd | 面実装タイプ樹脂製中空パッケージの製造方法 |
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
| US10582617B2 (en) | 2012-05-22 | 2020-03-03 | Intersil Americas LLC | Method of fabricating a circuit module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3934820B2 (ja) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4669166B2 (ja) | 半導体装置 | |
| JP2843464B2 (ja) | 固体撮像装置 | |
| US20010013639A1 (en) | Ball-grid-array semiconductor with protruding terminals | |
| JP2002064114A (ja) | 半導体装置及びその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP2000294713A (ja) | リードフレーム使用半導体パッケージ並びにその製造方法及びリードフレーム | |
| JP2003224239A (ja) | 半導体装置およびその製造方法 | |
| JPH08318328A (ja) | リード切断用金型 | |
| JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0574999A (ja) | 半導体装置及びその製造方法 | |
| TWI294680B (ja) | ||
| JP2596606B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH1041423A (ja) | 半導体パッケージの製造方法 | |
| JP3012643B1 (ja) | 半導体装置の製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2000068437A (ja) | 半導体リードフレームと樹脂モールド用金型及び半導体装置の製造方法 | |
| JPH05166964A (ja) | 半導体装置 | |
| JP3212527B2 (ja) | 光照射窓を有するbga型中空半導体パッケージ | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2946775B2 (ja) | 樹脂封止金型 | |
| JPH01248630A (ja) | 樹脂封止用キャリアボード | |
| JP2002289717A (ja) | リードフレーム、電子部品装置及びその製造方法 | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH01312859A (ja) | Dip型電子部品の製造方法 | |
| JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |