JP2000294777A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000294777A JP2000294777A JP11101621A JP10162199A JP2000294777A JP 2000294777 A JP2000294777 A JP 2000294777A JP 11101621 A JP11101621 A JP 11101621A JP 10162199 A JP10162199 A JP 10162199A JP 2000294777 A JP2000294777 A JP 2000294777A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- bunching
- semiconductor device
- silicon carbide
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高温アニール時に生じるバンチングステップ
の間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トラン
ジスタのチャネル部分に利用し、高いキャリア移動度と
優れた素子特性を持つ炭化硅素半導体装置およびその製
造方法を提供する。 【解決手段】 高温アニール時に生じるバンチングステ
ップ８の間の平坦部９をＭＯＳＦＥＴ等の電界効果型ト
ランジスタのチャネル部分７に利用する。また、チャネ
ルのキャリアの移動方向がバンチングステップを横切ら
ないようなチャネルの方向を持つ構造をし、また、ステ
ップバンチングの位置を制御するための意図的に作製し
た立体的な凸凹構造の表面を持った炭化硅素基板を有
し、アニール後に表面部分をエッチングにより取り除く
作製を行う。
の間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トラン
ジスタのチャネル部分に利用し、高いキャリア移動度と
優れた素子特性を持つ炭化硅素半導体装置およびその製
造方法を提供する。 【解決手段】 高温アニール時に生じるバンチングステ
ップ８の間の平坦部９をＭＯＳＦＥＴ等の電界効果型ト
ランジスタのチャネル部分７に利用する。また、チャネ
ルのキャリアの移動方向がバンチングステップを横切ら
ないようなチャネルの方向を持つ構造をし、また、ステ
ップバンチングの位置を制御するための意図的に作製し
た立体的な凸凹構造の表面を持った炭化硅素基板を有
し、アニール後に表面部分をエッチングにより取り除く
作製を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、炭化硅素半導体
材料を用いた半導体装置及びその製造方法に関するもの
である。
材料を用いた半導体装置及びその製造方法に関するもの
である。
【０００２】
【従来の技術】炭化硅素半導体装置において、ＳｉＣ基
板の表面にチャネルが形成される構造のＭＯＳＦＥＴ等
の電界効果型トランジスタでは、従来、高温アニールに
より形成される不規則な凹凸表面がチャネルに用いられ
てきた。例えば、ＳｉＣ及び関連ワイドギャップ半導体
研究会第６回講演予稿集５５ページに示されるように、
イオン注入後の活性化のための高温アニールにより、線
状の突起や、凸凹が形成される。アニール後に、表面粗
さ測定装置で表面の凹凸を測定することにより、アニー
ル温度１４００℃では、平均粗さ１．９ｎｍが、アニー
ル温度１６００℃では、平均粗さ７．１ｎｍが観察され
ている。
板の表面にチャネルが形成される構造のＭＯＳＦＥＴ等
の電界効果型トランジスタでは、従来、高温アニールに
より形成される不規則な凹凸表面がチャネルに用いられ
てきた。例えば、ＳｉＣ及び関連ワイドギャップ半導体
研究会第６回講演予稿集５５ページに示されるように、
イオン注入後の活性化のための高温アニールにより、線
状の突起や、凸凹が形成される。アニール後に、表面粗
さ測定装置で表面の凹凸を測定することにより、アニー
ル温度１４００℃では、平均粗さ１．９ｎｍが、アニー
ル温度１６００℃では、平均粗さ７．１ｎｍが観察され
ている。
【０００３】図４は、このような凹凸のある表面に絶縁
膜を形成しＭＯＳＦＥＴを構成した断面構造を示す半導
体装置の概念図である。図４において、１はＳｉＣ基
板、２はｎ型の導電性を持つＳｉＣの層、３はイオン注
入により形成したｐ型導電性領域、４はイオン注入によ
り形成したｎ型導電性領域、５は絶縁膜、６はゲート電
極、７はゲート電極６に印加した電圧で形成されるチャ
ネル部分を示し、ゲート電極６に電圧を印加することに
より、ｐ型導電性領域３のチャネル部７にｎ型反転層が
形成され、ｎ型導電性領域４間に電流が導通する。
膜を形成しＭＯＳＦＥＴを構成した断面構造を示す半導
体装置の概念図である。図４において、１はＳｉＣ基
板、２はｎ型の導電性を持つＳｉＣの層、３はイオン注
入により形成したｐ型導電性領域、４はイオン注入によ
り形成したｎ型導電性領域、５は絶縁膜、６はゲート電
極、７はゲート電極６に印加した電圧で形成されるチャ
ネル部分を示し、ゲート電極６に電圧を印加することに
より、ｐ型導電性領域３のチャネル部７にｎ型反転層が
形成され、ｎ型導電性領域４間に電流が導通する。
【０００４】
【発明が解決しようとする課題】アニール時に形成され
た凹凸のある表面に絶縁膜５を形成しＭＯＳＦＥＴを構
成した従来の半導体装置では、チャネル部分７に凹凸が
あり、界面準位の密度が増加することにより、キャリア
の移動度が低下し、チャネル部分の抵抗が増加し特性が
劣化する問題があった。また、チャネル部分の凹凸自体
も、キャリアの散乱を引き起こしキャリアの移動度を低
下させ、同様な問題が生じた。
た凹凸のある表面に絶縁膜５を形成しＭＯＳＦＥＴを構
成した従来の半導体装置では、チャネル部分７に凹凸が
あり、界面準位の密度が増加することにより、キャリア
の移動度が低下し、チャネル部分の抵抗が増加し特性が
劣化する問題があった。また、チャネル部分の凹凸自体
も、キャリアの散乱を引き起こしキャリアの移動度を低
下させ、同様な問題が生じた。
【０００５】また、ステップが収束し大きなステップが
形成されたバンチングステップがチャネル部分７に存在
する場合、この領域でのステップを横切る方向のキャリ
アの移動が制限され、チャネル全体の抵抗を増加させる
問題があった。また、上記大きなステップ以外の部分で
非常に平坦な面が得られる領域は、不規則に生じ、意図
的に位置が制御されていないため、この平坦な面が得ら
れる領域だけをチャネル部分に用いることは困難であっ
た。また、高温アニール時には、ＳｉＣ基板の表面に不
純物を含む層が形成され、チャネルのキャリア移動度を
低下させ、素子特性を劣化させるという問題もあった。
形成されたバンチングステップがチャネル部分７に存在
する場合、この領域でのステップを横切る方向のキャリ
アの移動が制限され、チャネル全体の抵抗を増加させる
問題があった。また、上記大きなステップ以外の部分で
非常に平坦な面が得られる領域は、不規則に生じ、意図
的に位置が制御されていないため、この平坦な面が得ら
れる領域だけをチャネル部分に用いることは困難であっ
た。また、高温アニール時には、ＳｉＣ基板の表面に不
純物を含む層が形成され、チャネルのキャリア移動度を
低下させ、素子特性を劣化させるという問題もあった。
【０００６】この発明は、かかる問題点を解決するため
に成されたもので、高温アニール時に生じるバンチング
ステップの間の平坦な部分をＭＯＳＦＥＴ等の電界効果
型トランジスタのチャネル部分に利用し、高いキャリア
移動度と優れた素子特性を持つ炭化硅素半導体材料を用
いた半導体装置及びその製造方法を提供するものであ
る。また、立体的な凸凹構造を意図的に作製したＳｉＣ
基板をアニールすることにより、ステップバンチングを
制御し、ステップの位置及び平坦な面の位置を決めるこ
とができる半導体装置およびその製造方法を提供するこ
とを目的とする。
に成されたもので、高温アニール時に生じるバンチング
ステップの間の平坦な部分をＭＯＳＦＥＴ等の電界効果
型トランジスタのチャネル部分に利用し、高いキャリア
移動度と優れた素子特性を持つ炭化硅素半導体材料を用
いた半導体装置及びその製造方法を提供するものであ
る。また、立体的な凸凹構造を意図的に作製したＳｉＣ
基板をアニールすることにより、ステップバンチングを
制御し、ステップの位置及び平坦な面の位置を決めるこ
とができる半導体装置およびその製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、高温アニール時に形成されたバンチングステップ
間の平坦部分を電界効果型トランジスタのチャネルとす
ることにより、チャネル面が平坦になる作用があり、絶
縁膜を形成した場合の界面準位密度が凹凸のある面に形
成した場合に比べ低減できる。このため、界面準位によ
り制限される、チャネルのキャリア移動度が向上する。
また、キャリアは、チャネル面の凹凸により散乱を受
け、その移動度が制限されるが、チャネル部分の平坦性
を高めることにより、移動度が向上する。
置は、高温アニール時に形成されたバンチングステップ
間の平坦部分を電界効果型トランジスタのチャネルとす
ることにより、チャネル面が平坦になる作用があり、絶
縁膜を形成した場合の界面準位密度が凹凸のある面に形
成した場合に比べ低減できる。このため、界面準位によ
り制限される、チャネルのキャリア移動度が向上する。
また、キャリアは、チャネル面の凹凸により散乱を受
け、その移動度が制限されるが、チャネル部分の平坦性
を高めることにより、移動度が向上する。
【０００８】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。
【０００９】また、この発明に係る半導体装置の製造方
法は、炭化硅素半導体材料を用いた半導体装置の製造方
法において、炭化珪素基板表面にイオン注入によりｐ型
導電性領域とｎ型導電性領域を形成した後、高温アニー
ル処理により炭化珪素基板表面にバンチングステップを
形成すると共にバンチングステップ間に平坦部分を形成
し、続いて電界効果型トランジスタの絶縁膜を形成した
後、ゲート電極を形成し、上記平坦部分を電界効果型ト
ランジスタのチャネルとすることにより、イオン注入後
の高温アニール時に生じる、バンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用するので、チャネル面が平坦にな
る作用があり、絶縁膜を形成した場合の界面準位密度が
凹凸のある面に形成した場合に比べ低減できる。このた
め、界面準位により制限される、チャネルのキャリア移
動度が向上する。また、キャリアは、チャネル面の凹凸
により散乱を受け、その移動度が制限されるが、チャネ
ル部分の平坦性を高めることにより、移動度が向上す
る。
法は、炭化硅素半導体材料を用いた半導体装置の製造方
法において、炭化珪素基板表面にイオン注入によりｐ型
導電性領域とｎ型導電性領域を形成した後、高温アニー
ル処理により炭化珪素基板表面にバンチングステップを
形成すると共にバンチングステップ間に平坦部分を形成
し、続いて電界効果型トランジスタの絶縁膜を形成した
後、ゲート電極を形成し、上記平坦部分を電界効果型ト
ランジスタのチャネルとすることにより、イオン注入後
の高温アニール時に生じる、バンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用するので、チャネル面が平坦にな
る作用があり、絶縁膜を形成した場合の界面準位密度が
凹凸のある面に形成した場合に比べ低減できる。このた
め、界面準位により制限される、チャネルのキャリア移
動度が向上する。また、キャリアは、チャネル面の凹凸
により散乱を受け、その移動度が制限されるが、チャネ
ル部分の平坦性を高めることにより、移動度が向上す
る。
【００１０】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、上記
高温アニール時にオフ方向と垂直な方向に形成される上
記バンチングステップの段差は、チャネルのキャリア移
動方向と平行になる。このため、電界効果型トランジス
タのチャネルのキャリアの移動方向が、上記バンチング
ステップを横切らない方向である構造を持つようにな
り、ｎ領域間をキャリアが移動するとき、バンチングス
テップを横切らず、バンチングステップの高い界面準位
密度の領域や凹凸による散乱の多い領域を通過すること
がないので、キャリアの移動度が制限されず、チャネル
全体の抵抗も増加しない。
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、上記
高温アニール時にオフ方向と垂直な方向に形成される上
記バンチングステップの段差は、チャネルのキャリア移
動方向と平行になる。このため、電界効果型トランジス
タのチャネルのキャリアの移動方向が、上記バンチング
ステップを横切らない方向である構造を持つようにな
り、ｎ領域間をキャリアが移動するとき、バンチングス
テップを横切らず、バンチングステップの高い界面準位
密度の領域や凹凸による散乱の多い領域を通過すること
がないので、キャリアの移動度が制限されず、チャネル
全体の抵抗も増加しない。
【００１１】また、上記イオン注入後、上記高温アニー
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。
【００１２】さらに、上記高温アニール処理後、上記絶
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。
【００１３】
【発明の実施の形態】以下、この発明における半導体装
置およびその製造方法を詳細に説明する。この発明で
は、高温アニール時に生じるバンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用している。また、チャネルのキャ
リアの移動方向がバンチングステップを横切らないよう
なチャネルの方向を持つ構造をし、また、ステップバン
チングの位置を制御するための意図的に作製した立体的
な凸凹構造の表面を持った炭化硅素基板を有し、アニー
ル後に表面部分をエッチングにより取り除く作製を行
う。
置およびその製造方法を詳細に説明する。この発明で
は、高温アニール時に生じるバンチングステップの間の
平坦な部分をＭＯＳＦＥＴ等の電界効果型トランジスタ
のチャネル部分に利用している。また、チャネルのキャ
リアの移動方向がバンチングステップを横切らないよう
なチャネルの方向を持つ構造をし、また、ステップバン
チングの位置を制御するための意図的に作製した立体的
な凸凹構造の表面を持った炭化硅素基板を有し、アニー
ル後に表面部分をエッチングにより取り除く作製を行
う。
【００１４】ここで、アニール時のバンチングステップ
と平坦部分が形成される機構の概略は次のようなもので
ある。ＳｉとＣの分圧のある雰囲気でアニールを行った
場合、アニール時に結晶方位の違いによって成長する面
と成長しない面が生じる。例えば、ＳｉＣ基板面に近い
成長しない面と、基板面に対し垂直に近い成長する面が
あるとすると、アニール前に凸凹が存在する場合、凸凹
上には成長する面と成長しない面が存在し、基板面に対
し垂直に近い方向の成長する面の横方向の成長だけが進
む。
と平坦部分が形成される機構の概略は次のようなもので
ある。ＳｉとＣの分圧のある雰囲気でアニールを行った
場合、アニール時に結晶方位の違いによって成長する面
と成長しない面が生じる。例えば、ＳｉＣ基板面に近い
成長しない面と、基板面に対し垂直に近い成長する面が
あるとすると、アニール前に凸凹が存在する場合、凸凹
上には成長する面と成長しない面が存在し、基板面に対
し垂直に近い方向の成長する面の横方向の成長だけが進
む。
【００１５】成長に伴い様々な位置から始まった成長は
衝突し、ＳｉＣ表面には、不規則な多くのステップとそ
の間のＳｉＣ基板面に近い成長しない面で埋めつくされ
る。その後、各ステップは集積（バンチング）し、間隔
の広い大きなステップとその間のＳｉＣ基板面に近い成
長しない面で構成される構造が形成される。ステップの
間の部分では、結晶面と同様な平坦な面が得られる。
衝突し、ＳｉＣ表面には、不規則な多くのステップとそ
の間のＳｉＣ基板面に近い成長しない面で埋めつくされ
る。その後、各ステップは集積（バンチング）し、間隔
の広い大きなステップとその間のＳｉＣ基板面に近い成
長しない面で構成される構造が形成される。ステップの
間の部分では、結晶面と同様な平坦な面が得られる。
【００１６】バンチングしたステップの位置は一般に不
規則で制御できないが、適した構造を持つ場合、構造の
ある領域においてはステップのない平坦な面が得られ
る。これは成長にともないステップがバンチングしなが
ら横に移動しその構造の端に行き着くためである。例え
ば、チャネルの領域を他の領域より飛び出したり、凹ん
だり、傾いたりした形状にすることにより、バンチング
したステップの位置がチャネルの領域に重ならないよう
にすることができる。
規則で制御できないが、適した構造を持つ場合、構造の
ある領域においてはステップのない平坦な面が得られ
る。これは成長にともないステップがバンチングしなが
ら横に移動しその構造の端に行き着くためである。例え
ば、チャネルの領域を他の領域より飛び出したり、凹ん
だり、傾いたりした形状にすることにより、バンチング
したステップの位置がチャネルの領域に重ならないよう
にすることができる。
【００１７】以下、具体的な各実施の形態について説明
する。 実施の形態１．図１はこの発明の実施の形態１を示すも
ので、二重イオン注入型ＳｉＣ−ＭＯＳＦＥＴの断面図
である。図１において、１はＳｉＣ基板、２はｎ型の導
電性を持つＳｉＣの層、３はイオン注入により形成した
ｐ型導電性領域、４はイオン注入により形成したｎ型導
電性領域、５は絶縁膜、６はゲート電極、７はゲート電
極６に印加した電圧で形成されるチャネル部分、８はバ
ンチングステップ、９はバンチングステップ８間の平坦
部を示している。
する。 実施の形態１．図１はこの発明の実施の形態１を示すも
ので、二重イオン注入型ＳｉＣ−ＭＯＳＦＥＴの断面図
である。図１において、１はＳｉＣ基板、２はｎ型の導
電性を持つＳｉＣの層、３はイオン注入により形成した
ｐ型導電性領域、４はイオン注入により形成したｎ型導
電性領域、５は絶縁膜、６はゲート電極、７はゲート電
極６に印加した電圧で形成されるチャネル部分、８はバ
ンチングステップ、９はバンチングステップ８間の平坦
部を示している。
【００１８】上記構成において、ゲート電極６に電圧を
印加することにより、ｐ型導電性領域３のチャネル部７
にｎ型反転層が形成され、ｎ型導電性領域４間に電流が
導通する。ｐ型導電性領域はＡｌのイオン注入により、
ｎ型導電性領域４は窒素のイオン注入によりそれぞれ作
製される。イオン注入の後、注入による結晶損傷を回復
し、注入されたドーパントをアクセプタ、もしくは、ド
ナーとして活性化させるためアニールを行う。例えば、
ＳｉＣの容器中で、Ａｒ大気圧で、１６００℃で１時間
の熱処理を行う。このとき、ステップの形成とその集積
によりバンチングステップ８が形成され、そのステップ
間には、平坦なＳｉＣ表面を持つ平坦部９が形成され
る。
印加することにより、ｐ型導電性領域３のチャネル部７
にｎ型反転層が形成され、ｎ型導電性領域４間に電流が
導通する。ｐ型導電性領域はＡｌのイオン注入により、
ｎ型導電性領域４は窒素のイオン注入によりそれぞれ作
製される。イオン注入の後、注入による結晶損傷を回復
し、注入されたドーパントをアクセプタ、もしくは、ド
ナーとして活性化させるためアニールを行う。例えば、
ＳｉＣの容器中で、Ａｒ大気圧で、１６００℃で１時間
の熱処理を行う。このとき、ステップの形成とその集積
によりバンチングステップ８が形成され、そのステップ
間には、平坦なＳｉＣ表面を持つ平坦部９が形成され
る。
【００１９】続いて、ＭＯＳ構造用絶縁膜５として酸化
膜を形成する。例えばを水蒸気分圧を含んだ酸素を雰囲
気でＳｉＣ表面の熱酸化を行いＳｉＯ2層を形成する。
通常の工程で必要箇所以外のＳｉＯ2層を取り除く。続
いて、ゲート電極６を通常の方法で形成し素子を作製す
る。
膜を形成する。例えばを水蒸気分圧を含んだ酸素を雰囲
気でＳｉＣ表面の熱酸化を行いＳｉＯ2層を形成する。
通常の工程で必要箇所以外のＳｉＯ2層を取り除く。続
いて、ゲート電極６を通常の方法で形成し素子を作製す
る。
【００２０】上述した構造の半導体装置は、平坦なＳｉ
Ｃ表面を持つ平坦部９が形成されるため、チャネル部分
７は、平均的には平坦になり、絶縁膜を形成した場合の
界面準位密度が、不規則に凹凸のある面に形成した場合
に比べ、低減できる。このため、界面準位により制限さ
れるチャネルのキャリア移動度が向上する。また、キャ
リアは、チャネル面の凹凸により散乱を受け、その移動
度が制限されるが、チャネル部分７の平坦性を高めるこ
とによっても、移動度が向上する。
Ｃ表面を持つ平坦部９が形成されるため、チャネル部分
７は、平均的には平坦になり、絶縁膜を形成した場合の
界面準位密度が、不規則に凹凸のある面に形成した場合
に比べ、低減できる。このため、界面準位により制限さ
れるチャネルのキャリア移動度が向上する。また、キャ
リアは、チャネル面の凹凸により散乱を受け、その移動
度が制限されるが、チャネル部分７の平坦性を高めるこ
とによっても、移動度が向上する。
【００２１】実施の形態２．図２はこの発明の実施の形
態２を示すもので、炭化硅素ＭＯＳＦＥＴの鳥瞰した断
面図である。図２において、１はＳｉＣ基板、２はｎ型
の導電性を持つＳｉＣの層、３はイオン注入により形成
したｐ型導電性領域、４はイオン注入により形成したｎ
型導電性領域、５は絶縁膜、６はゲート電極、７はゲー
ト電極６に印加した電圧で形成されるチャネル部分、８
はバンチングステップ、９はバンチングステップ８間の
平坦部を示している。
態２を示すもので、炭化硅素ＭＯＳＦＥＴの鳥瞰した断
面図である。図２において、１はＳｉＣ基板、２はｎ型
の導電性を持つＳｉＣの層、３はイオン注入により形成
したｐ型導電性領域、４はイオン注入により形成したｎ
型導電性領域、５は絶縁膜、６はゲート電極、７はゲー
ト電極６に印加した電圧で形成されるチャネル部分、８
はバンチングステップ、９はバンチングステップ８間の
平坦部を示している。
【００２２】本実施の形態２では、チャネル７内のｎ型
導電性領域４間を移動するキャリア移動がバンチングス
テップ８を横切らない構造のため、バンチングステップ
８の影響を受けない。このため、高い移動度が得られ、
抵抗が低く特性の優れた半導体装置が得られる。例え
ば、基板の第１の基板方位と基板に垂直な方位が形成す
る面内で、基板に垂直な方位から８度程度結晶軸が傾い
ている基板を用いる場合、アニール時に生じるバンチン
グステップ８の段差部に平行な方向は、第１の基板方位
と垂直に横切る方向に形成される。基板表面の面内で第
１の基板方位に垂直な第２の基板方位がチャネル内のキ
ャリアの移動方向になるようｎ型導電性領域４を形成す
ることにより、本実施の形態２の構造が実現できる。
導電性領域４間を移動するキャリア移動がバンチングス
テップ８を横切らない構造のため、バンチングステップ
８の影響を受けない。このため、高い移動度が得られ、
抵抗が低く特性の優れた半導体装置が得られる。例え
ば、基板の第１の基板方位と基板に垂直な方位が形成す
る面内で、基板に垂直な方位から８度程度結晶軸が傾い
ている基板を用いる場合、アニール時に生じるバンチン
グステップ８の段差部に平行な方向は、第１の基板方位
と垂直に横切る方向に形成される。基板表面の面内で第
１の基板方位に垂直な第２の基板方位がチャネル内のキ
ャリアの移動方向になるようｎ型導電性領域４を形成す
ることにより、本実施の形態２の構造が実現できる。
【００２３】このように、本実施の形態２により、アニ
ール時に生じるバンチングステップ８が、結晶軸を傾け
る方位を示す基板のオフ方向と垂直な方向に形成される
ため、チャネル内のキャリアはバンチングステップの段
差部を横切って移動しないので、キャリア移動度が上昇
し、特性の優れた炭化硅素半導体装置が得られる。
ール時に生じるバンチングステップ８が、結晶軸を傾け
る方位を示す基板のオフ方向と垂直な方向に形成される
ため、チャネル内のキャリアはバンチングステップの段
差部を横切って移動しないので、キャリア移動度が上昇
し、特性の優れた炭化硅素半導体装置が得られる。
【００２４】実施の形態３．図３はこの発明の実施の形
態３を示すもので、炭化硅素ＭＯＳＦＥＴの断面図であ
る。図３において、１はＳｉＣ基板、２はｎ型の導電性
を持つＳｉＣの層、３はイオン注入により形成したｐ型
導電性領域、４はイオン注入により形成したｎ型導電性
領域、５は絶縁膜、６はゲート電極、７はゲート電極６
に印加した電圧で形成されるチャネル部分、８はバンチ
ングステップ、９はバンチングステップ８間の平坦部、
１０はバンチングステップ８の位置を制御するために作
製した段差である。
態３を示すもので、炭化硅素ＭＯＳＦＥＴの断面図であ
る。図３において、１はＳｉＣ基板、２はｎ型の導電性
を持つＳｉＣの層、３はイオン注入により形成したｐ型
導電性領域、４はイオン注入により形成したｎ型導電性
領域、５は絶縁膜、６はゲート電極、７はゲート電極６
に印加した電圧で形成されるチャネル部分、８はバンチ
ングステップ、９はバンチングステップ８間の平坦部、
１０はバンチングステップ８の位置を制御するために作
製した段差である。
【００２５】本実施の形態３では、イオン注入の後、ア
ニール前に、ドライエッチングで段差１０を形成する。
通常の工程でエッチングマスクを形成し、例えばＣＦ4
ガスと０2ガスの混合ガスを用いた、ＳｉＣ相の反応性
イオンエッチングにより、図３のような二つ段差１０に
より形成される凸構造を形成する。この後、アニールを
行うことにより、バンチングステップ８がチャネル７の
中央に来ないよう制御できる。
ニール前に、ドライエッチングで段差１０を形成する。
通常の工程でエッチングマスクを形成し、例えばＣＦ4
ガスと０2ガスの混合ガスを用いた、ＳｉＣ相の反応性
イオンエッチングにより、図３のような二つ段差１０に
より形成される凸構造を形成する。この後、アニールを
行うことにより、バンチングステップ８がチャネル７の
中央に来ないよう制御できる。
【００２６】バンチングしたステップの位置は一般に不
規則で制御できないが、段差１０の間の凸構造上にステ
ップフロー成長を行うと、凸構造の左端から移動して行
ったステップが凸構造の右端に行き着くことにより、凸
構造上にはステップのない平坦面９が得られる。
規則で制御できないが、段差１０の間の凸構造上にステ
ップフロー成長を行うと、凸構造の左端から移動して行
ったステップが凸構造の右端に行き着くことにより、凸
構造上にはステップのない平坦面９が得られる。
【００２７】このため、チャネル７内のｎ型導電性領域
４間を移動するキャリア移動がバンチングステップを通
過しないため、高い移動度が得られ、抵抗が低く特性の
優れた半導体装置が得られる。
４間を移動するキャリア移動がバンチングステップを通
過しないため、高い移動度が得られ、抵抗が低く特性の
優れた半導体装置が得られる。
【００２８】実施の形態４．本実施の形態４は、炭化硅
素基板表面に形成される大きなステップ以外の部分で非
常に平坦な面が得られる領域のうち、表面部分をエッチ
ングにより取り除いた部分を電界効果型トランジスタの
チャネルに用いる構造を示すものである。
素基板表面に形成される大きなステップ以外の部分で非
常に平坦な面が得られる領域のうち、表面部分をエッチ
ングにより取り除いた部分を電界効果型トランジスタの
チャネルに用いる構造を示すものである。
【００２９】上記実施の形態１及び２及び３では、アニ
ール後のＳｉＣの表面を直接に酸化して絶縁膜を形成す
る例を示したが、本実施の形態４では、アニール後に、
ドライエッチングによりアニールにより生じた欠陥、不
純物の多い表面層を取り除く。例えばＣＦ4ガスと０2ガ
スの混合ガスを用いた、反応性イオンエッチングにより
全面のエッチングを行う。アニール時にステップバンチ
ングにより形成された平坦な面の平坦性はそのまま保存
されてエッチングされる。この後、実施の形態１と同様
に絶縁膜を形成する。
ール後のＳｉＣの表面を直接に酸化して絶縁膜を形成す
る例を示したが、本実施の形態４では、アニール後に、
ドライエッチングによりアニールにより生じた欠陥、不
純物の多い表面層を取り除く。例えばＣＦ4ガスと０2ガ
スの混合ガスを用いた、反応性イオンエッチングにより
全面のエッチングを行う。アニール時にステップバンチ
ングにより形成された平坦な面の平坦性はそのまま保存
されてエッチングされる。この後、実施の形態１と同様
に絶縁膜を形成する。
【００３０】この実施の形態４によれば、平坦性に優
れ、同時に不純物、欠陥の少ないＳｉＣ表面にＭＯＳ界
面を形成できることから、界面準位を低減でき、特性の
優れたＭＯＳＦＥＴを作製できる。
れ、同時に不純物、欠陥の少ないＳｉＣ表面にＭＯＳ界
面を形成できることから、界面準位を低減でき、特性の
優れたＭＯＳＦＥＴを作製できる。
【００３１】上述した実施の形態１〜４はいずれも、Ｍ
ＯＳＦＥＴのようなＳｉＣ電界効果トランジスタのチャ
ネルのキャリア移動度を向上させる効果があり、チャネ
ル部分の抵抗を低減させる。これにより、電界効果トラ
ンジスタの特性が大きく向上する。
ＯＳＦＥＴのようなＳｉＣ電界効果トランジスタのチャ
ネルのキャリア移動度を向上させる効果があり、チャネ
ル部分の抵抗を低減させる。これにより、電界効果トラ
ンジスタの特性が大きく向上する。
【００３２】
【発明の効果】以上のように、この発明に係る半導体装
置によれば、高温アニール時に形成されたバンチングス
テップ間の平坦部分を電界効果型トランジスタのチャネ
ルとすることにより、チャネル面が平坦になる作用があ
り、絶縁膜を形成した場合の界面準位密度が凹凸のある
面に形成した場合に比べ低減できる。このため、界面準
位により制限される、チャネルのキャリア移動度が向上
する。また、キャリアは、チャネル面の凹凸により散乱
を受け、その移動度が制限されるが、チャネル部分の平
坦性を高めることにより、移動度が向上する。
置によれば、高温アニール時に形成されたバンチングス
テップ間の平坦部分を電界効果型トランジスタのチャネ
ルとすることにより、チャネル面が平坦になる作用があ
り、絶縁膜を形成した場合の界面準位密度が凹凸のある
面に形成した場合に比べ低減できる。このため、界面準
位により制限される、チャネルのキャリア移動度が向上
する。また、キャリアは、チャネル面の凹凸により散乱
を受け、その移動度が制限されるが、チャネル部分の平
坦性を高めることにより、移動度が向上する。
【００３３】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。
を示す基板のオフ方向と、垂直な方向が、キャリアの移
動方向になるようチャネルを構成することにより、オフ
方向と垂直な方向に形成される上記バンチングステップ
の段差は、チャネルのキャリア移動方向と平行になる。
このため、電界効果型トランジスタのチャネルのキャリ
アの移動方向が、上記バンチングステップを横切らない
方向である構造となり、ｎ領域間をキャリアが移動する
とき、バンチングステップを横切らず、バンチングステ
ップの高い界面準位密度の領域や凹凸による散乱の多い
領域を通過することがないので、キャリアの移動度が制
限されず、チャネル全体の抵抗も増加しない。
【００３４】また、この発明に係る半導体装置の製造方
法によれば、炭化硅素半導体材料を用いた半導体装置の
製造方法において、炭化珪素基板表面にイオン注入によ
りｐ型導電性領域とｎ型導電性領域を形成した後、高温
アニール処理により炭化珪素基板表面にバンチングステ
ップを形成すると共にバンチングステップ間に平坦部分
を形成し、続いて電界効果型トランジスタの絶縁膜を形
成した後、ゲート電極を形成し、上記平坦部分を電界効
果型トランジスタのチャネルとすることにより、イオン
注入後の高温アニール時に生じる、バンチングステップ
の間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トラン
ジスタのチャネル部分に利用するので、チャネル面が平
坦になる作用があり、絶縁膜を形成した場合の界面準位
密度が凹凸のある面に形成した場合に比べ低減できる。
このため、界面準位により制限される、チャネルのキャ
リア移動度が向上する。また、キャリアは、チャネル面
の凹凸により散乱を受け、その移動度が制限されるが、
チャネル部分の平坦性を高めることにより、移動度が向
上する。
法によれば、炭化硅素半導体材料を用いた半導体装置の
製造方法において、炭化珪素基板表面にイオン注入によ
りｐ型導電性領域とｎ型導電性領域を形成した後、高温
アニール処理により炭化珪素基板表面にバンチングステ
ップを形成すると共にバンチングステップ間に平坦部分
を形成し、続いて電界効果型トランジスタの絶縁膜を形
成した後、ゲート電極を形成し、上記平坦部分を電界効
果型トランジスタのチャネルとすることにより、イオン
注入後の高温アニール時に生じる、バンチングステップ
の間の平坦な部分をＭＯＳＦＥＴ等の電界効果型トラン
ジスタのチャネル部分に利用するので、チャネル面が平
坦になる作用があり、絶縁膜を形成した場合の界面準位
密度が凹凸のある面に形成した場合に比べ低減できる。
このため、界面準位により制限される、チャネルのキャ
リア移動度が向上する。また、キャリアは、チャネル面
の凹凸により散乱を受け、その移動度が制限されるが、
チャネル部分の平坦性を高めることにより、移動度が向
上する。
【００３５】また、炭化珪素基板の結晶軸を傾ける方位
を示す基板のオフ方向と垂直な方向が、キャリアの移動
方向になるようチャネルを構成することにより、上記高
温アニール時にオフ方向と垂直な方向に形成される上記
バンチングステップの段差は、チャネルのキャリア移動
方向と平行になる。このため、電界効果型トランジスタ
のチャネルのキャリアの移動方向が、上記バンチングス
テップを横切らない方向である構造を持つようになり、
ｎ領域間をキャリアが移動するとき、バンチングステッ
プを横切らず、バンチングステップの高い界面準位密度
の領域や凹凸による散乱の多い領域を通過することがな
いので、キャリアの移動度が制限されず、チャネル全体
の抵抗も増加しない。
を示す基板のオフ方向と垂直な方向が、キャリアの移動
方向になるようチャネルを構成することにより、上記高
温アニール時にオフ方向と垂直な方向に形成される上記
バンチングステップの段差は、チャネルのキャリア移動
方向と平行になる。このため、電界効果型トランジスタ
のチャネルのキャリアの移動方向が、上記バンチングス
テップを横切らない方向である構造を持つようになり、
ｎ領域間をキャリアが移動するとき、バンチングステッ
プを横切らず、バンチングステップの高い界面準位密度
の領域や凹凸による散乱の多い領域を通過することがな
いので、キャリアの移動度が制限されず、チャネル全体
の抵抗も増加しない。
【００３６】また、上記イオン注入後、上記高温アニー
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。
ル処理前に、上記バンチングステップが形成される部分
が上記チャネルの中央に位置しないように上記バンチン
グステップの両側位置に段差を設けて炭化珪素基板表面
に凸構造を形成し、当該凸構造上にステップフロー成長
を行うことにより、立体的な凸凹構造を意図的に作製し
た炭化珪素基板をアニールして、ステップバンチングを
制御し、大きなステップの位置及び平坦な面の位置を決
めることができ、バンチングステップ部分を除き、バン
チングステップ間の平坦な部分をチャネルに利用できる
ので、チャネルのキャリア移動度が向上する。
【００３７】さらに、上記高温アニール処理後、上記絶
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。
縁膜を形成する前に、上記平坦部分の平坦性を保存した
ままエッチング処理することにより、アニールに形成さ
れる不純物及び欠陥の多い領域をエッチングで取り除い
た構造となり、チャネル部分に、不純物及び欠陥を原因
として形成される界面準位を低減でき、チャネルのキャ
リア移動度が向上できる。
【図１】 この発明の実施の形態１を示すもので、二重
イオン注入型ＳｉＣ-ＭＯＳＦＥＴの断面図である。
イオン注入型ＳｉＣ-ＭＯＳＦＥＴの断面図である。
【図２】 この発明の実施の形態２を示すもので、炭化
硅素ＭＯＳＦＥＴの鳥瞰した断面図である。
硅素ＭＯＳＦＥＴの鳥瞰した断面図である。
【図３】 この発明の実施の形態３を示すもので、炭化
硅素ＭＯＳＦＥＴの断面図である。
硅素ＭＯＳＦＥＴの断面図である。
【図４】 従来の炭化硅素半導体装置として、凹凸のあ
る表面に絶縁膜を形成しＭＯＳＦＥＴを構成した半導体
装置の概念的な断面図である。
る表面に絶縁膜を形成しＭＯＳＦＥＴを構成した半導体
装置の概念的な断面図である。
１ ＳｉＣ基板、２ ｎ型の導電性を持つＳｉＣの層、
３ イオン注入により形成したｐ型導電性領域、４ イ
オン注入により形成したｎ型導電性領域、５ 絶縁膜、
６ ゲート電極、７ チャネル部分、８ バンチングス
テップ、９ バンチングステップ間の平坦部、１０ 段
差。
３ イオン注入により形成したｐ型導電性領域、４ イ
オン注入により形成したｎ型導電性領域、５ 絶縁膜、
６ ゲート電極、７ チャネル部分、８ バンチングス
テップ、９ バンチングステップ間の平坦部、１０ 段
差。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今泉 昌之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高見 哲也 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F040 DA00 DA05 DC01 EE02 EF01
Claims (6)
- 【請求項１】 炭化硅素半導体材料を用いた半導体装置
において、高温アニール時に形成されたバンチングステ
ップ間の平坦部分を電界効果型トランジスタのチャネル
としたことを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
炭化珪素基板の結晶軸を傾ける方位を示す基板のオフ方
向と、垂直な方向が、キャリアの移動方向になるような
チャネルの構造を持ち、キャリアの移動方向と上記バン
チングステップは平行になる構成であることを特徴とす
る半導体装置。 - 【請求項３】 炭化硅素半導体材料を用いた半導体装置
の製造方法において、炭化珪素基板表面にイオン注入に
よりｐ型導電性領域とｎ型導電性領域を形成した後、高
温アニール処理により炭化珪素基板表面にバンチングス
テップを形成すると共にバンチングステップ間に平坦部
分を形成し、続いて電界効果型トランジスタの絶縁膜を
形成した後、ゲート電極を形成し、上記平坦部分を電界
効果型トランジスタのチャネルとすることを特徴とする
半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、炭化珪素基板の結晶軸を傾ける方位を示す基
板のオフ方向と、垂直な方向が、キャリアの移動方向に
なるようチャネルを構成することにより、上記高温アニ
ール時に形成されるバンチングステップは、キャリアの
移動方向と平行に形成されることを特徴とする半導体装
置の製造方法。 - 【請求項５】 請求項３に記載の半導体装置の製造方法
において、上記イオン注入後、上記高温アニール処理前
に、上記バンチングステップが形成される部分が上記チ
ャネルの中央に位置しないように上記バンチングステッ
プの両側位置に段差を設けて炭化珪素基板表面に凸構造
を形成し、当該凸構造上にステップフロー成長を行うこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項３ないし５のいずれかに記載の半
導体装置の製造方法において、上記高温アニール処理
後、上記絶縁膜を形成する前に、上記平坦部分の平坦性
を保存したままエッチング処理することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101621A JP2000294777A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11101621A JP2000294777A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294777A true JP2000294777A (ja) | 2000-10-20 |
Family
ID=14305481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11101621A Pending JP2000294777A (ja) | 1999-04-08 | 1999-04-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294777A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| US6995396B2 (en) | 2001-10-25 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method for fabricating the same |
| US7045879B2 (en) | 2002-12-25 | 2006-05-16 | Denso Corporation | Silicon carbide semiconductor device having enhanced carrier mobility |
| JP2006344942A (ja) * | 2005-05-09 | 2006-12-21 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2008109032A (ja) * | 2006-10-27 | 2008-05-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| WO2008056698A1 (en) | 2006-11-10 | 2008-05-15 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and process for producing the same |
| WO2009063844A1 (ja) * | 2007-11-12 | 2009-05-22 | Hoya Corporation | 半導体素子ならびに半導体素子製造法 |
| JP2009170457A (ja) * | 2008-01-10 | 2009-07-30 | Sumitomo Electric Ind Ltd | 炭化珪素基板の表面処理方法および半導体装置 |
| JP2009188030A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2010062252A (ja) * | 2008-09-02 | 2010-03-18 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置 |
| EP2133906A4 (en) * | 2007-04-05 | 2011-11-02 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| DE102012205879A1 (de) | 2011-04-28 | 2012-10-31 | Denso Corporation | Siliciumcarbid-Halbleitervorrichtung |
-
1999
- 1999-04-08 JP JP11101621A patent/JP2000294777A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
| US6995396B2 (en) | 2001-10-25 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, semiconductor device and method for fabricating the same |
| US7045879B2 (en) | 2002-12-25 | 2006-05-16 | Denso Corporation | Silicon carbide semiconductor device having enhanced carrier mobility |
| DE10361256B4 (de) * | 2002-12-25 | 2017-03-23 | Denso Corporation | Siliciumcarbidhalbleiteranordnung mit erhöhter Trägerbeweglichkeit |
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| US7214984B2 (en) | 2003-11-25 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| US7381993B2 (en) | 2003-11-25 | 2008-06-03 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| JP2006344942A (ja) * | 2005-05-09 | 2006-12-21 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| WO2007125617A1 (ja) | 2006-04-28 | 2007-11-08 | Sumitomo Electric Industries, Ltd. | 半導体装置およびその製造方法 |
| US8283674B2 (en) | 2006-04-28 | 2012-10-09 | Sumitomo Electric Industries, Ltd. | Semiconductor device with silicon carbide channel |
| JP2008109032A (ja) * | 2006-10-27 | 2008-05-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| US8138504B2 (en) | 2006-11-10 | 2012-03-20 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
| WO2008056698A1 (en) | 2006-11-10 | 2008-05-15 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and process for producing the same |
| EP2133906A4 (en) * | 2007-04-05 | 2011-11-02 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF |
| US8203151B2 (en) | 2007-04-05 | 2012-06-19 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for fabricating the same |
| WO2009063844A1 (ja) * | 2007-11-12 | 2009-05-22 | Hoya Corporation | 半導体素子ならびに半導体素子製造法 |
| JP2009170457A (ja) * | 2008-01-10 | 2009-07-30 | Sumitomo Electric Ind Ltd | 炭化珪素基板の表面処理方法および半導体装置 |
| JP2009188030A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2010062252A (ja) * | 2008-09-02 | 2010-03-18 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置 |
| DE102012205879A1 (de) | 2011-04-28 | 2012-10-31 | Denso Corporation | Siliciumcarbid-Halbleitervorrichtung |
| US8525223B2 (en) | 2011-04-28 | 2013-09-03 | Denso Corporation | Silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP2929291B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR100246602B1 (ko) | 모스트랜지스터및그제조방법 | |
| US6559021B2 (en) | Method of producing a Si-Ge base heterojunction bipolar device | |
| KR101030455B1 (ko) | 실리콘 반도체 기판 및 그 제조방법 | |
| US4499657A (en) | Method of making a semiconductor device having protected edges | |
| US20070120215A1 (en) | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same | |
| JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルｍｏｓｆｅｔおよびその製造方法 | |
| JP2006522469A (ja) | 格子整合されなかった基板上に応力緩和層構造を形成する方法及び電子素子及び／又は光導電素子内でのこのような層組織の使用 | |
| JPH11238742A (ja) | 炭化珪素半導体装置の製造方法 | |
| US4219379A (en) | Method for making a semiconductor device | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JP2000294777A (ja) | 半導体装置及びその製造方法 | |
| JPH09260650A (ja) | 炭化ケイ素トレンチｆｅｔおよびその製造方法 | |
| US7994035B2 (en) | Semiconductor device fabricating method including thermal oxidation of a substrate, forming a second oxide, and thermal processing a gate electrode | |
| CN115410922B (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| JP2644028B2 (ja) | 炭化珪素製ｍｏｓｆｅｔ | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| JP3600406B2 (ja) | ＳｉＣ半導体装置とその製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| JP4541489B2 (ja) | 半導体装置及びその製造方法 | |
| WO2024051166A1 (zh) | 一种半导体器件及其制作方法 | |
| JPS61208268A (ja) | 伝導度変調型半導体装置 | |
| JPH0350771A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |