JPS5893221A - 半導体薄膜構造とその製造方法 - Google Patents

半導体薄膜構造とその製造方法

Info

Publication number
JPS5893221A
JPS5893221A JP56190628A JP19062881A JPS5893221A JP S5893221 A JPS5893221 A JP S5893221A JP 56190628 A JP56190628 A JP 56190628A JP 19062881 A JP19062881 A JP 19062881A JP S5893221 A JPS5893221 A JP S5893221A
Authority
JP
Japan
Prior art keywords
film
single crystal
crystal
amorphous
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190628A
Other languages
English (en)
Inventor
Kazumichi Omura
大村　八通
Yoshiaki Matsushita
松下　嘉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190628A priority Critical patent/JPS5893221A/ja
Priority to DE8282306230T priority patent/DE3275884D1/de
Priority to EP82306230A priority patent/EP0080851B1/en
Priority to US06/445,265 priority patent/US4500388A/en
Publication of JPS5893221A publication Critical patent/JPS5893221A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/123—Polycrystalline diffuse anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は単結晶表面の一部に存在する絶縁性薄膜上に、
半導体表面から単結晶半導体薄膜を延在せしめる構造と
その製造方法に関する。
従来技術とその問題徹 絶縁基板上の単結晶薄膜は５ＯＳ（サファイアトのシリ
コン）の例でも判るように次のような利点を有する。（
り薄膜を島状に分離し又は誘電体分離により素子間の分
離が容易１士つ完全に出来る。（り拡散、イオン注入等
で不純物を絶縁膜界面まで導入するときはｐ−ｎ接合の
面積を著しく小さく出来るため浮遊容量が従って小さく
高速動作が可能。
（りこの薄膜上にＭＯＳインバータを作るときは基板バ
イアス効果がないことからスイッチング速度が大きい等
である。絶縁基板が半導体単結晶上の誘電体薄膜であり
、その開孔部で一醍体薄膜上の半導体膜と基板半導体と
連結する構造の場合、子導体基板からの電気抵抗が単結
晶のため低いといっだ利点があり、抵抗の高い多結晶を
堆積したものより優れている。
このような薄膜構造は最近発達したレーザーアニール法
で部分的に可能となっている。すなわち第１図に示す様
に堆積ＳＩとして真空蒸着のアモルファスＳＩケＦ記単
結晶（開面および１ｆ４接５ｌｏｔ　ｔ１２１　ｈに延
在して堆積し、固相成長せしめることによりまず単結晶
上をエピタキシャル単結晶化し、次に８ＩＯ＊ヒアモル
ファスＳＩｔ＋３＋をも横方向から単結晶化スル方法で
ある。アモルファスＳＩの代りに多結晶３ｉを堆積後、
ＳＩ等をイオン注入してアモルファス化しても良い。そ
して、成長温度を５〜６００−０と低くすることが出来
、Ｓ’Ｏｘ下に形成した素子に損傷を与えないといった
利点を有する。しかし、単結晶アモルファスＳｉがエビ
タキンヤル成長し、これが横方向に延びて事納晶化が進
行する一方で絶縁膜上や膜端部で基板Ｓｉの方位と関係
のない結晶が発生し、絶縁膜上は、基板と連続格子を有
する単結晶と、多結晶゛が混在し、特に絶縁膜端では、
単結晶上で垂直にエビタギシャル成長した結晶が方向を
変えて横方向に成長せねばならない為か、これを基点と
して基板と無関係な方位の結晶が発生ｉ−易いことが判
った。　　　　１ 発明の目的 本発明は上記事情ｙｃ鑑みて為されたもので、均一な単
結晶薄膜を得る事を目的とする。
発明の概璧 即ち本発明は、立方晶牟結晶半導体基板表面に選択形成
した被膜の辺方向が＜１００＞或は（２１１ン方向と直
角になる様にしたものである。
発明の効果 アモルファス状態の立方晶半導体は、＜１００ン或いは
＜２１１＞方向に固相エビタキノヤル成長し易くこの様
に被膜の辺方向が（１００＞或は＜２１１＞に直角にな
る様に選ぶことにより、半導体基板から固相エビタキン
ヤル成長した結晶は被膜上に連続形成されたアモルファ
ス半導体を速やかに単結晶化するので、先述多結晶が生
じ難く均一な単結晶膜を得る事が出来る。
発明の実施例 以下、本発明の実施例を図面を参照しながら詳述する。
〔実施例１〕　　：′□ 第２図に示す様に、オリエンチー７ヨ７カツト方向が（
１１０）方向を持つ（１１１）　Ｓｉつ■二・・−Ｑυ
を用意し、乾燥酸素中１０００’Ｏで２．５時間程度酸
化し約１（）（川λの熱酸化膜（ｓｉｏ＋）−２を形成
する。オリエンテーションカット方向すなわち（１１０
）方向に平行に巾３μｍの開孔溝が出来るよう、光蝕刻
で酸化膜（シｚをエッチオフする。エッチしないＳ＊Ｏ
Ｉ巾は（支）μｍであった。開孔部８１の表面処理を良
く行ない清浄化し、この構造のウニ・・上に減圧ＣＶＤ
で多結晶８１膜を３０００λ堆積する。１０００’Ｏで
側分熱処理後、射影飛程が単結晶、多結晶界面になる様
な、２００　ＫＶで５　Ｘ　１０１６／ｃｍのＳＬイオ
ン注入を行ない堆積多結晶をアモルファス化する。との
ウエノ・金歯中で６００’０．６０００分熱処理した。
其の後、基板単結晶側からエッチ１−てウエノ・厚をう
す＜１．ｓＩｏ、上堆積Ｓｉを透過亀子顕微鏡で観察し
た１、その結果Ｓ＋Ｏｍ上面檀の約８０係が（１１１）
而の単結晶薄膜であった。残りの約２０％は５ｉｆｔ上
および５ｈｏｔ帯の端部で結晶核生成が起ったと見られ
る。基板と無関係な方位の結晶粒であった（＞　８１０
ｍ帯方向が（１ｉｏ）方向から５゜以トずれるとｓ　ｉ
ｏｔ上の（１１１）面の単結晶薄膜部分が減少するのが
観察された。Ｓ　１０　宜帯方向が〔１〒０〕方向と垂
直方向すなわち（１１２）方向即ち〈２１１ン方向の場
合５１０．上の（ｉｌｌ）方位の単結晶薄膜部分は５ｆ
）％であった。これは５ｌｏｔ帯端より横方向に固相エ
ピタキシャル成長が起る際に帯長さ方向と垂直に成長の
早い（１１２３方向がある場合に横方向固相エピタキシ
ャル成長が具合良く行われることを示すものと言える。
この様にして形成したｓ　ｉｏ、上ＳＩ膜（ハ）に第３
図のようにチャネル長およびチャネル中央々４および６
μｍのｎチャネルＭＯ８）ランラスタ（３１）を製作ｌ
−だ。単結晶膜部分に形成されたトランジスタの電子電
界効果易動度μＦＢの最大は５００　ｆｆｌ／ｖ　、　
ｓ　ｅｃで、パルクル型（１１１）　ｓ１上に形成され
たｎチャネルＭＯ８）ランラスタのμ、Ｂの最大値６５
０７／ｖ−ｓｅｃに近い値であった。
〔実施例２〕 次に（１１０）ウェハに適用した結果を述べる（第４図
）。（１１０）ウェハ（４１）を前述と同じく乾燥酸素
で酸化しｘｏｏｏＡの酸化膜０２）を形成、オリエンテ
ーションカッ）　（１１０）方向に平行に巾３μｍの開
孔溝が出来るよう、光蝕刻で酸化膜０２）をエッチオフ
する。残したｓ　ｉｏｘ部１１】は前回機関μｍである
。
■■ｒ’　：　Ｎ２０　＝　１　：　ｔｏｏの水ｆ６液
でウェハを処理した後水溶液を払い落し、真空蒸着装置
に入れｌＸ１０’”ｆｏｒｒに真空引きを行なった０電
子ビ一ム蒸着で８１を毎秒１５大の速度で３０００！蒸
着した。このウェハを６００°０で６０００分ＮＩ中で
熱処理を行ない同相エピタキシャル成長させた。実施例
１と同じくウニ・・の裏面よりエッチして薄くし透過電
子顕微鏡で観察した。その結果ｓｉｏ雪上の５ｉｆＩＮ
の約８５チが（１１０）の単結晶膜で開孔部の単結晶基
板部と連続していた。残りの加係の部分は３〜２０μｍ
の結晶粒であるがその方位、配向は基板（１１０）とは
関係のない多結晶部分であった。開孔溝方向をオリエン
テーションカット方向すなわち〔１丁Ｏ〕方向から少し
づつ傾けて行き、約６°を越えるとＳｌＯ＊単結晶部が
減少する事が判−た。開孔溝方向が〔１丁０〕と直角方
向になると５ｉｏｔ上単結晶Ｓ１部分は約５０％に減少
した。
これは、開孔溝方向が（１１０）方向のとき、単結晶開
孔部分から５ｉｌｌ　Ｆへの方向がこれと直角の（００
１）即ち（ＩＱＱ）方向となるので成長容易な方向であ
り且つ（１１０）面がその場合の成長しやすい組合せ面
方位であるのでＳｔｏｗ−ヒへの単結晶化が良く行なわ
れたものと考えられる。
〔実施例３〕 次に（１００）ウエノ・を使用しｆｃ９１１を述べる（
第５図）。（１００）ウニ・・（５１）を前同様熱酸化
により１０００λの酸化膜（５２）を成長せしめ、３μ
ｍ巾の開孔溝を加μｍ巾の５１０１帯（５２）を介して
形成する。実施例１と同じ表面処理を行ない、真空蒸着
でアモルファス８１を３０００に堆積した。５９０　’
０　、６０００分、Ｎ２中で熱処理し、固相エピタキシ
ャル成長させ、透過電子顕微鏡で観測した。開孔溝方向
が（００１）方向であるときは５１０１上Ｓ１薄膜は約
８５％が（１００）単結晶であり、開孔部基板単結晶と
連続であ昏っだ。
しかじ開孔溝方向が（００１）方向からずれるとこの割
合は減少１〜、（０１１）方向となると約５０係となっ
たＯ ：：：。
この様に、＜１００ン或いは（２１１／一方向と直角な
辺を持つ様に絶縁膜を設けておくことによりエピタキシ
ャル成長が速やかに進み、単結晶膜の均一性を高める事
が出来る。
上記実施例では絶縁膜を一部に設けたが、ウェハ全面を
単結晶化するには、例えばウェハ全面に絶縁膜をストラ
イブ状に設ければ良い。
以Ｆの説明では基板の面は（１ｔｏ）、　（ｔｔｏ　）
、　（ｔｏｏ）について述べたが、　（１００：＞や＜
２１１ンを含む面はこれに限らない事は言うまでもない
。又、３ｉの他、同様な結晶構造を有する（）ｅにも適
用出来、これらダイヤモンド形結晶の他、■−ｖ族半導
体のような閲岨鉛鉱形結晶でも同様の効果を有する。即
ち立方晶半導体であれば良い。
上記実施例では絶縁膜として酸化膜について述べたが、
窒化膜等、他の被膜でも良いし、半導体絶縁膜で充填す
る様にしても良い。又、半導体膜被層に際Ｌ　、アモル
ファス又は多結晶半導体を堆積させたが、気相エピタキ
シャル成長により開口部には単結晶を、絶縁膜上には多
結晶半導体を成長させ、其の後、イオン注入により全体
をアモルファス化してから固相成長させる事も出来る。
その際、開孔部上に半導体膜が周囲より厚く被着された
時は、イオン注入後、開口部下層にアモルファス化され
ない単結晶層が残ることになるが、この単結晶層も基板
表面とみなすことができる。又適当な基板表面に単結晶
膜を形成した半導体基板にも本発明を適用する事が出来
る。又、レーザービーム等、エネルギービーム照射によ
り固相エピタキシャル成長させる様にしても良い。
上記実施例では−１−のみの単結晶化について述べたが
、これを繰り返して単結晶膜を絶縁膜を介して多層に積
層すれば３次元構造のＩＣを製作する事が出来る。
【図面の簡単な説明】
第１図は従来例を説明する為の断面図、第２図第３図、
第４図及び第５図は本発明の詳細な説明する為の図であ
る。 ｊｉ’！２　　図 ［ｔｙ２］ 第４図 第５図 １１４−

Claims (1)

    【特許請求の範囲】
  1. ＋１．ｌ半導体単結晶基板と、この基板表面に形成され
    、＜１００＞或いは＜２１Ｄ方向に直角な辺を持つ絶縁
    膜上、前記基板表面から絶縁膜上に区って形成（２）半
    導体単結晶基板表面に＜１００ン或いは（２１１）方向
    に直角な辺を持つ被膜を形成する工程と、前記基板表面
    から被膜上に暇って立方晶半導体のアモルファス薄膜を
    形成する工程と、アニールにより前記アモルファス薄膜
    を基板側から固相エピタキンヤル成長して単結晶化する
    工程とを備えて成る事を特徴とする半導体薄膜構造の製
    造方法。
JP56190628A 1981-11-30 1981-11-30 半導体薄膜構造とその製造方法 Pending JPS5893221A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56190628A JPS5893221A (ja) 1981-11-30 1981-11-30 半導体薄膜構造とその製造方法
DE8282306230T DE3275884D1 (en) 1981-11-30 1982-11-23 A method for forming monocrystalline semiconductor film on insulating film
EP82306230A EP0080851B1 (en) 1981-11-30 1982-11-23 A method for forming monocrystalline semiconductor film on insulating film
US06/445,265 US4500388A (en) 1981-11-30 1982-11-29 Method for forming monocrystalline semiconductor film on insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190628A JPS5893221A (ja) 1981-11-30 1981-11-30 半導体薄膜構造とその製造方法

Publications (1)

Publication Number Publication Date
JPS5893221A true JPS5893221A (ja) 1983-06-02

Family

ID=16261228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190628A Pending JPS5893221A (ja) 1981-11-30 1981-11-30 半導体薄膜構造とその製造方法

Country Status (4)

Country Link
US (1) US4500388A (ja)
EP (1) EP0080851B1 (ja)
JP (1) JPS5893221A (ja)
DE (1) DE3275884D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502922A (ja) * 1984-08-01 1986-12-11 アメリカン テレフオン アンド テレグラフ カムパニ− 絶縁体上の半導体（ｓｏｉ）デバイス及びｓｏｉ　ｉｃ製作法
JPS62206817A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置
JPS62206819A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
FR2547954B1 (fr) * 1983-06-21 1985-10-25 Efcis Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice
GB8504726D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
EP0235819B1 (en) * 1986-03-07 1992-06-10 Iizuka, Kozo Process for producing single crystal semiconductor layer
JPS62206816A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体結晶層の製造方法
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US5248630A (en) * 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
JPH07114184B2 (ja) * 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
US4914053A (en) * 1987-09-08 1990-04-03 Texas Instruments Incorporated Heteroepitaxial selective-area growth through insulator windows
US4900591A (en) * 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
US5182233A (en) * 1989-08-02 1993-01-26 Kabushiki Kaisha Toshiba Compound semiconductor pellet, and method for dicing compound semiconductor wafer
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JP3120200B2 (ja) * 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
US6598985B2 (en) * 2001-06-11 2003-07-29 Nanogear Optical mirror system with multi-axis rotational control
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP2004014856A (ja) * 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
JP4603845B2 (ja) * 2004-10-12 2010-12-22 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544789A (en) * 1978-09-27 1980-03-29 Nec Corp Formation of mono-crystal semiconductor layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147584A (en) * 1977-12-27 1979-04-03 Burroughs Corporation Method for providing low cost wafers for use as substrates for integrated circuits
JPS5667923A (en) * 1979-11-07 1981-06-08 Toshiba Corp Preparation method of semiconductor system
JPS5673697A (en) * 1979-11-21 1981-06-18 Hitachi Ltd Manufacture of single crystal thin film
JPS5734331A (en) * 1980-08-11 1982-02-24 Toshiba Corp Manufacture of semiconductor device
DE3126050A1 (de) * 1981-07-02 1983-01-13 Hanno Prof. Dr. 2000 Hamburg Schaumburg Verfahren zur erzeugung monokristalliner oder grobpolykristalliner schichten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544789A (en) * 1978-09-27 1980-03-29 Nec Corp Formation of mono-crystal semiconductor layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502922A (ja) * 1984-08-01 1986-12-11 アメリカン テレフオン アンド テレグラフ カムパニ− 絶縁体上の半導体（ｓｏｉ）デバイス及びｓｏｉ　ｉｃ製作法
JPS62206817A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置
JPS62206819A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置

Also Published As

Publication number Publication date
EP0080851B1 (en) 1987-03-25
US4500388A (en) 1985-02-19
EP0080851A3 (en) 1984-12-27
DE3275884D1 (en) 1987-04-30
EP0080851A2 (en) 1983-06-08

Similar Documents

Publication Publication Date Title
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JP2746225B2 (ja) 半導体装置及びその製造方法
JPS6159853A (ja) シリコン結晶体構造
JPH01722A (ja) 半導体基材の製造方法
JPS62570B2 (ja)
JPH0475649B2 (ja)
JPS60144949A (ja) 半導体装置の製造方法
JPS59134819A (ja) 半導体基板の製造方法
JPS59121823A (ja) 単結晶シリコン膜形成法
JPH07211602A (ja) 半導体基体の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP2981777B2 (ja) 半導体基板の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS6193618A (ja) 半導体集積回路装置
JP2793241B2 (ja) Ｓｏｉ形成法
JPH0228560B2 (ja) Tanketsushoshirikonmakukeiseiho
JPS61131525A (ja) 分子線エピタキシヤル成長法
JPS6131387A (ja) 気相エピタキシヤル成長法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS5948532B2 (ja) 半導体装置の製造方法
JPH03211739A (ja) 接合型電界効果トランジスタ装置及びその製造方法
JPH0136971B2 (ja)
JPH04192322A (ja) 結晶物品の形成方法