JP2000294881A - 素子分離構造および発光素子アレイ - Google Patents

Abstract

(57)【要約】 【課題】 素子分離領域のサイズ（幅および深さ）を小
さくする。 【解決手段】 半導体基板層１（例えばＧａＡｓ基板
層）上に半絶縁性半導体層（例えば半絶縁性ＡｌＧａＡ
ｓエピタキシャル層）２を形成した半導体基板を用い、
半絶縁性半導体層２に、第１導電型の不純物（例えば、
ｎ型不純物であるＳｎ、あるいはｐ型不純物であるＺ
ｎ）を選択的に熱拡散させることにより、互いの境界に
半絶縁性領域からなる素子分離領域３が残留するよう
に、第１導電型の拡散領域からなる複数の素子領域ブロ
ック４を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体層に、互い
に絶縁分離された複数の導電性素子領域を形成した素子
分離構造に関するものであり、また上記の素子分離構造
を用いた発光素子アレイに関するものである。

【０００２】

【従来の技術】発光素子アレイは、複数の発光素子を等
間隔に直線状に配置したものであり、発光素子としてＬ
ＥＤ（発光ダイオード）を用いた発光素子アレイを、Ｌ
ＥＤアレイという。

【０００３】図３７は従来のＬＥＤアレイの構造の一例
を示す図である。図３７のＬＥＤアレイは、ｎ型ＧａＡ
ｓ基板１０１上に、ｎ型ＧａＡｓＰエピタキシャル層１
０２を形成し、このＧａＡｓＰ層１０２に複数のｐ型拡
散領域（発光部）１１３を等間隔に形成し、ｐ側電極１
１４およびｎ側電極１１５を設けたものである。このよ
うなＬＥＤアレイは、光プリンタの光源として使用され
ている。

【０００４】また、ＬＥＤアレイには、電極パッド数を
削減することを目的とした、多層配線配線構造を備えた
ＬＥＤアレイがある。

【０００５】多層配線型ＬＥＤアレイは、高抵抗基板層
上に例えばｎ型の半導体層を形成した半導体基板を用
い、上記のｎ型半導体層に素子分離領域を形成すること
によりＭ個の素子領域ブロックに電気的に分離し、拡散
マスクを介して選択的にｐ型の不純物を拡散することに
よりＬＥＤのｐ型拡散領域（発光部）をそれぞれのブロ
ック内にＮ個ずつ形成し、ｐ型拡散領域に個別に接続す
るｐ側電極配線をそれぞれのブロックにＮ個ずつ形成
し、選択されたｐ側電極配線の端部にｐ側電極パッドを
一体形成し、ｎ型半導体層に接続するｎ側電極をＭ個の
ブロックにそれぞれ形成し、多層配線構造を形成するた
めの層間絶縁膜を形成し、異なるブロックに形成された
ｐ側電極配線間を接続する２層目配線を上記の層間絶縁
膜上に形成したものである。

【０００６】高抵抗基板層上に形成された例えばｎ型の
半導体層を複数の素子領域ブロックに絶縁分離する従来
の素子分離構造には、ｐｎ接合分離、空気分離等があ
る。ｐｎ接合分離は、ｎ型半導体層に、熱拡散法等によ
り、高抵抗基板層に達するように、ｐ型拡散領域からな
る素子分離領域を設けたものである。一方、空気分離
は、ｎ型半導体層に、エッチング法等により、高抵抗基
板層に達する素子分離溝を設けたものである。

【０００７】

【発明が解決しようとする課題】ＬＥＤアレイの発光部
ピッチは、現行では６００［ｄｐｉ］または１２００
［ｄｐｉ］程度であるが、将来的にはさらに高密度化す
ることが予想される。将来的に発光部ピッチがさらに高
密度化すると、素子分離領域の幅も狭くする必要がある
ため、上記従来の素子分離構造では、素子分離領域が発
光部に近接することによる素子分離領域近傍での発光特
性の低下や、狭くて深い素子分離溝を形成することによ
る素子分離溝上での配線形成の信頼性の低下を招く可能
性がある。このため、発光部ピッチのさらなる高密化に
対応できる素子分離構造を開発することが望まれてい
る。

【０００８】本発明はこのような従来の問題を解決する
ためになされたものであり、素子分離領域のサイズ（幅
および深さ）を小さく形成できる素子分離構造およびそ
の素子分離構造を用いて構成された発光素子アレイを提
供することを目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに本発明の素子分離構造は、半導体層に、互いに絶縁
分離された複数の素子領域を形成した素子分離構造にお
いて、前記半導体層が、半絶縁性であり、この半絶縁性
半導体層に、不純物を選択的にドープすることにより、
互いの境界に半絶縁性領域が残留するように、複数の素
子領域を形成したことを特徴とするものである。

【００１０】また、本発明の他の素子分離構造は、半導
体層に、互いに絶縁分離された複数の素子領域を形成し
た素子分離構造において、前記半導体層が、半絶縁性で
あり、この半絶縁性半導体層に、第１導電型の不純物を
選択的にドープすることにより、複数の素子領域を形成
し、隣接する素子領域の境界に、第２導電型の不純物を
選択的にドープすることにより、両素子領域のオーバー
ラップ部を全て含むように、第２導電型の分離領域を形
成したことを特微とするものである。

【００１１】また、本発明のさらに他の素子分離構造
は、半導体層に、互いに絶縁分離された複数の素子領域
を形成した素子分離構造において、前記半導体層が、半
絶縁性であり、この半絶縁性半導体層に、不純物を選択
的にドープすることにより、複数の素子領域を形成し、
隣接する素子領域の境界に、両素子領域のオーバーラッ
プ部を全て含むように、分離溝を形成したことを特徴と
するものである。

【００１２】

【発明の実施の形態】第１の実施形態 図１は本発明の第１の実施形態の素子分離構造を示す図
である。図１に示す素子分離構造は、半絶縁性半導体層
２に、第１導電型の不純物を選択的に熱拡散させること
により、互いの境界に半絶縁性領域からなる素子分離領
域３が残留するように、第１導電型の拡散領域からなる
複数の素子領域ブロック４を形成したものである。第１
の実施形態では、素子分離領域の幅を非常に狭くするこ
とができるとともに、プレーナ型で素子分離できる。

【００１３】図１のように、第１の実施形態では、半導
体基板層１上に半絶縁性半導体層２を形成した半導体基
板を使用する。例えば、ＧａＡｓ基板層に半絶縁性のＡ
ｌＧａＡｓ層をエピタキシャル成長した半導体基板を使
用する。なお、半導体基板層１は、半絶縁性、ｎ型、ｐ
型のいずれでも良い。また、半絶縁性半導体層２は、所
望する発光波長に応じて半絶縁性ＧａＡｓ層でも良く、
また発光強度を上げるためにクラッド層−活性層−クラ
ッド層からなる積層構造のＡｌＧａＡｓ層でも良い。ま
た、上記の半導体基板は、基板層と半絶縁性層の２層構
造ではなく、単なる半絶縁性半導体基板でも良い。この
場合、半導体基板全体が半絶縁性半導体層に相当する。

【００１４】半絶縁性半導体層２に第１導電型の不純物
を拡散マスクを介して選択的に熱拡散させ、サイド拡散
部が互いにオーバーラップ（接続）しない条件で第１導
電型の拡散領域からなる複数の素子領域ブロック４を形
成する。例えば、第１導電型をｎ形半導体で形成する場
合には、不純物としてＳｎ（スズ）またはＳｅ（セレ
ン）またはＴｅ（テルル）等を拡散させる。

【００１５】不純物を拡散マスクを介して半導体層に選
択的に熱拡散した場合、図２のように、半導体層２に対
する垂直方向への拡散距離（以後、接合深さと称する）
Ｘｊと、拡散マスク５の端部からの横方向への拡散距離
（以後、サイド拡散と称する）ｄｓとの関係は、ほぼｄ
ｓ／Ｘｊ＝１．３となり、ｄｓ＞Ｘｊの関係が成り立
つ。拡散領域４の横方向拡散部分による接合面は、横方
向に拡がるほど浅くなる。

【００１６】図３は本発明の第１の実施形態の素子分離
構造の形成工程の一例を説明する図である。図３におい
て、（ａ）〜（ｅ）は断面図、（Ｂ）および（Ｅ）は上
面図であり、（ｂ）は（Ｂ）のＡ−Ａ’間の断面図、
（ｅ）は（Ｅ）のＡ−Ａ’間の断面図である。

【００１７】まず図３（ａ）では、半導体基板層１上に
半絶縁性半導体層２をエピタキシャル成長させる。例え
ば、ＧａＡｓ基板上に半絶縁性ＡＩＧａＡｓエピタキシ
ャル層を形成する。

【００１８】次に図３（ｂ）および（Ｂ）では、半絶縁
性半導体層２上に、第１導電型の不純物を選択的に拡散
させるための拡散マスク５を形成する。例えば、ＳｉＮ
膜を拡散マスク５に使用し、ホトリソ法およびエッチン
グ法により、素子領域ブロックになる領域上に開口部が
形成されるようにＳｉＮ膜をパターニングする。

【００１９】次に図３（ｃ）では、図３（ｂ）の半絶縁
性半導体層２上に、第１導電型の不純物を含む拡散源６
を形成し、その上にアニールキャップ７を形成する。例
えば、拡散源６としてＳｎ−ＳｉＯ₂膜、アニールキャ
ップ７としてＳｉＯ₂膜を使用する。

【００２０】次に図３（ｄ）では、アニールを行い、半
絶縁性半導体層２内に、互いの境界に素子分離領域３に
なる半絶縁性半導体領域が残留するように、第１導電型
の複数の拡散領域（素子領域ブロック）４を形成する。
例えば、開管アニール炉を使用して熱拡散を行い、サイ
ド拡散部が互いにオーバーラップしないように、拡散源
６の第１導電型不純物を拡散マスク５の開口部から半絶
縁性半導体層２内に選択的に拡散させる。

【００２１】次に図３（ｅ）および（Ｅ）では、アニー
ルキャップ７、拡散源６、および拡散マスク５を全て剥
離する。以上により、第１導電型の拡散領域からなる複
数の素子領域ブロック４を半絶縁性半導体領域からなる
素子分離領域３によって互いに絶縁分離した第１の実施
形態の素子分離構造が形成される。

【００２２】このように第１の実施形態によれば、半絶
縁性半導体層２に、第１導電型の不純物を選択的に拡散
させ、互いの境界に半絶縁性領域からなる素子分離領域
３が残留するように、第１導電型の拡散領域からなる複
数の素子領域４を形成したことにより、素子分離領域３
の幅を狭くすることができる。また、プレーナ型で素子
分離でき、素子分離領域３に溝が形成されない。従っ
て、素子分離領域近傍での素子特性および素子分離領域
上での配線形成の信頼性が向上する。

【００２３】なお、上記第１の実施形態では、熱拡散法
により第１導電型の素子領域ブロックを形成したが、こ
の素子領域ブロックをイオン注入法により形成しても良
い。図４はイオン注入法により素子領域ブロックを形成
した第１の実施形態の素子分離構造を示す図である。イ
オン注入法により素子領域ブロックを形成すれば、図４
に示すように、素子領域ブロック４の側面（従って素子
分離領域３の側面）を急峻にでき、素子領域ブロックと
素子分離領域の境界位置をより正確に制御することがで
きるため、素子分離領域の幅をさらに狭く形成すること
ができる。 第２の実施形態 図５は本発明の第２の実施形態の素子分離構造を示す図
である。また、図６は図５（ａ）の素子分離領域周辺の
拡大図である。図５および図６に示す素子分離構造は、
半絶縁性半導体層２に、第１導電型の不純物を選択的に
熱拡散させることにより第１導電型の拡散領域からなる
複数の素子領域ブロック１４を形成し、隣接する素子領
域ブロック１４の境界に、第２導電型の不純物を熱拡散
させることにより、両素子領域ブロック１４のオーバー
ラップ部を全て含むように、第２導電型の拡散領域から
なる分離領域１３を形成したものである。第２の実施形
態では、素子分離領域の幅を従来よりも狭くすることが
できるとともに、プレーナ型で素子分離できる。

【００２４】図５のように、第２の実施形態では、上記
第１の実施形態と同様に、半導体基板層１上に半絶縁性
半導体層２を形成した半導体基板を使用する。なお、上
記の半導体基板は、基板層と半絶縁性層の２層構造では
なく、単なる半絶縁性半導体基板でも良い。この場合、
半導体基板全体が半絶縁性半導体層に相当する。

【００２５】半絶縁性半導体層２に、第１導電型の不純
物を拡散マスクを介して選択的に熱拡散させ、第１導電
型の拡散領域からなる複数の素子領域ブロック１４を形
成する。このとき、上記第１の実施形態とは異なり、隣
接する素子領域ブロック１４のサイド拡散部がオーバー
ラップしても良い。さらに、隣接する素子領域ブロック
１４の境界に、素子領域ブロック１４のオーバーラップ
部を全て含むような条件で第２導電型の不純物を拡散マ
スクを介して熱拡散させ、第２導電型の拡散領域からな
る素子分離領域１３を形成する。例えば、第１導電型を
ｎ形半導体で形成する場合には、不純物としてＳｎまた
はＳｅまたはＴｅを拡散させ、また第２導電型をｐ型半
導体で形成する場合には、Ｚｎ（亜鉛）を拡散させる。

【００２６】また、図６のように、第２の実施形態で
は、第２導電型拡散領域（素子分離領域）１３の接合深
さＸｊ２を、第１導電型拡散領域（素子領域ブロック）
１４の接合深さＸｊ１よりも浅くすることができる。つ
まり、Ｘｊ２＜Ｘｊ１が成り立つ。

【００２７】図７および図８は本発明の第２の実施形態
の素子分離構造の形成工程の一例を説明する図である。
図７および図８において、（ａ）〜（ｉ）は断面図、
（Ｂ），（Ｅ），（Ｆ），（Ｉ）は上面図であり、
（ｂ），（ｅ），（ｆ），（ｉ）は、それぞれ（Ｂ），
（Ｅ），（Ｆ），（Ｉ）のＡ−Ａ’間の断面図である。

【００２８】まず図７（ａ）では、半導体基板層１上に
半絶縁性半導体層２をエピタキシャル成長させる。例え
ば、ＧａＡｓ基板上に半絶縁性ＡＩＧａＡｓエピタキシ
ャル層を形成する。

【００２９】次に図７（ｂ）および（Ｂ）では、半絶縁
性半導体層２上に、第１導電型の不純物を選択的に拡散
させるための拡散マスク１５を形成する。例えば、Ｓｉ
Ｎ膜を拡散マスク１５に使用し、ホトリソ法およびエッ
チング法により、素子領域ブロックになる領域上に開口
部が形成されるようにＳｉＮ膜をパターニングする。

【００３０】次に図７（ｃ）では、図７（ｂ）の半絶縁
性半導体層２上に、第１導電型の不純物を含む拡散源６
を形成し、その上にアニールキャップ７を形成する。例
えば、拡散源６としてＳｎ−ＳｉＯ₂膜、アニールキャ
ップ７としてＳｉＯ₂膜を使用する。

【００３１】次に図７（ｄ）では、アニールを行い、半
絶縁性半導体層２内に、第１導電型の複数の拡散領域
（素子領域ブロック）１４を形成する。このとき、隣接
する第１導電型拡散領域１４のサイド拡散部がオーバー
ラップし、オーバーラップ部１４ａが形成されても良
い。例えば、開管アニール炉を使用して熱拡散を行い、
拡散源６の第１導電型不純物を拡散マスク１５の開口部
から半絶縁性半導体層２内に選択的に拡散させる。

【００３２】次に図７（ｅ）および（Ｅ）では、アニー
ルキャップ７、拡散源６、および拡散マスク１５を全て
剥離する。

【００３３】次に図８（ｆ）および（Ｆ）では、図７
（ｅ）の半絶縁性半導体層２上に、素子分離ブロック１
４の境界に第２導電型の不純物を拡散させるための拡散
マスク１８を形成する。例えば、ＳｉＮ膜を拡散マスク
１８に使用し、ホトリソ法およびエッチング法により、
素子分離ブロック１４の境界領域上に開口部が形成され
るようにＳｉＮ膜をパターニングする。

【００３４】次に図８（ｇ）では、図８（ｆ）の半絶縁
性半導体層２上に、第２導電型の不純物を含む拡散源１
６を形成し、その上にアニールキャップ１７を形成す
る。例えば、拡散源１６としてＺｎＯ−ＳｉＯ₂膜、ア
ニールキャップ１７としてＡｌＮ膜を使用する。

【００３５】次に図８（ｈ）では、アニールを行い、第
１導電型拡散領域（素子領域ブロック）１４の境界領域
に、第２導電型の拡散領域（素子分離領域）１３を形成
する。例えば、開管アニール炉を使用して熱拡散を行
い、第１導電型拡散領域１４のオーバーラップ１４ａを
全て含むように、拡散源１６の第２導電型不純物を拡散
マスク１８の開口部から上記の境界領域に拡散させる。

【００３６】次に図８（ｉ）および（Ｉ）では、アニー
ルキャップ１７、拡散源１６、および拡散マスク１８を
全て剥離する。以上により、半絶縁性半導体層２に第１
導電型の拡散領域からなる複数の素子領域ブロック１４
を形成し、この素子領域ブロック１４を第２導電型拡散
領域からなる素子分離領域１３および半絶縁性領域によ
って互いに絶縁分離した第２の実施形態の素子分離構造
が形成される。

【００３７】このように第２の実施形態によれば、半絶
縁性半導体層２に、第１導電型の不純物を選択的に拡散
させ、第１導電型の拡散領域からなる複数の素子領域ブ
ロック１４を形成し、隣接する素子領域ブロック１４の
境界に、第２導電型の不純物を熱拡散させ、両素子領域
ブロック１４のオーバーラップ部を全て含むように、第
２導電型の拡散領域からなる素子分離領域１３を形成し
たことにより、素子分離領域１３の幅を狭くすることが
できるとともに、歩留まり良く素子分離することができ
る。また、プレーナ型で素子分離でき、素子分離領域１
３に溝が形成されない。従って、素子分離領域近傍での
素子特性および素子分離領域上での配線形成の信頼性が
向上する。

【００３８】なお、上記第２の実施形態では、熱拡散法
により第２導電型の素子分離領域を形成したが、素子分
離領域をイオン注入法により形成しても良い。図９はイ
オン注入法により形成した第２の実施形態の素子分離構
造を示す図である。また、図１０は図９（ａ）の素子分
離領域周辺の拡大図である。イオン注入法により素子分
離領域を形成すれば、図９および図１０に示すように、
素子分離領域１３の側面を急峻にできるため、素子分離
領域の幅をさらに狭く形成することができる。 第３の実施形態 図１１は本発明の第３の実施形態の素子分離構造を示す
図である。また、図１２は図１１（ａ）の素子分離領域
周辺の拡大図である。図１１および図１２に示す素子分
離構造は、半絶縁性半導体層２に、第１導電型の不純物
を選択的に熱拡散させることにより第１導電型の拡散領
域からなる複数の素子領域ブロック２４を形成し、隣接
する素子領域ブロック２４の境界を両素子領域ブロック
２４のオーバーラップ部を全て含むようにエッチングす
ることにより素子分離溝２３を形成したものである。第
３の実施形態では、素子分離溝の幅を従来よりも狭くす
ることができ、素子分離溝の深さを従来よりも浅くする
ことができる。

【００３９】図１１のように、第３の実施形態では、上
記第１の実施形態と同様に、半導体基板層１上に半絶縁
性半導体層２を形成した基板を使用する。なお、上記の
半導体基板は、基板層と半絶縁性層の２層構造ではな
く、単なる半絶縁性半導体基板でも良い。この場合、半
導体基板全体が半絶縁性半導体層に相当する。

【００４０】半絶縁性半導体層２に、第１導電型の不純
物を拡散マスクを介して選択的に熱拡散させ、第１導電
型の拡散領域からなる複数の素子領域ブロック２４を形
成する。このとき、隣接する素子領域ブロック２４のサ
イド拡散部がオーバーラップしても良い。さらに、隣接
する素子領域ブロック２４の境界領域を、素子領域ブロ
ック２４のオーバーラップ部を全て含むような条件でエ
ッチングし、素子分離溝２３を形成する。

【００４１】また、図１２のように、第３の実施形態で
は、素子分離溝２３の深さｄｊを、第１導電型拡散領域
（素子領域ブロック）２４の接合深さＸｊ１よりも浅く
することができる。つまり、ｄｊ＜Ｘｊ１が成り立つ。

【００４２】図１３および図１４は本発明の第３の実施
形態の素子分離構造の形成工程の一例を説明する図であ
る。図１３および図１４において、（ａ）〜（ｈ）は断
面図、（Ｂ）および（Ｅ）〜（Ｈ）は上面図であり、
（ｂ）および（ｅ）〜（ｈ）は、それぞれ（Ｂ）および
（Ｅ）〜（Ｈ）のＡ−Ａ’間の断面図である。

【００４３】まず図１３（ａ）では、半導体基板層１上
に半絶縁性半導体層２をエピタキシャル成長させる。例
えば、ＧａＡｓ基板上に半絶縁性ＡＩＧａＡｓエピタキ
シャル層を形成する。

【００４４】次に図１３（ｂ）および（Ｂ）では、半絶
縁性半導体層２上に、第１導電型の不純物を選択的に拡
散させるための拡散マスク１５を形成する。例えば、Ｓ
ｉＮ膜を拡散マスク１５に使用し、ホトリソ法およびエ
ッチング法により、素子領域ブロックの予定領域上のＳ
ｉＮ膜を除去する。

【００４５】次に図１３（ｃ）では、図１３（ｂ）の半
絶縁性半導体層２上に、第１導電型の不純物を含む拡散
源６を形成し、その上にアニールキャップ７を形成す
る。例えば、拡散源６としてＳｎ−ＳｉＯ₂膜、アニー
ルキャップ７としてＳｉＯ₂膜を使用する。

【００４６】次に図１３（ｄ）では、アニールを行い、
半絶縁性半導体層２内に、第１導電型の複数の拡散領域
（素子領域ブロック）２４を形成する。このとき、隣接
する第１導電型拡散領域２４のサイド拡散部がオーバー
ラップし、オーバーラップ部２４ａが形成されても良
い。例えば、開管アニール炉を使用して熱拡散を行い、
拡散源６の第１導電型不純物を拡散マスク１５の開口部
から半絶縁性半導体層２内に選択的に拡散させる。

【００４７】次に図１３（ｅ）および（Ｅ）では、アニ
ールキャップ７、拡散源６、および拡散マスク１５を全
て剥離する。

【００４８】次に図１４（ｆ）および（Ｆ）では、素子
分離ブロック２４の境界に素子分離溝を形成するための
エッチングマスク２５を形成する。例えば、ホトレジス
トをエッチングマスク２５に使用し、ホトリソ法によ
り、素子分離ブロック２４の境界領域上に開口部が形成
されるようにホトレジストをパターニングする。

【００４９】次に図１４（ｇ）および（Ｇ）では、ウエ
ットエッチングにより、第１導電型拡散領域（素子領域
ブロック）２４の境界領域に、素子分離溝２３を形成す
る。例えば、りん酸過水をエッチャントに使用し、第１
導電型拡散領域２４のオーバーラップ２４ａを全て含む
ように、エッチングマスク２５の開口部から上記の境界
領域をエッチングする。

【００５０】次に図１４（ｈ）および（Ｈ）では、エッ
チングマスク２５を全て剥離する。以上により、半絶縁
性半導体層２に第１導電型の拡散領域からなる複数の素
子領域ブロック２４を形成し、この素子領域ブロック２
４を素子分離溝２３によって互いに絶縁分離した第３の
実施形態の素子分離構造が形成される。

【００５１】このように第３の実施形態によれば、半絶
縁性半導体層２に、第１導電型の不純物を選択的に拡散
させ、第１導電型の拡散領域からなる複数の素子領域２
４を形成し、隣接する素子領域ブロック２４の境界をエ
ッチングし、両素子領域ブロック２４のオーバーラップ
部を全て含むように素子分離溝２３を形成したことによ
り、素子分離溝２３の幅を狭くすることができるととも
に、歩留まり良く素子分離することができる。また、素
子分離溝２３の深さを従来よりも浅くすることができ
る。従って、素子分離領域近傍での素子特性および素子
分離領域上での配線形成の信頼性が向上する。

【００５２】なお、上記第３の実施形態では、等方性の
ウエットエッチングにより素子分離溝を形成したが、素
子分離溝を異方性のドライエッチングにより形成しても
良い。図１５はドライエッチングにより形成した第３の
実施形態の素子分離構造を示す図である。また、図１６
は図１５（ａ）の素子分離領域周辺の拡大図である。ド
ライエッチングにより素子分離溝を形成すれば、図１５
および図１６に示すように、素子分離溝の側壁を急峻に
できるため、素子分離幅をさらに狭く形成することがで
きる。 第４の実施形態 図１７は本発明の第４の実施形態のＬＥＤアレイの構造
を示す図であり、（ａ）は全体上面図、（ｂ）は（ａ）
のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図で
ある。図１７のＬＥＤアレイは、上記第１の実施形態の
素子分離構造を適用した多層配線型ＬＥＤアレイであ
る。

【００５３】図１７のＬＥＤアレイにおいては、半導体
基板層１（ここではＧａＡｓ基板層）上に半絶縁性半導
体層２（ここでは半絶縁性ＡｌＧａＡｓエピタキシャル
層）を形成した上記第１の実施形態と同様の半導体基板
を用い、半絶縁性半導体層２に上記第１の実施形態の素
子分離構造を形成している。つまり、半絶縁性半導体層
２に、半絶縁性半導体領域からなる素子分離領域３が残
留するように選択的にｎ型不純物を拡散させ、ｎ型拡散
領域からなる複数の素子形成ブロック４を形成してい
る。そして、このｎ型素子形成ブロック４に、ｐ型拡散
領域（発光部）３１、２層目配線３２、ｐ側電極配線３
３、ｐ側電極パッド３４、ｎ側電極パッド３５、層間絶
縁膜３６等を形成している。

【００５４】上記第１の実施形態の素子分離構造を適用
すれば、狭い素子分離幅でかつプレーナ型で容易に素子
分離が可能であり、高密度にＬＥＤが形成される半導体
層を、発光特性や配線形成の信頼性を向上させることが
できる複数の素子領域ブロックに素子分離することがで
きる。

【００５５】半絶縁性半導体層２には、Ｍ（Ｍは正の整
数）個のｎ型素子領域ブロック４が一列に配置されてい
る（図１７には、その内の２個の素子領域ブロック４を
図示してある）。それぞれのｎ型素子領域ブロック４に
は、ｐ型拡散領域（発光部）３１が一列にＮ（Ｎは正の
整数）個ずつ形成されている（図１７ではＮ＝５であ
る）。ｐ型拡散領域３１と素子領域ブロック４のｎ型半
導体領域とのｐｎ接合面は、それぞれ個別のＬＥＤを構
成しており、１個の素子領域ブロック４にはＮ個のＬＥ
Ｄが形成されている。

【００５６】第１層間絶縁膜３６ａおよび第２層間絶縁
膜３６ｂからなる層間絶縁膜３６には、発光部３１を露
出させる発光開口部３６ｃと、ｎ型素子領域ブロック４
の表面を露出させるｎ側電極パッド開口部３６ｄとが設
けられている。また、第２層間絶縁膜３６ｂは、ｐ側電
極パッドを露出させるｐ側電極パッド開口部３６ｅと、
ｐ側電極配線３３の一部を露出させるビアホール３６ｆ
とがさらに設けられている。

【００５７】第１層間絶縁膜３６ａ上には、ｐ側電極配
線３３およびｐ側電極パッド３４が形成されている。ｐ
側電極配線３３は、発光開口部３６ｃにおいて発光部３
１に個別にコンタクトしている。ｐ側電極パッド３４
は、所定のｐ側電極配線３３に一体形成されている。ｎ
側電極パッド３５は、ｎ側電極開口部３６ｄ内に形成さ
れ、ｎ型素子領域ブロック４にコンタクトしている。ま
た、第２層間絶縁膜３６ｂ上には、Ｌ（Ｌは正の整数）
本の２層目配線３２が形成されている（図１７ではＬ＝
５である）。２層目配線３２は、全てのｎ型素子領域ブ
ロック４上および素子分離領域３上に渡って形成されて
おり、ビアホール３６ｆにおいて所定のｐ側電極配線３
３にコンタクトしている。図１７の多層配線型ＬＥＤア
レイにおいて、所望のＬＥＤを発光させるには、そのＬ
ＥＤのアノードに接続しているｐ側電極パッド３４と、
そのＬＥＤのカソードにコンタクトしているｎ側電極パ
ッド３５の間に電圧を印加する。

【００５８】次に、製造工程について説明する。図１８
〜図２１は、図１７の多層配線型ＬＥＤアレイの製造工
程の一例を説明する図である。図１８〜図２１におい
て、（Ａ）〜（Ｋ）は上面図、（ａ）〜（ｋ）はそれぞ
れ（Ａ）〜（Ｋ）におけるＡ−Ａ’間の断面図である。
なお、図１７では素子領域ブロック４ごとにｐ側電極パ
ッド３４を１個ずつ形成しており、図２０および図２１
では１個の素子領域ブロック４ごとにｐ側電極パッド３
４を２個ずつ形成しているが、１個の素子領域ブロック
４に対するｐ側電極パッド３４の個数は任意であり、例
えば２個の素子領域ブロック４ごとにｐ側電極パッド３
４を１個ずつ形成しても良い。

【００５９】（１）半導体基板［図１８（ａ），（Ａ）
参照］ まず、半導体基板に、上記第１の実施形態の素子分離構
造（図３の工程による素子分離構造）を形成する。つま
り、半導体基板層１上に半絶縁性半導体層２を形成した
半導体基板を用い、半絶縁性半導体層２に、ｎ型不純物
を選択的に熱拡散させることにより、互いの境界に半絶
縁性領域からなる素子分離領域３が残留するように、ｎ
型拡散領域からなる複数の素子領域ブロック４を形成す
る。例えば、半導体基板層１にＧａＡｓ基板層を使用
し、半絶縁性半導体層２に半絶縁性ＡｌＧａＡｓエピタ
キシャル層を使用する。

【００６０】（２）拡散マスク（第１層間絶縁膜）の形
成［図１８（ｂ），（Ｂ）参照］ 次に、図１８（ａ），（Ａ）の半絶縁性半導体層２上に
拡散マスク（第１層間絶縁膜）３６ａを成膜し、この拡
散マスク３６ａに発光開口部３６ｃを形成する。素子分
離領域３は、拡散マスク３６ａで被覆される。例えば、
拡散マスク３６にＣＶＤ法による膜厚５００〜３０００
［Å］のＳｉＮ膜を使用し、このＳｉＮ膜にホトリソ法
およびエッチング法により発光開口部３６ｃを形成す
る。

【００６１】（３）拡散源の形成［図１８（ｃ），
（Ｃ）参照］ 次に、図１８（ｂ），（Ｂ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック４上に、ｐ型不純物を含む拡散
源４１を成膜する。例えば、拡散源４１に、スパッタ法
による膜厚５００〜３０００［Å］のＺｎＯ−ＳｉＯ₂
膜を使用する。

【００６２】（４）アニールキャップの形成［図１９
（ｄ），（Ｄ）参照］ 次に、図１８（ｃ），（Ｃ）の拡散源４１上に、アニー
ルキャップ４２を成膜する。例えば、アニールキャップ
４２に、スパッタ法による膜厚５００〜３０００［Å］
のＡｌＮ膜を使用する。

【００６３】（５）拡散アニール［図１９（ｅ），
（Ｅ）参照］ 次に、図１９（ｄ），（Ｄ）の基板にアニールを施し、
発光開口部３６ｃにおいて拡散源４１からｎ型素子領域
ブロック４にｐ型不純物を拡散させ、ｐ型拡散領域（発
光部）３１を形成する。例えば、窒素大気圧下６５０
［℃］で約１時間アニールし、接合深さ約１．０［μ
ｍ］のｐ型拡散領域３１を形成する。

【００６４】（６）アニールキャップおよび拡散源の剥
離［図１９（ｆ），（Ｆ）参照］ 次に、アニールキャップ４２および拡散源４１を選択エ
ッチング法により全て剥離し、ｐ型拡散領域３１表面を
露出させる。拡散マスク３６ａは残され、第１層間絶縁
膜になる。

【００６５】（７）ｎ側電極パッド開口部の形成［図２
０（ｇ），（Ｇ）参照］ 次に、第１層間絶縁膜３６ａにホトリソ法およびエッチ
ング法によりｎ側電極パッド開口部３６ｄを形成し、ｎ
型素子領域ブロック４表面を露出させる。

【００６６】（８）ｐ側電極配線およびｐ側電極パッド
の形成［図２０（ｈ），（Ｈ）参照］ 次に、図２０（ｇ），（Ｇ）の拡散マスク３６ａ上およ
び発光部（ｐ型拡散領域）３１上にｐ側電極配線３３お
よびｐ側電極パッド３４となる導電膜を成膜し、この導
電膜をリフトオフ法によりパターニングしてｐ側電極配
線３３およびｐ側電極パッド３４からなるｐ側電極を形
成する。例えば、ｐ側電極にはＡｌを使用する。このあ
と、ｐ側電極配線３３を発光部３１にオーミックコンタ
クトさせるためにシンターする。

【００６７】（９）ｎ側電極パッドの形成［図２０
（ｉ），（Ｉ）参照］ 次に、図２０（ｈ），（Ｈ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック４上にｎ側電極パッド３５とな
る導電膜を成膜し、この導電膜をリフトオフ法によりパ
ターニングし、ｎ側電極パッド開口部３６ｄ内にｎ側電
極パッド３５を形成する。例えば、ｎ側電極パッド１５
にはＡｕ合金を使用する。

【００６８】（１０）第２層間絶縁膜の形成［図２１
（ｊ），（Ｊ）参照］ 次に、図２０（ｉ），（Ｉ）の第１層間絶縁膜３６ａ上
およびｐ側電極上に第２層間絶縁膜３６ｂを成膜し、こ
の第２層間絶縁膜３６ｂに、ホトリソ法およびエッチン
グ法により、発光開口部３６ｃ、ｎ側電極パッド開口部
３６ｄ、ｐ側電極パッド開口部３６ｅ、およびビアホー
ル３６ｆを形成する。例えば、第２層間絶縁膜３６ｂに
はポリイミドを使用する。

【００６９】（１１）２層目配線の形成［図２１
（ｋ），（Ｋ）参照］ 次に、図２０（ｊ），（Ｊ）の第２層間絶縁膜３６ｂ上
に、２層目配線３２となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングして２層目配線３２
を形成する。例えば、２層目配線３２にＡｌを使用す
る。以上のようにして図１７の多層配線型ＬＥＤアレイ
が製造される。

【００７０】このように第４の実施形態によれば、多層
配線型ＬＥＤアレイに上記第１の実施形態の素子分離構
造を適用したことにより、素子分離領域３の幅の狭くで
きかつ素子分離領域３をプレーナ型にできるため、素子
分離領域３での発光特性や配線形成の信頼性が向上した
高密度のＬＥＤアレイを製造できる。 第５の実施形態 図２２は本発明の第５の実施形態のＬＥＤアレイの構造
を示す図であり、（ａ）は全体上面図、（ｂ）は（ａ）
のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図で
ある。図２２のＬＥＤアレイは、上記第２の実施形態の
素子分離構造を適用した多層配線型ＬＥＤアレイであ
る。なお、図２２において、図１７と同じものには同じ
符号を付してある。

【００７１】図２２のＬＥＤアレイにおいては、半導体
基板層１上に半絶縁性半導体層２を形成し、この半絶縁
性半導体層２に上記第２の実施形態の素子分離構造を形
成している。つまり、半絶縁性半導体層２に選択的にｎ
型不純物を拡散させ、ｎ型拡散領域からなる複数の素子
形成ブロック１４を形成し、隣接する素子領域ブロック
１４の境界にｐ型不純物を熱拡散させ、両素子領域ブロ
ック１４のオーバーラップ部を全て含むようにｐ型拡散
領域からなる素子分離領域１３を形成している。そし
て、このｎ型素子領域ブロック１４に、ｐ型拡散領域
（発光部）３１、２層目配線３２、ｐ側電極配線３３、
ｐ側電極パッド３４、ｎ側電極パッド３５、層間絶縁膜
３６等を形成している。

【００７２】上記第２の実施形態の素子分離構造を適用
すれば、狭い素子分離幅でかつプレーナ型で容易に素子
分離が可能であり、高密度にＬＥＤが形成される半導体
層を、発光特性や配線形成の信頼性を向上させることが
できる複数の素子領域ブロックに素子分離することがで
きる。

【００７３】半絶縁性半導体層２には、Ｍのｎ型素子領
域ブロック１４が一列に配置されている（図２２には、
その内の２個の素子領域ブロック４を図示してある）。
それぞれのｎ型素子領域ブロック１４には、ｐ型拡散領
域（発光部）３１が１列にＮ個ずつ形成されている（図
２２ではＮ＝５である）。ｐ型拡散領域３１と素子領域
ブロック１４のｎ型半導体領域とのｐｎ接合面は、それ
ぞれ個別のＬＥＤを構成しており、１個の素子領域ブロ
ック１４にはＮ個のＬＥＤが形成されている。

【００７４】次に、製造工程について説明する。図２３
〜図２６は、図２２の多層配線型ＬＥＤアレイの製造工
程の一例を説明する図である。図２３〜図２６におい
て、（Ａ）〜（Ｋ）は上面図、（ａ）〜（ｋ）はそれぞ
れ（Ａ）〜（Ｋ）におけるＡ−Ａ’間の断面図である。
なお、図２３〜図２６において、図１８〜図２１と同じ
ものには同じ符号を付してある。また、図２２では素子
領域ブロック４ごとにｐ側電極パッド３４を１個ずつ形
成しており、図２５および図２６では１個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を２個ずつ形成して
いるが、１個の素子領域ブロック４に対するｐ側電極パ
ッド３４の個数は任意であり、例えば２個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を１個ずつ形成して
も良い。

【００７５】（１）半導体基板［図２３（ａ），（Ａ）
参照］ まず、半導体基板に、上記第２の実施形態の素子分離構
造（図７および図８の工程による素子分離構造）を形成
する。つまり、半導体基板層１上に半絶縁性半導体層２
を形成した半導体基板を用い、半絶縁性半導体層２に、
ｎ型不純物を選択的に熱拡散させることによりｎ型拡散
領域からなる複数の素子領域ブロック１４を形成し、隣
接する素子領域ブロック１４の境界にｐ型不純物を熱拡
散させることにより、両素子領域ブロック１４のオーバ
ーラップ部を全て含むように、ｐ型拡散領域からなる素
子分離領域１３を形成する。

【００７６】（２）拡散マスク（第１層間絶縁膜）の形
成［図２３（ｂ），（Ｂ）参照］ 次に、図２３（ａ），（Ａ）の半絶縁性半導体層２上に
拡散マスク（第１層間絶縁膜）３６ａを成膜し、この拡
散マスク３６ａに発光開口部３６ｃを形成する。素子分
離領域１３は、拡散マスク３６ａで被覆される。

【００７７】（３）拡散源の形成［図２３（ｃ），
（Ｃ）参照］ 次に、図２３（ｂ），（Ｂ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック１４上に、ｐ型不純物を含む拡
散源４１を成膜する。

【００７８】（４）アニールキャップの形成［図２４
（ｄ），（Ｄ）参照］ 次に、図２３（ｃ），（Ｃ）の拡散源４１上に、アニー
ルキャップ４２を成膜する。

【００７９】（５）拡散アニール［図２４（ｅ），
（Ｅ）参照］ 次に、図２４（ｄ），（Ｄ）の基板にアニールを施し、
発光開口部３６ｃにおいて拡散源４１からｎ型素子領域
ブロック１４にｐ型不純物を拡散させ、ｐ型拡散領域
（発光部）３１を形成する。

【００８０】（６）アニールキャップおよび拡散源の剥
離［図２４（ｆ），（Ｆ）参照］ 次に、アニールキャップ４２および拡散源４１を選択エ
ッチング法により全て剥離し、ｐ型拡散領域３１表面を
露出させる。拡散マスク３６ａは残され、第１層間絶縁
膜になる。

【００８１】（７）ｎ側電極パッド開口部の形成［図２
５（ｇ），（Ｇ）参照］ 次に、第１層間絶縁膜３６ａにホトリソ法およびエッチ
ング法によりｎ側電極パッド開口部３６ｄを形成し、ｎ
型素子領域ブロック４表面を露出させる。

【００８２】（８）ｐ側電極配線およびｐ側電極パッド
の形成［図２５（ｈ），（Ｈ）参照］ 次に、図２５（ｇ），（Ｇ）の拡散マスク３６ａ上およ
び発光部（ｐ型拡散領域）３１上にｐ側電極配線３３お
よびｐ側電極パッド３４となる導電膜を成膜し、この導
電膜をリフトオフ法によりパターニングしてｐ側電極配
線３３およびｐ側電極パッド３４からなるｐ側電極を形
成し、そのあとシンターする。

【００８３】（９）ｎ側電極パッドの形成［図２５
（ｉ），（Ｉ）参照］ 次に、図２５（ｈ），（Ｈ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック４上にｎ側電極パッド３５とな
る導電膜を成膜し、この導電膜をリフトオフ法によりパ
ターニングし、ｎ側電極パッド開口部３６ｄ内にｎ側電
極パッド３５を形成する。

【００８４】（１０）第２層間絶縁膜の形成［図２６
（ｊ），（Ｊ）参照］ 次に、図２５（ｉ），（Ｉ）の第１層間絶縁膜３６ａ上
およびｐ側電極上に第２層間絶縁膜３６ｂを成膜し、こ
の第２層間絶縁膜３６ｂに、ホトリソ法およびエッチン
グ法により、発光開口部３６ｃ、ｎ側電極パッド開口部
３６ｄ、ｐ側電極パッド開口部３６ｅ、およびビアホー
ル３６ｆを形成する。

【００８５】（１１）２層目配線の形成［図２６
（ｋ），（Ｋ）参照］ 次に、図２６（ｊ），（Ｊ）の第２層間絶縁膜３６ｂ上
に、２層目配線３２となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングして２層目配線３２
を形成する。以上のようにして図２２の多層配線型ＬＥ
Ｄアレイが製造される。

【００８６】このように第５の実施形態によれば、多層
配線型ＬＥＤアレイに上記第２の実施形態の素子分離構
造を適用したことにより、素子分離領域１３の幅の狭く
できかつ素子分離領域３をプレーナ型にできるため、素
子分離領域１３での発光特性や配線形成の信頼性が向上
した高密度のＬＥＤアレイを製造できる。 第６の実施形態 図２７は本発明の第６の実施形態のＬＥＤアレイの構造
を示す図であり、（ａ）は全体上面図、（ｂ）は（ａ）
のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図で
ある。図２７のＬＥＤアレイは、上記第２の実施形態の
素子分離構造を適用した多層配線型ＬＥＤアレイであ
る。なお、図２７において、図１７と同じものには同じ
符号を付してある。

【００８７】図２７のＬＥＤアレイにおいては、上記第
５の実施形態のＬＥＤアレイと同様に、半導体基板層１
上に半絶縁性半導体層２を形成し、この半絶縁性半導体
層２に上記第２の実施形態の素子分離構造を形成してい
る。つまり、半絶縁性半導体層２に選択的にｎ型不純物
を拡散させ、ｎ型拡散領域からなる複数の素子形成ブロ
ック１４を形成し、隣接する素子領域ブロック１４の境
界にｐ型不純物を熱拡散させ、両素子領域ブロック１４
のオーバーラップ部を全て含むようにｐ型拡散領域から
なる素子分離領域１３を形成している。そして、このｎ
型素子領域ブロック１４に、ｐ型拡散領域（発光部）３
１、２層目配線３２、ｐ側電極配線３３、ｐ側電極パッ
ド３４、ｎ側電極パッド３５、層間絶縁膜３６等を形成
している。

【００８８】この第６の実施形態は、上記第５の実施形
態において、ｐ型素子分離領域１３と発光部（ｐ型拡散
領域）３１とを、同じｐ型不純物ドープ工程により同時
に形成することにより、製造工程の簡略化を図ったもの
である。従って、第６の実施形態では、素子分離領域１
３と発光部３１の接合深さは同じである。

【００８９】次に、製造工程について説明する。図２８
〜図３１は、図２７の多層配線型ＬＥＤアレイの製造工
程の一例を説明する図である。図２８〜図３１におい
て、（Ａ）〜（Ｋ）は上面図、（ａ）〜（ｋ）はそれぞ
れ（Ａ）〜（Ｋ）におけるＡ−Ａ’間の断面図である。
なお、図２８〜図３１において、図２３〜図２６と同じ
ものには同じ符号を付してある。また、図２７では素子
領域ブロック４ごとにｐ側電極パッド３４を１個ずつ形
成しており、図３０および図３１では１個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を２個ずつ形成して
いるが、１個の素子領域ブロック４に対するｐ側電極パ
ッド３４の個数は任意であり、例えば２個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を１個ずつ形成して
も良い。

【００９０】（１）半導体基板［図２８（ａ），（Ａ）
参照］ まず、半導体基板に、上記第２の実施形態の素子分離構
造において、素子分離領域１３を形成する前の構造を形
成する。つまり、半導体基板層１上に半絶縁性半導体層
２を形成し、この半絶縁性半導体層２に、ｎ型不純物を
選択的に熱拡散させることによりｎ型拡散領域からなる
複数の素子領域ブロック１４を形成する。隣接する素子
領域ブロック１４のサイド拡散部はオーバーラップして
いても良い。

【００９１】（２）拡散マスク（第１層間絶縁膜）の形
成［図２８（ｂ），（Ｂ）参照］ 次に、図２８（ａ），（Ａ）の半絶縁性半導体層２上に
拡散マスク（第１層間絶縁膜）３６ａを成膜し、この拡
散マスク３６ａに発光開口部３６ｃを形成するととも
に、この拡散マスク３６ａのｎ型素子領域ブロック１４
の境界領域に対応する位置に素子分離領域開口部５１を
形成する。

【００９２】（３）拡散源の形成［図２８（ｃ），
（Ｃ）参照］ 次に、図２８（ｂ），（Ｂ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック１４上に、ｐ型不純物を含む拡
散源４１を成膜する。

【００９３】（４）アニールキャップの形成［図２９
（ｄ），（Ｄ）参照］ 次に、図２８（ｃ），（Ｃ）の拡散源４１上に、アニー
ルキャップ４２を成膜する。

【００９４】（５）拡散アニール［図２９（ｅ），
（Ｅ）参照］ 次に、図２９（ｄ），（Ｄ）の基板にアニールを施し、
発光開口部３６ｃにおいて拡散源４１からｎ型素子領域
ブロック１４にｐ型不純物を拡散させ、ｐ型拡散領域
（発光部）３１を形成すると同時に、素子分離領域開口
部５１において拡散源４１からｎ型素子領域ブロック１
４の境界領域にｐ型不純物を拡散させ、両素子領域ブロ
ック１４のオーバーラップ部を全て含むように、ｐ型拡
散領域からなる素子分離領域１３を形成する。

【００９５】（６）アニールキャップおよび拡散源の剥
離［図２９（ｆ），（Ｆ）参照］ 次に、アニールキャップ４２および拡散源４１を選択エ
ッチング法により全て剥離し、ｐ型拡散領域３１表面を
露出させる。拡散マスク３６ａは残され、第１層間絶縁
膜になる。

【００９６】（７）ｎ側電極パッド開口部の形成［図３
０（ｇ），（Ｇ）参照］ 次に、第１層間絶縁膜３６ａにホトリソ法およびエッチ
ング法によりｎ側電極パッド開口部３６ｄを形成し、ｎ
型素子領域ブロック４表面を露出させる。

【００９７】（８）ｐ側電極配線およびｐ側電極パッド
の形成［図３０（ｈ），（Ｈ）参照］ 次に、図３０（ｇ），（Ｇ）の拡散マスク３６ａ上およ
び発光部（ｐ型拡散領域）３１上にｐ側電極配線３３お
よびｐ側電極パッド３４となる導電膜を成膜し、この導
電膜をリフトオフ法によりパターニングしてｐ側電極配
線３３およびｐ側電極パッド３４からなるｐ側電極を形
成し、そのあとシンターする。

【００９８】（９）ｎ側電極パッドの形成［図３０
（ｉ），（Ｉ）参照］ 次に、図３０（ｈ），（Ｈ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック４上にｎ側電極パッド３５とな
る導電膜を成膜し、この導電膜をリフトオフ法によりパ
ターニングし、ｎ側電極パッド開口部３６ｄ内にｎ側電
極パッド３５を形成する。

【００９９】（１０）第２層間絶縁膜の形成［図３１
（ｊ），（Ｊ）参照］ 次に、図３０（ｉ），（Ｉ）の第１層間絶縁膜３６ａ上
およびｐ側電極上に第２層間絶縁膜３６ｂを成膜し、こ
の第２層間絶縁膜３６ｂに、ホトリソ法およびエッチン
グ法により、発光開口部３６ｃ、ｎ側電極パッド開口部
３６ｄ、ｐ側電極パッド開口部３６ｅ、およびビアホー
ル３６ｆを形成する。

【０１００】（１１）２層目配線の形成［図３１
（ｋ），（Ｋ）参照］ 次に、図３１（ｊ），（Ｊ）の第２層間絶縁膜３６ｂ上
に、２層目配線３２となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングして２層目配線３２
を形成する。以上のようにして図２７の多層配線型ＬＥ
Ｄアレイが製造される。

【０１０１】このように第６の実施形態によれば、多層
配線型ＬＥＤアレイに上記第２の実施形態の素子分離構
造を適用したことにより、素子分離領域１３の幅の狭く
できかつ素子分離領域３をプレーナ型にできるため、素
子分離領域１３での発光特性や配線形成の信頼性が向上
した高密度のＬＥＤアレイを製造できる。また、ｐ型素
子分離領域１３と発光部（ｐ型拡散領域）３１とを、同
じｐ型不純物ドープ工程により同時に形成することによ
り、上記第５の実施形態よりも製造工程を簡略化でき
る。 第７の実施形態 図３２は本発明の第７の実施形態のＬＥＤアレイの構造
を示す図であり、（ａ）は全体上面図、（ｂ）は（ａ）
のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図で
ある。図３２のＬＥＤアレイは、上記第３の実施形態の
素子分離構造を適用した多層配線型ＬＥＤアレイであ
る。なお、図３２において、図１７と同じものには同じ
符号を付してある。

【０１０２】図３２のＬＥＤアレイにおいては、半導体
基板層１上に半絶縁性半導体層２を形成し、この半絶縁
性半導体層２に上記第３の実施形態の素子分離構造を形
成している。つまり、半絶縁性半導体層２に選択的にｎ
型不純物を拡散させ、ｎ型拡散領域からなる複数の素子
形成ブロック２４を形成し、隣接する素子領域ブロック
２４の境界を両素子領域ブロック２４のオーバーラップ
部を全て含むようにエッチングすることにより素子分離
溝２３を形成している。そして、このｎ型素子領域ブロ
ック２４に、ｐ型拡散領域（発光部）３１、２層目配線
３２、ｐ側電極配線３３、ｐ側電極パッド３４、ｎ側電
極パッド３５、層間絶縁膜３６等を形成している。

【０１０３】上記第３の実施形態の素子分離構造を適用
すれば、狭い素子分離幅でかつ浅い素子分離溝で容易に
素子分離が可能であり、高密度にＬＥＤが形成される半
導体層を、発光特性や断線形成の信頼性を向上させるこ
とができる複数の素子領域ブロックに素子分離すること
ができる。

【０１０４】半絶縁性半導体層２には、Ｍのｎ型素子領
域ブロック１４が一列に配置されている（図３２には、
その内の２個の素子領域ブロック４を図示してある）。
それぞれのｎ型素子領域ブロック２４には、ｐ型拡散領
域（発光部）３１が１列にＮ個ずつ形成されている（図
３２ではＮ＝５である）。ｐ型拡散領域３１と素子領域
ブロック２４のｎ型半導体領域とのｐｎ接合面は、それ
ぞれ個別のＬＥＤを構成しており、１個の素子領域ブロ
ック２４にはＮ個のＬＥＤが形成されている。

【０１０５】次に、製造工程について説明する。図３３
〜図３６は、図３２の多層配線型ＬＥＤアレイの製造工
程の一例を説明する図である。図３３〜図３６におい
て、（Ａ）〜（Ｋ）は上面図、（ａ）〜（ｋ）はそれぞ
れ（Ａ）〜（Ｋ）におけるＡ−Ａ’間の断面図である。
なお、図３３〜図３６において、図１８〜図２１と同じ
ものには同じ符号を付してある。また、図３２では素子
領域ブロック４ごとにｐ側電極パッド３４を１個ずつ形
成しており、図３５および図３６では１個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を２個ずつ形成して
いるが、１個の素子領域ブロック４に対するｐ側電極パ
ッド３４の個数は任意であり、例えば２個の素子領域ブ
ロック４ごとにｐ側電極パッド３４を１個ずつ形成して
も良い。

【０１０６】（１）半導体基板［図３３（ａ），（Ａ）
参照］ まず、半導体基板に、上記第３の実施形態の素子分離構
造（図１３および図１４の工程による素子分離構造）を
形成する。つまり、半導体基板層１上に半絶縁性半導体
層２を形成した半導体基板を用い、半絶縁性半導体層２
に、ｎ型不純物を選択的に熱拡散させることによりｎ型
拡散領域からなる複数の素子領域ブロック２４を形成
し、隣接する素子領域ブロック２４の境界をウエットエ
ッチングすることにより、両素子領域ブロック２４のオ
ーバーラップ部を全て含むように素子分離溝２３を形成
する。

【０１０７】（２）拡散マスク（第１層間絶縁膜）の形
成［図３３（ｂ），（Ｂ）参照］ 次に、図３３（ａ），（Ａ）の半絶縁性半導体層２上に
拡散マスク（第１層間絶縁膜）３６ａを成膜し、この拡
散マスク３６ａに発光開口部３６ｃを形成する。素子分
離溝２３は、拡散マスク３６ａで被覆される。

【０１０８】（３）拡散源の形成［図３３（ｃ），
（Ｃ）参照］ 次に、図３３（ｂ），（Ｂ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック２４上に、ｐ型不純物を含む拡
散源４１を成膜する。

【０１０９】（４）アニールキャップの形成［図３４
（ｄ），（Ｄ）参照］ 次に、図３３（ｃ），（Ｃ）の拡散源４１上に、アニー
ルキャップ４２を成膜する。

【０１１０】（５）拡散アニール［図３４（ｅ），
（Ｅ）参照］ 次に、図３４（ｄ），（Ｄ）の基板にアニールを施し、
発光開口部３６ｃにおいて拡散源４１からｎ型素子領域
ブロック２４にｐ型不純物を拡散させ、ｐ型拡散領域
（発光部）３１を形成する。

【０１１１】（６）アニールキャップおよび拡散源の剥
離［図３４（ｆ），（Ｆ）参照］ 次に、アニールキャップ４２および拡散源４１を選択エ
ッチング法により全て剥離し、ｐ型拡散領域３１表面を
露出させる。拡散マスク３６ａは残され、第１層間絶縁
膜になる。

【０１１２】（７）ｎ側電極パッド開口部の形成［図２
５（ｇ），（Ｇ）参照］ 次に、第１層間絶縁膜３６ａにホトリソ法およびエッチ
ング法によりｎ側電極パッド開口部３６ｄを形成し、ｎ
型素子領域ブロック４表面を露出させる。

【０１１３】（８）ｐ側電極配線およびｐ側電極パッド
の形成［図３５（ｈ），（Ｈ）参照］ 次に、図３５（ｇ），（Ｇ）の拡散マスク３６ａ上およ
び発光部（ｐ型拡散領域）３１上にｐ側電極配線３３お
よびｐ側電極パッド３４となる導電膜を成膜し、この導
電膜をリフトオフ法によりパターニングしてｐ側電極配
線３３およびｐ側電極パッド３４からなるｐ側電極を形
成し、そのあとシンターする。

【０１１４】（９）ｎ側電極パッドの形成［図３５
（ｉ），（Ｉ）参照］ 次に、図３５（ｈ），（Ｈ）の拡散マスク３６ａ上およ
びｎ型素子領域ブロック４上にｎ側電極パッド３５とな
る導電膜を成膜し、この導電膜をリフトオフ法によりパ
ターニングし、ｎ側電極パッド開口部３６ｄ内にｎ側電
極パッド３５を形成する。

【０１１５】（１０）第２層間絶縁膜の形成［図３６
（ｊ），（Ｊ）参照］ 次に、図３５（ｉ），（Ｉ）の第１層間絶縁膜３６ａ上
およびｐ側電極上に第２層間絶縁膜３６ｂを成膜し、こ
の第２層間絶縁膜３６ｂに、ホトリソ法およびエッチン
グ法により、発光開口部３６ｃ、ｎ側電極パッド開口部
３６ｄ、ｐ側電極パッド開口部３６ｅ、およびビアホー
ル３６ｆを形成する。

【０１１６】（１１）２層目配線の形成［図３６
（ｋ），（Ｋ）参照］ 次に、図３６（ｊ），（Ｊ）の第２層間絶縁膜３６ｂ上
に、２層目配線３２となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングして２層目配線３２
を形成する。以上のようにして図３２の多層配線型ＬＥ
Ｄアレイが製造される。

【０１１７】このように第７の実施形態によれば、多層
配線型ＬＥＤアレイに上記第３の実施形態の素子分離構
造を適用したことにより、素子分離溝２３の幅の狭くで
きかつ素子分離溝３を従来よりも浅くできるため、素子
分離溝２３での発光特性や配線形成の信頼性が向上した
高密度のＬＥＤアレイを製造できる。

【０１１８】

【発明の効果】以上説明したように本発明によれば、半
絶縁性半導体層に第１導電型の不純物を選択的にドープ
し、互いの境界に半絶縁性領域が残留するように複数の
素子領域を形成したことにより、あるいは、半絶縁性半
導体層に第１導電型の不純物を選択的にドープし、複数
の素子領域を形成し、隣接する素子領域の境界に第２導
電型の不純物を選択的にドープし、両素子領域のオーバ
ーラップ部を全て含むように第２導電型の分離領域を形
成したことにより、あるいは、半絶縁性半導体層に第１
導電型の不純物を選択的にドープし、複数の素子領域を
形成し、隣接する素子領域の境界に両素子領域のオーバ
ーラップ部を全て含むように分離溝を形成したことによ
り、素子分離領域のサイズ（幅および深さ）を小さくで
きる。これにより、多層配線型ＬＥＤアレイに適用した
場合に、素子分離領域での発光特性および配線形成の信
頼性が向上するという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の素子分離構造を示す
図である。

【図２】接合深さおよびサイド拡散を説明する図である

【図３】本発明の第１の実施形態の素子分離構造の形成
工程の一例を説明する図である。

【図４】本発明の第１の実施形態の素子分離構造の変形
例を示す図である。

【図５】本発明の第２の実施形態の素子分離構造を示す
図である。

【図６】図５（ａ）の素子分離領域周辺の拡大図であ
る。

【図７】本発明の第２の実施形態の素子分離構造の形成
工程の一例を説明する図である（その１）。

【図８】本発明の第２の実施形態の素子分離構造の形成
工程の一例を説明する図である（その２）。

【図９】本発明の第２の実施形態の素子分離構造の変形
例を示す図である。

【図１０】図９（ａ）の素子分離領域周辺の拡大図であ
る。

【図１１】本発明の第３の実施形態の素子分離構造を示
す図である。

【図１２】図１１（ａ）の素子分離領域周辺の拡大図で
ある。

【図１３】本発明の第３の実施形態の素子分離構造の形
成工程の一例を説明する図である（その１）。

【図１４】本発明の第３の実施形態の素子分離構造の形
成工程の一例を説明する図である（その２）。

【図１５】本発明の第３の実施形態の素子分離構造の変
形例を示す図である。

【図１６】図１５（ａ）の素子分離領域周辺の拡大図で
ある。

【図１７】本発明の第４の実施形態のＬＥＤアレイの構
造を示す図である。

【図１８】本発明の第４の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その１）。

【図１９】本発明の第４の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その２）。

【図２０】本発明の第４の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その３）。

【図２１】本発明の第４の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その４）。

【図２２】本発明の第５の実施形態のＬＥＤアレイの構
造を示す図である。

【図２３】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その１）。

【図２４】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その２）。

【図２５】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その３）。

【図２６】本発明の第５の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その４）。

【図２７】本発明の第６の実施形態のＬＥＤアレイの構
造を示す図である。

【図２８】本発明の第６の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その１）。

【図２９】本発明の第６の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その２）。

【図３０】本発明の第６の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その３）。

【図３１】本発明の第６の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その４）。

【図３２】本発明の第７の実施形態のＬＥＤアレイの構
造を示す図である。

【図３３】本発明の第７の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その１）。

【図３４】本発明の第７の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その２）。

【図３５】本発明の第７の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その３）。

【図３６】本発明の第７の実施形態のＬＥＤアレイの製
造工程の一例を説明する図である（その４）。

【図３７】従来のＬＥＤアレイの構造の一例を示す図で
ある。

【符号の説明】

１ 半絶縁性半導体基板、 ２ 半絶縁性半導体層、
３，１３ 素子分離領域、 ４，１４，２４ 素子領域
ブロック、 ２３ 素子分離溝、 ３１ ｐ型拡散領域
（発光部）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜野 広 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 清水 孝篤 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5F041 AA31 CA02 CA35 CA38 CA71 CA72 CA74 CA75 CB22 CB23 CB24 CB25 5F073 AB05 DA12 DA14 DA21 DA34

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体層に、互いに絶縁分離された第１
   導電型の複数の素子領域を形成した素子分離構造におい
   て、 前記半導体層が、半絶縁性であり、 この半絶縁性半導体層に、不純物を選択的にドープする
   ことにより、互いの境界に半絶縁性領域が残留するよう
   に、複数の素子領域を形成したことを特徴とする素子分
   離構造。
2. 【請求項２】 半導体層に、互いに絶縁分離された複数
   の素子領域を形成した素子分離構造において、 前記半導体層が、半絶縁性であり、 この半絶縁性半導体層に、第１導電型の不純物を選択的
   にドープすることにより、複数の素子領域を形成し、 隣接する素子領域の境界に、第２導電型の不純物をドー
   プすることにより、両素子領域のオーバーラップ部を全
   て含むように、第２導電型の分離領域を形成したことを
   特微とする素子分離構造。
3. 【請求項３】 前記分離領域は、熱拡散法またはイオン
   注入法により形成されたものであることを特徴とする請
   求項２記載の素子分離構造。
4. 【請求項４】 半導体層に、互いに絶縁分離された複数
   の素子領域を形成した素子分離構造において、 前記半導体層が、半絶縁性であり、 この半絶縁性半導体層に、不純物を選択的にドープする
   ことにより、複数の素子領域を形成し、 隣接する素子領域の境界に、両素子領域のオーバーラッ
   プ部を全て含むように、分離溝を形成したことを特徴と
   する素子分離構造。
5. 【請求項５】 前記分離溝は、等方性または異方性のエ
   ッチング法により形成されたものであることを特徴とす
   る請求項４記載の素子分離構造。
6. 【請求項６】 前記分離領域または前記分離溝の半導体
   層表面からの深さは、前記素子領域の深さ以下であるこ
   とを特徴とする請求項２または４に記載の素子分離構
   造。
7. 【請求項７】 前記素子領域は、熱拡散法またはイオン
   注入法により形成されたものであることを特徴とする請
   求項１、２、または４のいずれかに記載の素子分離構
   造。
8. 【請求項８】 半導体基板の半絶縁性半導体層に請求項
   １、２、または４のいずれかに記載の素子分離構造によ
   り複数の素子領域を形成し、前記素子領域にそれぞれ複
   数の発光素子を形成したことを特微とする発光素子アレ
   イ。
9. 【請求項９】 半導体基板の半絶縁性半導体層に請求項
   ２記載の素子分離構造により複数の素子領域を形成し、
   前記素子領域にそれぞれ複数の発光素子を形成した発光
   素子アレイであって、 前記発光素子は、前記半導体層に前記分離領域を形成す
   る第２導電型不純物ドープ工程のときに、前記素子領域
   に第２導電型の不純物を選択的にドープすることにより
   前記分離領域と同時に形成されたものであることを特徴
   とする発光素子アレイ。
10. 【請求項１０】 前記半絶縁性半導体層は、 第１導電型、第２導電型、または半絶縁性の半導体基板
    層上に設けられた半導体層、 あるいは半絶縁性半導体基板であることを特徴とする請
    求項８または９に記載の発光素子アレイ。