JP2000294899A - マザー基板および子基板ならびにその製造方法 - Google Patents
マザー基板および子基板ならびにその製造方法Info
- Publication number
- JP2000294899A JP2000294899A JP11095952A JP9595299A JP2000294899A JP 2000294899 A JP2000294899 A JP 2000294899A JP 11095952 A JP11095952 A JP 11095952A JP 9595299 A JP9595299 A JP 9595299A JP 2000294899 A JP2000294899 A JP 2000294899A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- holes
- mother
- dividing
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10068—Non-printed resonator
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】 小型の子基板を安価に得ることができる、マ
ザー基板および子基板ならびにその製造方法を提供する
ことである。 【解決手段】 マザー基板１０は、子基板１４になるべ
き部分を間において対向する一方側に沿って延びる第１
の分断線ＤH1上に互いに所定の間隔をおいて形成される
複数のスルーホール１２と、子基板１４になるべき部分
を間において対向する他方側に沿って延びる第２の分断
線ＤH2上に互いに所定の間隔をおいて形成される複数の
スルーホール１２とを有する。これらのスルーホール１
２は、第１の分断線ＤH1に直交しその上のスルーホール
１２を通って延びる直線Ｌ1 と、第２の分断線ＤH2に直
交しその上のスルーホール１２を通って延びる直線Ｌ2
とが一致しないように配置され形成される。このマザー
基板１０を分断線に沿って分断することにより、両側に
スルーホール１２が互い違いに形成された子基板１４を
得ることができる。
ザー基板および子基板ならびにその製造方法を提供する
ことである。 【解決手段】 マザー基板１０は、子基板１４になるべ
き部分を間において対向する一方側に沿って延びる第１
の分断線ＤH1上に互いに所定の間隔をおいて形成される
複数のスルーホール１２と、子基板１４になるべき部分
を間において対向する他方側に沿って延びる第２の分断
線ＤH2上に互いに所定の間隔をおいて形成される複数の
スルーホール１２とを有する。これらのスルーホール１
２は、第１の分断線ＤH1に直交しその上のスルーホール
１２を通って延びる直線Ｌ1 と、第２の分断線ＤH2に直
交しその上のスルーホール１２を通って延びる直線Ｌ2
とが一致しないように配置され形成される。このマザー
基板１０を分断線に沿って分断することにより、両側に
スルーホール１２が互い違いに形成された子基板１４を
得ることができる。
Description
【０００１】
【発明の属する技術分野】本願発明はマザー基板および
子基板ならびにその製造方法に関し、特にたとえば、発
振子やフィルタなどの電子部品素子が搭載される子基板
を量産するための、マザー基板および子基板ならびにそ
の製造方法に関する。
子基板ならびにその製造方法に関し、特にたとえば、発
振子やフィルタなどの電子部品素子が搭載される子基板
を量産するための、マザー基板および子基板ならびにそ
の製造方法に関する。
【０００２】
【従来の技術】従来の技術が、たとえば特開平８−２９
３７５２号公報、特開昭５８−１３９５１３号公報、特
開平８−９７６７４号公報、特開平７−３３５９９５号
公報に開示されている。
３７５２号公報、特開昭５８−１３９５１３号公報、特
開平８−９７６７４号公報、特開平７−３３５９９５号
公報に開示されている。
【０００３】従来、マザー基板１上に電極パターンを形
成した後、そのマザー基板を分断して複数個の子基板３
を製造する方法が広く実施されている。このような製造
方法では、たとえば図２０に示すようなマザー基板１が
用いられる。図２０に示すマザー基板１は、子基板３と
なるべき部分の４隅および両側面の中央部に対応する位
置にそれぞれスルーホール４が形成され、それらのスル
ーホール４の内側面および子基板３の主面に電極２が形
成されたものである。このマザー基板１を分断線Ｄに沿
ってダイサーなどで分断することにより、図２１に示す
ような子基板３を得ることができる。
成した後、そのマザー基板を分断して複数個の子基板３
を製造する方法が広く実施されている。このような製造
方法では、たとえば図２０に示すようなマザー基板１が
用いられる。図２０に示すマザー基板１は、子基板３と
なるべき部分の４隅および両側面の中央部に対応する位
置にそれぞれスルーホール４が形成され、それらのスル
ーホール４の内側面および子基板３の主面に電極２が形
成されたものである。このマザー基板１を分断線Ｄに沿
ってダイサーなどで分断することにより、図２１に示す
ような子基板３を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、スルーホール４の数に応じた多数
のピンの設けられた基板成形用金型が必要なため、金型
のコストが高くなり、子基板３の製造コストが上昇する
という問題があった。また、隣接するスルーホール４同
士が近接しすぎると各電極２間のショートや基板割れが
発生しやすくなるため、子基板３の小型化に限度があっ
た。さらに、電子部品素子やパッケージ基板との接合時
に封止材や導電材がスルーホールに流れ込まないように
する必要があるので、多数のスルーホール４の設けられ
た子基板３では封止材や導電材の塗布面積が制限されて
しまい、電子部品としての信頼性の低下を招くという問
題があった。これを避けるためには、子基板３の面積を
大きくする必要があるため、小型化を図ることができな
い。
うな従来の技術では、スルーホール４の数に応じた多数
のピンの設けられた基板成形用金型が必要なため、金型
のコストが高くなり、子基板３の製造コストが上昇する
という問題があった。また、隣接するスルーホール４同
士が近接しすぎると各電極２間のショートや基板割れが
発生しやすくなるため、子基板３の小型化に限度があっ
た。さらに、電子部品素子やパッケージ基板との接合時
に封止材や導電材がスルーホールに流れ込まないように
する必要があるので、多数のスルーホール４の設けられ
た子基板３では封止材や導電材の塗布面積が制限されて
しまい、電子部品としての信頼性の低下を招くという問
題があった。これを避けるためには、子基板３の面積を
大きくする必要があるため、小型化を図ることができな
い。
【０００５】それゆえに、本願発明の主たる目的は、小
型の子基板を安価に得ることができる、マザー基板およ
び子基板ならびにその製造方法を提供することである。
型の子基板を安価に得ることができる、マザー基板およ
び子基板ならびにその製造方法を提供することである。
【０００６】
【課題を解決するための手段】本願発明にかかるマザー
基板は、複数の平行な直線に沿って切断することによ
り、子基板を形成するためのマザー基板であって、それ
ぞれの直線上において所定の間隔をおいて形成される複
数のスルーホールを有し、隣接する直線上のスルーホー
ルが互い違いになるように配置された、マザー基板であ
る。また、本願発明にかかるマザー基板は、格子状に延
びる分断線に沿って分断することにより子基板となるべ
き部分が縦横に配列されてなるマザー基板であって、子
基板になるべき部分を間において対向する一方側に沿っ
て延びる第１の分断線上に互いに所定の間隔をおいて形
成される複数のスルーホールと、子基板になるべき部分
を間において対向する他方側に沿って延びる第２の分断
線上に互いに所定の間隔をおいて形成される複数のスル
ーホールとを有し、第１の分断線に直交しその上のスル
ーホールを通って延びる直線と、第２の分断線に直交し
その上のスルーホールを通って延びる直線とが一致しな
いように各スルーホールを配置することにより、子基板
になるべき部分の両側にスルーホールが互い違いに形成
された、マザー基板である。また、本願発明にかかる子
基板は、上述のマザー基板を分断線に沿って分断するこ
とにより形成される、子基板である。さらに、本願発明
にかかる子基板の製造方法であって、格子状に延びる直
線に沿って分断することにより子基板となるべき部分を
間において対向する両側の直線上に互い違いに配置され
る複数のスルーホールを有するマザー基板を準備する工
程と、マザー基板の主面とスルーホール内に電極を形成
する工程と、マザー基板を直線に沿って格子状に分断す
る工程とを含む、子基板の製造方法である。また、本願
発明にかかる電子部品は、上述の子基板上に電子部品素
子を搭載してなる、電子部品である。
基板は、複数の平行な直線に沿って切断することによ
り、子基板を形成するためのマザー基板であって、それ
ぞれの直線上において所定の間隔をおいて形成される複
数のスルーホールを有し、隣接する直線上のスルーホー
ルが互い違いになるように配置された、マザー基板であ
る。また、本願発明にかかるマザー基板は、格子状に延
びる分断線に沿って分断することにより子基板となるべ
き部分が縦横に配列されてなるマザー基板であって、子
基板になるべき部分を間において対向する一方側に沿っ
て延びる第１の分断線上に互いに所定の間隔をおいて形
成される複数のスルーホールと、子基板になるべき部分
を間において対向する他方側に沿って延びる第２の分断
線上に互いに所定の間隔をおいて形成される複数のスル
ーホールとを有し、第１の分断線に直交しその上のスル
ーホールを通って延びる直線と、第２の分断線に直交し
その上のスルーホールを通って延びる直線とが一致しな
いように各スルーホールを配置することにより、子基板
になるべき部分の両側にスルーホールが互い違いに形成
された、マザー基板である。また、本願発明にかかる子
基板は、上述のマザー基板を分断線に沿って分断するこ
とにより形成される、子基板である。さらに、本願発明
にかかる子基板の製造方法であって、格子状に延びる直
線に沿って分断することにより子基板となるべき部分を
間において対向する両側の直線上に互い違いに配置され
る複数のスルーホールを有するマザー基板を準備する工
程と、マザー基板の主面とスルーホール内に電極を形成
する工程と、マザー基板を直線に沿って格子状に分断す
る工程とを含む、子基板の製造方法である。また、本願
発明にかかる電子部品は、上述の子基板上に電子部品素
子を搭載してなる、電子部品である。
【０００７】本願発明にかかるマザー基板は、子基板と
なるべき部分の両側にスルーホールが互い違いになるよ
うに形成されるので、全体としてスルーホールの数を減
少させることができる。そのため、子基板の製造コスト
を低減することができ、また、子基板の小型化を図るこ
とができる。しかも、スルーホールの数を減少させるこ
とにより、封止材や導電材を塗布することのできる面積
が相対的に増えるので、信頼性の高い電子部品を得るこ
とができる。
なるべき部分の両側にスルーホールが互い違いになるよ
うに形成されるので、全体としてスルーホールの数を減
少させることができる。そのため、子基板の製造コスト
を低減することができ、また、子基板の小型化を図るこ
とができる。しかも、スルーホールの数を減少させるこ
とにより、封止材や導電材を塗布することのできる面積
が相対的に増えるので、信頼性の高い電子部品を得るこ
とができる。
【０００８】本願発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
【０００９】
【発明の実施の形態】図１は本願発明にかかるマザー基
板の一実施例を示す平面図であり、図２はそのマザー基
板から得られる子基板を示す斜視図である。この実施例
のマザー基板１０は、平面矩形状に形成される。マザー
基板１０は、後述するように複数の分断線Ｄに沿って切
り分けられて複数の子基板１４となるべき部分が縦横に
配列されてなるものである。この実施例では、図１図示
横方向に延びる分断線ＤH1, ＤH2と、図１図示縦方向に
延びる分断線ＤV1, ＤV2とが格子状に配列され、これら
の分断線ＤH1, ＤH2，ＤV1, ＤV2で囲まれた部分が子基
板１４となるべき部分となる。マザー基板１０の材質
は、合成樹脂でもよく、誘電体でもよい。マザー基板１
０には、図１に示すように、複数のスルーホール１２が
形成される。各スルーホール１２は、マザー基板１０を
厚み方向に貫通する。
板の一実施例を示す平面図であり、図２はそのマザー基
板から得られる子基板を示す斜視図である。この実施例
のマザー基板１０は、平面矩形状に形成される。マザー
基板１０は、後述するように複数の分断線Ｄに沿って切
り分けられて複数の子基板１４となるべき部分が縦横に
配列されてなるものである。この実施例では、図１図示
横方向に延びる分断線ＤH1, ＤH2と、図１図示縦方向に
延びる分断線ＤV1, ＤV2とが格子状に配列され、これら
の分断線ＤH1, ＤH2，ＤV1, ＤV2で囲まれた部分が子基
板１４となるべき部分となる。マザー基板１０の材質
は、合成樹脂でもよく、誘電体でもよい。マザー基板１
０には、図１に示すように、複数のスルーホール１２が
形成される。各スルーホール１２は、マザー基板１０を
厚み方向に貫通する。
【００１０】ここで、図１に示すように、マザー基板１
０上に子基板１４の幅長分の間隔をおきつつ隣接して平
行に延びる直線状の第１の分断線ＤH1と第２の分断線Ｄ
H2とを基準として、スルーホール１２の形成状況を説明
する。第１の分断線ＤH1と第２の分断線ＤH2は、それぞ
れマザー基板１０の横方向に延びる分断線であり、マザ
ー基板１０の縦方向に所定の間隔をおきつつ繰り返して
形成される。第１の分断線ＤH1上には、複数のスルーホ
ール１２が互いに所定の間隔をおいて形成される。ま
た、第１の分断線ＤH1と平行に延びる第２の分断線ＤH2
上にも、複数のスルーホール１２が互いに所定の間隔を
おいて形成される。ただし、第１の分断線ＤH1上のスル
ーホール１２と第２の分断線ＤH2上のスルーホール１２
とは、子基板１４になるべき部分の両側に、互い違いに
配置される。すなわち、第１の分断線ＤH1に直交しその
上のスルーホール１２を通って延びる第１の直線Ｌ
1 と、第２の分断線ＤH2に直交しその上のスルーホール
１２を通って延びる第２の直線Ｌ2 とが一致しないよう
に各スルーホール１２が配置され形成される。なお、こ
の実施例では、第１の直線Ｌ1 は、縦方向に延びる分断
線Ｄv1と一致するが、第２の直線Ｌ2 は分断線と一致し
ない。第１の直線Ｌ1 および第２の直線Ｌ2 は、この明
細書で説明の便宜上用いる仮想的な補助線であり、図１
では破線で示しているが、実際の製品に現れるものでは
ない。各スルーホール１２は、複数の突起を有する金型
を用いてマザー基板１０を成形することにより成形して
もよく、矩形のマザー基板１０を得た後、機械加工によ
り形成してもよい。
０上に子基板１４の幅長分の間隔をおきつつ隣接して平
行に延びる直線状の第１の分断線ＤH1と第２の分断線Ｄ
H2とを基準として、スルーホール１２の形成状況を説明
する。第１の分断線ＤH1と第２の分断線ＤH2は、それぞ
れマザー基板１０の横方向に延びる分断線であり、マザ
ー基板１０の縦方向に所定の間隔をおきつつ繰り返して
形成される。第１の分断線ＤH1上には、複数のスルーホ
ール１２が互いに所定の間隔をおいて形成される。ま
た、第１の分断線ＤH1と平行に延びる第２の分断線ＤH2
上にも、複数のスルーホール１２が互いに所定の間隔を
おいて形成される。ただし、第１の分断線ＤH1上のスル
ーホール１２と第２の分断線ＤH2上のスルーホール１２
とは、子基板１４になるべき部分の両側に、互い違いに
配置される。すなわち、第１の分断線ＤH1に直交しその
上のスルーホール１２を通って延びる第１の直線Ｌ
1 と、第２の分断線ＤH2に直交しその上のスルーホール
１２を通って延びる第２の直線Ｌ2 とが一致しないよう
に各スルーホール１２が配置され形成される。なお、こ
の実施例では、第１の直線Ｌ1 は、縦方向に延びる分断
線Ｄv1と一致するが、第２の直線Ｌ2 は分断線と一致し
ない。第１の直線Ｌ1 および第２の直線Ｌ2 は、この明
細書で説明の便宜上用いる仮想的な補助線であり、図１
では破線で示しているが、実際の製品に現れるものでは
ない。各スルーホール１２は、複数の突起を有する金型
を用いてマザー基板１０を成形することにより成形して
もよく、矩形のマザー基板１０を得た後、機械加工によ
り形成してもよい。
【００１１】さらに、マザー基板１０主面上には、複数
の帯状の電極パターン１６が各スルーホール１２上に平
行に延びるように形成される。また、電極パターン１６
は、各スルーホール１２の内側全面にも同時に形成され
る。マザー基板１０主面上の電極パターン１６と各スル
ーホール１２内側面の電極パターン１６とは電気的に導
通される。各スルーホール１２の内側面の電極パターン
１６は、子基板１４の側面電極となるものである。この
ような電極パターン１６を形成するためには、印刷、焼
結、蒸着、メッキなどの方法が、単体で、あるいは組み
合わされて、基板の材質や用途に応じて用いられる。
の帯状の電極パターン１６が各スルーホール１２上に平
行に延びるように形成される。また、電極パターン１６
は、各スルーホール１２の内側全面にも同時に形成され
る。マザー基板１０主面上の電極パターン１６と各スル
ーホール１２内側面の電極パターン１６とは電気的に導
通される。各スルーホール１２の内側面の電極パターン
１６は、子基板１４の側面電極となるものである。この
ような電極パターン１６を形成するためには、印刷、焼
結、蒸着、メッキなどの方法が、単体で、あるいは組み
合わされて、基板の材質や用途に応じて用いられる。
【００１２】ここで電極パターン１６の形成方法の一例
について説明する。まず、電極パターン形成前のマザー
基板１０の外表面を溶媒または酸、アルカリなどにより
荒らしたり、またはメッキのための触媒をコーティング
することにより、マザー基板１０の表面を活性化する。
次に、マザー基板１０の表面に銅を無電解メッキして、
マザー基板１０の全面に金属膜を形成する。金属膜は、
各スルーホール１２内においても、スルーホール１２の
内側面を被覆するようにして、マザー基板１０の全外表
面を被覆する。なお、上記金属膜を構成する材料につい
ては、銅以外に、銀、金、パラジウム、アルミニウムま
たはこれらの合金等の適宜の金属材料を用いることがで
き、さらに、必要に応じて金属膜上にさらに電解メッキ
によりこれらの金属材料からなる金属膜を積層してもよ
い。
について説明する。まず、電極パターン形成前のマザー
基板１０の外表面を溶媒または酸、アルカリなどにより
荒らしたり、またはメッキのための触媒をコーティング
することにより、マザー基板１０の表面を活性化する。
次に、マザー基板１０の表面に銅を無電解メッキして、
マザー基板１０の全面に金属膜を形成する。金属膜は、
各スルーホール１２内においても、スルーホール１２の
内側面を被覆するようにして、マザー基板１０の全外表
面を被覆する。なお、上記金属膜を構成する材料につい
ては、銅以外に、銀、金、パラジウム、アルミニウムま
たはこれらの合金等の適宜の金属材料を用いることがで
き、さらに、必要に応じて金属膜上にさらに電解メッキ
によりこれらの金属材料からなる金属膜を積層してもよ
い。
【００１３】次に、金属膜が形成されたマザー基板１０
の全面にレジストを塗布する。レジストは上述した金属
膜の外表面を全て覆うようにして形成される。次に、上
述のマザー基板１０上にマスクを配置する。マスクは複
数の開口部を有する。開口部は最終的に形成される子基
板１４において電極が形成されない部分に対応する形状
とされている。
の全面にレジストを塗布する。レジストは上述した金属
膜の外表面を全て覆うようにして形成される。次に、上
述のマザー基板１０上にマスクを配置する。マスクは複
数の開口部を有する。開口部は最終的に形成される子基
板１４において電極が形成されない部分に対応する形状
とされている。
【００１４】次に、マスクの上方から散乱光が照射さ
れ、マスクの開口部の下方のレジスト層が露光される。
この場合、散乱光により露光が行われるので、スルーホ
ール１２の内側面も露光される。散乱光を得るために
は、光源とマスクとの間に適宜のデフューザを配置する
か、光源をマスクおよびマザー基板１０に対して移動さ
せるか、もしくは、光源に対してマスクおよびマザー基
板１０を移動させる方法などの適宜の方法を用いること
ができる。このため、たとえば市販のスキャンニング型
露光機などが用いられる。
れ、マスクの開口部の下方のレジスト層が露光される。
この場合、散乱光により露光が行われるので、スルーホ
ール１２の内側面も露光される。散乱光を得るために
は、光源とマスクとの間に適宜のデフューザを配置する
か、光源をマスクおよびマザー基板１０に対して移動さ
せるか、もしくは、光源に対してマスクおよびマザー基
板１０を移動させる方法などの適宜の方法を用いること
ができる。このため、たとえば市販のスキャンニング型
露光機などが用いられる。
【００１５】次に、レジスト層の露光された部分を現像
し、露光された部分のレジスト層を除去する。この後、
硝酸などの強酸を用いてレジスト層が除去された部分の
下方の金属膜をエッチングにより除去する。そして、エ
ッチングされていない部分に残存している露光されてい
ないレジスト層が、たとえば芳香族炭化水素６５重量
％、アルキルスルホン酸２０重量％、アルキルヒドロキ
シベンゼン１５重量％からなる溶剤などにより除去され
る。こうして、マザー基板１０に電極パターン１６が形
成される。
し、露光された部分のレジスト層を除去する。この後、
硝酸などの強酸を用いてレジスト層が除去された部分の
下方の金属膜をエッチングにより除去する。そして、エ
ッチングされていない部分に残存している露光されてい
ないレジスト層が、たとえば芳香族炭化水素６５重量
％、アルキルスルホン酸２０重量％、アルキルヒドロキ
シベンゼン１５重量％からなる溶剤などにより除去され
る。こうして、マザー基板１０に電極パターン１６が形
成される。
【００１６】その後、マザー基板１０を分断線Ｄに沿っ
てダイサーなどで分断することにより、複数の子基板１
４を得ることができる。これらの子基板１４は、図２に
示すように、幅方向に対向する一方側面の中央部を略Ｕ
字形状に切り欠いたスルーホール１２の内面に端子電極
１６ｂを有し、幅方向に対向する他方側面に連なる２つ
の角部をそれぞれ略Ｕ字形状に切り欠いたスルーホール
１２の内面にも端子電極１６ａ、１６ｃを有する。すな
わち、端子電極１６ａ，１６ｂおよび１６ｃは、子基板
１４の幅方向に対向する両側に互い違いに形成される。
言い換えれば、従来の子基板では、図２１に示すよう
に、幅方向に対向する一対のスルーホールが複数対形成
されていたのに対し、この実施例の子基板１４の幅方向
に対向する位置には、図２に示すように、スルーホール
１２が一つしか形成されない。そして、それぞれのスル
ーホール１２内に端子電極が形成され、さらにそれぞれ
の端子電極は子基板１４の主面上に引き出される。な
お、マザー基板１０の切断は、ダイサーによる切断に限
らず、その他の公知の分断方法により破断されてもよ
い。
てダイサーなどで分断することにより、複数の子基板１
４を得ることができる。これらの子基板１４は、図２に
示すように、幅方向に対向する一方側面の中央部を略Ｕ
字形状に切り欠いたスルーホール１２の内面に端子電極
１６ｂを有し、幅方向に対向する他方側面に連なる２つ
の角部をそれぞれ略Ｕ字形状に切り欠いたスルーホール
１２の内面にも端子電極１６ａ、１６ｃを有する。すな
わち、端子電極１６ａ，１６ｂおよび１６ｃは、子基板
１４の幅方向に対向する両側に互い違いに形成される。
言い換えれば、従来の子基板では、図２１に示すよう
に、幅方向に対向する一対のスルーホールが複数対形成
されていたのに対し、この実施例の子基板１４の幅方向
に対向する位置には、図２に示すように、スルーホール
１２が一つしか形成されない。そして、それぞれのスル
ーホール１２内に端子電極が形成され、さらにそれぞれ
の端子電極は子基板１４の主面上に引き出される。な
お、マザー基板１０の切断は、ダイサーによる切断に限
らず、その他の公知の分断方法により破断されてもよ
い。
【００１７】この実施例では、上述のように、従来の製
法による子基板に比べてスルーホールの数が半減するの
で、金型コストや加工コストを安価にすることができ、
子基板１４の製造コストを低減することができる。ま
た、この実施例により得られた子基板１４は、スルーホ
ール１２が互い違いに形成されているので、複数のスル
ーホール１２間の電気的短絡や機械的破壊を防止でき、
子基板１４のより一層の小型化を図ることができる。
法による子基板に比べてスルーホールの数が半減するの
で、金型コストや加工コストを安価にすることができ、
子基板１４の製造コストを低減することができる。ま
た、この実施例により得られた子基板１４は、スルーホ
ール１２が互い違いに形成されているので、複数のスル
ーホール１２間の電気的短絡や機械的破壊を防止でき、
子基板１４のより一層の小型化を図ることができる。
【００１８】図３は、図２に示した子基板を用いた電子
部品の一例を示す分解斜視図である。この電子部品２０
は、負荷容量内蔵型の表面実装型発振子である。この電
子部品２０は、子基板１４を含む。子基板１４の上に
は、たとえば３つの導電材２２を介してコンデンサ２４
が固着される。コンデンサ２４の下面の図示しない電極
は、導電材２２および子基板１４の表面の電極パタ−ン
を介して端子電極１６ａ〜１６ｃに電気的に接続され
る。コンデンサ２４の上には、たとえば２つのチップ型
導電材２２を介して圧電共振子２６が固着される。圧電
共振子２６の裏面の図示しない２つの電極は、導電材２
２を介してコンデンサ２４の上面の２つの電極に接続さ
れる。圧電共振子２６は、振動が妨げられないよう、両
端部近傍でのみ導電材２２によって支持される。さら
に、全体がキャップ２８で覆われる。こうして得られた
電子部品２０は、裏面に液状の導電材や封止材が塗布さ
れて、さらに他の電子回路基板に表面実装される。
部品の一例を示す分解斜視図である。この電子部品２０
は、負荷容量内蔵型の表面実装型発振子である。この電
子部品２０は、子基板１４を含む。子基板１４の上に
は、たとえば３つの導電材２２を介してコンデンサ２４
が固着される。コンデンサ２４の下面の図示しない電極
は、導電材２２および子基板１４の表面の電極パタ−ン
を介して端子電極１６ａ〜１６ｃに電気的に接続され
る。コンデンサ２４の上には、たとえば２つのチップ型
導電材２２を介して圧電共振子２６が固着される。圧電
共振子２６の裏面の図示しない２つの電極は、導電材２
２を介してコンデンサ２４の上面の２つの電極に接続さ
れる。圧電共振子２６は、振動が妨げられないよう、両
端部近傍でのみ導電材２２によって支持される。さら
に、全体がキャップ２８で覆われる。こうして得られた
電子部品２０は、裏面に液状の導電材や封止材が塗布さ
れて、さらに他の電子回路基板に表面実装される。
【００１９】図４は、図２に示した子基板を用いた電子
部品の他の例を示す分解斜視図である。この電子部品２
０は、図２に示した子基板１４を含む。ただし、この子
基板１４は、負荷容量を形成するため高ε材で形成され
る。したがって、端子電極１６ａ，１６ｂおよび１６ｃ
の相互の間にそれぞれ負荷容量が形成される。子基板１
４の上には、たとえばロの字形状の異方性導電材３０を
介して圧電共振子２６が固着される。異方性導電材３０
は、厚み方向にのみ導電性を有する材料である。したが
って、圧電共振子２６の図示しない裏面において長手方
向に対向する一方の電極は、子基板１４の長手方向に対
向する一方の端子電極１６ａに電気的に接続され、圧電
共振子２６の図示しない裏面において長手方向に対向す
る他方の電極は、子基板１４の長手方向に対向する他方
の端子電極１６ｃに電気的に接続される。また、この異
方性導電材３０は、子基板１４のスルーホール１２に対
応する３つの切り欠きが形成されている。さらに、圧電
共振子２６の上面にはロの字形状の接着材３２を介して
上基板３４が固着される。この電子部品２０では、圧電
共振子２６の振動が妨げられないよう、異方性導電材３
０と接着材３２とを所定の厚みを有するロの字形状とす
ることによって、圧電共振子２６の周囲に空洞が形成さ
れる。こうして得られた電子部品２０は、裏面に液状の
導電材や封止材が塗布されて、さらに他の電子回路基板
に表面実装される。
部品の他の例を示す分解斜視図である。この電子部品２
０は、図２に示した子基板１４を含む。ただし、この子
基板１４は、負荷容量を形成するため高ε材で形成され
る。したがって、端子電極１６ａ，１６ｂおよび１６ｃ
の相互の間にそれぞれ負荷容量が形成される。子基板１
４の上には、たとえばロの字形状の異方性導電材３０を
介して圧電共振子２６が固着される。異方性導電材３０
は、厚み方向にのみ導電性を有する材料である。したが
って、圧電共振子２６の図示しない裏面において長手方
向に対向する一方の電極は、子基板１４の長手方向に対
向する一方の端子電極１６ａに電気的に接続され、圧電
共振子２６の図示しない裏面において長手方向に対向す
る他方の電極は、子基板１４の長手方向に対向する他方
の端子電極１６ｃに電気的に接続される。また、この異
方性導電材３０は、子基板１４のスルーホール１２に対
応する３つの切り欠きが形成されている。さらに、圧電
共振子２６の上面にはロの字形状の接着材３２を介して
上基板３４が固着される。この電子部品２０では、圧電
共振子２６の振動が妨げられないよう、異方性導電材３
０と接着材３２とを所定の厚みを有するロの字形状とす
ることによって、圧電共振子２６の周囲に空洞が形成さ
れる。こうして得られた電子部品２０は、裏面に液状の
導電材や封止材が塗布されて、さらに他の電子回路基板
に表面実装される。
【００２０】図３および図４に示す電子部品２０では、
上述したように従来の子基板に比べてスルーホール１２
の数を半減させた子基板１４を用いるので、小型である
にもかかわらず、導電材や絶縁材の塗布面積を広くとる
ことができる。そのため、電子部品としての信頼性が向
上する。
上述したように従来の子基板に比べてスルーホール１２
の数を半減させた子基板１４を用いるので、小型である
にもかかわらず、導電材や絶縁材の塗布面積を広くとる
ことができる。そのため、電子部品としての信頼性が向
上する。
【００２１】図５は、本願発明にかかるマザー基板の他
の実施例を示す平面図であり、図６はそのマザー基板か
ら得られる子基板を示す斜視図である。図５に示すマザ
ー基板１０は、図１に示したマザー基板と比べて、各子
基板４となるべき部分の主面に平面矩形の凹部３６が形
成された点で異なる。この凹部３６は、圧電共振子２６
などの電子部品素子を収納するためのものである。この
マザー基板１０からは、図６に示す子基板１４を得るこ
とができる。この子基板１４は、電子部品素子を収納す
るための凹部３６を有するので、様々な用途に対応可能
である。
の実施例を示す平面図であり、図６はそのマザー基板か
ら得られる子基板を示す斜視図である。図５に示すマザ
ー基板１０は、図１に示したマザー基板と比べて、各子
基板４となるべき部分の主面に平面矩形の凹部３６が形
成された点で異なる。この凹部３６は、圧電共振子２６
などの電子部品素子を収納するためのものである。この
マザー基板１０からは、図６に示す子基板１４を得るこ
とができる。この子基板１４は、電子部品素子を収納す
るための凹部３６を有するので、様々な用途に対応可能
である。
【００２２】図７は、図６に示した子基板を用いた電子
部品の一例を示す分解斜視図である。この電子部品２０
の子基板１４は、負荷容量を形成するため高ε材で形成
される。子基板１４は、主面に凹部３６を有し、凹部３
６内には、端子電極１６ａ，１６ｂおよび１６ｃがそれ
ぞれ引き出される。子基板１４の凹部３６には、圧電共
振子２６が収納される。圧電共振子２６の図示しない裏
面において長手方向に対向する両端の電極は、導電材２
２を介してそれぞれ子基板１４の長手方向に対向する端
子電極１６ａまたは１６ｃに接続される。さらに、圧電
共振子２６および凹部３６は、キャップ２８で覆われ
る。この電子部品２０は、子基板１４の主面に凹部３６
を有するので、電子部品２０の厚みを薄くすることがで
き、他の回路基板に取り付けた際に、回路基板からの高
さを低くすることができる。
部品の一例を示す分解斜視図である。この電子部品２０
の子基板１４は、負荷容量を形成するため高ε材で形成
される。子基板１４は、主面に凹部３６を有し、凹部３
６内には、端子電極１６ａ，１６ｂおよび１６ｃがそれ
ぞれ引き出される。子基板１４の凹部３６には、圧電共
振子２６が収納される。圧電共振子２６の図示しない裏
面において長手方向に対向する両端の電極は、導電材２
２を介してそれぞれ子基板１４の長手方向に対向する端
子電極１６ａまたは１６ｃに接続される。さらに、圧電
共振子２６および凹部３６は、キャップ２８で覆われ
る。この電子部品２０は、子基板１４の主面に凹部３６
を有するので、電子部品２０の厚みを薄くすることがで
き、他の回路基板に取り付けた際に、回路基板からの高
さを低くすることができる。
【００２３】図８は本願発明にかかる子基板の別の実施
例を示す斜視図であり、図９はその線Ａ−Ａにおける断
面図である。図８および図９に示す子基板１４は、多層
基板として形成されている。この子基板１４は、図８お
よび図９に示すように、低ε材でなる第１の基板１５ａ
を含む。第１の基板１５ａの長手方向の両端における幅
方向一方の角部には、略Ｕ字状に切り欠かれたスルーホ
ール１２がそれぞれ設けられ、それらの内面に端子電極
１６ａおよび１６ｃが形成される。また、第１の基板１
５ａの幅方向の他方の側面の中央部には、略Ｕ字形状に
切り欠かれたスルーホール１２が設けられ端子電極１６
ｂが形成される。端子電極１６ｂは、第１の基板１５ａ
の表面に帯状に引き出される。そして、第１の基板１５
ａの表面上には、電極１６ｂを介在させながら高ε材で
なる平面矩形状の第２の基板１５ｂが積層される。第２
の基板１５ｂ上には、第１の基板１５ａの両端から端子
電極１６ａおよび１６ｃが引き出される。さらに、第２
の基板１５ｂの上には端子電極１６ａ，１６ｃを介在さ
せながら低ε材でなる平面ロの字状の第３の基板１５ｃ
が積層される。この子基板１４は、マザー基板の状態で
各子基板１４に対応する位置に第１から第３の基板１５
ａ〜１５ｃが一体に積層され、その後、分断線に沿って
分断することにより製造される。
例を示す斜視図であり、図９はその線Ａ−Ａにおける断
面図である。図８および図９に示す子基板１４は、多層
基板として形成されている。この子基板１４は、図８お
よび図９に示すように、低ε材でなる第１の基板１５ａ
を含む。第１の基板１５ａの長手方向の両端における幅
方向一方の角部には、略Ｕ字状に切り欠かれたスルーホ
ール１２がそれぞれ設けられ、それらの内面に端子電極
１６ａおよび１６ｃが形成される。また、第１の基板１
５ａの幅方向の他方の側面の中央部には、略Ｕ字形状に
切り欠かれたスルーホール１２が設けられ端子電極１６
ｂが形成される。端子電極１６ｂは、第１の基板１５ａ
の表面に帯状に引き出される。そして、第１の基板１５
ａの表面上には、電極１６ｂを介在させながら高ε材で
なる平面矩形状の第２の基板１５ｂが積層される。第２
の基板１５ｂ上には、第１の基板１５ａの両端から端子
電極１６ａおよび１６ｃが引き出される。さらに、第２
の基板１５ｂの上には端子電極１６ａ，１６ｃを介在さ
せながら低ε材でなる平面ロの字状の第３の基板１５ｃ
が積層される。この子基板１４は、マザー基板の状態で
各子基板１４に対応する位置に第１から第３の基板１５
ａ〜１５ｃが一体に積層され、その後、分断線に沿って
分断することにより製造される。
【００２４】図８および図９に示す子基板１４では、第
１の基板１５ａおよび第３の基板１５ｃが低ε材で形成
され、第２の基板１５ｂが高ε材で形成されて、それら
が一体に積層されているので、子基板１４内に負荷容量
が形成される。また、この子基板１４では第３の基板１
５ｃが平面ロ字形状に形成されているので、その内側が
圧電共振子などの電子部品素子を収納するための凹部と
しても作用する。
１の基板１５ａおよび第３の基板１５ｃが低ε材で形成
され、第２の基板１５ｂが高ε材で形成されて、それら
が一体に積層されているので、子基板１４内に負荷容量
が形成される。また、この子基板１４では第３の基板１
５ｃが平面ロ字形状に形成されているので、その内側が
圧電共振子などの電子部品素子を収納するための凹部と
しても作用する。
【００２５】図１０は、図１に示したマザー基板１０の
電極パターン１６の変形例を示す平面図であり、図１１
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１０に示すマザー基板１０は、分断線Ｄ
H1，ＤH2を跨いで電極パターン１６が断続的に形成され
ている点で図１に示したマザー基板と異なるものであ
る。これに限らず、電極パターン１６は、子基板１４の
用途に応じて様々なパターンとすることができる。ま
た、電極パターン１６は、子基板１４の表裏で同一パタ
ーンとしてもよく、異なるパターンとしてもよい。
電極パターン１６の変形例を示す平面図であり、図１１
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１０に示すマザー基板１０は、分断線Ｄ
H1，ＤH2を跨いで電極パターン１６が断続的に形成され
ている点で図１に示したマザー基板と異なるものであ
る。これに限らず、電極パターン１６は、子基板１４の
用途に応じて様々なパターンとすることができる。ま
た、電極パターン１６は、子基板１４の表裏で同一パタ
ーンとしてもよく、異なるパターンとしてもよい。
【００２６】図１２は、図１１に示したマザー基板１０
の変形例であり、図１３はそのマザー基板１０から得ら
れる子基板１４を示す斜視図である。図１２に示すマザ
ー基板１０は、子基板１４となるべき部分の面積を小さ
くしてスルーホール１２の密度を上げ、各スルーホール
１２の周囲とその内面に電極を形成したものである。す
なわち、子基板１４の幅方向に対向する一対のスルーホ
ール１２が複数対形成されている従来の子基板１４で
は、スルーホール１２間の基板割れやショートを防止す
るため、Ｗ＞３ａ＋αの大きさが必要であった。ここで
Ｗは子基板の全長であり、ａはスルーホール上に形成さ
れた電極パターンの幅長であり、αは子基板の割れや端
子電極間の短絡が生じないようにするためのギャップ値
である。それに対して、本願発明にかかる子基板１４
は、スルーホール１２が互い違いに形成されており、子
基板１４の幅方向に対向する位置にスルーホール１２が
一つしか形成されないので、この子基板１４は、図１３
に示すように、Ｗ＜３ａとすることも可能である。した
がって、この変形例によればより一層小型の子基板１４
を得ることが可能になる。
の変形例であり、図１３はそのマザー基板１０から得ら
れる子基板１４を示す斜視図である。図１２に示すマザ
ー基板１０は、子基板１４となるべき部分の面積を小さ
くしてスルーホール１２の密度を上げ、各スルーホール
１２の周囲とその内面に電極を形成したものである。す
なわち、子基板１４の幅方向に対向する一対のスルーホ
ール１２が複数対形成されている従来の子基板１４で
は、スルーホール１２間の基板割れやショートを防止す
るため、Ｗ＞３ａ＋αの大きさが必要であった。ここで
Ｗは子基板の全長であり、ａはスルーホール上に形成さ
れた電極パターンの幅長であり、αは子基板の割れや端
子電極間の短絡が生じないようにするためのギャップ値
である。それに対して、本願発明にかかる子基板１４
は、スルーホール１２が互い違いに形成されており、子
基板１４の幅方向に対向する位置にスルーホール１２が
一つしか形成されないので、この子基板１４は、図１３
に示すように、Ｗ＜３ａとすることも可能である。した
がって、この変形例によればより一層小型の子基板１４
を得ることが可能になる。
【００２７】図１４は、図１に示したマザー基板１０の
スルーホール１２の変形例を示す平面図であり、図１５
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１４に示すマザー基板１０は、図示縦方
向に延びる第１および第２の分断線ＤV1，ＤV2にそれぞ
れ一致する第１の直線Ｌ1 上に＋形状のスルーホール１
２ａが形成され、第１および第２の分断線ＤV1，ＤV2に
一致しない第２の直線Ｌ2 上に矩形状のスルーホール１
２ｂが形成されている点で図１に示すマザー基板１０と
異なる。この変形例によれば、図１５に示すように、幅
方向に対向する一方側面の中央部を略コの字形状に切り
欠いたスルーホール１２の内面に端子電極１６ｂを有
し、幅方向に対向する他方側面に連なる２つの角部をそ
れぞれ略Ｗ字形状に切り欠いたスルーホール１２の内面
に端子電極１６ａ、１６ｃを有する子基板１４を得るこ
とができる。これに限らず、スルーホール１２の形状
は、子基板１４の用途に応じて様々な形状にすることが
できる。
スルーホール１２の変形例を示す平面図であり、図１５
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１４に示すマザー基板１０は、図示縦方
向に延びる第１および第２の分断線ＤV1，ＤV2にそれぞ
れ一致する第１の直線Ｌ1 上に＋形状のスルーホール１
２ａが形成され、第１および第２の分断線ＤV1，ＤV2に
一致しない第２の直線Ｌ2 上に矩形状のスルーホール１
２ｂが形成されている点で図１に示すマザー基板１０と
異なる。この変形例によれば、図１５に示すように、幅
方向に対向する一方側面の中央部を略コの字形状に切り
欠いたスルーホール１２の内面に端子電極１６ｂを有
し、幅方向に対向する他方側面に連なる２つの角部をそ
れぞれ略Ｗ字形状に切り欠いたスルーホール１２の内面
に端子電極１６ａ、１６ｃを有する子基板１４を得るこ
とができる。これに限らず、スルーホール１２の形状
は、子基板１４の用途に応じて様々な形状にすることが
できる。
【００２８】図１６は、図１に示したマザー基板１０の
スルーホール１２の変形例を示す平面図であり、図１７
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１６に示すマザー基板１０は、図１に示
したマザー基板１０と比べて、スルーホール１２の形状
を矩形とし、さらにそのスルーホール１２内に電極パタ
ーン１６と同じ導電材１６を充填している点で異なる。
この変形例によれば、図１７に示すように、スルーホー
ル１２内に導電材が充填された電極１６ａ，１６ｂおよ
び１６ｃを有する子基板１４を得ることができる。この
場合には、スルーホール１２が予め導電材で充填されて
いるので、この子基板１４を用いた電子部品２０の表面
実装時に導電材や封止材がスルーホールに流入すること
を気にする必要がなくなる。そのため、導電材や絶縁材
の塗布面積をより広くとることができ、電子部品として
の信頼性が向上する。
スルーホール１２の変形例を示す平面図であり、図１７
はそのマザー基板１０から得られる子基板１４を示す斜
視図である。図１６に示すマザー基板１０は、図１に示
したマザー基板１０と比べて、スルーホール１２の形状
を矩形とし、さらにそのスルーホール１２内に電極パタ
ーン１６と同じ導電材１６を充填している点で異なる。
この変形例によれば、図１７に示すように、スルーホー
ル１２内に導電材が充填された電極１６ａ，１６ｂおよ
び１６ｃを有する子基板１４を得ることができる。この
場合には、スルーホール１２が予め導電材で充填されて
いるので、この子基板１４を用いた電子部品２０の表面
実装時に導電材や封止材がスルーホールに流入すること
を気にする必要がなくなる。そのため、導電材や絶縁材
の塗布面積をより広くとることができ、電子部品として
の信頼性が向上する。
【００２９】図１８は、本願発明にかかる子基板の製造
方法の別の実施例を示す平面図であり、図１９はこの製
造方法により得られる子基板１４を示す斜視図である。
図１８に示すマザー基板１０は、図１に示したマザー基
板１０と同様のものであるが、図示縦方向に延びる分断
線ＤV1, ＤV2の設けられ方が異なる。すなわち、図１に
示したものでは、縦方向に延びる第１および第２の分断
線ＤV1, ＤV2は、横方向に延びる第１の分断線ＤH1上の
スルーホール１２のみを通過しており、横方向に延びる
第２の分断線ＤH2上のスルーホール１２は縦方向に延び
る分断線で分断されていなかった。その結果、図１に示
す実施例では、三端子型の子基板１４が得られていた。
しかし、図１８に示す実施例では、縦方向に延びる第１
の分断線ＤV1は、横方向に延びる第２の分断線ＤH2上の
スルーホール１２を通過し、縦方向に延びる第２の分断
線ＤV2は、横方向に延びる第１の分断線ＤH1上のスルー
ホール１２を通過するようにしている。すなわち、この
実施例では、第１の直線Ｌ 1 が縦方向に延びる第１の分
断線ＤV1に一致し、第２の直線Ｌ2 が縦方向に延びる第
２の分断線ＤV2に一致する。そして、これらの分断線Ｄ
V1, ＤV2, ＤH1, Ｄ H2に沿ってマザー基板１０をダイサ
ーなどの公知の手段で分断することにより、図１９に示
すように、二端子型の子基板１４を得ることができる。
方法の別の実施例を示す平面図であり、図１９はこの製
造方法により得られる子基板１４を示す斜視図である。
図１８に示すマザー基板１０は、図１に示したマザー基
板１０と同様のものであるが、図示縦方向に延びる分断
線ＤV1, ＤV2の設けられ方が異なる。すなわち、図１に
示したものでは、縦方向に延びる第１および第２の分断
線ＤV1, ＤV2は、横方向に延びる第１の分断線ＤH1上の
スルーホール１２のみを通過しており、横方向に延びる
第２の分断線ＤH2上のスルーホール１２は縦方向に延び
る分断線で分断されていなかった。その結果、図１に示
す実施例では、三端子型の子基板１４が得られていた。
しかし、図１８に示す実施例では、縦方向に延びる第１
の分断線ＤV1は、横方向に延びる第２の分断線ＤH2上の
スルーホール１２を通過し、縦方向に延びる第２の分断
線ＤV2は、横方向に延びる第１の分断線ＤH1上のスルー
ホール１２を通過するようにしている。すなわち、この
実施例では、第１の直線Ｌ 1 が縦方向に延びる第１の分
断線ＤV1に一致し、第２の直線Ｌ2 が縦方向に延びる第
２の分断線ＤV2に一致する。そして、これらの分断線Ｄ
V1, ＤV2, ＤH1, Ｄ H2に沿ってマザー基板１０をダイサ
ーなどの公知の手段で分断することにより、図１９に示
すように、二端子型の子基板１４を得ることができる。
【００３０】
【発明の効果】本願発明によれば、小型の子基板を安価
に得ることができる。すなわち、本願発明にかかるマザ
ー基板は、隣接する分断線上のスルーホールが互い違い
になるように形成されるので、全体としてスルーホール
の数を減少させることができる。そのため、子基板の製
造コストを低減することができる。また、この子基板の
構造では、子基板と小型化した際のスルーホール間の基
板割れやショートが発生しにくいので、子基板の一層の
小型化を図ることができる。しかも、スルーホールの数
を減少させることにより、相対的に封止材や導電材を塗
布することのできる面積が相対的に増えるので、信頼性
の高い電子部品を得ることができる。
に得ることができる。すなわち、本願発明にかかるマザ
ー基板は、隣接する分断線上のスルーホールが互い違い
になるように形成されるので、全体としてスルーホール
の数を減少させることができる。そのため、子基板の製
造コストを低減することができる。また、この子基板の
構造では、子基板と小型化した際のスルーホール間の基
板割れやショートが発生しにくいので、子基板の一層の
小型化を図ることができる。しかも、スルーホールの数
を減少させることにより、相対的に封止材や導電材を塗
布することのできる面積が相対的に増えるので、信頼性
の高い電子部品を得ることができる。
【図１】本願発明にかかるマザー基板の一実施例を示す
平面図である。
平面図である。
【図２】図１に示すマザー基板から得られる子基板を示
す斜視図である。
す斜視図である。
【図３】図２に示した子基板を用いた電子部品の一例を
示す分解斜視図である。
示す分解斜視図である。
【図４】図２に示した子基板を用いた電子部品の他の例
を示す分解斜視図である。
を示す分解斜視図である。
【図５】本願発明にかかるマザー基板の他の実施例を示
す平面図である。
す平面図である。
【図６】図５に示すマザー基板から得られる子基板を示
す斜視図である。
す斜視図である。
【図７】図６に示した子基板を用いた電子部品の一例を
示す分解斜視図である。
示す分解斜視図である。
【図８】本願発明にかかる子基板の別の実施例を示す斜
視図である。
視図である。
【図９】図８に示す線Ａ−Ａにおける断面図である。
【図１０】図１に示したマザー基板の電極パターンの変
形例を示す平面図である。
形例を示す平面図である。
【図１１】図１０に示すマザー基板から得られる子基板
を示す斜視図である。
を示す斜視図である。
【図１２】図１１に示したマザー基板の変形例を示す平
面図である。
面図である。
【図１３】図１２に示すマザー基板から得られる子基板
を示す斜視図である。
を示す斜視図である。
【図１４】図１に示すマザー基板のスルーホールの変形
例を示す平面図である。
例を示す平面図である。
【図１５】図１４に示すマザー基板から得られる子基板
を示す斜視図である。
を示す斜視図である。
【図１６】図１に示したマザー基板のスルーホールの変
形例を示す平面図である。
形例を示す平面図である。
【図１７】図１６に示すマザー基板から得られる子基板
を示す斜視図である。
を示す斜視図である。
【図１８】本願発明にかかる子基板の製造方法の別の実
施例を示す平面図である。
施例を示す平面図である。
【図１９】図１８に示す製造方法により得られる子基板
を示す斜視図である。
を示す斜視図である。
【図２０】従来のマザー基板の一例を示す平面図であ
る。
る。
【図２１】図２０に示すマザー基板より得られる従来の
子基板を示す斜視図である。
子基板を示す斜視図である。
１０ マザー基板 １２ スルーホール １４ 子基板 １６ 電極パターン １６ａ，１６ｂ，１６ｃ 端子電極 ２０ 電子部品 ２２ 導電材 ２４ コンデンサ ２６ 圧電共振子 ２８ キャップ ３０ 異方性導電材 ３２ 接着材 ３４ 上基板 ３６ 凹部
Claims (5)
- 【請求項１】 複数の平行な直線に沿って切断すること
により、子基板を形成するためのマザー基板であって、 それぞれの前記直線上において所定の間隔をおいて形成
される複数のスルーホールを有し、 隣接する前記直線上のスルーホールが互い違いになるよ
うに配置された、マザー基板。 - 【請求項２】 格子状に延びる分断線に沿って分断する
ことにより子基板となるべき部分が縦横に配列されてな
るマザー基板であって、 前記子基板になるべき部分を間において対向する一方側
に沿って延びる第１の分断線上に互いに所定の間隔をお
いて形成される複数のスルーホールと、 前記子基板になるべき部分を間において対向する他方側
に沿って延びる第２の分断線上に互いに所定の間隔をお
いて形成される複数のスルーホールとを有し、 前記第１の分断線に直交しその上のスルーホールを通っ
て延びる直線と、前記第２の分断線に直交しその上のス
ルーホールを通って延びる直線とが一致しないように各
スルーホールを配置することにより、前記子基板になる
べき部分の両側にスルーホールが互い違いに形成され
た、マザー基板。 - 【請求項３】 請求項１または請求項２に記載のマザー
基板を前記分断線に沿って分断することにより形成され
る、子基板。 - 【請求項４】 格子状に延びる直線に沿って分断するこ
とにより子基板となるべき部分を間において対向する両
側の直線上に互い違いに配置される複数のスルーホール
を有するマザー基板を準備する工程、 前記マザー基板の主面と前記スルーホール内に電極を形
成する工程、および前記マザー基板を前記直線に沿って
格子状に分断する工程を含む、子基板の製造方法。 - 【請求項５】 請求項３に記載の子基板上に電子部品素
子を搭載してなる、電子部品。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09595299A JP3614030B2 (ja) | 1999-04-02 | 1999-04-02 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
| US09/525,077 US6570262B1 (en) | 1999-04-02 | 2000-03-14 | Mother substrate and electronic component utilizing the mother substrate |
| MYPI20001230A MY125238A (en) | 1999-04-02 | 2000-03-28 | Mother substrate and electronic component utilizing the mother substrate |
| DE10016060A DE10016060A1 (de) | 1999-04-02 | 2000-03-31 | Substrat, Einzelsubstrat und Verfahren zur Herstellung derselben |
| CNB001049348A CN1147993C (zh) | 1999-04-02 | 2000-03-31 | 母片、基片元件及其制造方法 |
| US10/409,972 US6835601B2 (en) | 1999-04-02 | 2003-04-09 | Mother substrate, substrate element, and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09595299A JP3614030B2 (ja) | 1999-04-02 | 1999-04-02 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294899A true JP2000294899A (ja) | 2000-10-20 |
| JP3614030B2 JP3614030B2 (ja) | 2005-01-26 |
Family
ID=14151600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09595299A Expired - Fee Related JP3614030B2 (ja) | 1999-04-02 | 1999-04-02 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6570262B1 (ja) |
| JP (1) | JP3614030B2 (ja) |
| CN (1) | CN1147993C (ja) |
| DE (1) | DE10016060A1 (ja) |
| MY (1) | MY125238A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053442A (ja) * | 2006-08-24 | 2008-03-06 | Alps Electric Co Ltd | セラミック基板の製造方法とそれを用いた電子回路モジュール |
| JP2011211681A (ja) * | 2010-03-09 | 2011-10-20 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及びその製造方法 |
| JP2012114810A (ja) * | 2010-11-26 | 2012-06-14 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及びその製造方法 |
| JP2012147497A (ja) * | 2010-03-09 | 2012-08-02 | Nippon Dempa Kogyo Co Ltd | シート状セラミックベース及びその製造方法 |
| JP2013034166A (ja) * | 2010-12-28 | 2013-02-14 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及び基板シート |
| US20210367578A1 (en) * | 2019-03-29 | 2021-11-25 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic substrate and ceramic substrate |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
| EP1523043B1 (en) * | 2003-10-06 | 2011-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor and method for manufacturing the same |
| JP4967707B2 (ja) * | 2006-05-01 | 2012-07-04 | セイコーエプソン株式会社 | 圧電振動子およびその製造方法 |
| US8207589B2 (en) | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
| US7955893B2 (en) | 2008-01-31 | 2011-06-07 | Alpha & Omega Semiconductor, Ltd | Wafer level chip scale package and process of manufacture |
| US8373257B2 (en) * | 2008-09-25 | 2013-02-12 | Alpha & Omega Semiconductor Incorporated | Top exposed clip with window array |
| US8222078B2 (en) | 2009-07-22 | 2012-07-17 | Alpha And Omega Semiconductor Incorporated | Chip scale surface mounted semiconductor device package and process of manufacture |
| US8362606B2 (en) * | 2010-07-29 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Wafer level chip scale package |
| KR101922191B1 (ko) * | 2012-03-02 | 2019-02-20 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| CN110212056A (zh) * | 2019-05-30 | 2019-09-06 | 晶澳（扬州）太阳能科技有限公司 | 切片太阳能电池片的制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
| JPS5561050A (en) | 1978-10-31 | 1980-05-08 | Sony Corp | Manufacture of electronic parts |
| JPS5821847A (ja) * | 1981-07-31 | 1983-02-08 | Nec Corp | 電子部品取付用構成体の製造方法 |
| JPS58139613A (ja) | 1982-02-10 | 1983-08-19 | 三菱電機株式会社 | ガス絶縁開閉装置 |
| JP2847246B2 (ja) | 1989-08-31 | 1999-01-13 | 日本メクトロン株式会社 | 可撓性回路基板集合体及びその製造法 |
| US5051869A (en) * | 1990-05-10 | 1991-09-24 | Rockwell International Corporation | Advanced co-fired multichip/hybrid package |
| JP2616280B2 (ja) * | 1991-04-27 | 1997-06-04 | 株式会社村田製作所 | 発振器及びその製造方法 |
| JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| JPH06334236A (ja) | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 積層型圧電・電歪アクチュエータの製造方法 |
| US5502344A (en) | 1993-08-23 | 1996-03-26 | Rohm Co., Ltd. | Packaged piezoelectric oscillator incorporating capacitors and method of making the same |
| JPH07335995A (ja) | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP3252605B2 (ja) * | 1994-07-04 | 2002-02-04 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JPH0897674A (ja) | 1994-09-28 | 1996-04-12 | Kyocera Corp | 表面実装型ラダー型フィルタならびに直列共振子または並列共振子の製造方法 |
| JPH0897607A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 誘電体フィルタ用基板 |
| JP3261926B2 (ja) | 1995-04-21 | 2002-03-04 | 株式会社村田製作所 | 表面実装型電子部品の製造方法 |
| JPH09181443A (ja) | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| US5637916A (en) * | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
| TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
| JP3625668B2 (ja) * | 1998-10-21 | 2005-03-02 | 日本電波工業株式会社 | シート状回路基板及び表面実装用の回路基板 |
| US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
| JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
| JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
-
1999
- 1999-04-02 JP JP09595299A patent/JP3614030B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-14 US US09/525,077 patent/US6570262B1/en not_active Expired - Fee Related
- 2000-03-28 MY MYPI20001230A patent/MY125238A/en unknown
- 2000-03-31 CN CNB001049348A patent/CN1147993C/zh not_active Expired - Fee Related
- 2000-03-31 DE DE10016060A patent/DE10016060A1/de not_active Ceased
-
2003
- 2003-04-09 US US10/409,972 patent/US6835601B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053442A (ja) * | 2006-08-24 | 2008-03-06 | Alps Electric Co Ltd | セラミック基板の製造方法とそれを用いた電子回路モジュール |
| JP2011211681A (ja) * | 2010-03-09 | 2011-10-20 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及びその製造方法 |
| JP2012147497A (ja) * | 2010-03-09 | 2012-08-02 | Nippon Dempa Kogyo Co Ltd | シート状セラミックベース及びその製造方法 |
| US8305150B2 (en) | 2010-03-09 | 2012-11-06 | Nihon Dempa Kogyo Co., Ltd | Surface mount crystal oscillator and manufacturing method of the same |
| JP2012114810A (ja) * | 2010-11-26 | 2012-06-14 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及びその製造方法 |
| JP2013034166A (ja) * | 2010-12-28 | 2013-02-14 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及び基板シート |
| US20210367578A1 (en) * | 2019-03-29 | 2021-11-25 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic substrate and ceramic substrate |
| US12155367B2 (en) * | 2019-03-29 | 2024-11-26 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic substrate and ceramic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| MY125238A (en) | 2006-07-31 |
| US20030207546A1 (en) | 2003-11-06 |
| US6570262B1 (en) | 2003-05-27 |
| US6835601B2 (en) | 2004-12-28 |
| CN1269637A (zh) | 2000-10-11 |
| DE10016060A1 (de) | 2000-12-28 |
| JP3614030B2 (ja) | 2005-01-26 |
| CN1147993C (zh) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617368B2 (ja) | マザー基板および子基板ならびにその製造方法 | |
| JP7613660B2 (ja) | 積層型キャパシタ及びその実装基板並びにその製造方法 | |
| CN115472438B (zh) | 电容器阵列以及复合电子部件 | |
| US10714822B2 (en) | Wireless module and method for manufacturing wireless module | |
| JP3614030B2 (ja) | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 | |
| US10014111B2 (en) | Substrate terminal mounted electronic element | |
| US9947466B2 (en) | Electronic component | |
| US6576999B2 (en) | Mounting structure for an electronic component having an external terminal electrode | |
| US7898795B2 (en) | Solid-state electrolytic capacitor | |
| US9781828B2 (en) | Module substrate and method for manufacturing module substrate | |
| CN101752084A (zh) | 电子部件以及电子部件内置基板 | |
| CN115997264A (zh) | 薄膜电容器及具备其的电子电路基板 | |
| JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
| KR20130080294A (ko) | 커패시터 내장형 인쇄회로기판 및 그의 제조방법 | |
| JPH04220004A (ja) | 電圧制御発振器 | |
| JP2005353925A (ja) | 多層配線基板および電子装置用基板 | |
| JP2001155952A (ja) | 三次元搭載用三端子積層セラミックコンデンサ | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
| JP4292860B2 (ja) | 積層型電子回路装置とその製造方法 | |
| JP6725333B2 (ja) | 多数個取り配線基板および配線基板 | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| JP6120368B2 (ja) | 多数個取り配線基板 | |
| JP2006100546A (ja) | 多数個取り配線基板、電子部品収納用パッケージおよび電子装置 | |
| JP2017103261A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |