JP2000295104A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP2000295104A JP2000295104A JP11101445A JP10144599A JP2000295104A JP 2000295104 A JP2000295104 A JP 2000295104A JP 11101445 A JP11101445 A JP 11101445A JP 10144599 A JP10144599 A JP 10144599A JP 2000295104 A JP2000295104 A JP 2000295104A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- conversion
- target
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】Ａ／Ｄ変換の期間中に基準電圧の変動が生じる
ときでも、Ａ／Ｄ変換の精度の低下を防止する。 【解決手段】Ａ／Ｄ変換の対象となる対象電圧ＡＮをサ
ンプルホールドすると共に、サンプルホールドした対象
電圧ＡＤＩＮをＡ／Ｄ変換器３に送出する対象電圧保持
回路２ａと、Ａ／Ｄ変換の基準となる基準電圧Ｓ／ＨＩ
Ｎ＋，Ｓ／ＨＩＮ−をサンプルホールドすると共に、サ
ンプルホールドした基準電圧ＶＲＥＦ＋，ＶＲＥＦ−を
Ａ／Ｄ変換器３に送出する基準電圧保持回路２ｂ，２ｃ
と、Ａ／Ｄ変換器３がＡ／Ｄ変換を行う期間中は、対象
電圧保持回路２ａと基準電圧保持回路２ｂ，２ｃとにサ
ンプルホールドを行わせる制御回路４とを備えている。
ときでも、Ａ／Ｄ変換の精度の低下を防止する。 【解決手段】Ａ／Ｄ変換の対象となる対象電圧ＡＮをサ
ンプルホールドすると共に、サンプルホールドした対象
電圧ＡＤＩＮをＡ／Ｄ変換器３に送出する対象電圧保持
回路２ａと、Ａ／Ｄ変換の基準となる基準電圧Ｓ／ＨＩ
Ｎ＋，Ｓ／ＨＩＮ−をサンプルホールドすると共に、サ
ンプルホールドした基準電圧ＶＲＥＦ＋，ＶＲＥＦ−を
Ａ／Ｄ変換器３に送出する基準電圧保持回路２ｂ，２ｃ
と、Ａ／Ｄ変換器３がＡ／Ｄ変換を行う期間中は、対象
電圧保持回路２ａと基準電圧保持回路２ｂ，２ｃとにサ
ンプルホールドを行わせる制御回路４とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換の期間
中、Ａ／Ｄ変換の対象となる対象電圧をサンプルホール
ドすると共に、Ａ／Ｄ変換の基準となる基準電圧をサン
プルホールドするＡ／Ｄ変換装置に関するものである。
中、Ａ／Ｄ変換の対象となる対象電圧をサンプルホール
ドすると共に、Ａ／Ｄ変換の基準となる基準電圧をサン
プルホールドするＡ／Ｄ変換装置に関するものである。
【０００２】
【従来の技術】アナログ電圧をデジタル処理するときに
不可欠となるＡ／Ｄ変換装置の１つに、特開平３−２５
４５２４号として提案された従来技術がある。すなわ
ち、この技術は、Ａ／Ｄ変換の対象となる対象電圧を、
Ａ／Ｄ変換器に直接導く構成としている。そして、直接
導かれた対象電圧を、基準電圧に基づいてＡ／Ｄ変換す
ることにより、対象電圧を示すデジタル値を得ている。
不可欠となるＡ／Ｄ変換装置の１つに、特開平３−２５
４５２４号として提案された従来技術がある。すなわ
ち、この技術は、Ａ／Ｄ変換の対象となる対象電圧を、
Ａ／Ｄ変換器に直接導く構成としている。そして、直接
導かれた対象電圧を、基準電圧に基づいてＡ／Ｄ変換す
ることにより、対象電圧を示すデジタル値を得ている。
【０００３】しかしながら、上記構成を用いる場合、Ａ
／Ｄ変換器がＡ／Ｄ変換を行っている期間中に、対象電
圧の電圧値が変化すると、変換結果であるデジタル値に
大きな誤差を生じる。このような不具合を防止するた
め、図８に示す技術が提案されている。すなわち、被対
象回路ＳＬから送出される対象電圧ＡＮを対象電圧保持
回路２ａに導くことによって、対象電圧ＡＮのサンプル
ホールドを行い、サンプルホールドされた対象電圧ＡＤ
ＩＮをＡ／Ｄ変換器３に導いている。このため、Ａ／Ｄ
変換器３がＡ／Ｄ変換を行う期間中は、対象電圧ＡＤＩ
Ｎのレベルが一定に維持されるので、Ａ／Ｄ変換の結果
得られたデジタル値は、精度の高い値となる。
／Ｄ変換器がＡ／Ｄ変換を行っている期間中に、対象電
圧の電圧値が変化すると、変換結果であるデジタル値に
大きな誤差を生じる。このような不具合を防止するた
め、図８に示す技術が提案されている。すなわち、被対
象回路ＳＬから送出される対象電圧ＡＮを対象電圧保持
回路２ａに導くことによって、対象電圧ＡＮのサンプル
ホールドを行い、サンプルホールドされた対象電圧ＡＤ
ＩＮをＡ／Ｄ変換器３に導いている。このため、Ａ／Ｄ
変換器３がＡ／Ｄ変換を行う期間中は、対象電圧ＡＤＩ
Ｎのレベルが一定に維持されるので、Ａ／Ｄ変換の結果
得られたデジタル値は、精度の高い値となる。
【０００４】
【発明が解決しようとする課題】しかしながら、図８に
示した技術を用いる場合には、以下に示す問題を生じて
いた。すなわち、Ａ／Ｄ変換器３は、プラスの基準電圧
ＶＲＥＦ＋およびマイナスの基準電圧ＶＲＥＦ−の２種
の電圧値を基準として、対象電圧ＡＤＩＮのＡ／Ｄ変換
を行う。このため、Ａ／Ｄ変換を行っている期間中に、
ノイズ等の影響により、基準電圧ＶＲＥＦ＋や基準電圧
ＶＲＥＦ−にレベル変化が生じると、Ａ／Ｄ変換の精度
が低下するという不具合を生じる。
示した技術を用いる場合には、以下に示す問題を生じて
いた。すなわち、Ａ／Ｄ変換器３は、プラスの基準電圧
ＶＲＥＦ＋およびマイナスの基準電圧ＶＲＥＦ−の２種
の電圧値を基準として、対象電圧ＡＤＩＮのＡ／Ｄ変換
を行う。このため、Ａ／Ｄ変換を行っている期間中に、
ノイズ等の影響により、基準電圧ＶＲＥＦ＋や基準電圧
ＶＲＥＦ−にレベル変化が生じると、Ａ／Ｄ変換の精度
が低下するという不具合を生じる。
【０００５】本発明は上記課題を解決するため創案され
たものであって、請求項１記載の発明の目的は、Ａ／Ｄ
変換の期間中は、対象電圧と基準電圧との双方をサンプ
ルホールドすることにより、Ａ／Ｄ変換の期間中に基準
電圧の変動が生じたときでも、Ａ／Ｄ変換の精度の低下
を防止することのできるＡ／Ｄ変換装置を提供すること
にある。
たものであって、請求項１記載の発明の目的は、Ａ／Ｄ
変換の期間中は、対象電圧と基準電圧との双方をサンプ
ルホールドすることにより、Ａ／Ｄ変換の期間中に基準
電圧の変動が生じたときでも、Ａ／Ｄ変換の精度の低下
を防止することのできるＡ／Ｄ変換装置を提供すること
にある。
【０００６】また請求項２記載の発明の目的は、上記目
的に加え、複数の対象電圧から１つの対象電圧を選択す
るセレクタと、複数の基準電圧から１つの基準電圧を選
択するセレクタとを設けることにより、選択された対象
電圧に対応する基準電圧を選択することのできるＡ／Ｄ
変換装置を提供することにある。
的に加え、複数の対象電圧から１つの対象電圧を選択す
るセレクタと、複数の基準電圧から１つの基準電圧を選
択するセレクタとを設けることにより、選択された対象
電圧に対応する基準電圧を選択することのできるＡ／Ｄ
変換装置を提供することにある。
【０００７】また請求項３記載の発明の目的は、上記目
的に加え、対象電圧をサンプルホールドするタイミング
と、基準電圧をサンプルホールドするタイミングとを、
同一のタイミングとすることにより、対象電圧の生成の
基準となる基準電圧が時間的にレベル変化する信号とな
るときでも、Ａ／Ｄ変換の精度の低下を防止することの
できるＡ／Ｄ変換装置を提供することにある。
的に加え、対象電圧をサンプルホールドするタイミング
と、基準電圧をサンプルホールドするタイミングとを、
同一のタイミングとすることにより、対象電圧の生成の
基準となる基準電圧が時間的にレベル変化する信号とな
るときでも、Ａ／Ｄ変換の精度の低下を防止することの
できるＡ／Ｄ変換装置を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、Ａ／Ｄ変換の対象となる対
象電圧をサンプルホールドすると共に、サンプルホール
ドした対象電圧をＡ／Ｄ変換器に送出する対象電圧保持
回路と、Ａ／Ｄ変換の基準となる基準電圧をサンプルホ
ールドすると共に、サンプルホールドした基準電圧を前
記Ａ／Ｄ変換器に送出する基準電圧保持回路と、前記Ａ
／Ｄ変換器がＡ／Ｄ変換を行う期間中は、対象電圧保持
回路と基準電圧保持回路とにサンプルホールドを行わせ
る制御回路とを備えた構成としている。
め、請求項１記載の発明は、Ａ／Ｄ変換の対象となる対
象電圧をサンプルホールドすると共に、サンプルホール
ドした対象電圧をＡ／Ｄ変換器に送出する対象電圧保持
回路と、Ａ／Ｄ変換の基準となる基準電圧をサンプルホ
ールドすると共に、サンプルホールドした基準電圧を前
記Ａ／Ｄ変換器に送出する基準電圧保持回路と、前記Ａ
／Ｄ変換器がＡ／Ｄ変換を行う期間中は、対象電圧保持
回路と基準電圧保持回路とにサンプルホールドを行わせ
る制御回路とを備えた構成としている。
【０００９】すなわち、Ａ／Ｄ変換を行う期間中にＡ／
Ｄ変換器に与えられる基準電圧は、サンプルホールドさ
れた電圧となる。従って、Ａ／Ｄ変換の期間中に、基準
電圧にレベル変動が生じたときでも、Ａ／Ｄ変換器に
は、レベルの変動しない基準電圧が与えられる。
Ｄ変換器に与えられる基準電圧は、サンプルホールドさ
れた電圧となる。従って、Ａ／Ｄ変換の期間中に、基準
電圧にレベル変動が生じたときでも、Ａ／Ｄ変換器に
は、レベルの変動しない基準電圧が与えられる。
【００１０】また、請求項２記載の発明は、上記構成に
加え、複数の対象電圧のうちから１つの対象電圧を選択
し、選択した対象電圧を前記対象電圧保持回路に送出す
る対象電圧セレクタと、複数の基準電圧のうちから１つ
の基準電圧を選択し、選択した基準電圧を前記基準電圧
保持回路に送出する基準電圧セレクタとを備えた構成と
している。
加え、複数の対象電圧のうちから１つの対象電圧を選択
し、選択した対象電圧を前記対象電圧保持回路に送出す
る対象電圧セレクタと、複数の基準電圧のうちから１つ
の基準電圧を選択し、選択した基準電圧を前記基準電圧
保持回路に送出する基準電圧セレクタとを備えた構成と
している。
【００１１】すなわち、基準電圧セレクタを用いて、選
択された対象電圧に対応する基準電圧を選択すると、基
準電圧セレクタからは、選択された対象電圧に対応する
基準電圧が送出される。
択された対象電圧に対応する基準電圧を選択すると、基
準電圧セレクタからは、選択された対象電圧に対応する
基準電圧が送出される。
【００１２】また、請求項３記載の発明は、上記構成に
加え、前記制御回路は、前記対象電圧保持回路と前記基
準電圧保持回路とに同時にサンプルホールドを行わせる
構成としている。
加え、前記制御回路は、前記対象電圧保持回路と前記基
準電圧保持回路とに同時にサンプルホールドを行わせる
構成としている。
【００１３】すなわち、Ａ／Ｄ変換器には、対象電圧の
サンプルホールドを行った時刻と同時刻にサンプルホー
ルドされた基準電圧が与えられる。
サンプルホールドを行った時刻と同時刻にサンプルホー
ルドされた基準電圧が与えられる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１５】図１は、本発明に係るＡ／Ｄ変換装置の第
１の実施形態の電気的構成を示すブロック線図であり、
図８に示す構成と同一となるブロックおよび信号には、
図８における符号と同一符号を付与している。
１の実施形態の電気的構成を示すブロック線図であり、
図８に示す構成と同一となるブロックおよび信号には、
図８における符号と同一符号を付与している。
【００１６】図において、被対象回路ＳＬは、プラス電
圧Ｖ＋とマイナス電圧Ｖ−との２種の基準電圧に基づい
て、Ａ／Ｄ変換の対象となる対象電圧ＡＮを発生するブ
ロックとなっている。そして、発生した対象電圧ＡＮを
対象電圧保持回路２ａに送出する。
圧Ｖ＋とマイナス電圧Ｖ−との２種の基準電圧に基づい
て、Ａ／Ｄ変換の対象となる対象電圧ＡＮを発生するブ
ロックとなっている。そして、発生した対象電圧ＡＮを
対象電圧保持回路２ａに送出する。
【００１７】また、対象電圧保持回路２ａは、対象電圧
ＡＮをサンプルホールドするブロックとなっている。す
なわち、制御回路４からのホールド信号Ｓ／ＨａがＨレ
ベルであるときには、入力された対象電圧ＡＮのサンプ
リングを行う。そして、ホールド信号Ｓ／ＨａがＨレベ
ルからＬレベルに変化したときの電圧を保持し、保持し
た電圧を、対象電圧ＡＤＩＮとして、Ａ／Ｄ変換器３に
送出する。
ＡＮをサンプルホールドするブロックとなっている。す
なわち、制御回路４からのホールド信号Ｓ／ＨａがＨレ
ベルであるときには、入力された対象電圧ＡＮのサンプ
リングを行う。そして、ホールド信号Ｓ／ＨａがＨレベ
ルからＬレベルに変化したときの電圧を保持し、保持し
た電圧を、対象電圧ＡＤＩＮとして、Ａ／Ｄ変換器３に
送出する。
【００１８】また、基準電圧保持回路２ｂは、基準電圧
Ｓ／ＨＩＮ＋（プラス電圧Ｖ＋に等しい）をサンプルホ
ールドするブロックとなっている。すなわち、制御回路
４からのホールド信号Ｓ／ＨｂがＨレベルであるときに
は、入力された基準電圧Ｓ／ＨＩＮ＋のサンプリングを
行う。そして、ホールド信号Ｓ／ＨｂがＨレベルからＬ
レベルに変化したときの電圧を保持し、保持した電圧
を、基準電圧ＶＲＥＦ＋として、Ａ／Ｄ変換器３に送出
する。
Ｓ／ＨＩＮ＋（プラス電圧Ｖ＋に等しい）をサンプルホ
ールドするブロックとなっている。すなわち、制御回路
４からのホールド信号Ｓ／ＨｂがＨレベルであるときに
は、入力された基準電圧Ｓ／ＨＩＮ＋のサンプリングを
行う。そして、ホールド信号Ｓ／ＨｂがＨレベルからＬ
レベルに変化したときの電圧を保持し、保持した電圧
を、基準電圧ＶＲＥＦ＋として、Ａ／Ｄ変換器３に送出
する。
【００１９】また、基準電圧保持回路２ｃは、基準電圧
Ｓ／ＨＩＮ−（マイナス電圧Ｖ−に等しい）をサンプル
ホールドするブロックとなっている。すなわち、制御回
路４からのホールド信号Ｓ／ＨｃがＨレベルであるとき
には、入力された基準電圧Ｓ／ＨＩＮ−のサンプリング
を行う。そして、ホールド信号Ｓ／ＨｃがＨレベルから
Ｌレベルに変化したときの電圧を保持し、保持した電圧
を、基準電圧ＶＲＥＦ−として、Ａ／Ｄ変換器３に送出
する。
Ｓ／ＨＩＮ−（マイナス電圧Ｖ−に等しい）をサンプル
ホールドするブロックとなっている。すなわち、制御回
路４からのホールド信号Ｓ／ＨｃがＨレベルであるとき
には、入力された基準電圧Ｓ／ＨＩＮ−のサンプリング
を行う。そして、ホールド信号Ｓ／ＨｃがＨレベルから
Ｌレベルに変化したときの電圧を保持し、保持した電圧
を、基準電圧ＶＲＥＦ−として、Ａ／Ｄ変換器３に送出
する。
【００２０】また、Ａ／Ｄ変換器３は、対象電圧ＡＤＩ
Ｎをデジタル値にＡ／Ｄ変換するブロックとなってい
る。すなわち、制御回路４から送出される変換開始信号
ＡＤＳＴにＬレベルのパルスが現れると、基準電圧ＶＲ
ＥＦ＋および基準電圧ＶＲＥＦ−に基づき、対象電圧Ａ
ＤＩＮのＡ／Ｄ変換を開始する。そして、Ａ／Ｄ変換を
終了すると、Ａ／Ｄ変換することにより得られたデジタ
ル値を出力ＤＯＵＴに送出する。
Ｎをデジタル値にＡ／Ｄ変換するブロックとなってい
る。すなわち、制御回路４から送出される変換開始信号
ＡＤＳＴにＬレベルのパルスが現れると、基準電圧ＶＲ
ＥＦ＋および基準電圧ＶＲＥＦ−に基づき、対象電圧Ａ
ＤＩＮのＡ／Ｄ変換を開始する。そして、Ａ／Ｄ変換を
終了すると、Ａ／Ｄ変換することにより得られたデジタ
ル値を出力ＤＯＵＴに送出する。
【００２１】また、制御回路４は、Ａ／Ｄ変換装置とし
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、対象電圧
保持回路２ａの動作を制御すると共に、基準電圧保持回
路２ｂ，２ｃの動作を制御する。
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、対象電圧
保持回路２ａの動作を制御すると共に、基準電圧保持回
路２ｂ，２ｃの動作を制御する。
【００２２】図２は、第１の実施形態の主要信号の波形
を示すタイミグチャートである。必要に応じて同図を参
照しつつ、第１の実施形態の動作を説明する。
を示すタイミグチャートである。必要に応じて同図を参
照しつつ、第１の実施形態の動作を説明する。
【００２３】いま、基準電圧Ｓ／ＨＩＮ＋（プラス電圧
Ｖ＋）と、基準電圧Ｓ／ＨＩＮ−（マイナス電圧Ｖ−）
とにノイズＮ１〜Ｎ４，・・・が生じたとする。一方、
制御回路４は、時刻Ｔ１において、ホールド信号Ｓ／Ｈ
ｂをＨレベルからＬレベルに変化させ、基準電圧保持回
路２ｂにサンプルホールドを行わせる。そのため、基準
電圧保持回路２ｂからは、時刻Ｔ１における基準電圧Ｓ
／ＨＩＮ＋に等しいレベルの基準電圧ＶＲＥＦ＋が送出
される。
Ｖ＋）と、基準電圧Ｓ／ＨＩＮ−（マイナス電圧Ｖ−）
とにノイズＮ１〜Ｎ４，・・・が生じたとする。一方、
制御回路４は、時刻Ｔ１において、ホールド信号Ｓ／Ｈ
ｂをＨレベルからＬレベルに変化させ、基準電圧保持回
路２ｂにサンプルホールドを行わせる。そのため、基準
電圧保持回路２ｂからは、時刻Ｔ１における基準電圧Ｓ
／ＨＩＮ＋に等しいレベルの基準電圧ＶＲＥＦ＋が送出
される。
【００２４】また、制御回路４は、時刻Ｔ２において、
ホールド信号Ｓ／ＨｃをＨレベルからＬレベルに変化さ
せ、基準電圧保持回路２ｃにサンプルホールドを行わせ
る。そのため、基準電圧保持回路２ｃからは、時刻Ｔ２
における基準電圧Ｓ／ＨＩＮ−に等しいレベルの基準電
圧ＶＲＥＦ−が送出される。
ホールド信号Ｓ／ＨｃをＨレベルからＬレベルに変化さ
せ、基準電圧保持回路２ｃにサンプルホールドを行わせ
る。そのため、基準電圧保持回路２ｃからは、時刻Ｔ２
における基準電圧Ｓ／ＨＩＮ−に等しいレベルの基準電
圧ＶＲＥＦ−が送出される。
【００２５】また、制御回路４は、時刻Ｔ３において、
ホールド信号Ｓ／ＨａをＨレベルからＬレベルに変化さ
せ、対象電圧保持回路２ａにサンプルホールドを行わせ
る。そのため、対象電圧保持回路２ａからは、時刻Ｔ３
における対象電圧ＡＮに等しいレベルの対象電圧ＡＤＩ
Ｎが送出される。
ホールド信号Ｓ／ＨａをＨレベルからＬレベルに変化さ
せ、対象電圧保持回路２ａにサンプルホールドを行わせ
る。そのため、対象電圧保持回路２ａからは、時刻Ｔ３
における対象電圧ＡＮに等しいレベルの対象電圧ＡＤＩ
Ｎが送出される。
【００２６】そして、時刻Ｔ４となったとき、制御回路
４は、変換開始信号ＡＤＳＴにＬレベルのパルスを送出
することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始さ
せる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ４からＡ／
Ｄ変換を開始する。そして、時刻Ｔ５となり、Ａ／Ｄ変
換が終了したときには、出力ＤＯＵＴに、変換結果を示
すデジタル値を送出する。
４は、変換開始信号ＡＤＳＴにＬレベルのパルスを送出
することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始さ
せる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ４からＡ／
Ｄ変換を開始する。そして、時刻Ｔ５となり、Ａ／Ｄ変
換が終了したときには、出力ＤＯＵＴに、変換結果を示
すデジタル値を送出する。
【００２７】上記したように、Ａ／Ｄ変換器３は、時刻
Ｔ４から時刻Ｔ５までの期間ｔ１においてＡ／Ｄ変換を
行う。一方、期間ｔ１においては、基準電圧Ｓ／ＨＩＮ
＋にノイズＮ３が生じ、基準電圧Ｓ／ＨＩＮ−にノイズ
Ｎ４が生じている。しかし、Ａ／Ｄ変換器３に与えられ
る基準電圧ＶＲＥＦ＋は、基準電圧保持回路２ｂが時刻
Ｔ１においてサンプルホールドした電圧であるため、基
準電圧ＶＲＥＦ＋は、ノイズＮ３の影響を受けない信号
となる。
Ｔ４から時刻Ｔ５までの期間ｔ１においてＡ／Ｄ変換を
行う。一方、期間ｔ１においては、基準電圧Ｓ／ＨＩＮ
＋にノイズＮ３が生じ、基準電圧Ｓ／ＨＩＮ−にノイズ
Ｎ４が生じている。しかし、Ａ／Ｄ変換器３に与えられ
る基準電圧ＶＲＥＦ＋は、基準電圧保持回路２ｂが時刻
Ｔ１においてサンプルホールドした電圧であるため、基
準電圧ＶＲＥＦ＋は、ノイズＮ３の影響を受けない信号
となる。
【００２８】また、Ａ／Ｄ変換器３に与えられる基準電
圧ＶＲＥＦ−は、基準電圧保持回路２ｃが時刻Ｔ２にお
いてサンプルホールドした電圧であるため、基準電圧Ｖ
ＲＥＦ−は、ノイズＮ４の影響を受けない信号となる。
この結果、Ａ／Ｄ変換器３は、ノイズＮ３，Ｎ４の影響
を受けることなくＡ／Ｄ変換を行うことができる。従っ
て、出力ＤＯＵＴに送出されるデジタル値は、極めて精
度の高い値となる。
圧ＶＲＥＦ−は、基準電圧保持回路２ｃが時刻Ｔ２にお
いてサンプルホールドした電圧であるため、基準電圧Ｖ
ＲＥＦ−は、ノイズＮ４の影響を受けない信号となる。
この結果、Ａ／Ｄ変換器３は、ノイズＮ３，Ｎ４の影響
を受けることなくＡ／Ｄ変換を行うことができる。従っ
て、出力ＤＯＵＴに送出されるデジタル値は、極めて精
度の高い値となる。
【００２９】図３は、本発明に係るＡ／Ｄ変換装置の第
２の実施形態の電気的構成を示すブロック線図であり、
図１に示す構成と同一となるブロックおよび信号には、
図１における符号と同一符号を付与している。
２の実施形態の電気的構成を示すブロック線図であり、
図１に示す構成と同一となるブロックおよび信号には、
図１における符号と同一符号を付与している。
【００３０】ｎ個の被対象回路ＳＬ０〜ＳＬｎのそれぞ
れは、それぞれに対応するプラス電圧Ｖ＋０〜Ｖ＋ｎと
マイナス電圧Ｖ−０〜Ｖ−ｎとの２種の電圧に基づい
て、Ａ／Ｄ変換の対象となる対象電圧ＡＮ０〜ＡＮｎを
発生するブロックとなっている。そして、発生した対象
電圧ＡＮ０〜ＡＮｎを対象電圧セレクタ５ａに送出す
る。
れは、それぞれに対応するプラス電圧Ｖ＋０〜Ｖ＋ｎと
マイナス電圧Ｖ−０〜Ｖ−ｎとの２種の電圧に基づい
て、Ａ／Ｄ変換の対象となる対象電圧ＡＮ０〜ＡＮｎを
発生するブロックとなっている。そして、発生した対象
電圧ＡＮ０〜ＡＮｎを対象電圧セレクタ５ａに送出す
る。
【００３１】また、ｎ種のプラス電圧Ｖ＋０〜Ｖ＋ｎの
それぞれは基準電圧セレクタ５ｂに導かれており、ｎ種
のマイナス電圧Ｖ−０〜Ｖ−ｎのそれぞれは基準電圧セ
レクタ５ｃに送出されている。
それぞれは基準電圧セレクタ５ｂに導かれており、ｎ種
のマイナス電圧Ｖ−０〜Ｖ−ｎのそれぞれは基準電圧セ
レクタ５ｃに送出されている。
【００３２】対象電圧セレクタ５ａは、制御回路６から
送出される選択信号ＳＥＬａに従って、ｎ種の対象電圧
ＡＮ０〜ＡＮｎから１つの対象電圧を選択するブロック
となっている。そして、選択した対象電圧を、対象電圧
ＡＮとして、対象電圧保持回路２ａに送出する。
送出される選択信号ＳＥＬａに従って、ｎ種の対象電圧
ＡＮ０〜ＡＮｎから１つの対象電圧を選択するブロック
となっている。そして、選択した対象電圧を、対象電圧
ＡＮとして、対象電圧保持回路２ａに送出する。
【００３３】また、基準電圧セレクタ５ｂは、制御回路
６から送出される選択信号ＳＥＬｂに従って、ｎ種のプ
ラス電圧Ｖ＋０〜Ｖ＋ｎから１つのプラス電圧を選択す
るブロックとなっている。そして、選択したプラス電圧
を、基準電圧Ｓ／ＨＩＮ＋として、基準電圧保持回路２
ｂに送出する。
６から送出される選択信号ＳＥＬｂに従って、ｎ種のプ
ラス電圧Ｖ＋０〜Ｖ＋ｎから１つのプラス電圧を選択す
るブロックとなっている。そして、選択したプラス電圧
を、基準電圧Ｓ／ＨＩＮ＋として、基準電圧保持回路２
ｂに送出する。
【００３４】また、基準電圧セレクタ５ｃは、制御回路
６から送出される選択信号ＳＥＬｃに従って、ｎ種のマ
イナス電圧Ｖ−０〜Ｖ−ｎから１つのマイナス電圧を選
択するブロックとなっている。そして、選択したマイナ
ス電圧を、基準電圧Ｓ／ＨＩＮ−として、基準電圧保持
回路２ｃに送出する。
６から送出される選択信号ＳＥＬｃに従って、ｎ種のマ
イナス電圧Ｖ−０〜Ｖ−ｎから１つのマイナス電圧を選
択するブロックとなっている。そして、選択したマイナ
ス電圧を、基準電圧Ｓ／ＨＩＮ−として、基準電圧保持
回路２ｃに送出する。
【００３５】また、制御回路６は、Ａ／Ｄ変換装置とし
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、対象電圧
保持回路２ａの動作を制御すると共に、基準電圧保持回
路２ｂ，２ｃの動作を制御する。また、対象電圧セレク
タ５ａの動作を制御すると共に、基準電圧セレクタ５
ｂ，５ｃの動作を制御する。
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、対象電圧
保持回路２ａの動作を制御すると共に、基準電圧保持回
路２ｂ，２ｃの動作を制御する。また、対象電圧セレク
タ５ａの動作を制御すると共に、基準電圧セレクタ５
ｂ，５ｃの動作を制御する。
【００３６】図４および図５は、第２の実施形態の主要
信号の波形を示すタイミグチャートである。必要に応じ
て同図を参照しつつ、第２の実施形態の動作を説明す
る。
信号の波形を示すタイミグチャートである。必要に応じ
て同図を参照しつつ、第２の実施形態の動作を説明す
る。
【００３７】いま、対象電圧ＡＮ０〜ＡＮｎが、図４に
示すように変化しているとする。また、プラス電圧Ｖ＋
０〜Ｖ＋ｎとマイナス電圧Ｖ−０〜Ｖ−ｎとのそれぞれ
には、ノイズＮ５〜Ｎ１１，・・・が生じているとす
る。従って、図５に示す時刻Ｔ７以前の、３つのホール
ド信号Ｓ／Ｈａ１〜Ｓ／Ｈａ３がＨレベルとなる期間で
は、制御回路６が選択信号ＳＥＬａ〜ＳＥＬｃの値を変
化させると、対象電圧ＡＤ、基準電圧Ｓ／ＨＩＮ＋、お
よび基準電圧Ｓ／ＨＩＮ−は、選択信号ＳＥＬａ〜ＳＥ
Ｌｃの値に対応して選択された信号電圧となる。
示すように変化しているとする。また、プラス電圧Ｖ＋
０〜Ｖ＋ｎとマイナス電圧Ｖ−０〜Ｖ−ｎとのそれぞれ
には、ノイズＮ５〜Ｎ１１，・・・が生じているとす
る。従って、図５に示す時刻Ｔ７以前の、３つのホール
ド信号Ｓ／Ｈａ１〜Ｓ／Ｈａ３がＨレベルとなる期間で
は、制御回路６が選択信号ＳＥＬａ〜ＳＥＬｃの値を変
化させると、対象電圧ＡＤ、基準電圧Ｓ／ＨＩＮ＋、お
よび基準電圧Ｓ／ＨＩＮ−は、選択信号ＳＥＬａ〜ＳＥ
Ｌｃの値に対応して選択された信号電圧となる。
【００３８】いま、制御回路６が、選択信号ＳＥＬａ〜
ＳＥＬｃの各値を０にすると、対象電圧保持回路２ａに
与えられる対象電圧ＡＮは、対象電圧ＡＮ０となる。ま
た、基準電圧保持回路２ｂに与えられる基準電圧Ｓ／Ｈ
ＩＮ＋は、プラス電圧Ｖ＋０となる。また、基準電圧保
持回路２ｃに与えられる基準電圧Ｓ／ＨＩＮ−は、マイ
ナス電圧Ｖ−０となる。
ＳＥＬｃの各値を０にすると、対象電圧保持回路２ａに
与えられる対象電圧ＡＮは、対象電圧ＡＮ０となる。ま
た、基準電圧保持回路２ｂに与えられる基準電圧Ｓ／Ｈ
ＩＮ＋は、プラス電圧Ｖ＋０となる。また、基準電圧保
持回路２ｃに与えられる基準電圧Ｓ／ＨＩＮ−は、マイ
ナス電圧Ｖ−０となる。
【００３９】この状態において、制御回路６は、時刻Ｔ
７となったとき、ホールド信号Ｓ／ＨｂをＨレベルから
Ｌレベルに変化させ、基準電圧保持回路２ｂにサンプル
ホールドを行わせる。そのため、基準電圧保持回路２ｂ
からは、時刻Ｔ７におけるプラス電圧Ｖ＋０に等しいレ
ベルの基準電圧ＶＲＥＦ＋が送出される。
７となったとき、ホールド信号Ｓ／ＨｂをＨレベルから
Ｌレベルに変化させ、基準電圧保持回路２ｂにサンプル
ホールドを行わせる。そのため、基準電圧保持回路２ｂ
からは、時刻Ｔ７におけるプラス電圧Ｖ＋０に等しいレ
ベルの基準電圧ＶＲＥＦ＋が送出される。
【００４０】また、制御回路６は、時刻Ｔ８において、
ホールド信号Ｓ／ＨｃをＨレベルからＬレベルに変化さ
せ、基準電圧保持回路２ｃにサンプルホールドを行わせ
る。そのため、基準電圧保持回路２ｃからは、時刻Ｔ８
におけるマイナス電圧Ｖ−０に等しいレベルの基準電圧
ＶＲＥＦ−が送出される。
ホールド信号Ｓ／ＨｃをＨレベルからＬレベルに変化さ
せ、基準電圧保持回路２ｃにサンプルホールドを行わせ
る。そのため、基準電圧保持回路２ｃからは、時刻Ｔ８
におけるマイナス電圧Ｖ−０に等しいレベルの基準電圧
ＶＲＥＦ−が送出される。
【００４１】また、制御回路６は、時刻Ｔ９において、
ホールド信号Ｓ／ＨａをＨレベルからＬレベルに変化さ
せ、対象電圧保持回路２ａにサンプルホールドを行わせ
る。そのため、対象電圧保持回路２ａからは、時刻Ｔ９
における対象電圧ＡＮ０に等しいレベルの対象電圧ＡＤ
ＩＮが送出される。
ホールド信号Ｓ／ＨａをＨレベルからＬレベルに変化さ
せ、対象電圧保持回路２ａにサンプルホールドを行わせ
る。そのため、対象電圧保持回路２ａからは、時刻Ｔ９
における対象電圧ＡＮ０に等しいレベルの対象電圧ＡＤ
ＩＮが送出される。
【００４２】そして、時刻Ｔ１０となったとき、制御回
路６は、変換開始信号ＡＤＳＴにＬレベルのパルスを送
出することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始
させる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ１０から
Ａ／Ｄ変換を開始する。そして、時刻Ｔ１１となり、Ａ
／Ｄ変換が終了したときには、出力ＤＯＵＴに、変換結
果を示すデジタル値を送出する。
路６は、変換開始信号ＡＤＳＴにＬレベルのパルスを送
出することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始
させる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ１０から
Ａ／Ｄ変換を開始する。そして、時刻Ｔ１１となり、Ａ
／Ｄ変換が終了したときには、出力ＤＯＵＴに、変換結
果を示すデジタル値を送出する。
【００４３】上記したように、Ａ／Ｄ変換器３は、時刻
Ｔ１０から時刻Ｔ１１までの期間ｔ２においてＡ／Ｄ変
換を行う。一方、期間ｔ２においては、基準電圧Ｓ／Ｈ
ＩＮ＋にノイズＮ７が生じ、基準電圧Ｓ／ＨＩＮ−にノ
イズＮ８，Ｎ９が生じている。しかし、Ａ／Ｄ変換器３
に与えられる基準電圧ＶＲＥＦ＋は、基準電圧保持回路
２ｂが時刻Ｔ７においてサンプルホールドした電圧であ
るため、基準電圧ＶＲＥＦ＋は、ノイズＮ７の影響を受
けない信号となる。
Ｔ１０から時刻Ｔ１１までの期間ｔ２においてＡ／Ｄ変
換を行う。一方、期間ｔ２においては、基準電圧Ｓ／Ｈ
ＩＮ＋にノイズＮ７が生じ、基準電圧Ｓ／ＨＩＮ−にノ
イズＮ８，Ｎ９が生じている。しかし、Ａ／Ｄ変換器３
に与えられる基準電圧ＶＲＥＦ＋は、基準電圧保持回路
２ｂが時刻Ｔ７においてサンプルホールドした電圧であ
るため、基準電圧ＶＲＥＦ＋は、ノイズＮ７の影響を受
けない信号となる。
【００４４】また、Ａ／Ｄ変換器３に与えられる基準電
圧ＶＲＥＦ−は、基準電圧保持回路２ｃが時刻Ｔ８にお
いてサンプルホールドした電圧であるため、基準電圧Ｖ
ＲＥＦ−は、ノイズＮ８，Ｎ９の影響を受けない信号と
なる。
圧ＶＲＥＦ−は、基準電圧保持回路２ｃが時刻Ｔ８にお
いてサンプルホールドした電圧であるため、基準電圧Ｖ
ＲＥＦ−は、ノイズＮ８，Ｎ９の影響を受けない信号と
なる。
【００４５】また、制御回路６は、期間ｔ２に選択信号
ＳＥＬａ〜ＳＥＬｃの値を変化させている。このため、
対象電圧保持回路２ａに入力される対象電圧ＡＮ、基準
電圧保持回路２ｂに入力される基準電圧Ｓ／ＨＩＮ＋、
基準電圧保持回路２ｃに入力される基準電圧Ｓ／ＨＩＮ
−が変化する。しかし、このような変化にも関わらず、
Ａ／Ｄ変換器３に与えられる対象電圧ＡＤＩＮ、基準電
圧ＶＲＥＦ＋、および基準電圧ＶＲＥＦ−のレベルは変
化しない。
ＳＥＬａ〜ＳＥＬｃの値を変化させている。このため、
対象電圧保持回路２ａに入力される対象電圧ＡＮ、基準
電圧保持回路２ｂに入力される基準電圧Ｓ／ＨＩＮ＋、
基準電圧保持回路２ｃに入力される基準電圧Ｓ／ＨＩＮ
−が変化する。しかし、このような変化にも関わらず、
Ａ／Ｄ変換器３に与えられる対象電圧ＡＤＩＮ、基準電
圧ＶＲＥＦ＋、および基準電圧ＶＲＥＦ−のレベルは変
化しない。
【００４６】以上のことから、Ａ／Ｄ変換器３は、ノイ
ズＮ７〜Ｎ９の影響、および選択信号ＳＥＬａ〜ＳＥＬ
ｃの値の変化の影響を受けることなくＡ／Ｄ変換を行う
ことができる。その結果、出力ＤＯＵＴに送出されるデ
ジタル値は、極めて精度の高い値となる。
ズＮ７〜Ｎ９の影響、および選択信号ＳＥＬａ〜ＳＥＬ
ｃの値の変化の影響を受けることなくＡ／Ｄ変換を行う
ことができる。その結果、出力ＤＯＵＴに送出されるデ
ジタル値は、極めて精度の高い値となる。
【００４７】図６は、本発明に係るＡ／Ｄ変換装置の第
３の実施形態の電気的構成を示すブロック線図であり、
図１に示す構成と同一となるブロックおよび信号には、
図１における符号と同一符号を付与している。また、図
７は、第３の実施形態の主要信号の波形を示すタイミグ
チャートである。
３の実施形態の電気的構成を示すブロック線図であり、
図１に示す構成と同一となるブロックおよび信号には、
図１における符号と同一符号を付与している。また、図
７は、第３の実施形態の主要信号の波形を示すタイミグ
チャートである。
【００４８】図において、電圧生成回路７ａは、プラス
電源Ｐ＋を動作電源として、被対象回路ＳＬに供給する
プラスの基準電圧Ｓ／ＨＩＮ＋を生成するブロックとな
っている。また、電圧生成回路７ｂは、マイナス電源Ｐ
−を動作電源として、被対象回路ＳＬに供給するマイナ
スの基準電圧Ｓ／ＨＩＮ−を生成するブロックとなって
いる。
電源Ｐ＋を動作電源として、被対象回路ＳＬに供給する
プラスの基準電圧Ｓ／ＨＩＮ＋を生成するブロックとな
っている。また、電圧生成回路７ｂは、マイナス電源Ｐ
−を動作電源として、被対象回路ＳＬに供給するマイナ
スの基準電圧Ｓ／ＨＩＮ−を生成するブロックとなって
いる。
【００４９】なお、電圧生成回路７ａが生成する基準電
圧Ｓ／ＨＩＮ＋、および電圧生成回路７ｂが生成する基
準電圧Ｓ／ＨＩＮ−は、図７に示すように、レベルが変
化する信号となっている。
圧Ｓ／ＨＩＮ＋、および電圧生成回路７ｂが生成する基
準電圧Ｓ／ＨＩＮ−は、図７に示すように、レベルが変
化する信号となっている。
【００５０】従って、被対象回路ＳＬは、レベルが時々
刻々と変化する基準電圧Ｓ／ＨＩＮ＋と基準電圧Ｓ／Ｈ
ＩＮ−とに基づいて、対象電圧ＡＮを生成する。そのた
め、被対象回路ＳＬにより生成される対象電圧ＡＮは、
同一時刻における基準電圧Ｓ／ＨＩＮ＋のレベルと、基
準電圧Ｓ／ＨＩＮ−のレベルとに基づいて値が示される
信号となる。
刻々と変化する基準電圧Ｓ／ＨＩＮ＋と基準電圧Ｓ／Ｈ
ＩＮ−とに基づいて、対象電圧ＡＮを生成する。そのた
め、被対象回路ＳＬにより生成される対象電圧ＡＮは、
同一時刻における基準電圧Ｓ／ＨＩＮ＋のレベルと、基
準電圧Ｓ／ＨＩＮ−のレベルとに基づいて値が示される
信号となる。
【００５１】また、制御回路８は、Ａ／Ｄ変換装置とし
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、同一のタ
イミングでもって、対象電圧保持回路２ａ、および基準
電圧保持回路２ｂ，２ｃにサンプルホールドを行わせ
る。
ての主要動作を制御するブロックとなっている。そのた
め、Ａ／Ｄ変換器３の動作を制御する。また、同一のタ
イミングでもって、対象電圧保持回路２ａ、および基準
電圧保持回路２ｂ，２ｃにサンプルホールドを行わせ
る。
【００５２】以下に、第３の実施形態の動作を説明す
る。制御回路８は、時刻Ｔ１５において、ホールド信号
Ｓ／ＨをＨレベルからＬレベルに変化させ、対象電圧保
持回路２ａ、基準電圧保持回路２ｂ、および基準電圧保
持回路２ｃにサンプルホールドを行わせる。
る。制御回路８は、時刻Ｔ１５において、ホールド信号
Ｓ／ＨをＨレベルからＬレベルに変化させ、対象電圧保
持回路２ａ、基準電圧保持回路２ｂ、および基準電圧保
持回路２ｃにサンプルホールドを行わせる。
【００５３】そのため、時刻Ｔ１５以降、対象電圧保持
回路２ａからは、時刻Ｔ１５における対象電圧ＡＮに等
しいレベルの対象電圧ＡＤＩＮが送出される。また、基
準電圧保持回路２ｂからは、時刻Ｔ１５における基準電
圧Ｓ／ＨＩＮ＋に等しいレベルの基準電圧ＶＲＥＦ＋が
送出される。また、基準電圧保持回路２ｃからは、時刻
Ｔ１５における基準電圧Ｓ／ＨＩＮ−に等しいレベルの
基準電圧ＶＲＥＦ−が送出される。
回路２ａからは、時刻Ｔ１５における対象電圧ＡＮに等
しいレベルの対象電圧ＡＤＩＮが送出される。また、基
準電圧保持回路２ｂからは、時刻Ｔ１５における基準電
圧Ｓ／ＨＩＮ＋に等しいレベルの基準電圧ＶＲＥＦ＋が
送出される。また、基準電圧保持回路２ｃからは、時刻
Ｔ１５における基準電圧Ｓ／ＨＩＮ−に等しいレベルの
基準電圧ＶＲＥＦ−が送出される。
【００５４】そして、時刻Ｔ１６となったとき、制御回
路８は、変換開始信号ＡＤＳＴにＬレベルのパルスを送
出することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始
させる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ１６から
Ａ／Ｄ変換を開始する。そして、時刻Ｔ１７となり、Ａ
／Ｄ変換が終了したときには、出力ＤＯＵＴに、変換結
果を示すデジタル値を送出する。
路８は、変換開始信号ＡＤＳＴにＬレベルのパルスを送
出することにより、Ａ／Ｄ変換器３にＡ／Ｄ変換を開始
させる。そのため、Ａ／Ｄ変換器３は、時刻Ｔ１６から
Ａ／Ｄ変換を開始する。そして、時刻Ｔ１７となり、Ａ
／Ｄ変換が終了したときには、出力ＤＯＵＴに、変換結
果を示すデジタル値を送出する。
【００５５】上記したように、被対象回路ＳＬにより生
成される対象電圧ＡＮは、同一時刻における基準電圧Ｓ
／ＨＩＮ＋のレベルと、基準電圧Ｓ／ＨＩＮ−のレベル
とに基づいて値が示される信号となっている。
成される対象電圧ＡＮは、同一時刻における基準電圧Ｓ
／ＨＩＮ＋のレベルと、基準電圧Ｓ／ＨＩＮ−のレベル
とに基づいて値が示される信号となっている。
【００５６】一方、Ａ／Ｄ変換のための期間ｔ３中で
は、Ａ／Ｄ変換器３には、時刻Ｔ１５における対象電圧
ＡＮのレベルに等しい対象電圧ＡＤＩＮが与えられてい
る。また、時刻Ｔ１５における基準電圧Ｓ／ＨＩＮ＋，
Ｓ／ＨＩＮ−の各レベルに等しい基準電圧ＶＲＥＦ＋，
ＶＲＥＦ−が与えられている。
は、Ａ／Ｄ変換器３には、時刻Ｔ１５における対象電圧
ＡＮのレベルに等しい対象電圧ＡＤＩＮが与えられてい
る。また、時刻Ｔ１５における基準電圧Ｓ／ＨＩＮ＋，
Ｓ／ＨＩＮ−の各レベルに等しい基準電圧ＶＲＥＦ＋，
ＶＲＥＦ−が与えられている。
【００５７】従って、時刻Ｔ１７となったとき、出力Ｄ
ＯＵＴに送出されるデジタル値は、同一時刻における基
準電圧Ｓ／ＨＩＮ＋，Ｓ／ＨＩＮ−のレベルに基づい
て、対象電圧ＡＮをＡ／Ｄ変換した値となる。そのた
め、出力ＤＯＵＴに送出されるデジタル値は、極めて精
度の高い値となる。
ＯＵＴに送出されるデジタル値は、同一時刻における基
準電圧Ｓ／ＨＩＮ＋，Ｓ／ＨＩＮ−のレベルに基づい
て、対象電圧ＡＮをＡ／Ｄ変換した値となる。そのた
め、出力ＤＯＵＴに送出されるデジタル値は、極めて精
度の高い値となる。
【００５８】なお、本発明は上記実施形態に限定され
ず、基準電圧保持回路については、プラスの基準電圧Ｓ
／ＨＩＮ＋とマイナスの基準電圧Ｓ／ＨＩＮ−との、２
種の基準電圧をサンプルホールドする構成とした場合に
ついて説明したが、その他の構成として、例えばＡ／Ｄ
変換器の構成を、プラスの基準電圧のみを用いる構成と
する場合には、プラスの基準電圧Ｓ／ＨＩＮ＋をサンプ
ルホールドする基準電圧保持回路２ｂのみを設けた構成
とすることが可能である。また、Ａ／Ｄ変換器の構成
を、マイナスの基準電圧のみを用いる構成とする場合に
は、マイナスの基準電圧Ｓ／ＨＩＮ−をサンプルホール
ドする基準電圧保持回路２ｃのみを設けた構成とするこ
とが可能である。
ず、基準電圧保持回路については、プラスの基準電圧Ｓ
／ＨＩＮ＋とマイナスの基準電圧Ｓ／ＨＩＮ−との、２
種の基準電圧をサンプルホールドする構成とした場合に
ついて説明したが、その他の構成として、例えばＡ／Ｄ
変換器の構成を、プラスの基準電圧のみを用いる構成と
する場合には、プラスの基準電圧Ｓ／ＨＩＮ＋をサンプ
ルホールドする基準電圧保持回路２ｂのみを設けた構成
とすることが可能である。また、Ａ／Ｄ変換器の構成
を、マイナスの基準電圧のみを用いる構成とする場合に
は、マイナスの基準電圧Ｓ／ＨＩＮ−をサンプルホール
ドする基準電圧保持回路２ｃのみを設けた構成とするこ
とが可能である。
【００５９】
【発明の効果】請求項１記載の発明は、Ａ／Ｄ変換の対
象となる対象電圧をサンプルホールドすると共に、サン
プルホールドした対象電圧をＡ／Ｄ変換器に送出する対
象電圧保持回路と、Ａ／Ｄ変換の基準となる基準電圧を
サンプルホールドすると共に、サンプルホールドした基
準電圧をＡ／Ｄ変換器に送出する基準電圧保持回路と、
Ａ／Ｄ変換器がＡ／Ｄ変換を行う期間中は、対象電圧保
持回路と基準電圧保持回路とにサンプルホールドを行わ
せる制御回路とを備えた構成としている。従って、Ａ／
Ｄ変換を行う期間にＡ／Ｄ変換器に与えられる基準電圧
は、サンプルホールドされた電圧となる。そのため、Ａ
／Ｄ変換の期間中に、基準電圧にレベル変動が生じたと
きでも、Ａ／Ｄ変換器には、レベルの変動しない基準電
圧が与えられるので、Ａ／Ｄ変換の期間中に基準電圧の
変動が生じたときでも、Ａ／Ｄ変換の精度の低下を防止
することができる。
象となる対象電圧をサンプルホールドすると共に、サン
プルホールドした対象電圧をＡ／Ｄ変換器に送出する対
象電圧保持回路と、Ａ／Ｄ変換の基準となる基準電圧を
サンプルホールドすると共に、サンプルホールドした基
準電圧をＡ／Ｄ変換器に送出する基準電圧保持回路と、
Ａ／Ｄ変換器がＡ／Ｄ変換を行う期間中は、対象電圧保
持回路と基準電圧保持回路とにサンプルホールドを行わ
せる制御回路とを備えた構成としている。従って、Ａ／
Ｄ変換を行う期間にＡ／Ｄ変換器に与えられる基準電圧
は、サンプルホールドされた電圧となる。そのため、Ａ
／Ｄ変換の期間中に、基準電圧にレベル変動が生じたと
きでも、Ａ／Ｄ変換器には、レベルの変動しない基準電
圧が与えられるので、Ａ／Ｄ変換の期間中に基準電圧の
変動が生じたときでも、Ａ／Ｄ変換の精度の低下を防止
することができる。
【００６０】また、請求項２記載の発明は、複数の対象
電圧のうちから１つの対象電圧を選択し、選択した対象
電圧を対象電圧保持回路に送出する対象電圧セレクタ
と、複数の基準電圧のうちから１つの基準電圧を選択
し、選択した基準電圧を基準電圧保持回路に送出する基
準電圧セレクタとを備えた構成としている。従って、基
準電圧セレクタを用いて、選択された対象電圧に対応す
る基準電圧を選択すると、基準電圧セレクタからは、選
択された対象電圧に対応する基準電圧が送出される。つ
まり、選択された対象電圧に対応する基準電圧を選択す
ることができる。また、Ａ／Ｄ変換器がＡ／Ｄ変換を行
う期間中は、基準電圧保持回路がサンプルホールドを行
うため、Ａ／Ｄ変換の期間中に、基準電圧セレクタが異
なる基準電圧を選択して出力する場合でも、Ａ／Ｄ変換
が正しく行われるという効果もを併せて持っている。
電圧のうちから１つの対象電圧を選択し、選択した対象
電圧を対象電圧保持回路に送出する対象電圧セレクタ
と、複数の基準電圧のうちから１つの基準電圧を選択
し、選択した基準電圧を基準電圧保持回路に送出する基
準電圧セレクタとを備えた構成としている。従って、基
準電圧セレクタを用いて、選択された対象電圧に対応す
る基準電圧を選択すると、基準電圧セレクタからは、選
択された対象電圧に対応する基準電圧が送出される。つ
まり、選択された対象電圧に対応する基準電圧を選択す
ることができる。また、Ａ／Ｄ変換器がＡ／Ｄ変換を行
う期間中は、基準電圧保持回路がサンプルホールドを行
うため、Ａ／Ｄ変換の期間中に、基準電圧セレクタが異
なる基準電圧を選択して出力する場合でも、Ａ／Ｄ変換
が正しく行われるという効果もを併せて持っている。
【００６１】また、請求項３記載の発明は、制御回路に
より、対象電圧保持回路と基準電圧保持回路とに同時に
サンプルホールドを行わせる構成としている。従って、
Ａ／Ｄ変換器には、対象電圧のサンプルホールドを開始
した時刻と同時刻にサンプルホールドされた基準電圧が
与えられるので、対象電圧の生成の基準となる基準電圧
が時間的にレベル変化する信号となるときでも、Ａ／Ｄ
変換の精度の低下を防止するができる。
より、対象電圧保持回路と基準電圧保持回路とに同時に
サンプルホールドを行わせる構成としている。従って、
Ａ／Ｄ変換器には、対象電圧のサンプルホールドを開始
した時刻と同時刻にサンプルホールドされた基準電圧が
与えられるので、対象電圧の生成の基準となる基準電圧
が時間的にレベル変化する信号となるときでも、Ａ／Ｄ
変換の精度の低下を防止するができる。
【図１】本発明に係るＡ／Ｄ変換装置の第１の実施形態
の電気的構成を示すブロック線図である。
の電気的構成を示すブロック線図である。
【図２】第１の実施形態の主要信号の波形を示すタイミ
グチャートである。
グチャートである。
【図３】本発明に係るＡ／Ｄ変換装置の第２の実施形態
の電気的構成を示すブロック線図である。
の電気的構成を示すブロック線図である。
【図４】第２の実施形態の主要信号の波形を示すタイミ
グチャートである。
グチャートである。
【図５】第２の実施形態の主要信号の波形を示すタイミ
グチャートである。
グチャートである。
【図６】本発明に係るＡ／Ｄ変換装置の第３の実施形態
の電気的構成を示すブロック線図である。
の電気的構成を示すブロック線図である。
【図７】第３の実施形態の主要信号の波形を示すタイミ
グチャートである。
グチャートである。
【図８】従来技術の電気的構成を示すブロック線図であ
る。
る。
２ａ 対象電圧保持回路 ２ｂ，２ｃ 基準電圧保持回路 ３ Ａ／Ｄ変換器 ４ 制御回路 ５ａ 対象電圧セレクタ ５ｂ，５ｃ 基準電圧セレクタ ６ 制御回路 ８ 制御回路 ＡＮ 対象電圧 ＡＤＩＮ サンプルホールドされた対象電圧 ＳＥＬａ〜ＳＥＬｃ 選択信号 Ｓ／Ｈ，Ｓ／Ｈａ〜Ｓ／Ｈｃ ホールド信号 Ｓ／ＨＩＮ＋，Ｓ／ＨＩＮ− 基準電圧 ＶＲＥＦ＋，ＶＲＥＦ− サンプルホールドされた基準
電圧
電圧
Claims (3)
- 【請求項１】 Ａ／Ｄ変換の対象となる対象電圧をサン
プルホールドすると共に、サンプルホールドした対象電
圧をＡ／Ｄ変換器に送出する対象電圧保持回路と、 Ａ／Ｄ変換の基準となる基準電圧をサンプルホールドす
ると共に、サンプルホールドした基準電圧を前記Ａ／Ｄ
変換器に送出する基準電圧保持回路と、 前記Ａ／Ｄ変換器がＡ／Ｄ変換を行う期間中は、前記対
象電圧保持回路と前記基準電圧保持回路とにサンプルホ
ールドを行わせる制御回路とを備えたことを特徴とする
Ａ／Ｄ変換装置。 - 【請求項２】 複数の前記対象電圧のうちから１つの対
象電圧を選択し、選択した対象電圧を前記対象電圧保持
回路に送出する対象電圧セレクタと、 複数の前記基準電圧のうちから１つの基準電圧を選択
し、選択した基準電圧を前記基準電圧保持回路に送出す
る基準電圧セレクタとを備えたことを特徴とする請求項
１記載のＡ／Ｄ変換装置。 - 【請求項３】 前記制御回路は、前記対象電圧保持回路
と前記基準電圧保持回路とに同時にサンプルホールドを
行わせることを特徴とする請求項１または請求項２記載
のＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10144599A JP3410986B2 (ja) | 1999-04-08 | 1999-04-08 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10144599A JP3410986B2 (ja) | 1999-04-08 | 1999-04-08 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295104A true JP2000295104A (ja) | 2000-10-20 |
| JP3410986B2 JP3410986B2 (ja) | 2003-05-26 |
Family
ID=14300900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10144599A Expired - Fee Related JP3410986B2 (ja) | 1999-04-08 | 1999-04-08 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410986B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249713A (ja) * | 2002-04-15 | 2008-10-16 | Fujitsu Ltd | 電池パック、半導体装置、及び電池パックを内蔵した携帯型機器 |
-
1999
- 1999-04-08 JP JP10144599A patent/JP3410986B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249713A (ja) * | 2002-04-15 | 2008-10-16 | Fujitsu Ltd | 電池パック、半導体装置、及び電池パックを内蔵した携帯型機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3410986B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408489B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| EP1875611B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
| TWI286881B (en) | Analog signal control method, analog signal controller, and automatic gain controller | |
| JP2000295104A (ja) | Ａ／ｄ変換装置 | |
| JP2001223586A (ja) | 多チャンネルａ／ｄ変換方法及び装置 | |
| US7605729B2 (en) | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period | |
| EP1102404A2 (en) | Analog-to-digital converter, microcomputer, and analog-to-digital conversion method | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| KR100447235B1 (ko) | 아날로그-디지털 변환장치 | |
| JP3492530B2 (ja) | Ａ／ｄ変換回路 | |
| JPH08149007A (ja) | 逐次比較型ａ／ｄ変換器及びそのａ／ｄ変換処理方法 | |
| JPH10173526A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JP3967535B2 (ja) | アナログ／デジタルコンバータ | |
| JPH10285226A (ja) | バースト信号受信回路 | |
| JP2001153897A (ja) | ピークホールド回路及びこれを用いた信号測定装置 | |
| JPH02275369A (ja) | サンプルホールド回路 | |
| KR940007584B1 (ko) | 컴퓨터 오디오의 디지탈 녹음 및 재생회로 | |
| JP2000269814A (ja) | アナログ／ディジタル変換回路 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JPH05276039A (ja) | Ａ／ｄ変換装置 | |
| JP2541444Y2 (ja) | Ａ／ｄコンバータ | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JP2569044B2 (ja) | デイジタル信号処理システム | |
| JPH01162421A (ja) | Ａｄ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |