JP2000306498A - 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法 - Google Patents

荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法

Info

Publication number
JP2000306498A
JP2000306498A JP11061799A JP11061799A JP2000306498A JP 2000306498 A JP2000306498 A JP 2000306498A JP 11061799 A JP11061799 A JP 11061799A JP 11061799 A JP11061799 A JP 11061799A JP 2000306498 A JP2000306498 A JP 2000306498A
Authority
JP
Japan
Prior art keywords
thin film
electrode line
forming
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11061799A
Other languages
English (en)
Inventor
Eisuke Negishi
英輔 根岸
Satoshi Nakada
諭 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11061799A priority Critical patent/JP2000306498A/ja
Publication of JP2000306498A publication Critical patent/JP2000306498A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 大型で極薄型の高精細ディスプレイ装置に用
いる、低電圧駆動が可能で長寿命の電子放出源を提供す
る。 【解決手段】 電子放出源は、例えばガラス材よりなる
下部基板1の表面上に帯状の複数本のカソード電極ライ
ン2が形成され、その上に薄膜7が成膜され、またその
上に絶縁層3が成膜され、さらにその上にカソード電極
ライン2と交差して帯状に複数本のゲート電力ライン4
が形成され、マトリクス構造を構成している。各カソー
ド電極ライン2及び各ゲート電極ライン4は制御手段1
5にそれぞれ接続されて駆動制御されるが、その各交差
領域9においては、ゲート電極ライン4と絶縁層3とを
貫通して薄膜7に達する多数の略円形の孔5が形成され
ている。冷陰極となる薄膜7は、カソード電極ライン2
に所定の電位を印加しながら、炭素を主体とするターゲ
ット基板のレーザアブレーションで成膜し、冷陰極を形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、荷電粒子放出装置
(例えば極薄型のディスプレイ装置に使用して好適な電
子放出源)の製造方法、及びそれを用いた電界放出型デ
ィスプレイ装置に関するものである。
【0002】
【従来の技術】一般に、例えば極薄型のディスプレイ装
置としては、スクリーン内部に電子放出源を設け、その
各画素領域内に電子放出材料からなる多数のマイクロチ
ップを形成し、所定の電気信号に応じて、対応する画素
領域のマイクロチップを励起することでスクリーンの蛍
光面を光らせるものが案出されている。
【0003】この電子放出源は、帯状に形成された複数
本のカソード電極ラインと、このカソード電極ラインの
上部においてカソード電極ラインと交差して帯状に形成
された複数本のゲート電極ラインとが設けられ、カソー
ド電極ラインとゲート電極ラインとの各交差領域がそれ
ぞれ1画素を形成している。
【0004】次に、図7及び図8を参照して、上記した
電子放出源とディスプレイ装置について説明する。
【0005】従来の電子放出源によれば、図7に示すよ
うに、例えばガラス材からなる下部基板21の表面上に
帯状の複数本のカソード電極ライン22が形成され、こ
れらのカソード電極ライン22の上に絶縁層23が成膜
され、さらにその上に各カソード電極ライン22と交差
して帯状に形成された複数本のゲート電極ライン24が
形成され、各カソード電極ライン22とともにマトリク
ス構造を構成している。各カソード電極ライン22およ
び各ゲート電極ライン24は制御手段25にそれぞれ接
続され、駆動制御される。
【0006】カソード電極ライン22とゲート電極ライ
ン24との各交差領域においては、ゲート電極ライン2
4と絶縁層23とを貫通してカソード電極ライン22に
達する多数の微細孔26が形成され、これらの孔26の
底部となるカソード電極ライン22の表面にマイクロチ
ップ27が設けられている。このマイクロチップ27が
冷陰極を構成する。
【0007】これらのマイクロチップ27は、電子放出
材料、例えばモリブデンからなり、略円錐体に形成され
ている。そして、各マイクロチップ27の円錐体の先端
部は、ゲート電極ライン24に形成されている電子通過
用のゲート部24aの高さに略位置している。このよう
に、カソード電極ライン22のゲート電極ライン24と
の交差領域には、多数のマイクロチップ27が設けられ
た画素領域が形成され、個々の画素領域が1つの画素
(ピクセル)に対応している。
【0008】このように構成された電子放出源12にお
いては、制御手段25により所定のカソード電極ライン
22とゲート電極ライン24を選択し、これらの間に所
定の電圧を印加することによりカソード電極ライン22
とゲート電極ライン24との交差領域、即ち、画素領域
内の全てのマイクロチップ27とゲート部24aとの間
に所定の電界が生じ、マイクロチップ27の先端からト
ンネル効果によって電子が放出される。なお、このとき
の印加電圧は、マイクロチップ27の材料がモリブデン
である場合、マイクロチップ27の円錐体の先端部付近
の電界の強さが108 〜1010V/m程度となる電圧値
にする。
【0009】図8に、この電子放出源12を用いたディ
スプレイ装置20の例を示す。
【0010】ディスプレイ装置20は、上述した電子放
出源12を画面を構成するように配置したパネル部材
と、この部材に対しこの電子放出方向に所定の間隔をも
って配置された上部基板28とが設けられている。この
上部基板28においては、電子放出源12と対向する位
置にカソード電極ライン24と平行な帯状の蛍光体が塗
布された蛍光面29が形成され、また、電子放出源12
と蛍光面29との間は真空に保たれた構成になってい
る。
【0011】次に、ディスプレイ装置20の動作につい
て述べる。画素を構成する所定の画素領域の電子放出源
12において、その電子放出源12と一致する交差領域
を有するカソード電極ライン22とゲート電極ライン2
4を制御手段25によって選択し、所定の電圧を印加す
る。これによって、この電子放出源12は励起し、その
電子放出源12のマイクロチップ27からは電子が放出
され、更にカソード電極ライン22とアノードである上
部基板28との間に印加された電圧によって電子は加速
され、蛍光面29の蛍光体と衝突して可視光を放出し、
画像を形成するものである。
【0012】
【発明が解決しようとする課題】しかしながら、マイク
ロチップ27の作製工程において、リフトオフ時に剥離
した金属膜の小片等により、マイクロチップ27とゲー
ト電極ライン24とが接続し、従ってカソード電極ライ
ン22とゲート電極ライン24とが短絡し、マイクロチ
ップ27が破壊されることがある。
【0013】また、ゲート電極ライン24と蛍光面29
との間の高真空領域に存在するイオンがマイクロチップ
27をスパッタし、ディスプレイとしての寿命を縮める
ことが知られていた。
【0014】従って、本発明の目的は、低電圧駆動を可
能にし、長寿命であって高精細化が容易であり、しかも
大型の極薄型ディスプレイ装置を構成することができる
電子放出源の如き荷電粒子放出装置の製造方法、及びそ
の荷電粒子放出装置を用いた電界放出型ディスプレイ装
置の製造方法を提供することにある。
【0015】
【課題を解決するための手段】本発明は、上記した課題
に鑑みてなされたものであり、基体上に第1電極(例え
ば基板上にカソード電極ライン:以下、同様)を形成す
る工程と、前記第1電極に所定の電位を印加しながら、
炭素を主体とするターゲットにレーザ光を照射してター
ゲット材を飛翔せしめ、前記第1電極上に前記薄膜(特
に電子などの荷電粒子放出能の良好な例えばダイヤモン
ド状炭素薄膜:以下、同様)を成膜する工程と、前記基
体、前記第1電極ライン及び前記薄膜を被覆する絶縁層
を形成する工程と、前記絶縁層上に前記第1電極と交差
する第2電極(例えばゲート電極ライン:以下、同様)
を形成する工程と、前記第1電極と前記第2電極とが交
差する領域に、前記第2電極と前記絶縁層とを貫通して
前記薄膜に達する略円形又はスリット状等の微細孔を形
成する工程とを有し、これらの工程を経て、例えば冷陰
極を有する電子放出源を製造する、荷電粒子放出装置の
製造方法に係るものである。
【0016】本発明はまた、基体上に第1電極を形成す
る工程と、前記第1電極に所定の電位を印加しながら、
炭素を主体とするターゲットにレーザ光を照射してター
ゲット材を飛翔せしめ、前記第1の電極上に薄膜を成膜
する工程と、前記基体、前記第1電極及び前記薄膜を被
覆する絶縁層を形成する工程と、前記絶縁層上に前記第
1電極と交差する第2電極を形成する工程と、前記第1
電極と前記第2電極とが交差する領域に、前記第2電極
と前記絶縁層とを貫通して前記薄膜に達する略円形又は
スリット状等の微細孔を形成する工程とを経て、荷電粒
子放出装置(例えば冷陰極を有する電子放出源:以下、
同様)を製造し、この荷電粒子放出装置と対向する位置
に発光面(例えば螢光面:以下、同様)を配置し、前記
荷電粒子放出装置(例えば前記冷陰極)から放出される
荷電粒子(例えば電子:以下、同様)により前記発光面
を発光させるディスプレイ装置を製造する、電界放出型
ディスプレイ装置の製造方法も提供するものである。
【0017】本発明の荷電粒子放出装置及び電界放出型
ディスプレイ装置のそれぞれの製造方法によれば、前記
第2電極と前記絶縁層を貫通して前記薄膜に達する微細
孔により荷電粒子放出源を形成するに際し、前記第1電
極に所定の電位を印加しながら、炭素を主体とするター
ゲットにレーザ光を照射してターゲット材を飛翔せし
め、前記薄膜を成膜しているので、このようにして成膜
された薄膜は低電界でエミッションを生じるものとなる
ため、低電圧駆動が可能である。また、上記のようにし
て成膜された薄膜は、ダイヤモンド状炭素からなるの
で、イオンによりスパッタされにくく、このため、安定
なエミッションを長い時間維持できる。
【0018】また、従来技術におけるような剥離層が製
造時に生じないため、第1電極と第2電極とのショート
がなく、不良率を下げ、かつ作製工程数を減らすことが
できる。そして、荷電粒子放出源の構造が単純なため、
大型の極薄型ディスプレイ装置を構成することができ、
また、放出される荷電粒子の拡がりが小さいので、高精
細化することができる。
【0019】
【発明の実施の形態】本発明の製造方法においては、グ
ラファイトを主体とするターゲットを用いて前記薄膜を
成膜するのがよい。使用するレーザとしてはエキシマレ
ーザ、Nd:YAGレーザ等が挙げられ、波長は193
〜1064nm、またそのパワーは106 〜1010W/
cm2 がよい。
【0020】前記第1電極にアースに対して負の電位
(望ましくは−25V〜−150V)を印加しながら前
記薄膜を成膜することが望ましい。この印加電位は、負
に小さすぎても大きすぎても、成膜性が劣化し、低電界
でのエミッションが得られ難くなる。
【0021】次に、本発明の好ましい実施の形態を図1
〜図6について例示する。図1は本発明に基づく電子放
出源の製造方法を工程順に示す断面図、図2は作製され
た電子放出源の断面図、図3は図1の平面図、図4は冷
陰極薄膜の電界強度と電流密度の関係を示すグラフであ
る。図5は作製された他の電子放出源の断面図、図6は
図5の平面図である。
【0022】<第1の実施の形態>次に、本実施の形態
によるディスプレイ装置を構成する電子放出源(電界放
出型カソード(冷陰極)を含む電極構体)の製造方法の
一例を図1について説明する。
【0023】まず、図1(a)に示すように、ガラス等
からなる下部基板1上にニオブ、モリブデン又はクロム
等の導体材料を厚さ約2000Å程度に成膜し、その後、写
真製版法及び反応性イオンエッチング法(例えばCl2
とO2 との混合ガス使用)によりこの導体膜を帯状(ス
トライプ形状)に加工し、カソード電極ライン2を形成
する。
【0024】次いで、図1(b)に示すように、冷陰極
薄膜7、例えばダイヤモンド状炭素からなる薄膜を本発
明に基づいてグラファイト主体のターゲットのレーザ光
照射(レーザアブレーション)によりカソード電極ライ
ン2上に厚さ2000Å程度に成膜する。このレーザアブレ
ーションによる薄膜7の成膜は、カソード電極ライン2
にアースレベルに対して電源8から負の電位(例えば−
100V)を印加しながらターゲット材にレーザ光(エ
キシマレーザ、波長193nm、パワー2×108 W/
cm2 )を照射し、ターゲット材7Aをカソード電極ラ
イン2上へ飛翔させることによって行う。
【0025】その後、写真製版法及び反応性イオンエッ
チング法により、冷陰極薄膜7をパターニングし、カソ
ード電極ライン2の制御手段25等との接続端部(図示
せず)を除いて冷陰極薄膜7がカソード電極ライン2を
被覆するライン形状にする。或いは、この冷陰極薄膜7
は、カソード電極ライン2とゲート電極ライン4との交
差領域9、即ち画素領域のみにおいてカソード電極ライ
ン2を被覆するように形成してもよい。
【0026】次いで、図1(c)に示すように、絶縁層
3、例えば二酸化珪素(SiO2 )をスパッタリング又
は化学蒸着法(CVD)により冷陰極薄膜7を含む面上
に厚さ1μm程度に成膜し、更に、絶縁層3上にゲート
電極材料4、例えばニオブ又はモリブデンを厚さ2000Å
程度に成膜する。そして、写真製版法及び反応性イオン
エッチング法により、このゲート電極材料膜をカソード
電極ライン2と交差するようなライン形状のゲート電極
ライン4に加工する。
【0027】次いで、図1(d)に示すように、ゲート
電極ライン4と絶縁層3を貫通して薄膜7に達する円形
の微細孔5を写真製版法及び反応性イオンエッチング法
(例えば、CHF3 とCH2 2 との混合ガス使用)に
より形成する(図中の13は孔5の形成時に用いるフォ
トレジストマスクである)。
【0028】次いで、フォトレジスト13を除去し、図
2及び図3に示した如く、絶縁層3によってカソード電
極ライン2を被覆し、微細孔5内に露出した微小冷陰極
薄膜7を有する電極構体(電子放出源)10を作製す
る。
【0029】このようにして電子放出源10を製造すれ
ば、電子放出物質の薄膜7を成膜するに際し、カソード
電極ライン2に所定の負電位を印加しながら、グラファ
イトなど炭素を主体とするターゲットにレーザ光を照射
してターゲット材を飛翔せしめているので、このように
して成膜された薄膜7は低電界で電子のエミッションを
生じるものとなるため、低電圧駆動が可能である。ま
た、ダイヤモンド状炭素からなる薄膜7は、動作時にゲ
ート電極ライン4上の高真空領域に存在するイオンによ
りスパッタされにくいため、安定なエミッションを長い
時間維持できる。
【0030】また、薄膜7は、その厚み分だけ成膜すれ
ばよいので、従来技術のマイクロチップ27のように高
さや形状を高精度にして形成する必要はなく、また、絶
縁層3の形成前に予め成膜しておけるため、薄膜7の形
成が容易となり、従来技術の如きリフトオフは全く不要
であってカソード−ゲート間が剥離した金属片で短絡す
ることはない。仮に金属片が生じても、薄膜7が薄いた
めにカソード2−ゲート4間が十分離れており、これら
の間に金属片が接触して短絡を生じることはない(しか
も、上記したダイヤモンド状炭素の如き仕事関数の小さ
い物質はいずれも絶縁体であるため、短絡を生じること
はない)。この結果、カソード2−ゲート4間の印加電
圧を上昇させた場合に電極が溶断されることはなく、不
良率を下げ、信頼性の良い動作を行わせることができ
る。
【0031】また、薄膜7は、従来技術のマイクロチッ
プ27のように微小孔内への蒸着によることなしにレー
ザアブレーションで成膜できるので、その作製工程数が
減り、かつ容易となり、不良率を下げ、カソード2−ゲ
ート4間の絶縁分離も良好となる。
【0032】上記した方法で得られる電子放出源10
は、例えばガラス材よりなる下部基板1の表面上に帯状
の複数本のカソード電極ライン2が形成され、これらの
カソード電極ライン2の上に冷陰極用の薄膜7が成膜さ
れ、また、薄膜7の上に絶縁層3が成膜されていて、そ
の上には更に各カソード電極ライン2と領域9において
交差して帯状に複数本のゲート電極ライン4が形成さ
れ、カソード電極ライン2とゲート電極ライン4とでマ
トリクス構造を構成している。各カソード電極ライン2
および各ゲート電極ライン4は制御手段15にそれぞれ
接続され、駆動制御される。
【0033】カソード電極ライン2とゲート電極ライン
4との各交差領域9においては、ゲート電極ライン4と
絶縁層3とを貫通して冷陰極用の薄膜7に達する多数の
略円形の孔5が設けられ、この孔5の底部に露出した薄
膜7が冷陰極を構成する。この薄膜7は、カソード電極
ライン2に所定の電位(例えば−100V)を印加しな
がら、炭素を主体とするグラファイトなどのターゲット
基板にレーザ(エキシマレーザ、波長193nm、パワ
ー2×108 W/cm2 )を照射して成膜された薄膜で
ある。
【0034】この第1の実施の形態例による電子放出源
10を用いたディスプレイ装置の構成とその表示動作
は、図7及び図8を参照して説明した従来例とは、電子
放出源の冷陰極の構造においてのみ異なるものであっ
て、その他の構成と動作は従来例と同一である。
【0035】即ち、制御手段15により所定のカソード
電極ライン2とゲート電極ライン4を選択し、これらの
間に所定の電圧を印加することにより、カソード電極ラ
イン2とゲート電極ライン4との交差領域9(即ち、画
素領域内の薄膜7とゲート部4aとの間)に所定の電界
が生じ、孔5内の薄膜7からトンネル効果によって電子
が放出される。
【0036】電子放出源10を組み込んだディスプレイ
装置においては、画像を構成する所定の画素領域の電子
放出源10と一致する交差領域を有するカソード電極ラ
イン2とゲート電極ライン4を制御手段15によって選
択し、それらの間に所定の電圧を印加する。これによ
り、この電子放出源10は励起し、孔5内の薄膜7から
は電子が放出され、更にカソード電極ライン2とアノー
ドである上部基板28との間に印加された電圧によって
電子は加速され、蛍光面29の蛍光体と衝突して可視光
を放出し、画像を形成するものである。この場合、電子
放出源10の構造が単純であるため、大型の極薄型ディ
スプレイ装置を構成することができ、また、放出される
電子の拡がりが小さいので、高精細化することができ
る。
【0037】そして、上述した電子放出源10の構成に
よれば、ゲート電極ライン4と絶縁層3を貫通して薄膜
7に達する多数の孔5の底部には、カソード電極ライン
2に所定の電位を印加しながら炭素主体のターゲット基
板にレーザー光を照射して成膜された薄膜7の冷陰極が
形成されているので、低電圧駆動が可能となる。
【0038】また、薄膜9が炭素主体のターゲット基板
にレーザ光を照射して成膜された薄膜であるので、薄膜
9はダイヤモンド状炭素となる。このダイヤモンド状炭
素からなる薄膜は化学的に不活性であってイオンにより
スパッタリングされにくいので、安定なエミッションを
長い時間維持できる。
【0039】本実施の形態では、ゲート電極ライン4と
絶縁層3を貫通して、冷陰極用の薄膜7に達する複数の
円形の微細孔5が形成された電子放出源10が得られる
が、この電子放出源10によれば、冷陰極用の薄膜7の
仕事関数が十分に小さければ、カソード電極ライン2と
ゲート電極ライン4との間の印加電圧が数10Vで、デ
ィスプレイとして必要な電流量を得ることができる。
【0040】また、薄膜7が、カソード電極ライン2に
所定の電位を印加させながら、グラファイトを主体とす
るターゲット基板にレーザ光を照射して成膜を行った薄
膜であるので、5×107 V/m以下の電界の強さでデ
ィスプレイとして必要な電流量を得ることができ、低電
圧駆動が可能となる。即ち、カソード電極ライン2にア
ースに対して負の電位を印加しながら、グラファイトを
主体とするターゲット基板にレーザ光を照射して成膜を
行った薄膜7と、カソード電極ライン2に電位を印加し
ないで成膜を行った薄膜とについて、電界強度と電流密
度との関係を測定したところ、図4に示す結果が得られ
た。この結果から、本発明に基づいて、カソード電極ラ
イン2に所定の電位を印加しながら成膜を行うことは、
薄膜7からの電界放出に効果があり、低電圧でもエミッ
ションが得られることが分る。
【0041】<第2の実施の形態>本実施の形態例で得
られる電子放出源は、図5及び図6に示すように、上述
した第1の実施の形態例における電子放出源10の孔5
の形状をスリット状孔6にして電子放出源11を構成し
たことにおいてのみ異なり、また、これを用いたディス
プレイ装置の構成と表示動作も上述した第1の実施の形
態例で述べたととと同一であり、その構成と動作につい
てここでの説明は省略する。
【0042】この電子放出源11では、孔6をスリット
状孔としたことにより、上述した第1の実施の形態例で
得られる効果の他に、次の効果が得られる。即ち、冷陰
極の薄膜7の表面での電界強度は円形の孔5の場合とほ
とんど等しく、従って冷陰極は略同一の電圧で駆動でき
るが、円形の孔5に比較してエミッション領域が大きい
ので、同一の電圧で駆動してもより大きな電流密度を得
ることができる。このように、スリット状孔6を有する
冷陰極は、低い電圧の印加で、より大きな放出電流を獲
得することが可能となるものである。
【0043】次に、電子放出源11の製造方法を説明す
るが、基本的には図1で述べたものと同様である。
【0044】まず、ガラス等よりなる下部基板1上にニ
オブ、モリブデン又はクロム等を材料として厚さ約20
00Å程の導体膜を成膜する。その後、写真製版法及び
反応性イオンエッチング法によりこの導体膜を帯状に加
工してカソード電極ライン2を形成する。
【0045】次いで、冷陰極用の薄膜7を、カソード電
極ライン2に所定の電位を印加しながら、炭素を主体と
するターゲット基板にレーザー光を照射してレーザアブ
レーション法で成膜する。その後、写真製版法及び反応
性イオンエッチング法により、この薄膜7を、画素を形
成する領域を被覆する形状に整形する。
【0046】次いで、例えば二酸化珪素をスパッタリン
グ又は化学蒸着法により下部基板1とカソード電極ライ
ン2の露出部および薄膜7の上に成膜して絶縁層3を形
成し、更に絶縁層3上に、例えばニオブ又はモリブデン
のゲート電極材料を成膜する。その後、写真製版法及び
反応性イオンエッチング法により、この導体膜をカソー
ド電極ライン2と交差するライン状に加工して、ゲート
電極ライン4を構成する。
【0047】次いで、ゲート電極ライン4と絶縁層3を
貫通して薄膜7に達するスリット状の微細な孔6を写真
製版法及び反応性イオンエッチング法により形成して、
電子放出源11を作製する。
【0048】本実施の形態によれば、上述した第1の実
施の形態と同様に、ゲート電極ライン2と絶縁層3を貫
通して薄膜7に達する多数のスリット状微細孔6により
電子放出源11を構成する際に、冷陰極となるカソード
電極ライン2に所定の電位を印加しながら、炭素を主体
とするターゲット基板にレーザ光を照射して、薄膜7を
成膜しているので、この薄膜7は低電界でエミッション
を生じるものとなり、低電圧駆動が可能である。また、
薄膜7はダイヤモンド状炭素となるので、スパッタリン
グされにくく、このため、安定なエミッションを長い時
間維持できる。
【0049】その他、上述した第1の実施の形態で述べ
たように、電子放出源の作製時に剥離層が生じないた
め、カソード電極ラインとゲート電極ラインのショート
の不良率を下げることができ、かつ作製工程を減ずるこ
とができると共に、電子放出源の構造が単純なために大
型の極薄型ディスプレイ装置を構成することができ、ま
た、冷陰極から放出される電子の拡がりが小さいので、
高精細にすることができる。
【0050】更に、スリット状の微細孔6を形成してい
るので、冷陰極の薄膜7の表面での電界強度は円形の微
細孔の場合とほとんど等しく、略同一の電圧でその冷陰
極を駆動することができるが、円形の微細孔の場合と比
較してエミッション領域が大きいため、同一の電圧で駆
動してもより大きな電流密度を得ることができる。
【0051】以上、本発明の実施の形態例を説明した
が、上述の例は本発明の技術的思想の基づいて更に変形
が可能である。
【0052】例えば、薄膜7、カソード電極2等の材質
や厚み、その成膜方法等は種々変化させてよい。成膜方
法には、スパッタ法、CVDだけでなく、レーザアブレ
ーション法(レーザ光照射によるエッチング現象を利用
した堆積法)等も採用できる。特に薄膜7の場合、ター
ゲットはグラファイト以外も使用可能である。
【0053】また、上述した冷陰極薄膜7の形成領域
は、カソード電極ライン2とゲート電極ライン4との交
差領域9のみであってよいし、ほぼカソード電極ライン
2と同一パターンに設けてもよく、或いはそれ以外の領
域にも薄膜7が存在していてもよく、場合によっては基
板1の全面にあってもよい。上述した微細孔の形状も上
述の円形、スリット状に限らず、その他の形状であって
もよい。
【0054】なお、上述した電子放出源は、FED(Fi
eld emission display) などの電界放出型ディスプレイ
装置に好適であるが、対向する螢光面パネルの構造や各
部のパターン及び材質等は上述したものに限られず、ま
た、その作製方法も種々採用できる。また、上述した電
子放出源の用途は、FED又はそれ以外のディスプレイ
装置に限定されることはなく、真空管(即ち、カソード
から放出される電子流をゲート電極(グリッド)によっ
て制御し、増幅又は整流する電子管)に使用したり、或
いは、カソードから放出される電子を信号電流として取
り出すための回路素子(これには、上述したFEDの螢
光面パネルに光電変換素子を取付け、螢光面パネルの発
光パターンを光電変換素子で電気信号に変換する光通信
用の素子も含まれる。)等にも応用可能である。
【0055】
【発明の作用効果】本発明によれば、上述した如く、前
記第2電極と前記絶縁層を貫通して前記薄膜に達する微
細孔により荷電粒子放出源を形成するに際し、前記第1
電極に所定の電位を印加しながら、炭素を主体とするタ
ーゲットにレーザ光を照射してターゲット材を飛翔せし
め、前記薄膜を成膜しているので、このようにして成膜
された薄膜は低電界でエミッションを生じるものとなる
ため、低電圧駆動が可能である。また、上記のようにし
て成膜された薄膜は、ダイヤモンド状炭素からなるの
で、イオンによりスパッタされにくく、このため、安定
なエミッションを長い時間維持できる。
【0056】また、従来技術におけるような剥離層が製
造時に生じないため、第1電極と第2電極とのショート
がなく、不良率を下げ、かつ作製工程数を減らすことが
できる。そして、荷電粒子放出源の構造が単純なため、
大型の極薄型ディスプレイ装置を構成することができ、
また、放出される荷電粒子の拡がりが小さいので、高精
細化することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による電子放出源の
製造方法を工程順に示す概略断面図である。
【図2】同、電子放出源の一部分の概略断面図である。
【図3】同、電子放出源の一部分の平面図である。
【図4】同、電子放出源の電子放出性能(冷陰極薄膜の
電界強度と電流密度との関係)を示すグラフである。
【図5】本発明の第2の実施の形態例による電子放出源
の一部分の概略断面図である。
【図6】同、電子放出源の一部分の平面図である。
【図7】従来の電子放出源の一部分の断面図である。
【図8】同、電子放出源を用いたディスプレイ装置の構
成の一部を示す概略斜視図である。
【符号の説明】
1、21…下部基板、2、22…カソード電極ライン、
3、23…絶縁層、4、24…ゲート電極ライン、4
a、24a…ゲート部、5、6、26…円形又はスリッ
ト状孔、7…薄膜、8…電源、9…交差領域、10、1
1、12…電子放出源、15、25…制御手段、20…
ディスプレイ装置、27…マイクロチップ、28…上部
基板、29…蛍光面

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基体上に第1電極を形成する工程と、 前記第1電極に所定の電位を印加しながら、炭素を主体
    とするターゲットにレーザ光を照射してターゲット材を
    飛翔せしめ、前記第1の電極上に薄膜を成膜する工程
    と、 前記基体、前記第1電極及び前記薄膜を被覆する絶縁層
    を形成する工程と、 前記絶縁層上に前記第1電極と交差する第2電極を形成
    する工程と、 前記第1電極と前記第2電極とが交差する領域に、前記
    第2電極と前記絶縁層とを貫通して前記薄膜に達する微
    細孔を形成する工程とを有する、荷電粒子放出装置の製
    造方法。
  2. 【請求項2】 基板上にカソード電極ラインを形成す
    る工程と、 前記カソード電極ラインに所定の電位を印加しながら、
    炭素を主体とするターゲットにレーザ光を照射してター
    ゲット材を飛翔せしめ、前記カソード電極ライン上に前
    記薄膜を成膜する工程と、 前記基板、前記カソード電極ライン及び前記薄膜を被覆
    する絶縁層を形成する工程と、 前記絶縁層上に前記カソード電極ラインと交差するゲー
    ト電極ラインを形成する工程と、 前記カソード電極ラインと前記ゲート電極ラインとが交
    差する領域に、前記ゲート電極ラインと前記絶縁層とを
    貫通して前記薄膜に達する略円形又はスリット状の前記
    微細孔を形成する工程とを経て、冷陰極を有する電子放
    出源を製造する、請求項1に記載した荷電粒子放出装置
    の製造方法。
  3. 【請求項3】 グラファイトを主体とするターゲットを
    用いて前記薄膜を成膜する、請求項1に記載した荷電粒
    子放出装置の製造方法。
  4. 【請求項4】 前記第1電極にアースに対して負の電位
    を印加しながら前記薄膜を成膜する、請求項1に記載し
    た荷電粒子放出装置の製造方法。
  5. 【請求項5】 基体上に第1電極を形成する工程と、 前記第1電極に所定の電位を印加しながら、炭素を主体
    とするターゲットにレーザ光を照射してターゲット材を
    飛翔せしめ、前記第1の電極上に薄膜を成膜する工程
    と、 前記基体、前記第1電極及び前記薄膜を被覆する絶縁層
    を形成する工程と、 前記絶縁層上に前記第1電極と交差する第2電極を形成
    する工程と、 前記第1電極と前記第2電極とが交差する領域に、前記
    第2電極と前記絶縁層とを貫通して前記薄膜に達する微
    細孔を形成する工程とを経て、荷電粒子放出装置を製造
    し、この荷電粒子放出装置と対向する位置に発光面を配
    置し、前記荷電粒子放出装置から放出される荷電粒子に
    より前記発光面を発光させるディスプレイ装置を製造す
    る、電界放出型ディスプレイ装置の製造方法。
  6. 【請求項6】 基板上にカソード電極ラインを形成す
    る工程と、 前記カソード電極ラインに所定の電位を印加しながら、
    炭素を主体とするターゲットにレーザ光を照射してター
    ゲット材を飛翔せしめ、前記カソード電極ライン上に前
    記薄膜を成膜する工程と、 前記基板、前記カソード電極ライン及び前記薄膜を被覆
    する絶縁層を形成する工程と、 前記絶縁層上に前記カソード電極ラインと交差するゲー
    ト電極ラインを形成する工程と、 前記カソード電極ラインと前記ゲート電極ラインとが交
    差する領域に、前記ゲート電極ラインと前記絶縁層とを
    貫通して前記薄膜に達する略円形又はスリット状の前記
    微細孔を形成する工程とを経て、冷陰極を有する電子放
    出源を製造し、この電子放出源と対向する位置に螢光面
    を配置し、前記冷陰極から放出される電子により前記螢
    光面を発光させるディスプレイ装置を製造する、請求項
    5に記載した電界放出型ディスプレイ装置の製造方法。
  7. 【請求項7】 グラファイトを主体とするターゲットを
    用いて前記薄膜を成膜する、請求項5に記載した電界放
    出型ディスプレイ装置の製造方法。
  8. 【請求項8】 前記第1電極にアースに対して負の電位
    を印加しながら前記薄膜を成膜する、請求項5に記載し
    た電界放出型ディスプレイ装置の製造方法。
JP11061799A 1999-04-19 1999-04-19 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法 Pending JP2000306498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11061799A JP2000306498A (ja) 1999-04-19 1999-04-19 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11061799A JP2000306498A (ja) 1999-04-19 1999-04-19 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000306498A true JP2000306498A (ja) 2000-11-02

Family

ID=14540361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11061799A Pending JP2000306498A (ja) 1999-04-19 1999-04-19 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000306498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209716A3 (en) * 2000-11-20 2003-12-17 Matsushita Electric Industrial Co., Ltd. Cold cathode forming process and electron emission element, and applied device of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209716A3 (en) * 2000-11-20 2003-12-17 Matsushita Electric Industrial Co., Ltd. Cold cathode forming process and electron emission element, and applied device of the same

Similar Documents

Publication Publication Date Title
US5445550A (en) Lateral field emitter device and method of manufacturing same
US5243252A (en) Electron field emission device
JPH08115654A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JPH04328222A (ja) 電子放出構造および製造方法
JPH06223707A (ja) シリコン電界放出素子及びその製造方法
US6626720B1 (en) Method of manufacturing vacuum gap dielectric field emission triode and apparatus
JP3409468B2 (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JP3066573B2 (ja) 電界放出型表示素子
JPH07122179A (ja) 電界放出カソード及び電界放出カソードの製造方法
JPH0896704A (ja) 粒子放出装置、電界放出型装置及びこれらの製造方法
JPH0887956A (ja) 電子放出素子、電子放出素子の製造方法、crt、及び平面ディスプレイ
JP2000348602A (ja) 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置
JP2002520770A (ja) 電界放射素子
US5827100A (en) Method for manufacturing field emission device
JP2000306498A (ja) 荷電粒子放出装置の製造方法、及び電界放出型ディスプレイ装置の製造方法
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2001023506A (ja) 電子放出源およびその製造方法ならびにディスプレイ装置
JP2001052600A (ja) 電子放出源、その製造方法、及びディスプレイ装置
JP4217933B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP3198362B2 (ja) 電子放出素子及び画像形成装置
JP2003059392A (ja) 冷陰極電子源及びその製造方法
JP4247649B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
US20050275336A1 (en) Field emission device and method for making same
JPS6367742B2 (ja)
JP2000048707A (ja) 電子放出源およびその製造方法ならびにこの電子放出源を用いたディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080229

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080904