JPH06223707A - シリコン電界放出素子及びその製造方法 - Google Patents
シリコン電界放出素子及びその製造方法Info
- Publication number
- JPH06223707A JPH06223707A JP34091293A JP34091293A JPH06223707A JP H06223707 A JPH06223707 A JP H06223707A JP 34091293 A JP34091293 A JP 34091293A JP 34091293 A JP34091293 A JP 34091293A JP H06223707 A JPH06223707 A JP H06223707A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- silicon substrate
- field emission
- oxide film
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【目的】 製造工程がより簡単であり、電気的特性がす
ぐれたシリコン電界放出素子及びこれを製造する方法を
提供すること。 【構成】 シリコン基板と、前記シリコン基板上に形成
された熱酸化絶縁膜と、前記絶縁膜内に形成されたキャ
ビティと、前記キャビティ内の前記シリコン基板上に基
板と一体で形成された実際電子放出部であるエミッタ
と、前記絶縁膜上に形成されたゲート電極とで構成さ
れ、前記ゲート電極が前記エミッタの先端部を取り囲む
構造からなる。また、上記の構造を有する素子を、絶縁
層をシリコン基板の熱酸化により形成し、ゲート電極の
形成をスパッタリングで行なう。
ぐれたシリコン電界放出素子及びこれを製造する方法を
提供すること。 【構成】 シリコン基板と、前記シリコン基板上に形成
された熱酸化絶縁膜と、前記絶縁膜内に形成されたキャ
ビティと、前記キャビティ内の前記シリコン基板上に基
板と一体で形成された実際電子放出部であるエミッタ
と、前記絶縁膜上に形成されたゲート電極とで構成さ
れ、前記ゲート電極が前記エミッタの先端部を取り囲む
構造からなる。また、上記の構造を有する素子を、絶縁
層をシリコン基板の熱酸化により形成し、ゲート電極の
形成をスパッタリングで行なう。
Description
【０００１】
【産業上の利用分野】本発明はシリコン電界放出素子と
その製造方法に係り、本発明の電界放出素子は各種表示
素子、光源、増幅素子、高速スイッチング素子、及びセ
ンサーなどにおいて電子源として有用である。
その製造方法に係り、本発明の電界放出素子は各種表示
素子、光源、増幅素子、高速スイッチング素子、及びセ
ンサーなどにおいて電子源として有用である。
【０００２】
【従来の技術】最近、非効率的な熱イオンエミッタを高
い電界放出エミッタに取り替えることに関心が集まって
いる。かかるエミッタはエミッタ物質を加熱させる必要
がないので非常に効率的である。これらはここ数年来電
子顕微鏡の走査源として用いられており、現在は真空式
微細電子装置、フラットパネルディスプレー及び高効率
高周波数真空管における電子源として研究されている。
い電界放出エミッタに取り替えることに関心が集まって
いる。かかるエミッタはエミッタ物質を加熱させる必要
がないので非常に効率的である。これらはここ数年来電
子顕微鏡の走査源として用いられており、現在は真空式
微細電子装置、フラットパネルディスプレー及び高効率
高周波数真空管における電子源として研究されている。
【０００３】電界放出素子は電界放出部（エミッタ）の
非常に鋭いポイント（一般に半径が約１００ｎｍ以下で
ある）を約１０4〜１０5チップ／mm2程度に高集積化さ
せることによって非常に高い発光効率及び輝度を得るこ
とができ、消費電力が低いため壁掛けテレビの実現に非
常に適合した表示素子として期待されている。
非常に鋭いポイント（一般に半径が約１００ｎｍ以下で
ある）を約１０4〜１０5チップ／mm2程度に高集積化さ
せることによって非常に高い発光効率及び輝度を得るこ
とができ、消費電力が低いため壁掛けテレビの実現に非
常に適合した表示素子として期待されている。
【０００４】さらに、シリコン電界放出エミッタは低い
融点及び低い電気伝導度を有しているにもかかわらず、
マイクロ製造技術の進歩性により、シリコンを用いて鋭
い先端部を有する円錐形のエミッタを容易に製造できる
ようになり、その応用面が漸次拡大している。
融点及び低い電気伝導度を有しているにもかかわらず、
マイクロ製造技術の進歩性により、シリコンを用いて鋭
い先端部を有する円錐形のエミッタを容易に製造できる
ようになり、その応用面が漸次拡大している。
【０００５】従来のシリコン電界放出素子の代表的な構
造例を図１に示す。同図において、符号１１は不純物が
高濃度でドープされて高伝導率を有するシリコン基板で
あり、この基板１１上に形成された絶縁層１３の中に形
成されたキャビティ１５内には電子放出部として円錐形
状のエミッタ１７が形成されている。そして、前記絶縁
層１３の上部にはモリブデン薄膜からなるゲート電極１
９が形成されている。
造例を図１に示す。同図において、符号１１は不純物が
高濃度でドープされて高伝導率を有するシリコン基板で
あり、この基板１１上に形成された絶縁層１３の中に形
成されたキャビティ１５内には電子放出部として円錐形
状のエミッタ１７が形成されている。そして、前記絶縁
層１３の上部にはモリブデン薄膜からなるゲート電極１
９が形成されている。
【０００６】そして、このような構造のシリコン電界放
出素子の製造方法は以下のようであった。
出素子の製造方法は以下のようであった。
【０００７】不純物がドーピングされたシリコン基板
に、選択エッチングにより円錐形のエミッタ１７が形成
される。あるいは、蒸着法等によりエミッタ１７が堆積
される。
に、選択エッチングにより円錐形のエミッタ１７が形成
される。あるいは、蒸着法等によりエミッタ１７が堆積
される。
【０００８】そして、絶縁層１３は電子ビーム蒸着法
（ＥＢ蒸着法）を用いた方向性粒子蒸着法により前記シ
リコン基板上に形成される。
（ＥＢ蒸着法）を用いた方向性粒子蒸着法により前記シ
リコン基板上に形成される。
【０００９】さらに、上記絶縁層上層に電子ビーム蒸着
法（ＥＢ蒸着法）を用いた傾斜蒸着によりゲート電極１
９が形成される。
法（ＥＢ蒸着法）を用いた傾斜蒸着によりゲート電極１
９が形成される。
【００１０】図２はこのような電界放出素子を電子源に
用いた従来の表示装置を概略的に示す斜視図である（特
開昭６１−２２１７８３号参照）。
用いた従来の表示装置を概略的に示す斜視図である（特
開昭６１−２２１７８３号参照）。
【００１１】図２において、シリコン基板２０上には、
列２２の方向に沿い不純物が高濃度でドーピングされた
エミッタ電極２１が設けられ、このエミッタ電極２１上
には円錐形の電界放出エミッタ２６及び絶縁層２３が設
けられている。また、この絶縁層２３上には行２４の方
向に沿い複数のゲート電極２５が設けられている。この
ゲート電極２５の円錐形電界放出エミッタ２６に対面す
る位置にはキャビティあるいは孔１５が形成されてい
る。
列２２の方向に沿い不純物が高濃度でドーピングされた
エミッタ電極２１が設けられ、このエミッタ電極２１上
には円錐形の電界放出エミッタ２６及び絶縁層２３が設
けられている。また、この絶縁層２３上には行２４の方
向に沿い複数のゲート電極２５が設けられている。この
ゲート電極２５の円錐形電界放出エミッタ２６に対面す
る位置にはキャビティあるいは孔１５が形成されてい
る。
【００１２】一方、上部の透明基板２７には、前記下部
のシリコン基板２０と対向する側の面に透明導電膜２
９、蛍光体層２８がそれぞれ積層蒸着されている。そし
て、シリコン基板２０及び上部の透明基板２７は間に、
シリコン電界放出素子部（１５、２０、２１、２３、２
５、２６）をかん装して、図示を省略した側面部材とと
もに真空器の外部を構成する。
のシリコン基板２０と対向する側の面に透明導電膜２
９、蛍光体層２８がそれぞれ積層蒸着されている。そし
て、シリコン基板２０及び上部の透明基板２７は間に、
シリコン電界放出素子部（１５、２０、２１、２３、２
５、２６）をかん装して、図示を省略した側面部材とと
もに真空器の外部を構成する。
【００１３】以上のように構成されたシリコン電界放出
素子を用いた表示装置の動作は次のようになる。
素子を用いた表示装置の動作は次のようになる。
【００１４】前記透明導電膜２９にはポジティブ電位が
印加されている。表示信号に応答して列２２及び行２４
のエミッタ電極２１とゲート電極２５との間に所定の電
位差が与えられる。その電位差によりゲート電極２５と
前記円錐形電界放出エミッタ２６との間に適当な電界が
形成されて円錐形状のエミッタ先端部から電子が放出さ
れる。この電子はゲート電極２５の孔１５から放出され
て対面する蛍光体層２８に発射し、この蛍光体層２８は
発光して画像表示する。
印加されている。表示信号に応答して列２２及び行２４
のエミッタ電極２１とゲート電極２５との間に所定の電
位差が与えられる。その電位差によりゲート電極２５と
前記円錐形電界放出エミッタ２６との間に適当な電界が
形成されて円錐形状のエミッタ先端部から電子が放出さ
れる。この電子はゲート電極２５の孔１５から放出され
て対面する蛍光体層２８に発射し、この蛍光体層２８は
発光して画像表示する。
【００１５】例えば、基板１１に対しゲート電極１９を
数１０Ｖから数１００Ｖの範囲でバイアスすることによ
り、超微細先端部を有する円錐形のエミッタ１７のチッ
プとゲート電極１９との間に１０6Ｖ／cm〜１０7Ｖ／cm
程度の電界を生じて、エミッタ１７の先端から総数百ｍ
Ａ程度の電子放出を得られる。以上の動作により表示信
号に応じた画像が表示される。
数１０Ｖから数１００Ｖの範囲でバイアスすることによ
り、超微細先端部を有する円錐形のエミッタ１７のチッ
プとゲート電極１９との間に１０6Ｖ／cm〜１０7Ｖ／cm
程度の電界を生じて、エミッタ１７の先端から総数百ｍ
Ａ程度の電子放出を得られる。以上の動作により表示信
号に応じた画像が表示される。
【００１６】
【本発明が解決しようとする課題】しかしながら、前述
した従来のシリコン電界放出素子によると、絶縁層１３
及びゲート電極１９を形成するにおいて次のような不都
合が生じる。
した従来のシリコン電界放出素子によると、絶縁層１３
及びゲート電極１９を形成するにおいて次のような不都
合が生じる。
【００１７】絶縁層１３は電子ビーム蒸着法（ＥＢ蒸着
法）を用いた方向性粒子蒸着法により形成されるため
に、蒸発して薄膜を形成する成分の運動エネルギーが低
く、基板への付着強度や、膜の均質性が劣る等の欠点が
あった。
法）を用いた方向性粒子蒸着法により形成されるため
に、蒸発して薄膜を形成する成分の運動エネルギーが低
く、基板への付着強度や、膜の均質性が劣る等の欠点が
あった。
【００１８】そのため、絶縁層の特性が劣化して、形成
された蒸着膜の破壊電場は４ＭＶ／cm以下である。従っ
て、上下電極間の高電界により安定した破壊電場値を維
持するためには絶縁層の厚さを通常１μｍ以上に制限す
るばかりでなく、工程が複雑で工程時間が長くなるとい
う問題点がある。
された蒸着膜の破壊電場は４ＭＶ／cm以下である。従っ
て、上下電極間の高電界により安定した破壊電場値を維
持するためには絶縁層の厚さを通常１μｍ以上に制限す
るばかりでなく、工程が複雑で工程時間が長くなるとい
う問題点がある。
【００１９】さらに、電子ビーム蒸着法（ＥＢ蒸着法）
を用いた傾斜蒸着によりゲート電極１９を形成する場合
には、加熱蒸発によるために工程時間が長くなることは
もちろん、上記電極成分が絶縁層の側壁等の部分に付着
して金属拡散により絶縁性を低下させることを防止する
ために、ゲート電極をエミッタ先端部直近まで蒸着形成
することができず、ゲート孔１５の直径が広くなってし
まうことが避けられない。従ってゲート−エミッタ間の
距離が離隔して、このことにより電子放出を得るための
印加電圧を大きくしなければならないという問題があっ
た。
を用いた傾斜蒸着によりゲート電極１９を形成する場合
には、加熱蒸発によるために工程時間が長くなることは
もちろん、上記電極成分が絶縁層の側壁等の部分に付着
して金属拡散により絶縁性を低下させることを防止する
ために、ゲート電極をエミッタ先端部直近まで蒸着形成
することができず、ゲート孔１５の直径が広くなってし
まうことが避けられない。従ってゲート−エミッタ間の
距離が離隔して、このことにより電子放出を得るための
印加電圧を大きくしなければならないという問題があっ
た。
【００２０】従って、本発明の目的は絶縁性等の電気的
特性が優れて、かつ高効率のシリコン電界放出素子及び
これを製造する方法を提供することである。
特性が優れて、かつ高効率のシリコン電界放出素子及び
これを製造する方法を提供することである。
【００２１】
【課題を解決するための手段】本発明のシリコン電界放
出素子の構造は、不純物がドーピングされたシリコン基
板と、前記シリコン基板と一体でシリコン基板上に形成
された円錐系構造のエミッタと、前記円錐形構造のエミ
ッタを取り囲むように、かつ、前記エミッタ先端部が露
出するように前記シリコン基板上に形成されたＳｉＯ2
熱酸化膜と、及び、前記露出されたエミッタに対して所
定距離離隔して、かつ、前記先端部が露出したエミッタ
との間にキャビティが形成されるように、前記熱酸化膜
上に形成されたゲート電極で構成されることを特徴とす
るシリコン電界放出素子である。
出素子の構造は、不純物がドーピングされたシリコン基
板と、前記シリコン基板と一体でシリコン基板上に形成
された円錐系構造のエミッタと、前記円錐形構造のエミ
ッタを取り囲むように、かつ、前記エミッタ先端部が露
出するように前記シリコン基板上に形成されたＳｉＯ2
熱酸化膜と、及び、前記露出されたエミッタに対して所
定距離離隔して、かつ、前記先端部が露出したエミッタ
との間にキャビティが形成されるように、前記熱酸化膜
上に形成されたゲート電極で構成されることを特徴とす
るシリコン電界放出素子である。
【００２２】本発明の電界放出素子の製造方法は、不純
物がドーピングされたシリコン基板表面を酸化させた
後、フォトエッチングして前記シリコン基板の表面の一
部に熱酸化マスクを形成するマスク形成工程、前記熱酸
化マスクを用いて先端部が平面な円錐形状のエミッタを
形成するためのシリコン基板のエッチング工程、平面な
先端部を有する前記エミッタを先鋭化させるとともに、
絶縁層となる薄型の熱酸化膜を前記エミッタを含む前記
シリコン基板上に形成するための熱酸化工程、前記熱酸
化膜上にゲート金属をスパッタリングして前記エミッタ
先端を取り囲む構造になるようにゲート電極を形成する
ゲート電極形成工程、及び、前記熱酸化マスク及び前記
エミッタの先端部を被覆している前記熱酸化膜をエッチ
ングして、前記円錐形のエミッタ先端部を露出させるた
めの湿式エッチング工程からなるシリコン電界放出素子
の製造方法。
物がドーピングされたシリコン基板表面を酸化させた
後、フォトエッチングして前記シリコン基板の表面の一
部に熱酸化マスクを形成するマスク形成工程、前記熱酸
化マスクを用いて先端部が平面な円錐形状のエミッタを
形成するためのシリコン基板のエッチング工程、平面な
先端部を有する前記エミッタを先鋭化させるとともに、
絶縁層となる薄型の熱酸化膜を前記エミッタを含む前記
シリコン基板上に形成するための熱酸化工程、前記熱酸
化膜上にゲート金属をスパッタリングして前記エミッタ
先端を取り囲む構造になるようにゲート電極を形成する
ゲート電極形成工程、及び、前記熱酸化マスク及び前記
エミッタの先端部を被覆している前記熱酸化膜をエッチ
ングして、前記円錐形のエミッタ先端部を露出させるた
めの湿式エッチング工程からなるシリコン電界放出素子
の製造方法。
【００２３】
【作用】本発明の電界放出素子の構造によれば、実際電
子放出部であるエミッタとゲート電極間の空間的距離
が、非常に近いので小さなバイアス電圧で効率的に電子
の放出が可能である。
子放出部であるエミッタとゲート電極間の空間的距離
が、非常に近いので小さなバイアス電圧で効率的に電子
の放出が可能である。
【００２４】そして、絶縁層が熱酸化膜であるので密度
が高く緻密であるため絶縁性が高いため、この熱酸化膜
は、破壊電場値が大きく、漏洩電流は小さい。従ってこ
の熱酸化膜を４００ｎｍにしても、破壊電場値は６．８
〜９ＭＶ／cmであり良好な絶縁性を保つことができる。
が高く緻密であるため絶縁性が高いため、この熱酸化膜
は、破壊電場値が大きく、漏洩電流は小さい。従ってこ
の熱酸化膜を４００ｎｍにしても、破壊電場値は６．８
〜９ＭＶ／cmであり良好な絶縁性を保つことができる。
【００２５】このような、膜厚であれば膜形成時間が短
いという利点も有し、好ましい構造である。
いという利点も有し、好ましい構造である。
【００２６】また、 本発明の電界放出素子の製造方法
によれば、エミッタ先端部をマスク形成工程において、
熱酸化マスクで被覆してしまうことにより、ゲート電極
形成工程において、円錐形のエミッタ部や絶縁層の側壁
にゲート電極成分が付着せずに、絶縁性の高い素子が製
造可能である。
によれば、エミッタ先端部をマスク形成工程において、
熱酸化マスクで被覆してしまうことにより、ゲート電極
形成工程において、円錐形のエミッタ部や絶縁層の側壁
にゲート電極成分が付着せずに、絶縁性の高い素子が製
造可能である。
【００２７】また、上記マスクにより、等方性のスパッ
タリングによりゲート電極が形成できるために、傾斜蒸
着に比べて工程が簡単であり、実際電子放出部であるエ
ミッタとゲート電極間の空間的距離を非常に近くでき
る。
タリングによりゲート電極が形成できるために、傾斜蒸
着に比べて工程が簡単であり、実際電子放出部であるエ
ミッタとゲート電極間の空間的距離を非常に近くでき
る。
【００２８】上述のように、熱酸化膜の厚さが４００ｎ
ｍで十分であれば、膜形成時間が短いという利点も有
し、好ましい製造方法である。
ｍで十分であれば、膜形成時間が短いという利点も有
し、好ましい製造方法である。
【００２９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図３（Ｅ）は本発明に従うシリコン電界放
出素子の構造を示す断面図である。
に説明する。図３（Ｅ）は本発明に従うシリコン電界放
出素子の構造を示す断面図である。
【００３０】不純物がドーピングされたシリコン基板３
１と、前記シリコン基板３１上に形成された絶縁膜３３
と、前記絶縁膜３３内に形成されたキャビティ３５と、
前記キャビティ３５内の前記基板上にシリコン基板３１
と一体で形成されたエミッタ３７と、前記絶縁膜３３上
に形成されたゲート電極３９とで構成され、前記絶縁膜
３３がほぼ４００ｎｍ以上の厚さの熱酸化膜からなり、
前記ゲート電極３９が前記エミッタ３７の先端周囲を至
近距離で取り囲む構造からなる。
１と、前記シリコン基板３１上に形成された絶縁膜３３
と、前記絶縁膜３３内に形成されたキャビティ３５と、
前記キャビティ３５内の前記基板上にシリコン基板３１
と一体で形成されたエミッタ３７と、前記絶縁膜３３上
に形成されたゲート電極３９とで構成され、前記絶縁膜
３３がほぼ４００ｎｍ以上の厚さの熱酸化膜からなり、
前記ゲート電極３９が前記エミッタ３７の先端周囲を至
近距離で取り囲む構造からなる。
【００３１】シリコン基板には、不純物が高濃度でドー
ピングされていた方が、電子密度が増加して好ましい。
また、熱酸化膜の絶縁性の高さにより、その膜厚は４０
０ｎｍあれば十分である。このような構造を有するシリ
コン電界放出素子は、耐久性が高く高効率である。
ピングされていた方が、電子密度が増加して好ましい。
また、熱酸化膜の絶縁性の高さにより、その膜厚は４０
０ｎｍあれば十分である。このような構造を有するシリ
コン電界放出素子は、耐久性が高く高効率である。
【００３２】以下に、本発明に従うシリコン電界放出素
子の製造方法を説明する。図３（Ａ）ないし図３（Ｅ）
は前述した構造を有するシリコン電界放出素子を効率的
に製造する工程を、上記素子の断面図を用いて示すもの
である。
子の製造方法を説明する。図３（Ａ）ないし図３（Ｅ）
は前述した構造を有するシリコン電界放出素子を効率的
に製造する工程を、上記素子の断面図を用いて示すもの
である。
【００３３】第１工程は熱酸化マスク３２の形成工程で
ある（図３（Ａ））。基板工程に適合した単結晶のシリ
コン基板３１、例えば、数Ω−ｃｍの比抵抗を有するｎ
形シリコン基板を高温酸化してほぼ１２０〜５００ｎｍ
の厚さの酸化膜を形成した後、フォトエッチング工程を
用いて後続のエッチング及びスパッタリング工程時にお
いて、自動整列させるための熱酸化マスク３２を形成さ
せる。
ある（図３（Ａ））。基板工程に適合した単結晶のシリ
コン基板３１、例えば、数Ω−ｃｍの比抵抗を有するｎ
形シリコン基板を高温酸化してほぼ１２０〜５００ｎｍ
の厚さの酸化膜を形成した後、フォトエッチング工程を
用いて後続のエッチング及びスパッタリング工程時にお
いて、自動整列させるための熱酸化マスク３２を形成さ
せる。
【００３４】第２工程は前記熱酸化マスク３２を用いて
円錐形状のエミッタを形成するためのシリコン基板の配
向依存エッチング工程である（図３（Ｂ））。単結晶の
シリコン基板３１の配向依存エッチングを用いて、図３
（Ｂ）に示すように、マスク３２の下方の上記基板３１
の水平方向と垂直方向とを所定比率で選択エッチングし
たものである。円錐形状の鋭い先端部（エッジあるいは
チップ）を有するシリコンエミッタのプロフィルは上記
選択エッチング比率及び上記熱酸化マスクの形態により
決まる。
円錐形状のエミッタを形成するためのシリコン基板の配
向依存エッチング工程である（図３（Ｂ））。単結晶の
シリコン基板３１の配向依存エッチングを用いて、図３
（Ｂ）に示すように、マスク３２の下方の上記基板３１
の水平方向と垂直方向とを所定比率で選択エッチングし
たものである。円錐形状の鋭い先端部（エッジあるいは
チップ）を有するシリコンエミッタのプロフィルは上記
選択エッチング比率及び上記熱酸化マスクの形態により
決まる。
【００３５】第３工程はシリコン基板の酸化である。例
えば、乾燥した酸素雰囲気中で１０００℃付近で行なう
乾式酸化、及び水蒸気を用いる湿式酸化などによるＳｉ
Ｏ2熱酸化膜３３の形成工程であり、前記工程までは平
面な先端部を有するエミッタを先鋭化させると共に、基
板３１を酸化して絶縁層の役割をする薄型の熱酸化膜３
３を形成する工程である。
えば、乾燥した酸素雰囲気中で１０００℃付近で行なう
乾式酸化、及び水蒸気を用いる湿式酸化などによるＳｉ
Ｏ2熱酸化膜３３の形成工程であり、前記工程までは平
面な先端部を有するエミッタを先鋭化させると共に、基
板３１を酸化して絶縁層の役割をする薄型の熱酸化膜３
３を形成する工程である。
【００３６】この時、シリコン基板の熱酸化を用いた前
記酸化膜３３はその破壊電場値が６．８〜９ＭＶ／ｃｍ
であって、従来電子ビーム蒸着法による蒸着膜に比べて
破壊電場値がほぼ２倍以上に高く、また、漏洩電流も蒸
着法による膜より小さくなる。従って、蒸着による絶縁
膜に比べ厚さを半分に縮められるばかりでなく工程時間
をも短縮することができる。熱酸化膜３３の厚さは４０
０ｎｍ程度に減少させることができる。前記熱酸化膜３
３の内面のプロフィールは図３（Ｃ）に示すように、前
記選択的エッチングされたエミッタのプロフィールと同
一であり、最終工程において酸化物を除去して露出され
るエミッタの先端部を先鋭化させる。
記酸化膜３３はその破壊電場値が６．８〜９ＭＶ／ｃｍ
であって、従来電子ビーム蒸着法による蒸着膜に比べて
破壊電場値がほぼ２倍以上に高く、また、漏洩電流も蒸
着法による膜より小さくなる。従って、蒸着による絶縁
膜に比べ厚さを半分に縮められるばかりでなく工程時間
をも短縮することができる。熱酸化膜３３の厚さは４０
０ｎｍ程度に減少させることができる。前記熱酸化膜３
３の内面のプロフィールは図３（Ｃ）に示すように、前
記選択的エッチングされたエミッタのプロフィールと同
一であり、最終工程において酸化物を除去して露出され
るエミッタの先端部を先鋭化させる。
【００３７】第４工程は前記ＳｉＯ2熱酸化膜３３上に
ゲート金属としてＭｏ、Ｃｒなどをスパッタリングして
エミッタ先端を取り囲む構造になるようゲート電極３９
を形成する工程である（図３（Ｄ））。スパッタリング
を通じて形成されたゲート電極３９は従来の電子ビーム
を用いた傾斜蒸着に比べゲート孔の直径が広くなる短所
が補完され、次工程で露出されるエミッタ３７の先端周
囲を取り囲む形態で形成されるため、電子放出をさせる
ためのゲート電極３９への印加電圧を低下できる。
ゲート金属としてＭｏ、Ｃｒなどをスパッタリングして
エミッタ先端を取り囲む構造になるようゲート電極３９
を形成する工程である（図３（Ｄ））。スパッタリング
を通じて形成されたゲート電極３９は従来の電子ビーム
を用いた傾斜蒸着に比べゲート孔の直径が広くなる短所
が補完され、次工程で露出されるエミッタ３７の先端周
囲を取り囲む形態で形成されるため、電子放出をさせる
ためのゲート電極３９への印加電圧を低下できる。
【００３８】最終工程として前記酸化マスク３２とその
下部の酸化膜３３とを湿式エッチング工程を用いて除去
すると、図３（Ｅ）に示すように本発明のシリコン電界
放出素子ができる。
下部の酸化膜３３とを湿式エッチング工程を用いて除去
すると、図３（Ｅ）に示すように本発明のシリコン電界
放出素子ができる。
【００３９】以上のような構造を有するシリコン電界放
出素子を、画像表示素子に応用する実施例を示す。
出素子を、画像表示素子に応用する実施例を示す。
【００４０】従来の技術で示した図２で、上部基板（２
７、２８、２９）の製造工程は以下のようになる。
７、２８、２９）の製造工程は以下のようになる。
【００４１】まず、上部基板上にポジティブ電位が印加
される透明導電膜が２００〜３００ｎｍ程度の厚さでス
パッタリングされる。その後、厚膜形成用スクリーン印
刷法やスラリー方式で蛍光体（ＺｎＯ：Ｚｎ）を塗布し
て蛍光体層を形成する。この時、その応用分野がカラー
表示である場合は緑色蛍光体（Ｚｎ0.65Ｃｄ0.35Ｓ：Ａ
ｇ，Ｃｌ）、黄色蛍光体（Ｚｎ0.2Ｃｄ0.8Ｓ：Ａｇ，Ｃ
ｌ）、及び青色蛍光体（ＺｎＳ：Ａｇ，Ｃｌ）をそれぞ
れ用いる。側面部材は蛍光体層の表面とゲート電極１９
の表面との間隔が２００μｍ程度で維持できるように厚
膜スクリーン印刷方法で形成させる。その後、フリット
ペーストを用いて上下板及び側面部材を気密封着させた
後、熱塑性してフリットを溶融封着させる。前記工程を
通じて気密封着されたパネル内部は排気管を通じて１．
０×１０-6Ｔｏｒｒ以下で高真空化した後、パネル外部
の駆動回路と電気的に連結させると本発明の電界放出表
示素子を用いた画像表示装置の製作が完了する。
される透明導電膜が２００〜３００ｎｍ程度の厚さでス
パッタリングされる。その後、厚膜形成用スクリーン印
刷法やスラリー方式で蛍光体（ＺｎＯ：Ｚｎ）を塗布し
て蛍光体層を形成する。この時、その応用分野がカラー
表示である場合は緑色蛍光体（Ｚｎ0.65Ｃｄ0.35Ｓ：Ａ
ｇ，Ｃｌ）、黄色蛍光体（Ｚｎ0.2Ｃｄ0.8Ｓ：Ａｇ，Ｃ
ｌ）、及び青色蛍光体（ＺｎＳ：Ａｇ，Ｃｌ）をそれぞ
れ用いる。側面部材は蛍光体層の表面とゲート電極１９
の表面との間隔が２００μｍ程度で維持できるように厚
膜スクリーン印刷方法で形成させる。その後、フリット
ペーストを用いて上下板及び側面部材を気密封着させた
後、熱塑性してフリットを溶融封着させる。前記工程を
通じて気密封着されたパネル内部は排気管を通じて１．
０×１０-6Ｔｏｒｒ以下で高真空化した後、パネル外部
の駆動回路と電気的に連結させると本発明の電界放出表
示素子を用いた画像表示装置の製作が完了する。
【００４２】上記の画像表示装置の動作は次のようであ
る。表示信号に応答して、列の方向に配置された複数の
エミッタと行の方向に沿い配置されたゲートに所定の電
位差を与えて画素あるいは円錐形電界放出エミッタをマ
トリッス駆動させることにより、所望の画素に対応する
エミッタから放出された電子が対面する蛍光体層に衝突
発光して表示信号に応じた画像が表示される。ここで、
前記ゲートとエミッタとの電位差は通常、４０Ｖ前後で
維持され、透明導電膜にはほぼ２００Ｖの電圧が印加さ
れる。
る。表示信号に応答して、列の方向に配置された複数の
エミッタと行の方向に沿い配置されたゲートに所定の電
位差を与えて画素あるいは円錐形電界放出エミッタをマ
トリッス駆動させることにより、所望の画素に対応する
エミッタから放出された電子が対面する蛍光体層に衝突
発光して表示信号に応じた画像が表示される。ここで、
前記ゲートとエミッタとの電位差は通常、４０Ｖ前後で
維持され、透明導電膜にはほぼ２００Ｖの電圧が印加さ
れる。
【００４３】
【発明の効果】本発明の液晶表示素子の構造によれば、
実際電子放出部であるエミッタとゲート電極間の空間的
距離が、非常に近いので小さなバイアス電圧で効率的に
電子の放出が可能である。
実際電子放出部であるエミッタとゲート電極間の空間的
距離が、非常に近いので小さなバイアス電圧で効率的に
電子の放出が可能である。
【００４４】そして、絶縁層が熱酸化膜であるので密度
が高く緻密であるため絶縁性が高い。従ってこの熱酸化
膜は、破壊電場値が大きくかつ漏洩電流は小さい。この
熱酸化膜を４００ｎｍにしても、破壊電場値は６．８〜
９ＭＶ／cmであり良好な絶縁性を保つことができる。
が高く緻密であるため絶縁性が高い。従ってこの熱酸化
膜は、破壊電場値が大きくかつ漏洩電流は小さい。この
熱酸化膜を４００ｎｍにしても、破壊電場値は６．８〜
９ＭＶ／cmであり良好な絶縁性を保つことができる。
【００４５】本発明の液晶表示素子の製造方法によれ
ば、エミッタ先端部をマスク形成工程において、熱酸化
マスクで被覆してしまうことにより、ゲート形成工程に
おいて、円錐形のエミッタ部や絶縁層の側壁にゲート電
極成分が付着せずに、絶縁性の高い素子が製造可能であ
る。
ば、エミッタ先端部をマスク形成工程において、熱酸化
マスクで被覆してしまうことにより、ゲート形成工程に
おいて、円錐形のエミッタ部や絶縁層の側壁にゲート電
極成分が付着せずに、絶縁性の高い素子が製造可能であ
る。
【００４６】また、上記マスクにより、等方性のスパッ
タリングによりゲート電極が形成できるために、傾斜蒸
着に比べて工程が簡単であり、実際電子放出部であるエ
ミッタとゲート電極間の空間的距離を非常に近くでき
る。
タリングによりゲート電極が形成できるために、傾斜蒸
着に比べて工程が簡単であり、実際電子放出部であるエ
ミッタとゲート電極間の空間的距離を非常に近くでき
る。
【００４７】上述のように、熱酸化膜の厚さが４００ｎ
ｍで十分であれば、膜形成時間が短いという利点も有
し、好ましい製造方法である。
ｍで十分であれば、膜形成時間が短いという利点も有
し、好ましい製造方法である。
【図１】従来のシリコン電界放出素子の断面図である。
【図２】図１のシリコン電界放出素子を用いた表示装置
の構造を説明する斜視図である。
の構造を説明する斜視図である。
【図３】（Ａ）〜（Ｅ）は本発明によるシリコン電界放
出素子を製造するための工程を示す断面図であり、また
（Ｅ）は、本発明のシリコン電界放出素子の構造を示す
断面図である。
出素子を製造するための工程を示す断面図であり、また
（Ｅ）は、本発明のシリコン電界放出素子の構造を示す
断面図である。
３１ シリコン基板 ３２ 熱酸化マスク ３３ ＳｉＯ2熱酸化膜（絶縁層膜） ３５ キャビテイ ３７ エミッタ ３９ ゲート電極
Claims (4)
- 【請求項１】不純物がドーピングされたシリコン基板
と、 前記シリコン基板と一体でシリコン基板上に形成された
円錐系構造のエミッタと、 前記円錐形構造のエミッタを取り囲むように、かつ、前
記エミッタ先端部が露出するように前記シリコン基板上
に形成されたＳｉＯ2熱酸化膜と、及び、 前記露出されたエミッタに対して所定距離離隔して、か
つ、前記先端部が露出したエミッタとの間にキャビティ
が形成されるように、前記熱酸化膜上に形成されたゲー
ト電極で構成されることを特徴とするシリコン電界放出
素子。 - 【請求項２】前記ＳｉＯ2熱酸化膜の厚さが４００ｎｍ
であることを特徴 とする請求項１に記載のシリコン電
界放出素子。 - 【請求項３】不純物がドーピングされたシリコン基板表
面を酸化させた後、フォトエッチングして前記シリコン
基板の表面の一部に熱酸化マスクを形成するマスク形成
工程、 前記熱酸化マスクを用いて先端部が平面な円錐形状のエ
ミッタを形成するためのシリコン基板のエッチング工
程、 平面な先端部を有する前記エミッタを先鋭化させるとと
もに、絶縁層となる薄型の熱酸化膜を前記エミッタを含
む前記シリコン基板上に形成するための熱酸化工程、 前記熱酸化膜上にゲート金属をスパッタリングして前記
エミッタ先端を取り囲む構造になるようにゲート電極を
形成するゲート電極形成工程、及び、 前記熱酸化マスク及び前記エミッタの先端部を被覆して
いる前記熱酸化膜をエッチングして、前記円錐形のエミ
ッタ先端部を露出させるための湿式エッチング工程から
なるシリコン電界放出素子の製造方法。 - 【請求項４】前記熱酸化工程を通じて形成された薄型の
熱酸化膜の厚さが４００ｎｍであることを特徴とする請
求項３に記載のシリコン電界放出素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024010A KR950008758B1 (ko) | 1992-12-11 | 1992-12-11 | 실리콘 전계방출 소자 및 그의 제조방법 |
| KR1992-24010 | 1992-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06223707A true JPH06223707A (ja) | 1994-08-12 |
Family
ID=19345321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34091293A Pending JPH06223707A (ja) | 1992-12-11 | 1993-12-10 | シリコン電界放出素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5527200A (ja) |
| JP (1) | JPH06223707A (ja) |
| KR (1) | KR950008758B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709206B1 (fr) * | 1993-06-14 | 2004-08-20 | Fujitsu Ltd | Dispositif cathode ayant une petite ouverture, et son procédé de fabrication. |
| US5869169A (en) * | 1996-09-27 | 1999-02-09 | Fed Corporation | Multilayer emitter element and display comprising same |
| US6022256A (en) * | 1996-11-06 | 2000-02-08 | Micron Display Technology, Inc. | Field emission display and method of making same |
| US6144145A (en) * | 1997-07-11 | 2000-11-07 | Emagin Corporation | High performance field emitter and method of producing the same |
| US6259937B1 (en) * | 1997-09-12 | 2001-07-10 | Alfred E. Mann Foundation | Implantable substrate sensor |
| JP3019041B2 (ja) * | 1997-09-26 | 2000-03-13 | 日本電気株式会社 | 電界放出型陰極及びその製造方法 |
| US6080032A (en) * | 1997-10-10 | 2000-06-27 | Micron Technology, Inc. | Process for low temperature semiconductor fabrication |
| US6465941B1 (en) | 1998-12-07 | 2002-10-15 | Sony Corporation | Cold cathode field emission device and display |
| GB2372146B (en) * | 2001-02-09 | 2003-03-26 | Leica Microsys Lithography Ltd | Cathode |
| US6822379B2 (en) * | 2002-10-01 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Emission device and method for forming |
| KR20050113505A (ko) * | 2004-05-29 | 2005-12-02 | 삼성에스디아이 주식회사 | 전계방출 표시장치 및 그 제조방법 |
| US20050269286A1 (en) * | 2004-06-08 | 2005-12-08 | Manish Sharma | Method of fabricating a nano-wire |
| US7701128B2 (en) * | 2005-02-04 | 2010-04-20 | Industrial Technology Research Institute | Planar light unit using field emitters and method for fabricating the same |
| US7564178B2 (en) * | 2005-02-14 | 2009-07-21 | Agere Systems Inc. | High-density field emission elements and a method for forming said emission elements |
| US9196447B2 (en) | 2012-12-04 | 2015-11-24 | Massachusetts Institutes Of Technology | Self-aligned gated emitter tip arrays |
| WO2014124041A2 (en) | 2013-02-05 | 2014-08-14 | Guerrera Stephen Angelo | Individually switched field emission arrays |
| US10832885B2 (en) | 2015-12-23 | 2020-11-10 | Massachusetts Institute Of Technology | Electron transparent membrane for cold cathode devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7604569A (nl) * | 1976-04-29 | 1977-11-01 | Philips Nv | Veldemitterinrichting en werkwijze tot het vormen daarvan. |
| JP3033179B2 (ja) * | 1990-10-30 | 2000-04-17 | ソニー株式会社 | 電界放出型エミッタ及びその製造方法 |
| US5312514A (en) * | 1991-11-07 | 1994-05-17 | Microelectronics And Computer Technology Corporation | Method of making a field emitter device using randomly located nuclei as an etch mask |
| JP2550798B2 (ja) * | 1991-04-12 | 1996-11-06 | 富士通株式会社 | 微小冷陰極の製造方法 |
| US5266530A (en) * | 1991-11-08 | 1993-11-30 | Bell Communications Research, Inc. | Self-aligned gated electron field emitter |
| KR960009127B1 (en) * | 1993-01-06 | 1996-07-13 | Samsung Display Devices Co Ltd | Silicon field emission emitter and the manufacturing method |
| KR0176423B1 (ko) * | 1993-07-26 | 1999-05-15 | 박경팔 | 전계 방출 어레이 및 그의 제조 방법 |
-
1992
- 1992-12-11 KR KR1019920024010A patent/KR950008758B1/ko not_active Expired - Fee Related
-
1993
- 1993-12-08 US US08/163,818 patent/US5527200A/en not_active Expired - Fee Related
- 1993-12-10 JP JP34091293A patent/JPH06223707A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016874A (ko) | 1994-07-25 |
| US5527200A (en) | 1996-06-18 |
| KR950008758B1 (ko) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5445550A (en) | Lateral field emitter device and method of manufacturing same | |
| JPH06223707A (ja) | シリコン電界放出素子及びその製造方法 | |
| JP2003100199A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| KR20010056153A (ko) | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 | |
| US5345141A (en) | Single substrate, vacuum fluorescent display | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JP2763248B2 (ja) | シリコン電子放出素子の製造方法 | |
| JPH08115654A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| KR20100062963A (ko) | 전자 방출 소자 및 그것을 포함하는 디스플레이 패널 | |
| JP3409468B2 (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JP2003173744A (ja) | 電界放出型電子源およびその製造方法ならびに表示装置 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP2003331712A (ja) | 電界放出型電子源およびその製造方法ならびに表示装置 | |
| US20040145299A1 (en) | Line patterned gate structure for a field emission display | |
| JPH0896704A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JP3243471B2 (ja) | 電子放出素子の製造方法 | |
| US5480843A (en) | Method for making a field emission device | |
| JPH07182994A (ja) | 三極発光素子を組み込んだ単一基板真空蛍光表示装置 | |
| KR960010426B1 (ko) | 디스크-엣지형 전계 전자 방출 소자 및 그 제조방법 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP2856672B2 (ja) | 電界電子放出素子及びその製造方法 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| KR960000318B1 (ko) | 실리콘 전자방출소자 및 그의 제조방법 | |
| JP2000268703A (ja) | 電界放出デバイス | |
| JP2002203469A (ja) | 冷陰極電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |