JP2000307945A

JP2000307945A - 信号発生装置

Info

Publication number: JP2000307945A
Application number: JP2000070546A
Authority: JP
Inventors: Jonathan Mark Greenwood; マークグリーンウッド，ジョナサン; Andrew Garrett; ギャレット，アンドリュー
Original assignee: Sony United Kingdom Ltd
Current assignee: Sony Europe BV United Kingdom Branch
Priority date: 1999-04-09
Filing date: 2000-03-14
Publication date: 2000-11-02
Also published as: GB2348762A; GB2348762B; GB9908236D0

Abstract

(57)【要約】【課題】任意形状のソリッドをオペレータが作成しう
る信号発生装置を提供すること。【解決手段】本発明による信号発生装置は、それぞれ
のランプを生成する複数のランプ発生器３４１〜３４ｎ
と、ランプを個別的に部分修正する手段３４４１〜３４
４ｎと、所望形状のソリッドを生成するため、部分修正
したランプを結合する手段３４２とを具える。本発明に
よると、オペレータが任意形状のマスク又はワイプ・パ
ターンを作成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号発生装置に関
するものである。この信号発生装置は、映像編集機のビ
デオワイプの発生に用いる「ソリッド」を生成するのに
適するものである。ソリッドとは、所望形状の３次元面
を表す電気信号のことであり、少なくとも１個のランプ
（斜面）信号を含むが、一般には部分修正が可能な少な
くとも２個のランプ信号の組合せより成る。ソリッドは
また、弯曲面を表す極座標系によって定められる信号を
含むこともある。

【０００２】

【従来の技術】添付図面の図１〜３を参照して本発明の
背景を述べる。図１は、２つのビデオソースＸ，Ｙ間の
既知の簡単なワイプを示す。矢印Ｗで示すようなワイプ
が進行すると、ビデオＸは表示面の端（はし）から端へ
とビデオＹによって置換される（逆の場合も同じ）。ワ
イプ効果は、ビデオソースＸ，Ｙを次式に従って混合す
ることにより達成される。ＫＸ＋（１−Ｋ）Ｙただし、Ｋはキーイング信号である。このキーイング信
号は、「ソリッド」から取出される。これは、画像内の
ｈ及びｖ座標に応じた値をもつ関数である。ただし、ｖ
はライン番号、ｈはラインに沿うピクセル位置を表す。
以下、図２及び３を参照してこれを説明する。

【０００３】図２は、簡単なランプである「ソリッド」
の公知の例を示す。図２に示すように、クリップレベル
ＣＰが決められている。このクリップレベルがフィール
ド又はフレーム内の或る平面を定めていることが認めら
れよう。この平面を本明細書でクリップ面ということに
する。これについては、図４を参照してあとで詳細に説
明する。キーイング信号は、公知のように、ソリッドに
高利得を施し、その結果を制御することにより、ソリッ
ドより取出される（図２のＢ）。キーイング信号は、２
つのレベル０と１とを有する。これらのレベルの移り変
わりは、ソリッドがクリップ面ＣＰを交差する所に発生
する。その交差位置は、ソリッドにオフセットを加える
ことによって変化し、ワイプを発生する。

【０００４】図３は、ソリッド発生器、クリップ素子、
利得素子、リミタ及びキーイング信号Ｋに応じてビデオ
ソースＸ，Ｙを混合させるミキサより成る映像編集機の
ワイプ発生器の概略ブロック図である。

【０００５】ソリッド発生器は、ソリッドを、例えば図
２のＡに示すようなランプを生成するものである。クリ
ップ素子は、ランプにオフセットを加えてランプとクリ
ップ面ＣＰとの交差点を変化させる（図２のＡ〜Ｃ）。
利得素子がオフセットされたランプに利得を加え、その
結果をリミタで制限し、信号Ｋが生成される。加える利
得の量は、図２のＢに示すように変えることができる。
その結果、キーイング信号Ｋのリミット値間の勾配が変
化する。

【０００６】ミキサは、次式に従ってビデオソースＸ，
Ｙを混合する。ＫＸ＋（１−Ｋ）Ｙ即ち、Ｋ＝１ならば出力はＸであり、Ｋ＝０ならば出力
はＹである。ソリッドに加える利得が１でクリップのオ
フセットが０であれば、ソリッドとキーイング信号は同
一である。

【０００７】ワイプのパターンは通常プリセットされ、
オペレータは、プリセットされたパターンの中から１つ
を選択する。クリップレベルが決まると、ワイプ・パタ
ーンを決めるソリッドにより一定のマスク領域が決ま
る。一方のソースからのビデオ（映像）がマスク内の領
域を占め、他方のソースからのビデオがマスク外の領域
を占める。

【０００８】任意形状のマスク領域又はワイプ・パター
ンを決めるソリッドの生成は、オペレータが制御できる
ようにすることが望ましい。

【０００９】

【発明が解決しようとする課題】本発明の課題は、マス
ク又はワイプ・パターンとして使用しうる任意形状のソ
リッド（一定のリミット内の）をオペレータが作成しう
る信号発生装置を提供することである。

【００１０】

【課題を解決するための手段】本発明による信号発生装
置は、それぞれのランプを生成する複数のランプ発生器
と、上記ランプを個別的に部分修正する手段と、上記部
分修正されたランプを組合せて所望形状のソリッドを生
成する手段とを具える。これにより、オペレータは、マ
スクやワイプ・パターンとして用いうる任意形状のソリ
ッドを作成することが可能になる。任意形状のマスクを
用いることにより、画像内に侵入するブーム（カメラ等
を支える移動クレーンの腕材）やマイクロホンのような
不所望の特殊映像を隠すことができる。

【００１１】

【発明の実施の形態】本発明の好適な実施形態では、ラ
ンプはすべて同一の傾きを有する。本発明の好適な実施
形態では、各ランプ発生器は、画像の所定の一連のビデ
オラインの各ラインｖ（ｖ＝０〜ｍ）の所定の一連のピ
クセルの各ピクセルｈ（ｈ＝０〜ｎ）に対する次式に示
すビデオランプ信号Ｒｒを生成する。Ｒｒ＝Ａｈｒ＋Ｂｖｒ＋Ｃただし、Ａ，Ｂ及びＣは、それぞれ極性符号のついた値
をもつランプ係数である。ランプ係数Ａ，Ｂ及びＣを変
えることにより、ランプは個別に部分修正される。

【００１２】図５は、ランプ発生器の概略ブロック図で
ある。図５のランプ発生器は、次式によるソリッドを生
成する。Ｒ＝Ａｈ＋Ｂｖ＋Ｃただし、Ａ，Ｂ及びＣは選択可能な係数で、ｖはライン
番号、ｈはラインに沿うピクセル位置である。上式は、
図４に例示した３次元空間における３次元ランプＲを定
めるものである。ランプ値Ｒは、各ラインｖ上の各ピク
セルｈに対してＡ，Ｂ及びＣから個別に計算される。こ
れらの値は、極性符号のついた数、望ましくは２の補数
によって表される。あとでもっと詳しく説明するよう
に、ｈの値は０〜ｎであり、ｖの値は０〜ｍである。

【００１３】その上にランプを生成するフィールド又は
フレームのラインｖは選択可能であり、それらのライン
内のピクセルｈも、ラインｖが連続する一連のラインに
属し、ピクセルｈが連続する一連のピクセルに属する限
り、選択可能である。ランプは、フィールド又はフレー
ムの中で発生される。説明を簡単にするため、以下の説
明では、連続走査（プログレッシブ・スキャン）された
フレームを使用するものと仮定する。

【００１４】ランプ値Ｒは、負の最大値−Ｍから０を経
て正の最大値＋Ｍに達する。ランプの動作範囲ＤＲは、
ランプの面積がビデオの能動フレームの面積より事実上
ずっと大きくなるように定めてある。図４において、プ
ログレッシブ・スキャンされたテレビジョン・フレーム
全体のラインｖに０，１，２，‥‥，ｍの番号が付けて
ある。全ラインのピクセル位置ｈは、０，‥‥，ｎで示
してある。図示のランプＲは、−Ｍにおける基準面ＲＰ
よりＣだけオフセットしている。

【００１５】最初の簡単な説明として、図４では、クリ
ップ面ＣＰとラインＬに沿って交差するランプＲが示さ
れている。ランプがクリップ面ＣＰと交差する位置は、
オフセットＣによって決まる。ｖ＝０のライン上では、
ランプは傾きＡを有する。ラインｖ上のピクセルｈ＝０
に対しては、ランプは傾きＢを有する。キーイング信号
Ｋは、ラインＬに沿って変移する。Ｋがクリップ面ＣＰ
を越えると、一方のソースＹからのビデオが表示映像の
一部分を形成し、Ｋがクリップ面以下であれば、他方の
ソースＸからのビデオが表示映像の他の部分を形成する
ことは、図１及び３を参照して述べたとおりである。

【００１６】図５のソリッド発生器は、上記係数Ａ，Ｂ
及びＣの予め選択された値を記憶させるためのレジスタ
Ｒ１（ＩＮＣＡ），Ｒ２（ＩＮＣＢ）及びＲ３（Ｓ
ｔａｒｔＣ）を有する。レジスタＲ１，Ｒ２及びＲ３
は、インクリメント・セレクタＳＥＬ１に結合され、こ
のＳＥＬ１により、ピクセル・レート・クロック信号Ｈ
ＦＣＫ＿ＳＹＳによってクロック（刻時）されるレジス
タＲＥＧ１を介して加算器１に選択的に結合されるよう
になっている。フィードバック・レジスタＦＢ１，ＦＢ
２は他のフィードバック・セレクタＳＥＬ２に結合さ
れ、このＳＥＬ２は、フィードバック・レジスタＦＢ
１，ＦＢ２及びゼロ入力を加算器１に選択的に接続す
る。加算器１の出力は、同じくピクセル・クロック信号
ＨＦＣＫ＿ＳＹＳによってクロックされる出力レジスタ
ＲＥＧ２に接続される。レジスタＲ１〜Ｒ３，ＦＢ１，
ＦＢ２及びセレクタＳＥＬ１，ＳＥＬ２は、実時間コン
トローラ２によって制御されるが、そのコントローラ
は、ラインパルスＩＰ＿Ｈ、フレームパルスＩＰ＿Ｖ及
びクロック信号ＨＦＣＫ＿ＳＹＳを受け、セレクタＳＥ
Ｌ１，ＳＥＬ２を制御するための信号ＩｎｃＳｅｌ，Ａ
ｃｃＳｅｌを生成する。そのコントローラはまた、係数
Ａ，Ｂ，ＣのレジスタＲ１〜Ｒ３へのローディングを制
御する。

【００１７】コンピュータ６は、係数Ａ，Ｂ，Ｃ及び各
フレームに対する制御データを該フレームより先に発生
し、これらの係数及び制御データを実時間コントローラ
２に供給する。コントローラ２は、係数をレジスタＲ
１，Ｒ２，Ｒ３に供給する。コンピュータ６は、オペレ
ータ制御とコントローラ２の間のインタフェースとして
動作し、オペレータによる制御の設定に従って係数Ａ，
Ｂ，Ｃを発生する。

【００１８】信号発生動作の基本原理は、次のとおりで
ある。加算器１は、レジスタＲ１〜Ｒ３の１つからのイ
ンクリメントを、レジスタＦＢ１，ＦＢ２の一方に蓄積
される値に加算し、その合計をレジスタＦＢ１，ＦＢ２
の一方にフィードバックし、もう１つのインクリメント
に加算する。

【００１９】図４において、説明を簡単にするため、ラ
ンプＲは、オフセットＣ、係数Ａ，Ｂでラインｖ＝０の
ピクセルｈ＝０からスタートすると仮定する。そして、
これらのＡ，Ｂ及びＣは、フレーム毎に１回レジスタＲ
１〜Ｒ３にロードされるものとする。コントローラ２
は、フレームの能動ラインのスタートを示すフレームス
タートパルスＩＰ＿Ｖを受けると、セレクタＳＥＬ１に
レジスタＲ３におけるＣ値を選択させ、それを最初のＨ
ＦＣＫ＿ＳＹＳパルスでレジスタＲＥＧ１を介して加算
器１に供給する。同時に、セレクタＳＥＬ２は、ゼロ値
を選択してそれを加算器１に供給する。その和Ｃ＋０
が、レジスタＦＢ１及びＦＢ２にフィードバックされ、
それら両方のレジスタに記憶される。この和はまた、出
力レジスタＲＥＧ２にも供給され、次のＨＦＣＫ＿ＳＹ
Ｓパルスで出力される。係数ＡはセレクタＳＥＬ１によ
ってレジスタＲ１から選択され、ＦＢ１がセレクタＳＥ
Ｌ２によって選択される。そこで、レジスタＦＢ１は、
ラインｖ＝０のｈ＝０〜ｎに対するＣ＋ｈＡの連続イン
クリメントを蓄積する。そのラインの終わりで、ＦＢ１
はＣ＋ｎＡを蓄積する。新しいラインの始まりを示すパ
ルスＩＰ＿Ｈが発生し、係数ＢがセレクタＳＥＬ１によ
ってレジスタＲ２から選択され、セレクタＳＥＬ２がレ
ジスタＦＢ２の記憶内容を選択する。レジスタＲ２から
の係数Ｂ及びＦＢ２からのＣは、加算器１で加算され、
新しい和Ｂ＋Ｃを生じる。この和Ｂ＋Ｃは、両レジスタ
ＦＢ１，ＦＢ２にフィードバックされる。

【００２０】こうして、両レジスタは、ラインｖ＝１の
始まりｈ＝０の位置に対するランプ値Ｂ＋Ｃを含有す
る。セレクタＳＥＬ２は、次のＩＰ＿Ｈパルスが発生さ
れると、ｖ＝１のラインに沿いそのラインの終わりまで
のｈ＝０〜ｎに対するＣ＋Ｂ＋ｈＡを現在蓄積している
レジスタＦＢ１を、選択する。ラインｖ＝１の終わりに
は、レジスタＦＢ１はＣ＋Ｂ＋ｈＡを含有する。セレク
タは、ラインｖ＝２の始まりに再びレジスタＲ２及びレ
ジスタＦＢ２における係数Ｂを選択し、ＦＢ１及びＦＢ
２の内容をＣ＋２Ｂにインクリメントする。レジスタＦ
Ｂ１はそれから、ＩＰ＿Ｈパルスが発生するまでｖ＝２
ラインに沿ってＡだけ蓄積し、レジスタＦＢ１，ＦＢ２
は再び係数Ｂだけインクリメントされる。このプロセス
は、フレームの終わり及び次のフレームの始まりを示す
次のパルスＩＰ＿Ｖが発生するまでライン毎に繰返され
る。その全プロセスが各フレーム毎に繰返される。

【００２１】ランプは、クロック信号ＨＦＣＫ＿ＳＹＳ
に同期してピクセル毎に組立てられることが分かるであ
ろう。これまでの説明は、ランプが１フレームの全体を
占めると仮定したが、ランプをフレームの一部のみを占
めるようにしてもよい。

【００２２】反転ランプ上述のランプは、ランプの値Ｒが係数Ａ又はＢを加える
毎に連続してインクリメントされる、即ち増加するもの
であった。図５の発生器は、ランプ値を連続的にデクリ
メントして反転ランプを形成することができる。これ
は、ＥＸＯＲ回路及びレジスタＲＥＧ１より成る否定回
路３を用いて行われる。この回路３は、レジスタＲ１〜
Ｒ３が保有するインクリメントをセレクタＳＥＬ１によ
る選択後に否定する。このインクリメントは、２の補数
の形になっている。２の補数の否定は、その数のビット
を反転して１を加えることによって行う。ＥＸＯＲ回路
は、否定制御ビットＮｅｇＣｔｒｌに応答して選択され
たインクリメントのビットを反転する。否定制御ビット
は、１を加えるための桁上げビットとしてレジスタＲＥ
Ｇ１に供給される。即ち、図６のＡに示すように、ラン
プ６０の１次元として、正のランプ６０が上述のように
して所望の最大レベルまで生成され、それから図６のＢ
に示すように、ランプは否定されたインクリメントを用
いて次々にデクリメントされる。このランプ発生器の動
作は、その他の点では変わらない。否定制御ビットＮｅ
ｇＣｔｒｌは、コントローラ２によって供給される。係
数Ａ及び／又はＢを否定することにより、１フレームに
わたる反転ランプを生成することができる。

【００２３】制限ランプオーバーフロー又はアンダーフローを防ぐため、加算器
１からフィードバック・レジスタＦＢ１，ＦＢ２への帰
還路にリミタ４が設けられる。本発生器の出力に、もう
１つのリミタ５が設けられる。この出力リミタ５は、図
７のａ，ｂに示すように、極端な正のランプ値を或る正
の限度値又は負の限度値に制限したり、或いは図７の
ｃ，ｄに示すように、極端な負の値を負又は正いずれか
一方の限度値に制限したりする。このリミタは、コント
ローラ２により制御されて所望の制限特性を選択する。

【００２４】Ａ，Ｂ，Ｃの変更効果インクリメントＡは、ライン方向におけるランプの傾き
を決めるものである。インクリメントＢは、ライン方向
に垂直なフレーム方向におけるランプの傾きを決めるも
のである。ＡとＢは、これらのスケールを種々変更すれ
ば、ランプを空間において回転させる効果を与えること
ができる。Ｃは、ライン及びフレームの両方向に垂直な
方向にランプをオフセットさせる。即ち、Ｃは、ランプ
のクリップ面との交差点をシフトする効果を有する。Ｃ
を変えることにより、ランプのフレーム内における位置
を動かすことができる。

【００２５】ソリッド発生システムの例ランプの組合せ図８は、ソリッド発生システムの例を示す簡略ブロック
図である。図８において、本発生システムは、図５〜７
を参照して例を説明した如き複数のランプ発生器８０を
有する。図８のシステムは、２個のランプ発生器（ただ
し、１個のみ図示した）しか有しないが、もっと多く
の、例えば８個のランプ発生器があってもよい。これら
のランプは、結合器８６で組合せられる。この結合器に
より、ランプは、制御信号によって決まるやり方で組合
せられる。

【００２６】各ランプ発生器が生成するランプは、図１
３〜１７を参照してあとで述べるような「エッジ変調」
を受けることがある（８１）。このランプはまた、ブロ
ック８２〜８５で示すように絶対化、否定、オフセット
及びリミットの各処理を受けることもある。２個の絶対
ランプを組合せて生成する「ボックス・ソリッド」（後
述参照）について図１０，１１及び１２を参照して説明
する。ランプは、図１１を参照して述べるようなランプ
結合器８６で組合せられる。クリップ面に対するソリッ
ドのレベル及びスケールは、調整器８９によって調整さ
れる。ソリッド・セレクタ８７は、結合器８６からのソ
リッド又は外部で発生されたソリッドを選択する。

【００２７】図８のシステムは、単なる説明的なもので
あることに留意されたい。ランプ発生器、エッジ変調及
びソリッド変調の技法は、あとで述べるように他のソリ
ッド発生システムにも用いることができる。図９は、図
８のシステムを制御するコントローラ８０２を示す。コ
ントローラ８０２は、制御パネル８０３によって選択さ
れるワイプ・パターンを決めるアルゴリズムを記憶し実
行する。

【００２８】図１０は、絶対化、否定、シフト及び結合
の各動作を示す。図１０のＡは、−Ｍから０を経て＋Ｍ
までの動作範囲をもつ単一のランプを示す。このランプ
は、（極性をもつ）２の補数によって表される。絶対化
動作（８２）は、公知のようにランプを表す数をすべて
正の数に変換し、図１０のＢに示すようなランプを生成
する。図１０のＢのランプは、図１０のＣに示すように
否定される（８３）、即ち、負の数によって表される。
絶対化されたランプは、これに一定値を加えることによ
ってオフセットを受けることがある。図１０のＤは、図
１０のＣの絶対化され否定されたランプが或るオフセッ
トを受けた（シフトされた）状態を示す。図１０のＢ
も、同じようにオフセットされることがある。

【００２９】ランプは一般に、絶対化、否定及びオフセ
ットのどれか１つ以上を施して部分修正をすることがで
きる。図１０のＥは、ソリッドの一例として「スクェ
ア」ソリッドを示す。これは、図１０のＤに示す２つの
ランプを互いに直角に組合せて、基部が四角のピラミッ
ド状にしたものである。

【００３０】好適な結合器の例を図１１に示す。２つの
ランプＡ及びＢ（処理回路８１〜８５によって部分修正
されていることもある。）が入力０〜３を有するセレク
タ９６に供給される。入力０がランプＡを受け、入力１
がランプＢを受ける。入力２は、第１結合回路９７及び
２で割る回路９８からランプの第１の組合せを受ける。
入力３は、第２結合回路９９からランプの第２の組合せ
を受ける。セレクタ９６の出力と結合すべき入力０〜３
の１つが、２ビット選択信号ＳＥＬによって選択され
る。セレクタ９６の出力は、もう１つのセレクタ１００
を経て結合器８６の出力に結合される。セレクタ１００
は、セレクタ９６の出力か又はゼロ選択信号ＺＥＲＯ
ＳＥＬによりゼロを選択する。選択信号ＳＥＬが０又は
１を選択した場合、ランプＡ又はＢが無修正のまま出力
へ通過する。その場合、結合器８６はスイッチ又は信号
ルータの動作をする。

【００３１】第１のランプ結合回路は、加算器９７及び
２で割る回路９８より成る。２で割る回路は、２で割る
制御信号Ｄ１Ｖ２を受ける制御入力を有する。この制
御信号Ｄ１Ｖ２は、２で割る回路９８を選択的に作動
させる。よって、セレクタ９６の入力２は、（Ａ＋Ｂ）
又は（Ａ＋Ｂ）／２のどちらか一方を受けることにな
る。

【００３２】第２のランプ結合回路９９は、ＮＡＭとし
ても知られる非加算ミキサ（Ｎｏｎ−Ａｄｄｉｔｉｖｅ
Ｍｉｘｅｒ）で、その一例を図１２に示す。図１２を
参照すると、ＮＡＭは、第１、第２、第３のセレクタ１
０１，１０２，１０３及び比較器１０４より成る。比較
器は、ランプＡ，Ｂの瞬間値を比較し、Ａ＞Ｂならば論
理０を出力し、逆ならば論理１を出力する。第１及び第
２のセレクタは、比較器の出力に従って入力０又は１を
選択する。第３のセレクタは、ＰＯＳ／ＮＥＧ信号の値
により第１又は第２のセレクタを選択する。ＮＡＭの全
真理値表は、次のとおりである。ランプの比較ＰＯＳ／ＮＥＧＮＡＭの出力Ａ＞ＢＰＯＳＡＢ＞ＡＰＯＳＢＡ＞ＢＮＥＧＢＢ＞ＡＮＥＧＡ

【００３３】ＰＯＳ／ＮＥＧ信号がＰＯＳの場合、ＮＡ
Ｍは、ピクセル位置の如何を問わず、その時にＡとＢの
うちどちらか大きい方を出力する。ＰＯＳ／ＮＥＧ信号
がＮＥＧの場合、ＮＡＭは、ＡとＢのうちどちらか小さ
い方を出力する。結局、結合器８６は、ランプＡ，Ｂの
一方、これらのランプの加算結合、これらのランプの非
加算結合、又は０を選択することになる。

【００３４】ボックス・ソリッド「ボックス・ソリッド」は、よく知られたソリッドであ
る。これは、図１０，１１，１２に示したように、２つ
のランプを絶対化し、負のＮＡＭの機能を使用してこれ
らを互いに直角に組合せて作ることができる。その結
果、図１０のＥに示したような基部が四角のピラミッド
が得られる。正のＮＡＭ機能を用いて他のソリッドを作
ることができる。加算機能を用いてその他のソリッドを
作ることもできる。

【００３５】エッジ変調図１６及び１７は、エッジ変調器の動作を示す説明図で
ある。図１６のＢは、エッジ変調信号の一例を示す。こ
の信号は、ライン方向の正弦波より成り、１フレームの
ライン毎に繰返される。図１６のＣは、フレーム方向に
おける正弦波を示し、これはライン方向において繰返さ
れる。図１７のＤは、ライン方向における正弦波を示す
が、これはライン毎に位相がシフトされていて、その結
果生じる一連の波は、ライン方向と角θをなす波面ＷＦ
をもつことになる。図１７のＥは、図１６のＣに示した
正弦波のフレームと組合せたソリッド（この場合、簡単
なランプ）を示し、クリップ・レベルＣＰでエッジ変調
が行われている。

【００３６】このエッジ変調の機能は、図１３に示すよ
うなランプ発生器によって生成される。この発生器は、
図１４の回路により変換されて所望のエッジ変調波形を
生成するランプ出力を発生する。説明を簡単にするた
め、図１３及び１４は、初めに図１６のＡに示すような
正弦変調信号の生成に関連して説明する。

【００３７】図１３は、エッジ変調器に用いる他のラン
プ発生器を示す概略ブロック図である。図１３における
ランプ発生器は、クロック信号ＨＦＣＫ＿ＳＹＳによっ
てピクセル・レートで刻時される出力レジスタＲＥＧを
有する。レジスタＲＥＧの出力は、加算器１２１の１入
力にフィードバックされる。加算器１２１は、セレクタ
ＳＥＬ１により係数Ｌ，Ｍを記憶する係数レジスタ１２
２，１２３と結合されるもう１つの入力を有する。該加
算器はまた、セレクタＳＥＬ３を介してレジスタＲＥＧ
に結合される。セレクタを無視すると、レジスタＲＥＧ
と加算器１２１は、選択した係数をレジスタＲＥＧの内
容に順次加算するアキュムレータを形成している。この
レジスタはリセットされない。即ち、一旦その最大値、
例えばオール「１」に蓄積すると、その最小値、例えば
オール「０」に戻る。レジスタＲＥＧは、こうして一連
の値を繰返し出力する。

【００３８】セレクタＳＥＬ３は、レジスタ１２４にお
ける値Ｎ又はセレクタＳＥＬ２によって選択されたフィ
ードバック・レジスタ１２５における値を、レジスタＲ
ＥＧにプリロードすることができる。レジスタＲＥＧに
蓄積された値は、セレクタＳＥＬ１によって選択される
係数Ｌ又はＭにより、インクリメントされる。本発生器
は、次のように動作して次式によるランプ信号を生成す
る。Ｒ＝Ｌｈ＋Ｍｖ＋Ｎただし、ｈはラインに沿うピクセル位置、ｖはライン番
号であり、数ｈ及びｖは序数である。即ち、ｈ＝０〜
ｎ，ｖ＝０〜ｍである。

【００３９】ラインｖ＝０上のｈ＝０において、セレク
タＳＥＬ２及び３は、レジスタ１２４から係数Ｎを選択
し、レジスタＲＥＧにＮをプリロードする。レジスタＲ
ＥＧはＮを出力し、それは加算器１２１及びイネーブル
されたフィードバック・レジスタ１２５にフィードバッ
クされ、後者に記憶される。ピクセルｈ＝１では、値Ｎ
は、セレクタＳＥＬ１によってレジスタ１２２から選択
された値Ｌによりインクリメントされる。したがって、
レジスタＲＥＧはＮ＋Ｌを保有し、これが出力され加算
器１２１にフィードバックされるが、ディスエーブルさ
れたフィードバック・レジスタ１２５にはフィードバッ
クされない。レジスタＲＥＧと加算器は、こうしてＮ＋
ｈＬを蓄積する。レジスタＲＥＧが初めてその最大値Ｎ
＋ｈＬを保有するに至るや否や、それは一転してゼロか
らｈＬの蓄積を繰返すことになる。ｈＬの蓄積は、ライ
ンｖ＝０の終わりまで続く。ｈＬの蓄積の繰返し回数
は、Ｌの値によって決まる。また、蓄積のスタート位相
は、Ｎによって決まる。

【００４０】ラインｖ＝０の終わりでは、セレクタＳＥ
Ｌ２及び３は、Ｎを選択し再びＮをレジスタＲＥＧにプ
リロードし、これが加算器１２１にフィードバックされ
る。希望する場合、セレクタＳＥＬ１がＭを選択し、こ
れが加算器でＮに加えられ、レジスタＲＥＧに蓄積され
て出力され、加算器１２１にフィードバックされると共
にその時イネーブルされるフィードバック・レジスタ１
２５にもフィードバックされ、そこにＮ＋Ｍが蓄積され
る。セレクタＳＥＬ１がＬを選択しＮ＋Ｍ＋ｈＬが蓄積
され、ラインｖ＝１上でレジスタＲＥＧが初めてその最
大値に達すると、該レジスタは一転してゼロに戻り、前
回と同様にラインｖ＝１に沿ってｈＬが繰返し蓄積され
る。ラインｖ＝１の終わりで、セレクタＳＥＬ２は、そ
の時にイネーブルされるフィードバック・レジスタ１２
５からＮ＋Ｍを選択し、ＳＥＬ３を介してレジスタＲＥ
ＧにＮ＋Ｍがプリロードされる。Ｎ＋Ｍが出力され加算
器にフィードバックされる。ＳＥＬ１がまたレジスタ１
２３からＭを選択し、加算器がＮ＋２Ｍを生成し、これ
がレジスタＲＥＧに蓄積され、出力され加算器及びその
時にイネーブルされるフィードバックレジスタ１２５に
フィードバックされ、そこに蓄積される。それから、前
のラインで行ったようにしてＮ＋２Ｍ＋ｈＬが蓄積され
る。このプロセスが、各ライン上でＭによりインクリメ
ントされるレジスタＲＥＧにプリロードされた値に関連
して連続するラインで繰返される。Ｍの効果は、各ライ
ン上での蓄積の状態をＭによって決まる量だけシフトす
ることである。

【００４１】レジスタＲＥＧにより出力されるランプ値
Ｒは、図１４のＲＯＭ１３０内の参照表（ｌｏｏｋ−ｕ
ｐｔａｂｌｅ）をアドレスして正弦変調をするのに使
用される。このＲＯＭは、１正弦周期全体を記憶するよ
うにしてもよいが、本実施形態では、正弦波の１象限の
みを記憶して記憶すべきデータをできる限り少なくして
いる。本例では、値Ｒは１１ビットの２の補数である。
そのうち９個の下位ビットを、ＲＯＭをアドレスするの
に使用する。２個の最上位ビットを、どの象限を生成す
べきかを示すのに使用する。図１６のＡにおいて、正弦
関数の４つの象限をａ〜ｄで示す。ＭＳＢ００が象限
ａを示すものとすると、象限ｂ（０１）は、インバータ
１３３により９ビット・アドレスを反転して生成する。
象限Ｃ（１０）は、正弦関数データを否定回路１３４で
否定することによって生成し、象限ｄ（１１）は、アド
レスの反転と正弦関数データの否定の両方によって生成
する。

【００４２】再び図１４に戻り、１１ビットのランプ信
号Ｒの２個のＭＳＢは、論理回路１３２に供給され、ど
の象限を生成すべきかを示す。論理回路１３２は、反転
（否定）イネーブル信号Ｓ、１ビットのアドレス反転イ
ネーブル信号Ｉ及び２ビットのスイッチ制御信号ＳＷを
生成し、信号ＳＷは、示された象限に従ってセレクタ１
３６を制御する。ランプ信号Ｒの９個のＬＳＢは、アド
レス・インバータ１３３を経てＲＯＭ１３０に供給され
る。該インバータは、論理回路１３２からの反転イネー
ブル信号Ｉに従ってアドレスを反転したり、反転しなか
ったりする。インバータ１３３からのアドレスは、ＲＯ
Ｍ１３０をアドレスして所望の象限が生成される。ＲＯ
Ｍの出力データは否定回路１３４に送られ、否定回路
は、論理回路１３２からの符号否定イネーブル信号Ｓに
従って正負符号を否定したり、否定しなかったりする。
否定回路１３４のあとに利得調整回路１３５が続き、そ
こで変調の振幅が制御される。この変調結果は、例え
ば、図８の加算器８１においてランプ発生器８０によっ
て生成されたソリッドに加算される。

【００４３】図１６のＢに、正弦変調の例を示す。この
例は、Ｎ＝０，Ｍ＝０のときに生成されるものである。
変調周波数は、Ｌによって決まる。正弦は、各ライン上
で繰返すが、Ｎによって与えられるような各ラインの始
めに対し、或いはＭによって与えられるような各先行ラ
インに対し、任意に位相シフトされている。図１６のＣ
は、Ｎ＝０，Ｌ＝０の場合の例である。その正弦変調
は、フレーム方向である。図１７のＤは、Ｎ＝０でＬ及
びＭが非ゼロ値の場合の例である。その正弦変調は、Ｌ
及びＭによって決まる或る角度をなす方向を形成する。
Ｍは、ラインからラインへと累積される位相シフトを生
成する。

【００４４】図１６のＣの変調例が、本例では簡単なラ
ンプであるソリッドに加算されると、図１７のＥに示す
ようになる。クリップレベルは、変調のクリップ面ＣＰ
への投影である線ＣＬに沿って変調されたランプと交差
する。変調は、一方のエッジに対してだけ施される。も
しソリッドの数個のエッジを変調しようとすると、ソリ
ッドを構成する各ランプを別々にエッジ変調してからラ
ンプを組合せる必要がある。

【００４５】図１４及び１５に示すように、正弦関数以
外のエッジ変調パターンを生成してもよい。図１５のｅ
〜ｈに示すように、外の点では修正されていないランプ
信号Ｒに反転及び／又は否定を施して簡単に３角変調を
生成することができる。図１５のｉ〜ｌに示すように、
ランプ信号の２個のＭＳＢを選択的に否定及び／又は反
転することにより矩形波を生成してもよい。

【００４６】図１４において、これらの他の変調パター
ンは、論理回路１３２の制御により生成される。論理回
路１３２は、象限選択ビットを復号して図１５に示すよ
うな１０進法の０〜１５を表す４ビットの数を生成し、
否定、反転及びパターン・タイプの組合せを選定する。
このパターン選択信号がセレクタ１３６に加えられ、該
セレクタは正弦ＲＯＭ１３０、ランプ自体１３７、又は
ロジック１３８により生成された矩形波パターンを、上
記ランプ信号の２個のＭＳＢから選択する。図１４のエ
ッジ変調器はまた、擬似ランダム数１３９を入力として
受ける。セレクタ１３６は、入力１３９を選択するよう
制御することが可能である。その効果は、ランダム「ノ
イズ」によってエッジ変調することである。論理回路１
３２は、４×４ビット参照表として動作する１６ビット
のレジスタを含んでもよい。このレジスタは、１６ビッ
ト入力を介してプログラムすることにより、種々のエッ
ジ変調パターンを決めることができる。

【００４７】ソリッド変調図１８は、ソリッド変調の一例を簡略化した形で示すも
のである。この例では、ボックス・ソリッド１６１（上
述のように絶対化された２個のランプを組合せて作る）
と、互いに直角をなす２個の正弦波形１６２，１６３を
加算したものとを組合せている。その結果は、クリップ
面でほぼ１６４で示すようになる。ソリッド変調は、複
数のランプを組合せた後で行われる点及び／又は２個の
変調波形を使用する点において、エッジ変調と異なるこ
とが分かるであろう。このように、ソリッド変調は、ソ
リッド全体（１エッジだけとは対照的に）を変調波形で
変調することである。この変調波形は、それ自体が２つ
の異なる波形の組合せであるのが最もよい。

【００４８】図１９の例では、図１４及び１５を参照し
て説明したような発生器１７０及び１７１により発生さ
れた２つの波形を組合せてソリッド変調を行っている。
これらの波形は、図１１及び１２を参照して説明したよ
うな結合器１７２によって組合せられる。結合される２
つの波形は、図１４の発生器によって生成可能ならば、
どんなタイプでもよい。例えば、正弦波と矩形波を組合
せてもよい。それらのタイプは、係数Ｌ，Ｍ，Ｎの値に
より更に変化が可能である。また、結合器１７２は、加
算結合及び非加算結合を行うものである。これにより、
極めて多くの異なる変調を生成することができる。

【００４９】図１９は２つの波形を結合するものしか示
していないが、２つより多くの波形を結合することもで
きよう。ソリッド変調器は、エッジ変調器に付加しても
よく、或いはエッジ変調器の代わりに設けてもよい。ソ
リッド変調は、エッジ変調されないソリッドに施しても
よく、或いはエッジ変調されたソリッドに施してもよ
い。

【００５０】ペアリング図２０のＡ〜Ｃは、ペアリングの説明図である。図２０
のＡは、簡単なランプである２つのソリッドが夫々間隔
をおいて配置された「スラッツ（ｓｌａｔｓ）」（板す
だれ等の羽根板）の形をしたものを示している。ハッチ
ングされたスラッツは一方のビデオソースＹを表し、白
いスラッツは他方のビデオソースＸを表し、ＹとＸは交
互に入れ代わっている。図２０のＢに示すように、一方
のソリッドのスラッツは、他方のソリッドのスラッツに
対して相補関係にある。このようなスラッツの形をした
ソリッドを「ペアをなすソリッド」という。これら２つ
のソリッドは、図２０のＣに示すように一部を合併させ
ることができる。或いは、クリップレベルが下方に移動
するに従って、次第に相補的なスラッツが互いに相手の
中に吸収されるようにもできる。図２０の簡単なランプ
は単なる例にすぎないが、スラッツ形のランプを組合せ
ることにより複雑なソリッドを作ることができる。

【００５１】図２０のＡにおいては、ペア（１対）のラ
ンプが生成されている。図２０のＡの例では、一方のラ
ンプが他方と逆の関係になっているが、一般的にはこれ
らのランプは互いに無関係でよい。図２０のＢの左側に
示すような選択波形ＳＥＬＥＣＴによって、一方のラン
プから一定間隔おきのスラッツを選択し、他方のランプ
からそれらの中間に介在するスラッツを選択する。図２
０のスラッツは向きが水平であるが、図２１に示すよう
に、スラッツは垂直でも水平でもよい。

【００５２】図２２に、ペアをなすランプを生成する回
路の概略ブロック図を示す。この回路は、第１及び第２
のランプ発生ユニットを有する。第１のユニットは、第
１及び第２のランプ発生器２０１，２０２を含む。第２
のユニットも、第１及び第２のランプ発生器２０３，２
０４を含む。各ランプ発生器２０１〜２０４は、例え
ば、図４に示し同図を参照して説明したようなものであ
る。第１ユニットは第２ユニットと同じであるので、第
１ユニットのみ詳しく説明する。第１ユニットは、スラ
ット選択波形ＳＬＡＴＳＥＬＥＣＴによって制御さ
れ、第１及び第２のランプ発生器２０１，２０２の出力
を交互に選択するセレクタ（ＳＥＬ）２０５を有する。
ランプ発生器２０１，２０２は、図２０のＡに例として
示したような一方が他方の正反対であるランプを生成す
るが、もっと一般的に互いに独立したランプを生成する
場合もある。通常、ランプは幾らか関係し合っている。
例えば、一方が他方の逆又は反射であってもよい。一般
には、ランプは関係がある必要はない。これらの発生器
で生成されるランプは、コントローラ２０７で制御され
るステートマシン及びデコーダ２０６から供給される係
数Ａ，Ｂ及びＣによって決まる。ランプは、リミタ２０
８によって制限されることもある。

【００５３】スラット選択信号ＳＬＡＴＳＥＬＥＣＴ
は、図２３に示され上記コントローラ２０７の一部であ
る発生器２１０によって生成される。発生器２１０は、
スラッツの幅及びそのフレーム内におけるスラッツの位
置を定める矩形波を生成する。この矩形波により、水平
もしくは垂直のスラッツを選択できる。説明を簡単にす
るため、垂直スラッツの生成についてのみ述べる。矩形
波は、ピクセル・レートで現れるＨＦＣＫ＿ＳＹＳパル
スをカウントするカウンタ２１１によって生成される。
該カウンタの出力カウントは、コントローラ２０７によ
って設定されるスラットの標準幅を表すカウントと比較
器２１２で比較される。両方のカウントが等しいとき、
カウンタ２１１はゼロにリセットされる。リセットされ
る度に、双安定回路（トグル・レジスタ）２１３の状態
「０」又は「１」が反転して矩形波を生じる。カウント
の開始位相は、ロード・イネーブル・パルスＬｏａｄ
Ｅｎが与えられる時にカウントＰＡＩＲ＿ＰＨＡＳＥを
カウンタにプリロードすることにより、設定することが
できる。これにより、第１スラットの最初のエッジをそ
のラインの始まりとして位置決めすることができる。双
安定回路２１３の状態を、ロード・イネーブル信号が生
成される度に所定の状態にリセットして、矩形波の向き
が確実に各ラインの始めに分かるようにする。矩形波の
向きは、ＥＸ−ＯＲゲート２１４で矩形波と組合される
ＰＡＩＲ＿ＳＥＮＳＥ信号によって反転させることがで
き。

【００５４】水平のスラッツを生成するとき、カウンタ
はライン・パルスＩＰ＿Ｈをカウントするが、この点を
除けばその動作は前と同じである。スラッツの開始位相
は、プリロードされるカウントＰＡＩＲ＿ＰＨＡＳＥに
よって設定される。これは、６２５／５０や５２５／６
０のような異なるビデオ規格の場合にスラッツを中心に
集めるために利用できる。

【００５５】同じスラット選択信号にすべて支配される
少なくとも２個のユニットを設けることにより、これら
ユニットで生成される第１のランプを組合せて第１の複
合ソリッドを作り、これらユニットで生成される第２の
ランプを組合せて第２の複合ソリッドを作ることができ
る。ランプの組合せには、図１０，１１及び１２に示し
たようなランプ結合器２０９を使用してもよい。一方の
ランプ結合器により第１のランプから作られる第１のソ
リッドは、他方のランプ結合器により第２のランプから
作られる第２のソリッドと、ペアにされる。

【００５６】マスク発生器図２４は、本発明の一実施形態であるマスク発生器の使
い方を示す図である。フレーム内においてＹ領域で囲ま
れた任意のＸ領域をマスクしたい場合がある。複数のラ
ンプを非加算混合（ＮＡＭ）によって結合し、マスク領
域Ｘのための任意の形状を生成する。境界を定める線の
交差内角はすべて、１８０°より小である。

【００５７】Ｘ領域は、最終映像において見えないよう
にしたい特徴的な映像部分を含む。例えば、Ｘ領域に
は、制作装置のマイクロホンやその他の部品が含まれる
であろう。Ｘ領域内の映像を他のソースからの映像と取
替えて、望ましくない特徴的映像部分を隠すこともあ
る。或いは、任意のマスク手段を用い他の場合には設け
ないワイプ・パターンを生成してもよい。

【００５８】図２５は、本発明の一実施形態であるマス
ク発生器の概略ブロック図である。同図において、マス
ク発生器は、ランプ結合回路３４２に接続された複数の
ランプ発生器３４１から３４ｎを具える。この例では、
８個のランプ発生器を具えるが、もっと少ないか又は多
くてもよい。各ランプ発生器は、図５に示しこれを参照
して説明したようなものである。これらのランプ発生器
は、コントローラ３４３によって制御され、マスク領域
Ｘを決めるランプを生成する。ランプ結合回路の詳細を
図２６に示す。この結合回路は、コントローラ３４３に
制御され、複数の結合段ＣＳＢ１〜ＣＳＢ７を有する。
各結合段は、図１１及び１２に示しこれらを参照して説
明したようなものである。図１１において、２個のラン
プＡ，Ｂは、ＮＡＭ９９で結合され、加算器９７で加算
される。或いは、セレクタ９６により単に一方か又は他
方が選択され、無修正で出力端に送られる。セレクタ９
６の制御により、各結合段ＣＳＢに送られるペアとなる
ランプが選択され、所望の組合せで結合される。結合回
路３４２で選択されたランプは、非加算混合されて所望
のマスク領域Ｘを生成する。

【００５９】先に述べたように、ランプは次式によって
定義される。Ｒ＝Ａｈ＋Ｂｖ＋Ｃここで、係数Ａ，Ｂ及びＣは、ランプの傾き、方位及び
位置を定める。コントローラ３４３は、表示装置３４３
１、コンピュータの如きプロセッサ３４３２、及び入力
装置３４３３を具える。この例では、入力装置３４３３
は、マスク、トラックボール又はタブレットのようなポ
インティング（指示）装置を含み、付加的に又は代わり
にキーボードを含むことがある。

【００６０】コントローラ３４３は、８個のランプ発生
器があることを想定して、３〜８個の辺のプリセットさ
れた正多角形を定めるように設定される。もっと一般的
にいえば、ｎ個のランプ発生器がある場合、コントロー
ラ３４３は、３〜ｎ個の辺の多角形を定めるように設定
される。オペレータは、入力装置３４３３を使用して好
きな数の辺をもつプリセットされた多角形を選択する。
この多角形の辺の交点は、個別的に選択可能である。こ
の例では、オペレータが或る交点を選び、指示装置を使
ってそれを所望の位置に引けばよい。オペレータは、必
要な交点の数だけそれを繰返し、マスク領域Ｘに対する
所望の形状を作成する。このような操作は、グラフィッ
クス・プログラムにおいて周知である。

【００６１】ランプ発生器３４１〜３４ｎによって生成
したランプに同一の傾斜をもたせることができ、一定の
クリップレベルが決められる。プロセッサ３４３２は、
所望のマスク領域Ｘの交点の座標から、各ランプの係数
Ａ，Ｂ及びＣを計算して、所望の座標でクリップ面と交
差するランプを生成する。８個より少ないランプが必要
な場合、結合回路をプロセッサによって制御し、制御信
号ＳＥＬを用いて所望のマスク領域を生成するランプを
選択させる。その選択は、予め定められる多角形で予め
定められる。

【００６２】各ランプは、図１３〜１７を参照して説明
したエッジ変調器３４４によってエッジ変調してもよ
い。結合回路３４２によって生成されたソリッドは、図
１８，１９を参照して説明したソリッド変調器３４５に
よりソリッド変調しもよい。

【００６３】

【発明の効果】以上説明したとおり、本発明によれば、
マスク又はワイプ・パターンとして使用しうる任意形状
のソリッドをオペレータが作成しうる信号発生装置を提
供することができる。

【図面の簡単な説明】

【図１】ワイプを示す図である。

【図２】ソリッドをキー信号と共に示す図である。

【図３】公知のワイプ発生器を示す概略ブロック図であ
る。

【図４】ソリッドをクリップレベルと共に示す図であ
る。

【図５】ランプ発生器を図式的に示す概略ブロック図で
ある。

【図６】ランプ係数の否定を示す図である。

【図７】ランプ信号の値を制限する例を示す図である。

【図８】ソリッド発生システムを示すブロック図であ
る。

【図９】図８のシステムのコントローラを示すブロック
図である。

【図１０】絶対化、否定、シフト、結合の各動作を示す
図である。

【図１１】ランプ結合器のブロック図である。

【図１２】図１１の結合器の非加算ミキサのブロック図
である。

【図１３】エッジ変調器に用いる他のランプ発生器を示
す概略ブロック図である。

【図１４】エッジ変調器の概略ブロック図である。

【図１５】エッジ変調パターンを示す図である。

【図１６】エッジ変調器の動作を示す図である。

【図１７】エッジ変調器の動作の続きを示す図である。

【図１８】ソリッド変調の例を示す簡略図である。

【図１９】ソリッド変調波形を生成する回路の概略ブロ
ック図である。

【図２０】ペアリングの説明図である。

【図２１】垂直及び水平スラッツを示す図である。

【図２２】ペアリング発生器の概略ブロック図である。

【図２３】図２２のペアリング発生器の制御信号発生回
路の概略ブロック図である。

【図２４】図２５のマスク発生器の使い方を示す図であ
る。

【図２５】本発明の実施形態としてのマスク発生器を示
す概略ブロック図である。

【図２６】図２５の発生器の結合回路を示す概略ブロッ
ク図である。

【符号の説明】

３４１〜３４ｎ‥‥ランプ発生器、３４４１〜３４４ｎ
‥‥部分修正手段、３４２‥‥ランプ結合手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者ギャレット，アンドリューイギリス国グロスターシャー，ストラウド，イーストクーム，スタドルストーンズ

Claims

【特許請求の範囲】

【請求項１】それぞれのランプを生成する複数のラン
プ発生器と、上記のランプを個別的に部分修正する手段と、所望形状のソリッドを生成するため、上記部分修正した
ランプを結合する手段とを具えた信号発生装置。
【請求項２】各ランプ発生器は、画像の所定の一連の
ビデオラインｖ（ｖ＝０〜ｍ）の各々の所定の一連のピ
クセルｈ（ｈ＝０〜ｎ）の各ピクセルに対する下記のビ
デオランプ信号Ｒｒを生成する請求項１の信号発生装置Ｒｒ＝Ａｈｒ＋Ｂｖｒ＋Ｃただし、Ａ，Ｂ及びＣは、それぞれ正負符号のついた値
を有するランプ係数である。
【請求項３】各ランプ発生器は、上記係数Ａ，Ｂ及びＣ並びに第１及び第２の累積値を記
憶する手段と、上記第１の累積値をＡによってインクリメントし、上記
第２の累積値をＢによってインクリメントする加算手段
と、上記ラインの各々ｖｒに対し、上記第２の累積値がＢに
よって上記加算手段によりインクリメントされてＣ＋Ｂ
ｖｒを形成し、上記第１及び第２の累積値として記憶さ
れ、上記ラインの各々における一連のピクセルの各ピク
セルに対し、上記第１の累積値が上記加算手段によって
インクリメントされてＣ＋Ｂｖｒ＋Ａｈｒを形成し、これが上記第１の累積値として記憶され、Ｒ
ｒとして出力されるように制御する制御手段とを具える
請求項２の信号発生装置。
【請求項４】各ランプ発生器の上記記憶手段は、Ａ，
Ｂ及びＣをそれぞれ記憶する係数レジスタと、上記第１
及び第２累積値を記憶するフィードバック・レジスタ
と、これらレジスタを上記加算手段に選択的に結合し、
該加算手段の出力を少なくとも上記フィードバック・レ
ジスタの一方に記憶させる手段とを有する請求項３の信
号発生装置。
【請求項５】各ランプ発生器の上記制御手段は、上記
レジスタと上記加算手段に選択的に結合する選択手段を
有し、上記加算手段の出力は、上記フィードバック・レ
ジスタに結合され、上記制御手段は、上記レジスタを選
択的に上記累積値の記憶ができるようにする請求項４の
信号発生装置。
【請求項６】上記係数は正負符号のついた数であり、
各ランプ発生器は更に、上記係数の符号を選択的に反転
したのち上記加算手段に加える手段を含む請求項３，４
又は５のいずれか１項の信号発生装置。
【請求項７】各ランプ発生器は、上記ランプ信号Ｒｒ
の値を選択的に制限する手段を含む請求項２，３，４，
５又は６のいずれか１項の信号発生装置。
【請求項８】上記部分修正手段は、各ランプに対する
係数Ａ，Ｂ及びＣの値を個別に選択する手段を含む請求
項２，３，４，５又は６のいずれか１項の信号発生装
置。
【請求項９】上記結合手段は、非加算混合手段を含む
先行請求項のうちいずれか１項の信号発生装置。
【請求項１０】上記部分修正手段は、異なる数の辺を有する複数のプリセット多角形を定める
よう上記ランプ発生器を制御する手段と、１つの多角形を選択する手段と、上記多角形の辺の位置及び／又は長さを変える手段とを
有する先行請求項中いずれか１項の信号発生装置。
【請求項１１】上記制御手段は、上記多角形の辺の座
標をその位置及び／又は長さの変化に従って計算する動
作を行う請求項１０の信号発生装置。
【請求項１２】上記制御手段は、上記多角形の辺の交
点の位置を変える動作をする請求項１０又は１１の信号
発生装置。
【請求項１３】上記制御手段は、上記座標から上記多
角形の辺を決定するランプの上記係数Ａ，Ｂ及びＣの計
算を行う請求項１０，１１又は１２のいずれか１項の信
号発生装置。
【請求項１４】上記の辺を決定するランプの傾斜が等
しい請求項１０，１１又は１２のいずれか１項の信号発
生装置。
【請求項１５】上記の傾斜が一定である請求項１４の
信号発生装置。
【請求項１６】上記ソリッドを一定のクリップレベル
と比較してマスクを画定する手段を更に有する先行請求
項中いずれか１項の信号発生装置。