JP2000322020A - 双方向シフトレジスタ、および、それを用いた画像表示装置 - Google Patents

双方向シフトレジスタ、および、それを用いた画像表示装置

Info

Publication number
JP2000322020A
JP2000322020A JP11134664A JP13466499A JP2000322020A JP 2000322020 A JP2000322020 A JP 2000322020A JP 11134664 A JP11134664 A JP 11134664A JP 13466499 A JP13466499 A JP 13466499A JP 2000322020 A JP2000322020 A JP 2000322020A
Authority
JP
Japan
Prior art keywords
signal
level shifter
shift register
level
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134664A
Other languages
English (en)
Other versions
JP3588007B2 (ja
Inventor
Masakazu Sato
昌和 佐藤
Yasushi Kubota
靖 久保田
Hajime Washio
一 鷲尾
Kazuhiro Maeda
和宏 前田
James Brownlow Michael
ジェームス ブラウンロー マイケル
Graham Andrew Cairns
アンドリュー カーンズ グレアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13466499A priority Critical patent/JP3588007B2/ja
Priority to TW089108530A priority patent/TW448626B/zh
Priority to DE60043634T priority patent/DE60043634D1/de
Priority to EP08008270A priority patent/EP1959423A3/en
Priority to EP00109897A priority patent/EP1052617B1/en
Priority to US09/568,889 priority patent/US6724363B1/en
Priority to KR1020000025473A priority patent/KR100361625B1/ko
Publication of JP2000322020A publication Critical patent/JP2000322020A/ja
Priority to US10/788,161 priority patent/US7365727B2/en
Application granted granted Critical
Publication of JP3588007B2 publication Critical patent/JP3588007B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

(57)【要約】 【課題】 双方向にシフトが可能で、かつ、入力信号の
振幅が低い場合でも正常に動作すると共に、消費電力の
少ないシフトレジスタを実現する。 【解決手段】 シフトレジスタ１は、クロック信号ＣＫ
に同期して動作する複数段のフリップフロップＦ1 〜Ｆ
n からなるシフトレジスタ部２と、駆動電圧よりも低い
開始信号ＳＰを昇圧して、シフトレジスタ部２の両端へ
与えるレベルシフタ１１・１２とを備えており、切替信
号Ｌ／Ｒに応じてシフト方向を変更できる。上記レベル
シフタ１１・１２は、トランジスタ特性が低い場合や高
速動作する場合でも動作可能な電流駆動型であり、開始
信号ＳＰの振幅が低い場合でもレベルシフトできる。さ
らに、上記レベルシフタ１１・１２は、シフトレジスタ
部２の両側に１つずつ設けられており、切替信号Ｌ／Ｒ
に基づいて、いずれか一方の動作を停止することで、消
費電力を削減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、画像表示
装置の駆動回路などに好適に使用され、入力信号の振幅
が駆動電圧よりも低い場合でも入力信号を双方向にシフ
ト可能な双方向シフトレジスタ、および、それを用いた
画像表示装置に関するものである。
【０００２】
【従来の技術】例えば、画像表示装置のデータ信号線駆
動回路や走査信号線駆動回路では、各データ信号を映像
信号からサンプリングする際のタイミングを取ったり、
各走査信号線へ与える走査信号を作成したりするため
に、シフトレジスタが広く使用されている。さらに、表
示部あるいは撮影部を反転可能な画像表示装置では、表
示部あるいは撮影部の向きに応じて、上下や左右を反転
させた鏡像を表示することが望まれるため、上記シフト
レジスタとして、シフト方向を切替可能な双方向シフト
レジスタが使用される。この場合、シフト方向が切替ら
れると、画像の走査方向が反転する。したがって、各画
素への映像信号を記憶することなく、鏡像を表示でき
る。
【０００３】一方、電子回路の消費電力は、周波数と、
負荷容量と、電圧の２乗とに比例して大きくなる。した
がって、例えば、画像表示装置への映像信号を生成する
回路など、画像表示装置に接続される回路、あるいは、
画像表示装置では、消費電力を低減するため、駆動電圧
が益々低く設定される傾向にある。
【０００４】例えば、画素や、データ信号線駆動回路、
あるいは走査信号線駆動回路のように、広い表示面積を
確保するために多結晶シリコン薄膜トランジスタが使用
される回路では、基板間あるいは同一基板内において
も、しきい値電圧の相違が、例えば、数［Ｖ］程度に達
することもあるため、駆動電圧の低減が十分に進んでい
るとは言い難いが、例えば、上記映像信号の生成回路の
ように、単結晶シリコントランジスタを用いた回路で
は、駆動電圧は、例えば、５［Ｖ］や３．３［Ｖ］、あ
るいは、それ以下の値に設定されていることが多い。し
たがって、シフトレジスタの駆動電圧よりも低い入力信
号が印加される場合、シフトレジスタには、入力信号を
昇圧するレベルシフタが設けられる。
【０００５】具体的には、例えば、図９に示すように、
上記従来のシフトレジスタ１０１へ、例えば、５［Ｖ］
程度の振幅の開始信号ＳＰが与えられると、レベルシフ
タ１０３は、シフトレジスタ１０１の駆動電圧（１５
［Ｖ］）まで、開始信号ＳＰを昇圧する。レベルシフタ
１０３の出力は、シフトレジスタ部１０２の一方端のフ
リップフロップＦ1 と、他方端のフリップフロップＦn
との双方へ印加され、シフトレジスタ部１０２は、クロ
ック信号ＣＫに同期して、切替信号Ｌ／Ｒに応じた方向
へ開始信号ＳＰをシフトする。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のシフトレジスタ１０１では、開始信号ＳＰをレベル
シフトした後、両フリップフロップＦ1 ・Ｆn へ伝送し
ているため、両フリップフロップＦ1 ・Ｆn 間の距離が
離れる程、伝送距離が長くなり、消費電力が増大すると
いう問題を生ずる。
【０００７】具体的には、伝送距離が長くなるに従っ
て、伝送用の信号線の容量が大きくなるので、レベルシ
フタ１０３に、より大きな駆動能力が必要となり、消費
電力が増大する。さらに、多結晶シリコン薄膜トランジ
スタを用いて、レベルシフタ１０３を含む上記駆動回路
が形成される場合のように、レベルシフタ１０３の駆動
能力が十分ではない場合には、歪みのない波形を伝送す
るため、図中、破線で示すように、レベルシフタ１０３
とフリップフロップＦn との間にバッファ１０４を設け
る必要があるので、さらに多くの消費電力が必要にな
る。
【０００８】近年では、より表示画面が広く、かつ、高
解像な画像表示装置が要求されているため、シフトレジ
スタ部１０２の段数が益々増加する傾向にある。したが
って、両フリップフロップＦ1 〜Ｆn の距離が増大して
も消費電力の少ない双方向シフトレジスタ、および、画
像表示装置が強く求められている。
【０００９】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、双方向にシフトが可能で、か
つ、入力信号の振幅が低い場合でも正常に動作すると共
に、消費電力の少ないシフトレジスタ、および、それを
用いた画像表示装置を実現することにある。
【００１０】
【課題を解決するための手段】本発明に係る双方向シフ
トレジスタは、上記課題を解決するために、クロック信
号に同期して動作する複数段のフリップフロップを有
し、切替信号に応じてシフト方向を双方向に切替え可能
で、かつ、入力信号の振幅が駆動電圧よりも小さな双方
向シフトレジスタにおいて、上記複数段のフリップフロ
ップの両端に、上記入力信号を昇圧するレベルシフタを
備えていることを特徴としている。
【００１１】上記構成において、シフト方向が一方（第
１方向）に指定されている場合、入力信号は、上記複数
段のフリップフロップの一方端（第１端部）に設けられ
たレベルシフタ（第１レベルシフタ）にて昇圧された
後、第１端部のフリップフロップへ印加され、上記クロ
ック信号に同期して順次伝送される。これとは逆に、シ
フト方向が第１方向とは逆の方向（第２方向）に指定さ
れている場合、入力信号は、上記複数段のフリップフロ
ップのうち、第１端部とは逆方向の端部（第２端部）に
設けられたレベルシフタ（第２レベルシフタ）にて昇圧
された後、第２端部のフリップフロップへ印加され、上
記クロック信号に同期して順次伝送される。
【００１２】上記構成では、複数段のフリップフロップ
の両端に、第１および第２レベルシフタが設けられてい
るので、唯一のレベルシフタが第１および第２端部のフ
リップフロップへレベルシフト後の信号を印加する場合
に比べて、各レベルシフタからフリップフロップへの距
離を短縮できる。この結果、レベルシフト後の信号の伝
送距離を短縮できるので、レベルシフタの負荷容量を削
減でき、レベルシフタに必要な駆動能力を抑制できる。
これにより、例えば、レベルシフタの駆動能力が小さ
く、かつ、フリップフロップの両端間の距離が長い場合
であっても、レベルシフタからフリップフロップまでの
間にバッファを設ける必要がなくなり、双方向シフトレ
ジスタの消費電力を削減できる。
【００１３】上記構成の双方向シフトレジスタでは、さ
らに、上記切替信号に応じて、上記両レベルシフタのう
ち、シフト方向の最後尾側のレベルシフタを停止させる
制御手段を備えている方が好ましい。
【００１４】当該構成によれば、例えば、切替信号が第
１方向を示している場合は、第２レベルシフタが停止
し、第１レベルシフタのみが動作する。一方、第２方向
の場合は、第１レベルシフタが停止して、第２レベルシ
フタのみが動作する。これにより、双方向シフトレジス
タによる入力信号のシフトを阻害することなく、一方の
レベルシフタを停止させることができ、双方が動作する
場合よりも消費電力を削減できる。
【００１５】さらに、上記構成の双方向シフトレジスタ
において、上記各レベルシフタは、動作中、入力信号を
印加する入力スイッチング素子が常時導通する電流駆動
型のレベルシフト部を含んでいてもよい。
【００１６】当該構成によれば、レベルシフタが動作し
ている間、レベルシフタの入力スイッチング素子は、常
時導通している。したがって、入力信号のレベルによっ
て入力スイッチング素子を導通／遮断する電圧駆動型の
レベルシフタとは異なり、入力信号の振幅が入力スイッ
チング素子のしきい値電圧よりも低い場合であっても、
何ら支障なく、入力信号をレベルシフトできる。
【００１７】さらに、電流駆動型のレベルシフタは、動
作中、入力スイッチング素子が導通しているため、電圧
駆動型のレベルシフタよりも消費電力が大きいが、２つ
のレベルシフタのうち、一方は、動作を停止している。
これにより、入力信号の振幅が入力スイッチング素子の
しきい値電圧よりも低い場合でもレベルシフト可能で、
かつ、双方が同時に動作する場合よりも消費電力が少な
い双方向シフトレジスタを実現できる。
【００１８】また、上記構成の双方向シフトレジスタに
おいて、上記制御手段は、上記各レベルシフト部への入
力信号として、上記入力スイッチング素子が遮断するレ
ベルの信号を与えることによって、当該レベルシフタを
停止させてもよい。
【００１９】当該構成によれば、一例として、入力スイ
ッチング素子がＭＯＳトランジスタの場合を例にして説
明すると、例えば、入力信号がゲートへ印加される場合
は、ドレイン−ソース間が遮断されるレベルの入力信号
をゲートへ印加すれば、入力スイッチング素子が遮断さ
れる。また、入力信号がソースへ印加される場合には、
例えば、ドレインと略同じ入力信号を印加するなどし
て、入力スイッチング素子を遮断する。
【００２０】いずれの構成であっても、制御手段が入力
信号のレベルを制御して、入力スイッチング素子を遮断
すれば、電流駆動型のレベルシフタは、動作を停止す
る。これにより、制御手段は、レベルシフタを停止でき
ると共に、停止中、入力スイッチング素子に流れる電流
の分だけ、消費電力を低減できる。
【００２１】一方、上記制御手段を有する構成の各双方
向シフトレジスタにおいて、上記制御手段は、上記各レ
ベルシフタへの電力供給を停止して、当該レベルシフタ
を停止させてもよい。
【００２２】当該構成によれば、制御手段は、各レベル
シフタへの電力供給を停止して、当該レベルシフタを停
止させる。これにより、制御手段は、レベルシフタを停
止できると共に、動作中にレベルシフタで消費する電力
の分だけ、消費電力を低減できる。
【００２３】ところで、レベルシフタが動作を停止して
いる間、レベルシフタの出力電圧が不定となると、当該
レベルシフタに接続されているフリップフロップの動作
が不安定になる虞れがある。
【００２４】したがって、上記各構成の双方向シフトレ
ジスタにおいて、上記各レベルシフタは、停止時に、予
め定められた値に出力電圧を保つ出力安定手段を備えて
いる方が好ましい。
【００２５】当該構成によれば、レベルシフタが停止し
ている間、当該レベルシフタの出力電圧は、出力安定手
段によって所定の値に保たれる。この結果、不定な出力
電圧に起因するフリップフロップの誤動作を防止でき、
より安定した双方向シフトレジスタを実現できる。
【００２６】一方、本発明に係る画像表示装置は、上記
課題を解決するために、マトリクス状に配された複数の
画素と、上記各画素の各行に配置された複数のデータ信
号線と、上記各画素の各列に配置された複数の走査信号
線と、予め定められた周期の第１クロック信号に同期し
て、互いに異なるタイミングの走査信号を上記各走査信
号線へ順次与える走査信号線駆動回路と、予め定められ
た周期の第２クロック信号に同期して順次与えられ、か
つ、上記各画素の表示状態を示す映像信号から、上記走
査信号が与えられた走査信号線の各画素へのデータ信号
を抽出して、上記各データ信号線へ出力するデータ信号
線駆動回路とを有する画像表示装置において、上記デー
タ信号線駆動回路および走査信号線駆動回路の少なくと
も一方は、上記第１あるいは第２クロック信号を上記ク
ロック信号とする上述のいずれかの構成の双方向シフト
レジスタを備えていることを特徴としている。
【００２７】ここで、画像表示装置では、データ信号線
の数、あるいは、走査信号線の数が大きくなるに従っ
て、各信号線毎のタイミングを生成するためのフリップ
フロップの数が大きくなり、フリップフロップの両端間
の距離が長くなる。ところが、上記各構成の双方向シフ
トレジスタは、レベルシフタの駆動能力が小さく、か
つ、フリップフロップの両端間の距離が長い場合であっ
ても、バッファを削減でき、消費電力を削減できる。ま
た、画像表示装置では、双方向シフトレジスタを用い
て、データ信号線あるいは走査信号線の走査方向を反転
することで、各画素へ鏡像を表示できる。
【００２８】それゆえ、データ信号線駆動回路および走
査信号線駆動回路の少なくとも一方に、上記各構成の双
方向シフトレジスタを備えることによって、鏡像表示が
可能で、かつ、消費電力の少ない画像表示装置を実現で
きる。
【００２９】さらに、上記構成の画像表示装置におい
て、上記データ信号線駆動回路、走査信号線駆動回路お
よび各画素は、互いに同一の基板上に形成されている方
が望ましい。
【００３０】当該構成によれば、データ信号線駆動回
路、走査信号線駆動回路および各画素は、互いに同一の
基板上に形成されており、データ信号線駆動回路と各画
素との間の配線、並びに、走査信号線駆動回路と各画素
との間の配線は、当該基板上に配され、基板外に出す必
要がない。この結果、データ信号線の数および走査信号
線の数が増加しても、基板外に出す信号線の数が変化せ
ず、組み立て時の手間を削減できる。また、各信号線を
基板外と接続するための端子を設ける必要がないため、
各信号線の容量の不所望な増大を防止できると共に、集
積度の低下を防止できる。
【００３１】ところで、多結晶シリコン薄膜は、単結晶
シリコンに比べて、基板面積を拡大しやすい一方で、多
結晶シリコントランジスタは、単結晶シリコントランジ
スタに比べて、例えば、移動度やしきい値などのトラン
ジスタ特性が劣っている。したがって、単結晶シリコン
トランジスタを用いて各回路を製造すると、表示面積の
拡大が難しく、多結晶シリコン薄膜トランジスタを用い
て各回路を製造すると、各回路の駆動能力が低下してし
まう。なお、両駆動回路と画素とを別の基板上に形成し
た場合は、各信号線で両基板間を接続する必要があり、
製造時に手間がかかると共に、各信号線の容量が増大し
てしまう。
【００３２】したがって、上述の各構成の画像表示装置
では、上記データ信号線駆動回路、走査信号線駆動回路
および各画素は、多結晶シリコン薄膜トランジスタから
なるスイッチング素子を含んでいる方が好ましい。
【００３３】当該構成では、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、いずれも、多
結晶シリコン薄膜トランジスタからなるスイッチング素
子を含んでいるため、表示面積を容易に拡大できる。さ
らに、同一基板上に容易に形成できるので、製造時の手
間や各信号線の容量を削減できる。加えて、上記各構成
の双方向シフトレジスタが使用されているので、レベル
シフタの駆動能力が低い場合であっても、何ら支障な
く、レベルシフト後の入力信号をフリップフロップの両
端へ印加できる。この結果、消費電力が少なく、かつ、
表示面積の広い画像表示装置を実現できる。
【００３４】加えて、上述の各構成の画像表示装置にお
いて、上記データ信号線駆動回路、走査信号線駆動回路
および各画素は、６００度以下のプロセス温度で製造さ
れたスイッチング素子を含んでいる方が望ましい。
【００３５】当該構成によれば、スイッチング素子のプ
ロセス温度が６００度以下に設定されるので、各スイッ
チング素子の基板として、通常のガラス基板（歪み点が
６００度以下のガラス基板）を使用しても、歪み点以上
のプロセスに起因するソリやタワミが発生しない。この
結果、実装がさらに容易で、より表示面積の広い画像表
示装置を実現できる。
【００３６】
【発明の実施の形態】〔第１の実施形態〕本発明の一実
施形態について図１ないし図３に基づいて説明すると以
下の通りである。なお、本発明は、双方向にシフト可能
なシフトレジスタに広く適用できるが、以下では、好適
な例として、画像表示装置に適用した場合について説明
する。
【００３７】すなわち、図２に示すように、本実施形態
に係る画像表示装置５１は、マトリクス状に配された画
素ＰＩＸを有する表示部５２と、各画素ＰＩＸを駆動す
るデータ信号線駆動回路５３および走査信号線駆動回路
５４とを備えており、制御回路５５が各画素ＰＩＸの表
示状態を示す映像信号ＤＡＴを生成すると、当該映像信
号ＤＡＴに基づいて画像を表示できる。
【００３８】上記表示部５２および両駆動回路５３・５
４は、製造時の手間と、配線容量とを削減するために、
同一基板上に設けられている。また、より多くの画素Ｐ
ＩＸを集積し、表示面積を拡大するために、上記各回路
５２〜５４は、ガラス基板上に形成された多結晶シリコ
ン薄膜トランジスタから構成されている。さらに、通常
のガラス基板（歪み点が６００度以下のガラス基板）を
用いても、歪み点以上のプロセスに起因するソリやタワ
ミが発生しないように、上記多結晶薄膜シリコントラン
ジスタは、６００度以下のプロセス温度で製造される。
【００３９】ここで、上記表示部５２は、ｌ本のデータ
信号線ＳＬ1 〜ＳＬl と、各データ信号線ＳＬ1 〜ＳＬ
l にそれぞれ交差するｍ本の走査信号線ＧＬ1 〜ＧＬm
とを備えている。ｌ以下の任意の正整数をｉ、ｍ以下の
任意の正整数をｊとすると、データ信号線ＳＬi と走査
信号線ＧＬj との組み合わせ毎に、画素ＰＩＸ(i,j)が
設けられており、各画素ＰＩＸ(i,j) は、隣接する２本
のデータ信号線ＳＬi・ＳＬi+1 、および、隣接する２
本の走査信号線ＧＬj ・ＧＬj+1 で包囲された部分に配
される。
【００４０】一方、上記画素ＰＩＸ(i,j) は、例えば、
図３に示すように、ゲートが走査信号線ＧＬj へ、ドレ
インがデータ信号線ＳＬi に接続された電界効果トラン
ジスタ（スイッチング素子）ＳＷと、当該電界効果トラ
ンジスタＳＷのソースに、一方電極が接続された画素容
量ＣP とを備えている。また、画素容量ＣP の他端は、
全画素ＰＩＸに共通の共通電極線に接続されている。上
記画素容量ＣP は、液晶容量ＣL と、必要に応じて付加
される補助容量ＣS とから構成されている。
【００４１】上記画素ＰＩＸ(i,j) において、走査信号
線ＧＬj が選択されると、電界効果トランジスタＳＷが
導通し、データ信号線ＳＬi に印加された電圧が画素容
量ＣP へ印加される。一方、当該走査信号線ＧＬj の選
択期間が終了して、電界効果トランジスタＳＷが遮断さ
れている間、画素容量ＣP は、遮断時の電圧を保持し続
ける。ここで、液晶の透過率あるいは反射率は、液晶容
量ＣL に印加される電圧によって変化する。したがっ
て、走査信号線ＧＬj を選択し、データ信号線ＳＬi へ
映像データに応じた電圧を印加すれば、当該画素ＰＩＸ
(i,j) の表示状態を、映像データを合わせて変化させる
ことができる。
【００４２】図２に示す画像表示装置５１では、走査信
号線駆動回路５４が走査信号線ＧＬを選択し、選択中の
走査信号線ＧＬとデータ信号線ＳＬとの組み合わせに対
応する画素ＰＩＸへの映像データが、データ信号線駆動
回路５３によって、それぞれのデータ信号線ＳＬへ出力
される。これにより、当該走査信号線ＧＬに接続された
画素ＰＩＸ…へ、それぞれの映像データが書き込まれ
る。さらに、走査信号線駆動回路５４が走査信号線ＧＬ
を順次選択し、データ信号線駆動回路５３が各データ信
号線ＳＬへ映像データを出力する。この結果、表示部５
２の全画素ＰＩＸに、それぞれの映像データが書き込ま
れる。
【００４３】ここで、上記制御回路５５からデータ信号
線駆動回路５３までの間、各画素ＰＩＸへの映像データ
は、映像信号ＤＡＴとして、時分割で伝送されており、
データ信号線駆動回路５３は、タイミング信号となる所
定の周期のクロック信号ＣＫＳとスタート信号ＳＰＳと
に基づいたタイミングで、映像信号ＤＡＴから、各映像
データを抽出している。
【００４４】具体的には、上記データ信号線駆動回路５
３は、クロック信号ＣＫＳに同期して、切替信号Ｌ／Ｒ
が示すシフト方向へ開始信号ＳＰＳを順次シフトするこ
とによって、１クロックずつタイミングが異なる出力信
号Ｓ1 〜Ｓl を生成するシフトレジスタ５３ａと、各出
力信号Ｓ1 〜Ｓl が示すタイミングで、映像信号ＤＡＴ
をサンプリングして、各データ信号線Ｓ1 〜Ｓl へ出力
する映像データを映像信号ＤＡＴから抽出するサンプリ
ング部５３ｂとを備えている。ここで、後述するよう
に、切替信号Ｌ／Ｒが右方向（Ｓ1 からＳl への方向）
へのシフトを示している場合、出力信号Ｓ1 が最も早い
タイミングとなり、切替信号Ｌ／Ｒが左方向へのシフト
を示している場合、出力信号Ｓl が最も早いタイミング
となる。したがって、切替信号Ｌ／Ｒを切り替えること
によって、各データ信号線Ｓ1 〜Ｓl への映像データを
映像信号ＤＡＴから抽出する順番を変更でき、表示部５
２に左右が反転した映像を表示できる。
【００４５】同様に、走査信号線駆動回路５４は、クロ
ック信号ＣＫＧに同期して、切替信号Ｕ／Ｄが示すシフ
ト方向へ、開始信号ＳＰＧを順次シフトすることによっ
て、１クロックずつタイミングが異なる走査信号を、各
走査信号線ＧＬ1 〜ＧＬm へ出力するシフトレジスタ５
４ａを備えている。したがって、切替信号Ｕ／Ｄが下方
向（ＧＬ1 からＧＬm への方向）へのシフトを示してい
る場合、走査信号線ＧＬ1 への出力信号が最も早いタイ
ミングとなり、切替信号Ｕ／Ｄが上方向へのシフトを示
している場合、走査信号線ＧＬm への出力信号が最も早
いタイミングとなる。これにより、切替信号Ｕ／Ｄを切
り替えることで、走査信号線ＧＬ1 〜ＧＬm を選択する
順番を変更でき、表示部５２へ上下が反転した映像を表
示できる。
【００４６】ここで、本実施形態に係る画像表示装置５
１では、表示部５２および両駆動回路５３・５４が多結
晶シリコン薄膜トランジスタで形成されており、これら
の回路５２〜５４の駆動電圧ＶCCは、例えば、１５
［Ｖ］程度に設定されている。一方、制御回路５５は、
上記各回路５２〜５４とは異なる基板上に、単結晶シリ
コントランジスタで形成されており、駆動電圧は、例え
ば、５［Ｖ］あるいは、それ以下の電圧など、上記駆動
電圧ＶCCよりも低い値に設定されている。なお、上記各
回路５２〜５４と、制御回路５５とは、互いに異なる基
板に形成されているが、両者間で伝送される信号の数
は、上記各回路５２〜５４間の信号の数よりも大幅に少
なく、例えば、映像信号ＤＡＴや、各開始信号ＳＰＳ
（ＳＰＧ）、クロック信号ＣＫＳ（ＣＫＧ）あるいは切
替信号Ｌ／Ｒ（Ｕ／Ｄ）程度である。また、制御回路５
５は、単結晶シリコントランジスタで形成されているの
で十分な駆動能力を確保しやすい。したがって、互いに
異なる基板上に形成しても、製造時の手間や配線容量あ
るいは消費電力の増加は、問題とならない程度に抑えら
れている。
【００４７】ここで、本実施形態では、上記シフトレジ
スタ５３ａ・５４ａの少なくとも一方は、図１に示すシ
フトレジスタ１が使用されている。なお、以下では、い
ずれのシフトレジスタとして使用する場合も含むよう
に、上記各開始信号ＳＰＳ（ＳＰＧ）をＳＰと称し、切
替信号Ｌ／Ｒ（Ｕ／Ｄ）をＬ／Ｒで参照する。また、シ
フトレジスタ１の段数ｌ（ｍ）をｎで参照し、出力信号
をＳ1 〜Ｓn と称する。
【００４８】具体的には、上記シフトレジスタ１は、複
数段のフリップフロップＦ1 〜Ｆnからなり、クロック
信号ＣＫに同期して、双方向にシフト可能なシフトレジ
スタ部２を備えている。本実施形態に係るシフトレジス
タ部２は、切替信号Ｌ／Ｒ自体と、切替信号Ｌ／Ｒをイ
ンバータ３で反転した信号とに基づいて、シフト方向を
判定しており、切替信号Ｌ／Ｒが右または下方向（順方
向）を示している場合、左または上側端のフリップフロ
ップＦ1 から右または下側端のフリップフロップＦ
n へ、開始信号ＳＰを伝送する。一方、切替信号Ｌ／Ｒ
が左または上方向（逆方向）を示している場合、シフト
レジスタ部２は、フリップフロップＦn からフリップフ
ロップＦ1 へ開始信号ＳＰを伝送する。
【００４９】上述したように、制御回路５５の駆動電圧
は、シフトレジスタ１の駆動電圧ＶCCよりも低く設定さ
れており、開始信号ＳＰの振幅も当該駆動電圧ＶCCより
も低く設定されている。したがって、上記シフトレジス
タ１には、さらに、開始信号ＳＰを昇圧して、シフトレ
ジスタ部２へ与えるレベルシフタ１１・１２が設けられ
ている。
【００５０】本実施形態では、上記レベルシフタ１１・
１２は、シフトレジスタ部２の両端に設けられており、
左（または上）端に設けられたレベルシフタ１１は、開
始信号ＳＰを昇圧して上記フリップフロップＦ1 へ出力
すると共に、右（または下）側端に設けられたレベルシ
フタ１２は、上記フリップフロップＦn へ出力する。さ
らに、上記レベルシフタ１１・１２は、上記切替信号Ｌ
／Ｒに基づいて、一方のみが動作するように構成されて
おり、切替信号Ｌ／Ｒが順方向のシフトを指示している
場合、入力側となるレベルシフタ１１のみが動作すると
共に、逆方向のシフトを指示している場合は、レベルシ
フタ１２のみが動作して、レベルシフタ１１は動作を停
止する。なお、上記レベルシフタ１１・１２が特許請求
の範囲に記載の制御手段およびレベルシフタに対応す
る。
【００５１】上記構成において、切替信号Ｌ／Ｒが順方
向シフトを指示している場合、レベルシフタ１１が開始
信号ＳＰを昇圧して、フリップフロップＦ1 へ入力す
る。一方、各フリップフロップＦ1 〜Ｆn は、前段、す
なわち、左（または上）側に隣接する回路の出力信号
を、クロック信号ＣＫに同期して、各段の出力信号Ｓ1
〜Ｓn として出力すると共に、次段、すなわち、右（ま
たは下）側に隣接する回路へ出力する。これにより、開
始信号ＳＰは、１クロック毎に順方向へ伝送され、各フ
リップフロップＦ1 〜Ｆn は、左（または上）側に隣接
する回路、すなわち、レベルシフタ１１およびフリップ
フロップＦ1 〜Ｆ(n-1) の出力信号よりも１クロック遅
れて、出力信号Ｓ1 〜Ｓn を出力する。また、この状態
では、レベルシフタ１２は、切替信号の反転信号Ｌ／Ｒ
バーに基づいて動作を停止している。
【００５２】これとは逆に、切替信号Ｌ／Ｒが逆方向シ
フトを示している場合、レベルシフタ１１は、動作を停
止し、レベルシフタ１２が動作を開始する。この状態
で、開始信号ＳＰが印加されると、レベルシフタ１２
は、開始信号ＳＰを昇圧して、フリップフロップＦn へ
入力し、各フリップフロップＦn 〜Ｆ1 は、右（または
下）側に隣接する回路の出力信号を、クロック信号ＣＫ
に同期して左（または上）側に隣接する回路へ出力す
る。これにより、開始信号ＳＰは、１クロック毎に逆方
向へ伝送され、各フリップフロップＦ1 〜Ｆn は、右
（または上）側に隣接する回路、すなわち、フリップフ
ロップＦ2 〜Ｆn およびレベルシフタ１２の出力信号よ
りも１クロック遅れて、出力信号Ｓ1 〜Ｓn を出力す
る。
【００５３】上記構成では、レベルシフタ１１・１２が
シフトレジスタ部２の両側に設けられている。したがっ
て、一方側に設けられたレベルシフタの出力信号をシフ
トレジスタ部の両端に伝送する場合に比べて、レベルシ
フタ１１とフリップフロップＦ1 との間、および、レベ
ルシフタ１２とフリップフロップＦn との間を、いずれ
も短く設定でき、各レベルシフタ１１（１２）の負荷容
量を大幅に削減できる。また、開始信号ＳＰ自体を両レ
ベルシフタ１１（１２）へ伝送した後で昇圧するので、
レベルシフト後の開始信号を伝送する場合よりも、シフ
トレジスタ部２の両端間を伝送される信号の振幅が小さ
くなる。これらの結果、例えば、レベルシフタ１１（１
２）を多結晶シリコン薄膜トランジスタで構成した場合
のように、レベルシフタ１１（１２）の駆動能力が低
く、かつ、シフトレジスタ部２の段数が多い場合であっ
ても、バッファ回路を設けずに、フリップフロップＦ1
（Ｆn ）を駆動でき、シフトレジスタ１の消費電力を削
減できる。
【００５４】さらに、本実施形態では、シフト方向に応
じて、両レベルシフタ１１・１２のうち、シフトレジス
タ部２の入力側のみを動作させ、出力側を停止させてい
る。この結果、双方が常時動作する場合に比べて、シフ
トレジスタ１の消費電力をさらに低減できる。
【００５５】ここで、開始信号ＳＰの振幅が入力段のト
ランジスタのしきい値を下回った場合、開始信号ＳＰに
よってトランジスタをオン／オフする電圧駆動型のレベ
ルシフタは、動作できなくなるので、レベルシフタ１１
・１２として、電流駆動型のレベルシフタが使用され
る。当該電流駆動型のレベルシフタは、後述するよう
に、トランジスタ特性が低い場合や、高速駆動が要求さ
れる場合であっても動作できる一方で、動作中は、常
時、電流が流れているため、上記電圧駆動型のレベルシ
フタに比べて電力消費が大きくなってしまう。したがっ
て、特に、電流駆動型のレベルシフタを使用する場合
は、本実施形態のように、一方のレベルシフタ１１（１
２）を停止させる方が望ましい。
【００５６】なお、電圧駆動型のレベルシフタを使用す
る場合であっても、少なくとも出力が変化する際には電
力を消費するので、一方のレベルシフタ１１（１２）を
停止させる方がよい。
【００５７】〔第２の実施形態〕本実施形態では、上記
レベルシフタ１１（１２）の動作を停止させる方法の一
例として、レベルシフタ１１（１２）への電力供給を停
止する場合について説明する。すなわち、本実施形態に
係るシフトレジスタ１ａでは、図４に示すように、レベ
ルシフタ１１への電力供給を制御する電源供給制御部１
３と、レベルシフタ１２への電力供給を制御する電源供
給制御部１４とが設けられている。なお、本実施形態で
は、電源供給制御部１３および１４が特許請求の範囲に
記載の制御手段に対応し、レベルシフタ１１および１２
がレベルシフタに対応する。
【００５８】上記電源供給制御部１３は、切替信号Ｌ／
Ｒが順方向を示している場合にのみ、レベルシフタ１１
へ電力を供給し、逆方向を示している場合には、電力供
給を中止して、レベルシフタ１１を停止させる。同様
に、電源供給制御部１４は、切替信号Ｌ／Ｒが逆方向を
示している場合にのみ、レベルシフタ１２へ電力を供給
する。
【００５９】上記構成によれば、各レベルシフタ１１・
１２には、それぞれが動作している期間にのみ、電力が
供給される。したがって、動作を停止している方のレベ
ルシフタ１１・１２では、電力が消費されず、シフトレ
ジスタ１の消費電力を低減できる。
【００６０】〔第３の実施形態〕ところで、レベルシフ
タ１１（１２）は、回路構成や駆動電圧ＶCCによって、
動作可能な入力電圧範囲（入力ダイナミックレンジ）が
決められているため、当該入力ダイナミックレンジ外の
入力信号をレベルシフタ１１（１２）へ与えても、レベ
ルシフタ１１（１２）を停止させることができる。
【００６１】以下では、レベルシフタ１１（１２）への
入力する信号レベルを制御して、レベルシフタ１１（１
２）を停止させる場合の一例として、上記入力ダイナミ
ックレンジに接地レベルが含まれていない場合につい
て、図５に基づいて説明する。
【００６２】すなわち、本実施形態に係るシフトレジス
タ１ｂには、開始信号ＳＰおよび接地レベルの一方を選
択して、レベルシフタ１１へ入力する入力切替回路１５
と、両者の一方を選択して、レベルシフタ１２へ入力す
る入力切替回路１６とが設けられている。入力切替回路
１５は、一端に開始信号ＳＰが印加され、他端がレベル
シフタ１１の入力に接続されると共に、切替信号Ｌ／Ｒ
が順方向を示す場合に導通するＭＯＳトランジスタ１５
ａと、レベルシフタ１１の入力と接地レベルとの間に設
けられ、切替信号Ｌ／Ｒが逆方向を示す場合に導通する
ＭＯＳトランジスタ１５ｂとを備えている。同様に、入
力切替回路１６には、切替信号Ｌ／Ｒが逆方向を示す場
合に導通して、開始信号ＳＰをレベルシフタ１２へ印加
するＮ型のＭＯＳトランジスタ１６ａと、順方向を示す
場合に導通して、レベルシフタ１２の入力を接地させる
ＭＯＳトランジスタ１６ｂとが設けられている。
【００６３】なお、本実施形態では、上記入力切替回路
１５および１６が特許請求の範囲に記載の制御手段に対
応し、レベルシフタ１１および１２がレベルシフト部に
対応する。
【００６４】本実施形態では、上記各ＭＯＳトランジス
タ１５ａ〜１６ｂがＮ型であり、切替信号Ｌ／Ｒがハイ
レベルの場合、順方向を示している。したがって、ＭＯ
Ｓトランジスタ１５ａのゲートには、切替信号Ｌ／Ｒが
印加され、ＭＯＳトランジスタ１６ａのゲートには、イ
ンバータ３の出力信号が印加される。また、ＭＯＳトラ
ンジスタ１５ｂのゲートには、切替信号の反転信号Ｌ／
Ｒバーが印加され、ＭＯＳトランジスタ１６ｂのゲート
には、反転信号Ｌ／Ｒバーがインバータ４にて反転され
た後、印加される。
【００６５】上記構成によれば、切替信号Ｌ／Ｒが順方
向を示している場合、レベルシフタ１１には、開始信号
ＳＰが印加され、レベルシフタ１２の入力は接地され
る。ここで、レベルシフタ１２の入力ダイナミックレン
ジには、接地レベルが含まれていないので、レベルシフ
タ１２が停止する。これにより、レベルシフタ１１のみ
を動作させることができる。これとは逆に、切替信号Ｌ
／Ｒが逆方向を示している場合は、レベルシフタ１１に
入力ダイナミックレンジ外の入力が与えられ、レベルシ
フタ１２のみが動作する。
【００６６】なお、レベルシフタ１１（１２）の停止時
に入力切替回路１５（１６）が出力する電圧は、レベル
シフタ１１（１２）の入力ダイナミックレンジ外の電圧
であればよいが、後述するように、レベルシフタ１１
（１２）が電流駆動型の場合は、レベルシフタ１１（１
２）の入力段のトランジスタが遮断される電圧、すなわ
ち、貫通電流が流れない電圧に設定する方が、貫通電流
に起因する電力消費を削減でき、より低消費電力なシフ
トレジスタ１ｂを実現できる。
【００６７】〔第４の実施形態〕ところで、上記第１な
いし第３の実施形態では、レベルシフタ１１（１２）
は、直接、フリップフロップＦ1 （Ｆn ）に接続されて
いるため、動作停止時に、レベルシフタ１１（１２）の
出力信号が不定となり、フリップフロップＦ1 （Ｆn ）
が誤動作する虞れがある。
【００６８】これに対して、本実施形態に係るシフトレ
ジスタ１ｃでは、図６に示すように、レベルシフタ１１
（１２）に、動作停止時の出力電圧を安定させるための
出力安定回路（出力安定手段）１７（１８）が設けられ
ている。なお、出力安定回路１７（１８）は、いずれの
シフトレジスタ１（１ａ〜１ｃ）に設けることもできる
が、以下では、図１に示すシフトレジスタ１に設けた場
合について説明する。
【００６９】具体的には、本実施形態に係る出力安定回
路１７は、レベルシフタ１１の出力と接地レベルとの間
に設けられ、ゲートに印加される切替信号Ｌ／Ｒが逆方
向を示している場合に導通するＮ型のＭＯＳトランジス
タから構成されている。同様に、出力安定回路１８は、
レベルシフタ１２の出力と接地レベルとの間に設けられ
たＮ型のＭＯＳトランジスタから構成され、切替信号Ｌ
／Ｒが順方向を示している場合に導通する。なお、この
例では、切替信号Ｌ／Ｒがハイレベルの場合、順方向を
示しているので、出力安定回路１７において、ＭＯＳト
ランジスタのゲートにインバータ３の出力信号が印加さ
れ、出力安定回路１８において、ＭＯＳトランジスタの
ゲートに切替信号Ｌ／Ｒが印加されている。
【００７０】上記構成によれば、レベルシフタ１１（１
２）が停止している間、出力安定回路１７（１８）のＭ
ＯＳトランジスタが導通して、レベルシフタ１１（１
２）の出力を接地レベルへと低下させる。この結果、停
止中のレベルシフタ１１（１２）の出力電圧が不定の場
合とは異なり、当該レベルシフタ１１（１２）に接続さ
れたフリップフロップＦ1 （Ｆn ）の誤動作を防止で
き、より安定したシフトレジスタ１ｃを実現できる。
【００７１】〔第５の実施形態〕本実施形態では、上記
シフトレジスタ１（１ａ〜１ｃ）の具体例として、電流
駆動型のレベルシフタ１１（１２）と、電源供給制御部
１３（１４）と、入力切替回路１５（１６）と、出力安
定回路１７（１８）とを全て備えた場合について、図７
に示す回路図を参照して説明する。なお、同図では、レ
ベルシフタ１１に関連する部材（１１・１３・１５・１
７）のみを例示している。
【００７２】具体的には、本実施形態に係るレベルシフ
タ１１は、電流駆動型のレベルシフタであり、入力段の
差動入力対として、ソースが互いに接続されたＰ型のＭ
ＯＳトランジスタＰ１・Ｐ２と、両トランジスタＰ１・
Ｐ２のソースへ所定の電流を供給する定電流源Ｉ１と、
カレントミラー回路を構成し、両トランジスタＰ１・Ｐ
２の能動負荷となるＮ型のＭＯＳトランジスタＮ３・Ｎ
４と、差動入力対の出力を増幅するＣＭＯＳ構造のトラ
ンジスタＰ１１・Ｎ１２とを備えている。
【００７３】上記トランジスタＰ１のゲートには、後述
するトランジスタＮ３１を介して、開始信号ＳＰが入力
され、トランジスタＰ２のゲートには、後述するトラン
ジスタＮ３３を介して、開始信号の反転信号ＳＰバーが
入力される。また、トランジスタＮ３・Ｎ４のゲート
は、互いに接続され、さらに、上記トランジスタＰ１・
Ｎ３のドレインに接続されている。一方、互いに接続さ
れたトランジスタＰ２・Ｎ４のドレインは、上記トラン
ジスタＰ１１・Ｎ１２のゲートに接続される。なお、ト
ランジスタＮ３・Ｎ４のソースは、上記電源供給制御部
１３としてのＮ型のＭＯＳトランジスタＮ２１を介して
接地される。
【００７４】一方、入力切替回路１５には、開始信号Ｓ
Ｐと上記トランジスタＰ１のゲートとの間に設けられた
Ｎ型のＭＯＳトランジスタＮ３１と、トランジスタＰ１
のゲートと駆動電圧ＶCCとの間に設けられたＰ型のＭＯ
ＳトランジスタＰ３２とが設けられている。同様に、上
記トランジスタＰ２のゲートには、トランジスタＮ３３
を介して、開始信号の反転信号ＳＰバーが印加され、ト
ランジスタＰ３４を介して、駆動電圧ＶCCが与えられ
る。
【００７５】さらに、本実施形態に係る出力安定回路１
７は、レベルシフタ１１の停止時の出力電圧を駆動電圧
ＶCCに安定させる構成であり、駆動電圧ＶCCと上記両ト
ランジスタＰ１１・Ｎ１２のゲートとの間に、Ｐ型のＭ
ＯＳトランジスタＰ４１を備えている。
【００７６】本実施形態では、切替信号Ｌ／Ｒは、ハイ
レベルの場合、順方向を示し、レベルシフタ１１が動作
するように設定されている。したがって、上記各トラン
ジスタＮ２１〜Ｐ４１のゲートには、切替信号Ｌ／Ｒが
印加される。
【００７７】上記構成において、切替信号Ｌ／Ｒが順方
向を示している場合（ハイレベルの場合）、トランジス
タＮ２１・Ｎ３１・Ｎ３３が導通し、トランジスタＰ３
２・Ｐ３４・Ｐ４１が遮断される。この状態では、定電
流源Ｉ１の電流は、トランジスタＰ１およびＮ３、ある
いは、トランジスタＰ２およびＮ４を介した後、さら
に、トランジスタＮ２１を介して流れる。また、両トラ
ンジスタＰ１・Ｐ２のゲートには、開始信号ＳＰ、ある
いは、開始信号の反転信号ＳＰバーが印加される。この
結果、両トランジスタＰ１・Ｐ２には、それぞれのゲー
ト−ソース間電圧の比率に応じた量の電圧が流れる。一
方、トランジスタＮ３・Ｎ４は、能動負荷として働くの
で、トランジスタＰ２・Ｎ４の接続点の電圧は、両信号
ＳＰ・ＳＰバーの電圧レベルの差に応じた電圧となる。
当該電圧は、ＣＭＯＳのトランジスタＰ１１・Ｎ１２の
ゲート電圧となり、両トランジスタＰ１１・Ｎ１２で電
力増幅された後、出力電圧ＯＵＴとして出力される。
【００７８】上記レベルシフタ１１は、開始信号ＳＰに
よって、入力段のトランジスタＰ１・Ｐ２の導通／遮断
を切り換える構成、すなわち、電圧駆動型とは異なり、
動作中、入力段のトランジスタＰ１・Ｐ２が常時導通す
る電流駆動型であり、両トランジスタＰ１・Ｐ２のゲー
ト−ソース間電圧の比率に応じて、定電流源Ｉ１の電流
を分流することによって、開始信号ＳＰをレベルシフト
する。これにより、開始信号ＳＰの振幅が入力段のトラ
ンジスタＰ１・Ｐ２のしきい値よりも低い場合であって
も、何ら支障なく、開始信号ＳＰをレベルシフトでき
る。
【００７９】この結果、図８に示すように、レベルシフ
タ１１は、切替信号Ｌ／Ｒがハイレベルの間、波高値が
駆動電圧ＶCCよりも低い値（例えば、５［Ｖ］程度）の
開始信号ＳＰと同一形状で、波高値が駆動電圧ＶCC（例
えば、１５［Ｖ］程度）に昇圧された出力電圧ＯＵＴを
出力できる。
【００８０】これとは逆に、切替信号Ｌ／Ｒが逆方向を
示している場合（ローレベルの場合）、定電流源Ｉ１か
ら、トランジスタＰ１およびＮ３、あるいは、トランジ
スタＰ２およびＮ４を介して流れる電流は、トランジス
タＮ２１によって遮断される。この状態では、定電流源
Ｉ１からの電流供給がトランジスタＮ２１にて阻止され
るため、当該電流に起因する消費電力を削減できる。ま
た、この状態では、両トランジスタＰ１・Ｐ２へ電流が
供給されないため、両トランジスタＰ１・Ｐ２は、差動
入力対として動作することができず、出力端、すなわ
ち、両トランジスタＰ２・Ｎ４の接続点の電位を決定で
きなくなる。
【００８１】さらに、この状態では、入力切替回路１５
のトランジスタＮ３１・Ｎ３３が遮断され、トランジス
タＰ３２・Ｐ３４が導通している。この結果、両トラン
ジスタＰ１・Ｐ２のゲート電圧は、いずれも駆動電圧Ｖ
CCとなり、両トランジスタＰ１・Ｐ２が遮断される。こ
れにより、トランジスタＮ２１を遮断する場合と同様
に、定電流源Ｉ１が出力する電流分だけ、消費電流を低
減できる。また、この状態では、両トランジスタＰ１・
Ｐ２は、差動入力対として動作することができなくな
り、上記出力端の電位を決定できなくなる。
【００８２】加えて、切替信号Ｌ／Ｒが逆方向を示して
いる場合には、さらに、出力安定回路１７のトランジス
タＰ４１が導通する。この結果、上記出力端、すなわ
ち、ＣＭＯＳのトランジスタＰ１１・Ｎ１２のゲート電
位は、駆動電圧ＶCCとなり、出力電圧ＯＵＴがローレベ
ルとなる。この結果、図８に示すように、切替信号Ｌ／
Ｒが逆方向を示している場合、レベルシフタ１１の出力
電圧ＯＵＴは、開始信号ＳＰに拘わらず、ローレベルの
まま保たれる。
【００８３】ここで、図７では、レベルシフタ１１に関
連する部材を例示したが、レベルシフタ１２に関連する
部材（１２・１４・１６・１８）では、切替信号Ｌ／Ｒ
に代えて、例えば、インバータ３の出力信号など、切替
信号の反転信号Ｌ／Ｒバーが印加される。また、同図で
は、電源供給制御部１３、入力切替回路１５および出力
安定回路１７を全て備えた場合を例にして説明したが、
電源供給制御部１３（１４）を削除する場合には、トラ
ンジスタＮ２１を削除して、トランジスタＮ３・Ｎ４の
ソースを接地すればよい。また、入力切替回路１５（１
６）を削除する場合には、トランジスタＮ３１〜Ｐ３４
を削除して、開始信号ＳＰをトランジスタＰ１のゲート
へ印加し、開始信号の反転信号ＳＰバーをトランジスタ
Ｐ２のゲートに印加すればよい。さらに、トランジスタ
Ｐ４１を削除すれば、出力安定回路１７（１８）を削除
したレベルシフタを構成できる。
【００８４】なお、上記第１ないし第５の実施形態で
は、シフトレジスタの適用例として、画像表示装置を例
にして説明したが、双方向シフトが必要で、入力信号の
振幅がシフトレジスタの駆動電圧よりも低い入力信号が
与えられる用途であれば、本発明に係る双方向シフトレ
ジスタを広く適用できる。ただし、画像表示装置では、
解像度の向上と表示面積の拡大とが強く求められている
ため、シフトレジスタの段数が多く、かつ、レベルシフ
タの駆動能力を十分に確保できないことが多い。したが
って、画像表示装置の駆動回路に適用した場合は、特に
効果的である。
【００８５】
【発明の効果】本発明に係る双方向シフトレジスタは、
以上のように、双方向のシフトレジスタとして動作する
複数段のフリップフロップの両端に、上記入力信号を昇
圧するレベルシフタを備えている構成である。
【００８６】上記構成では、複数段のフリップフロップ
の両端にレベルシフタが設けられているので、各レベル
シフタからフリップフロップへの距離を短縮できる。こ
の結果、レベルシフト後の信号の伝送距離を短縮できる
ので、レベルシフタとフリップフロップとの間のバッフ
ァを削除でき、双方向シフトレジスタの消費電力を削減
できるという効果を奏する。
【００８７】本発明に係る双方向シフトレジスタは、以
上のように、上記構成に加えて、さらに、上記切替信号
に応じて、上記両レベルシフタのうち、シフト方向の最
後尾側のレベルシフタを停止させる制御手段を備えてい
る構成である。
【００８８】当該構成によれば、双方向シフトレジスタ
による入力信号のシフトを阻害することなく、一方のレ
ベルシフタを停止させることができるので、双方が動作
する場合よりも消費電力を削減できるという効果を奏す
る。
【００８９】本発明に係る双方向シフトレジスタは、以
上のように、上記構成において、上記各レベルシフタ
は、動作中、入力信号を印加する入力スイッチング素子
が常時導通する電流駆動型のレベルシフト部を含んでい
る構成である。
【００９０】当該構成によれば、レベルシフタの一方で
は、入力スイッチング素子が常時導通して、入力信号を
レベルシフトすると共に、他方は、動作を停止する。こ
れにより、入力信号の振幅が入力スイッチング素子のし
きい値電圧よりも低い場合でもレベルシフト可能で、か
つ、消費電力が少ない双方向シフトレジスタを実現でき
るという効果を奏する。
【００９１】本発明に係る双方向シフトレジスタは、以
上のように、上記構成において、上記制御手段は、上記
各レベルシフト部への入力信号として、上記入力スイッ
チング素子が遮断するレベルの信号を与えることによっ
て、当該レベルシフタを停止させる構成である。
【００９２】当該構成によれば、制御手段が入力信号の
レベルを制御して入力スイッチング素子を遮断すること
で、レベルシフタの動作を停止する。これにより、制御
手段は、レベルシフタを停止できると共に、停止中、入
力スイッチング素子に流れる電流の分だけ、消費電力を
低減できるという効果を奏する。
【００９３】本発明に係る双方向シフトレジスタは、以
上のように、上記制御手段を有する各構成において、上
記制御手段は、上記各レベルシフタへの電力供給を停止
して、当該レベルシフタを停止させる構成である。
【００９４】当該構成によれば、制御手段は、各レベル
シフタへの電力供給を停止して、当該レベルシフタを停
止させる。これにより、制御手段は、レベルシフタを停
止できると共に、動作中にレベルシフタで消費する電力
の分だけ、消費電力を低減できるという効果を奏する。
【００９５】本発明に係る双方向シフトレジスタは、以
上のように、上述の各構成において、上記各レベルシフ
タは、停止時に、予め定められた値に出力電圧を保つ出
力安定手段を備えている構成である。
【００９６】当該構成によれば、レベルシフタが停止し
ている間、当該レベルシフタの出力電圧は、出力安定手
段によって所定の値に保たれる。この結果、フリップフ
ロップの誤動作を防止でき、より安定した双方向シフト
レジスタを実現できるという効果を奏する。
【００９７】本発明に係る画像表示装置は、以上のよう
に、第１クロック信号に同期して動作する走査信号線駆
動回路、および、第２クロック信号に同期して動作する
データ信号線駆動回路の少なくとも一方は、上記第１あ
るいは第２クロック信号を上記クロック信号とする上述
のいずれかの構成の双方向シフトレジスタを備えている
構成である。
【００９８】当該構成では、データ信号線駆動回路およ
び走査信号線駆動回路の少なくとも一方に、上記各構成
の双方向シフトレジスタを備えているので、鏡像表示が
可能で、かつ、消費電力の少ない画像表示装置を実現で
きるという効果を奏する。
【００９９】本発明に係る画像表示装置は、以上のよう
に、上記構成において、上記データ信号線駆動回路、走
査信号線駆動回路および各画素は、互いに同一の基板上
に形成されている構成である。
【０１００】当該構成によれば、データ信号線駆動回
路、走査信号線駆動回路および各画素は、互いに同一の
基板上に形成されているので、製造時の手間や各信号線
の容量を削減でき、より低消費電力の画像表示装置を実
現できるという効果を奏する。
【０１０１】本発明に係る画像表示装置は、以上のよう
に、上述の各構成において、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、多結晶シリコ
ン薄膜トランジスタからなるスイッチング素子を含んで
いる構成である。
【０１０２】当該構成では、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、いずれも、多
結晶シリコン薄膜トランジスタからなるスイッチング素
子を含んでいる。また、上記構成の双方向シフトレジス
タは、十分な駆動能力の確保が困難な多結晶シリコン薄
膜トランジスタで形成されていても、何ら支障なくレベ
ルシフト後の入力信号をフリップフロップの両端へ印加
できる。この結果、消費電力が少なく、かつ、表示面積
の広い画像表示装置を実現できるという効果を奏する。
【０１０３】本発明に係る画像表示装置は、以上のよう
に、上述の各構成において、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、６００度以下
のプロセス温度で製造されたスイッチング素子を含んで
いる構成である。
【０１０４】当該構成によれば、スイッチング素子のプ
ロセス温度が６００度以下に設定されるので、各スイッ
チング素子の基板として、通常のガラス基板（歪み点が
６００度以下のガラス基板）を使用できる。この結果、
実装がさらに容易で、より表示面積の広い画像表示装置
を実現できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、双方向
シフトレジスタの要部構成を示すブロック図である。
【図２】上記双方向シフトレジスタを用いた画像表示装
置の要部構成を示すブロック図である。
【図３】上記画像表示装置において、画素の構成例を示
す回路図である。
【図４】本発明の他の実施形態を示すものであり、双方
向シフトレジスタの要部構成を示すブロック図である。
【図５】本発明のさらに他の実施形態を示すものであ
り、双方向シフトレジスタの要部構成を示すブロック図
である。
【図６】本発明のまた別の実施形態を示すものであり、
双方向シフトレジスタの要部構成を示すブロック図であ
る。
【図７】上記各双方向シフトレジスタにおいて、レベル
シフタの構成例を示す回路図である。
【図８】上記レベルシフタの動作を示す波形図である。
【図９】従来技術を示すものであり、双方向シフトレジ
スタの要部構成を示すブロック図である。
【符号の説明】
１・１ａ〜１ｄ 双方向のシフトレジスタ １１・１２ レベルシフタ（制御手段：レベルシフト
部） １３・１４ 電源供給制御部（制御手段） １５・１６ 入力切替回路（制御手段） １７・１８ 出力安定回路（出力安定手段） ５１ 画像表示装置 ５３ データ信号線駆動回路 ５４ 走査信号線駆動回路 Ｆ1 〜Ｆn フリップフロップ ＰＩＸ 画素 ＳＷ 電界効果トランジスタ（スイッチング素
子）
フロントページの続き (72)発明者 鷲尾 一 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 前田 和宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 マイケル ジェームス ブラウンロー イギリス国 オーエックス４ ４ワイビー オックスフォード、サンドフォード オ ン テムズ、チャーチ ロード 124 (72)発明者 グレアム アンドリュー カーンズ イギリス国 オーエックス２ ８エヌエイ チ オックスフォード カッテスロウ、ボ ーン クローズ22 Ｆターム(参考） 5C080 AA10 BB05 DD24 DD26 EE29 FF11 GG12 JJ02 JJ03 JJ04

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】クロック信号に同期して動作する複数段の
    フリップフロップを有し、切替信号に応じてシフト方向
    を双方向に切替え可能で、かつ、入力信号の振幅が駆動
    電圧よりも小さな双方向シフトレジスタにおいて、 上記複数段のフリップフロップの両端に、上記入力信号
    を昇圧するレベルシフタを備えていることを特徴とする
    双方向シフトレジスタ。
  2. 【請求項２】さらに、上記切替信号に応じて、上記両レ
    ベルシフタのうち、シフト方向の最後尾側のレベルシフ
    タを停止させる制御手段を備えていることを特徴とする
    請求項１記載の双方向シフトレジスタ。
  3. 【請求項３】上記各レベルシフタは、動作中、入力信号
    を印加する入力スイッチング素子が常時導通する電流駆
    動型のレベルシフト部を含んでいることを特徴とする請
    求項２記載の双方向シフトレジスタ。
  4. 【請求項４】上記制御手段は、上記各レベルシフト部へ
    の入力信号として、上記入力スイッチング素子が遮断す
    るレベルの信号を与えることによって、当該レベルシフ
    タを停止させることを特徴とする請求項３記載の双方向
    シフトレジスタ。
  5. 【請求項５】上記制御手段は、上記各レベルシフタへの
    電力供給を停止して、当該レベルシフタを停止させるこ
    とを特徴とする請求項２記載の双方向シフトレジスタ。
  6. 【請求項６】上記各レベルシフタは、停止時に、予め定
    められた値に出力電圧を保つ出力安定手段を備えている
    ことを特徴とする請求項２、３、４または５記載の双方
    向シフトレジスタ。
  7. 【請求項７】マトリクス状に配された複数の画素と、 上記各画素の各行に配置された複数のデータ信号線と、 上記各画素の各列に配置された複数の走査信号線と、 予め定められた周期の第１クロック信号に同期して、互
    いに異なるタイミングの走査信号を上記各走査信号線へ
    順次与える走査信号線駆動回路と、 予め定められた周期の第２クロック信号に同期して順次
    与えられ、かつ、上記各画素の表示状態を示す映像信号
    から、上記走査信号が与えられた走査信号線の各画素へ
    のデータ信号を抽出して、上記各データ信号線へ出力す
    るデータ信号線駆動回路とを有する画像表示装置におい
    て、 上記データ信号線駆動回路および走査信号線駆動回路の
    少なくとも一方は、上記第１あるいは第２クロック信号
    を上記クロック信号とする請求項１、２、３、４、５ま
    たは６記載の双方向シフトレジスタを備えていることを
    特徴とする画像表示装置。
  8. 【請求項８】上記データ信号線駆動回路、走査信号線駆
    動回路および各画素は、互いに同一の基板上に形成され
    ていることを特徴とする請求項７記載の画像表示装置。
  9. 【請求項９】上記データ信号線駆動回路、走査信号線駆
    動回路および各画素は、多結晶シリコン薄膜トランジス
    タからなるスイッチング素子を含んでいることを特徴と
    する請求項７または８記載の画像表示装置。
  10. 【請求項１０】上記データ信号線駆動回路、走査信号線
    駆動回路および各画素は、６００度以下のプロセス温度
    で製造されたスイッチング素子を含んでいることを特徴
    とする請求項７、８または９記載の画像表示装置。
JP13466499A 1999-05-14 1999-05-14 双方向シフトレジスタ、および、それを用いた画像表示装置 Expired - Lifetime JP3588007B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP13466499A JP3588007B2 (ja) 1999-05-14 1999-05-14 双方向シフトレジスタ、および、それを用いた画像表示装置
TW089108530A TW448626B (en) 1999-05-14 2000-05-04 Two-way shift register and image display device using the same
EP08008270A EP1959423A3 (en) 1999-05-14 2000-05-10 Two-way shift register and image display device using the same
EP00109897A EP1052617B1 (en) 1999-05-14 2000-05-10 Image display device including a two-way shift register and
DE60043634T DE60043634D1 (de) 1999-05-14 2000-05-10 Anzeigegerät mit einem Zweirichtungsschieberegister
US09/568,889 US6724363B1 (en) 1999-05-14 2000-05-11 Two-way shift register and image display device using the same
KR1020000025473A KR100361625B1 (ko) 1999-05-14 2000-05-12 쌍방향 시프트 레지스터 및 그를 이용한 화상표시장치
US10/788,161 US7365727B2 (en) 1999-05-14 2004-02-25 Two-way shift register and image display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13466499A JP3588007B2 (ja) 1999-05-14 1999-05-14 双方向シフトレジスタ、および、それを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JP2000322020A true JP2000322020A (ja) 2000-11-24
JP3588007B2 JP3588007B2 (ja) 2004-11-10

Family

ID=15133680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13466499A Expired - Lifetime JP3588007B2 (ja) 1999-05-14 1999-05-14 双方向シフトレジスタ、および、それを用いた画像表示装置

Country Status (6)

Country Link
US (2) US6724363B1 (ja)
EP (2) EP1959423A3 (ja)
JP (1) JP3588007B2 (ja)
KR (1) KR100361625B1 (ja)
DE (1) DE60043634D1 (ja)
TW (1) TW448626B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000339985A (ja) * 1999-05-28 2000-12-08 Sharp Corp シフトレジスタ、および、それを用いた画像表示装置
JP2004005904A (ja) * 2002-03-25 2004-01-08 Sharp Corp シフトレジスタおよびそれを用いる表示装置
JP2004171732A (ja) * 2002-11-07 2004-06-17 Sharp Corp 走査方向制御回路および表示装置
JP2004185787A (ja) * 2002-03-26 2004-07-02 Sharp Corp シフトレジスタおよびそれを備えた表示装置
JP2005025151A (ja) * 2003-06-10 2005-01-27 Sharp Corp 双方向シフトレジスタ、および、それを備えた表示装置
US6909417B2 (en) 1999-05-28 2005-06-21 Sharp Kabushiki Kaisha Shift register and image display apparatus using the same
JP2005227504A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 電気光学装置及び電子機器
US7023415B2 (en) 2002-04-16 2006-04-04 Seiko Epson Corporation Shift register, data-line driving circuit, and scan-line driving circuit
KR100754108B1 (ko) * 2005-01-18 2007-08-31 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 양방향 시프트 레지스터용 드라이버
KR100782636B1 (ko) 2005-02-01 2007-12-06 세이코 엡슨 가부시키가이샤 시프트 레지스터, 그 제어 방법, 전기 광학 장치 및전자기기
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
KR100793507B1 (ko) 2005-02-01 2008-01-14 세이코 엡슨 가부시키가이샤 쌍방향 시프트 레지스터
JPWO2006123584A1 (ja) * 2005-05-19 2008-12-25 シャープ株式会社 レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
CN100505103C (zh) * 2004-07-13 2009-06-24 统宝光电股份有限公司 移位缓存器和使用移位缓存器的平板显示器
US8164562B2 (en) 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
DE10328387B4 (de) * 2002-12-31 2014-12-18 Lg Display Co., Ltd. Bidirektionale Treiberschaltung eines Flachdisplays sowie ein Verfahren zum Ansteuern desselben
JP2019135790A (ja) * 2007-05-18 2019-08-15 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3588007B2 (ja) * 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
KR100666320B1 (ko) * 2000-07-18 2007-01-09 삼성전자주식회사 시프트 레지스터 및 그를 채용한 액정표시장치의 구동 회로
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US7038689B2 (en) * 2002-02-19 2006-05-02 Intel Corporation Sparse refresh double-buffering
WO2003104879A2 (en) 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR100574363B1 (ko) * 2002-12-04 2006-04-27 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터
KR100506005B1 (ko) * 2002-12-31 2005-08-04 엘지.필립스 엘시디 주식회사 평판표시장치
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US7102612B2 (en) * 2003-06-27 2006-09-05 Au Optronics Corp. Power-saving circuits and methods for driving active matrix display elements
JP3726910B2 (ja) * 2003-07-18 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3958271B2 (ja) * 2003-09-19 2007-08-15 シャープ株式会社 レベルシフタ及びそれを用いた表示装置
TWI265473B (en) * 2004-11-19 2006-11-01 Himax Tech Ltd Liquid crystal display and driving circuit
US8174479B2 (en) * 2005-06-14 2012-05-08 Sharp Kabushiki Kaisha Shift register, circuit driving display device, and display device
KR100624115B1 (ko) * 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5190472B2 (ja) * 2010-01-25 2013-04-24 ルネサスエレクトロニクス株式会社 駆動回路
TWI469119B (zh) * 2012-08-06 2015-01-11 Au Optronics Corp 顯示器及其閘極驅動器
US9202590B2 (en) 2013-07-29 2015-12-01 Broadcom Corporation Low power shift register
RU2556437C1 (ru) * 2014-06-16 2015-07-10 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Двухтактный динамический регистр сдвига

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048673A (en) * 1976-02-27 1977-09-13 Data General Corporation Cpu - i/o bus interface for a data processing system
JPS60135679A (ja) 1984-03-20 1985-07-19 Nippon Denso Co Ltd ラジアルピストンポンプ
US5381063A (en) * 1992-11-13 1995-01-10 Medtronic, Inc. AC offset compensation for active LCD drivers
JP3173260B2 (ja) * 1993-11-25 2001-06-04 セイコーエプソン株式会社 液晶装置の駆動回路及び液晶装置並びにプロジェクター
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JP3361925B2 (ja) * 1995-03-24 2003-01-07 シャープ株式会社 集積回路
JPH0962232A (ja) 1995-08-29 1997-03-07 Sony Corp 液晶表示装置
JP3483714B2 (ja) 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3077650B2 (ja) * 1997-10-27 2000-08-14 日本ビクター株式会社 アクティブマトリクス方式液晶パネルの駆動装置
JP4386479B2 (ja) * 1998-05-11 2009-12-16 Ｏｋｉセミコンダクタ株式会社 表示装置駆動回路、表示ユニット、及び携帯用表示機器
JP3858486B2 (ja) * 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP3588007B2 (ja) * 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909417B2 (en) 1999-05-28 2005-06-21 Sharp Kabushiki Kaisha Shift register and image display apparatus using the same
JP2000339985A (ja) * 1999-05-28 2000-12-08 Sharp Corp シフトレジスタ、および、それを用いた画像表示装置
KR100788391B1 (ko) * 2001-02-27 2007-12-31 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
JP2004005904A (ja) * 2002-03-25 2004-01-08 Sharp Corp シフトレジスタおよびそれを用いる表示装置
KR100523509B1 (ko) * 2002-03-25 2005-10-25 샤프 가부시키가이샤 시프트 레지스터 및 이를 사용한 표시장치
US7190342B2 (en) 2002-03-25 2007-03-13 Sharp Kabushiki Kaisha Shift register and display apparatus using same
JP2004185787A (ja) * 2002-03-26 2004-07-02 Sharp Corp シフトレジスタおよびそれを備えた表示装置
US7023415B2 (en) 2002-04-16 2006-04-04 Seiko Epson Corporation Shift register, data-line driving circuit, and scan-line driving circuit
JP2004171732A (ja) * 2002-11-07 2004-06-17 Sharp Corp 走査方向制御回路および表示装置
DE10328387B4 (de) * 2002-12-31 2014-12-18 Lg Display Co., Ltd. Bidirektionale Treiberschaltung eines Flachdisplays sowie ein Verfahren zum Ansteuern desselben
JP2005025151A (ja) * 2003-06-10 2005-01-27 Sharp Corp 双方向シフトレジスタ、および、それを備えた表示装置
JP2005227504A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 電気光学装置及び電子機器
CN100505103C (zh) * 2004-07-13 2009-06-24 统宝光电股份有限公司 移位缓存器和使用移位缓存器的平板显示器
KR100754108B1 (ko) * 2005-01-18 2007-08-31 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 양방향 시프트 레지스터용 드라이버
KR100793507B1 (ko) 2005-02-01 2008-01-14 세이코 엡슨 가부시키가이샤 쌍방향 시프트 레지스터
KR100782636B1 (ko) 2005-02-01 2007-12-06 세이코 엡슨 가부시키가이샤 시프트 레지스터, 그 제어 방법, 전기 광학 장치 및전자기기
JPWO2006123584A1 (ja) * 2005-05-19 2008-12-25 シャープ株式会社 レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
US8164562B2 (en) 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
JP2019135790A (ja) * 2007-05-18 2019-08-15 株式会社半導体エネルギー研究所 半導体装置
JP2021064793A (ja) * 2007-05-18 2021-04-22 株式会社半導体エネルギー研究所 半導体装置
JP2022058429A (ja) * 2007-05-18 2022-04-12 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
EP1052617A2 (en) 2000-11-15
US6724363B1 (en) 2004-04-20
EP1959423A2 (en) 2008-08-20
EP1052617A3 (en) 2001-04-25
US7365727B2 (en) 2008-04-29
KR20000077251A (ko) 2000-12-26
DE60043634D1 (de) 2010-02-25
TW448626B (en) 2001-08-01
JP3588007B2 (ja) 2004-11-10
US20040183771A1 (en) 2004-09-23
EP1959423A3 (en) 2008-12-24
KR100361625B1 (ko) 2002-11-18
EP1052617B1 (en) 2010-01-06

Similar Documents

Publication Publication Date Title
JP3588007B2 (ja) 双方向シフトレジスタ、および、それを用いた画像表示装置
KR100381063B1 (ko) 시프트 레지스터 및 그를 사용한 화상표시장치
KR100381064B1 (ko) 시프트 레지스터 및 화상표시장치
JP4480944B2 (ja) シフトレジスタおよびそれを用いる表示装置
US7289097B2 (en) Scanning direction control circuit and display device
KR100316722B1 (ko) 표시용 구동장치와 그 제조방법 및 그를 사용한 액정모듈
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN101577104A (zh) 双栅极液晶显示器的栅极驱动器及其方法
WO2019007085A1 (zh) 扫描驱动电路及驱动方法、阵列基板和显示装置
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
TW200409131A (en) Clocked inverter, NAND, NOR and shift register
JP3958271B2 (ja) レベルシフタ及びそれを用いた表示装置
JP3705985B2 (ja) シフトレジスタ、および、それを用いた画像表示装置
US7116171B2 (en) Operational amplifier and driver circuit using the same
US20060181502A1 (en) Signal line driving circuit and image display device
US7321255B2 (en) Voltage generating circuit, data driver and display unit
CN101572049A (zh) 电光装置
KR101205769B1 (ko) 액정표시장치와 그 게이트구동회로
JP2000075842A (ja) 液晶表示装置およびそのデータ線駆動回路
JP4523034B2 (ja) レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
JP3767752B2 (ja) 画像表示装置
KR101089098B1 (ko) 액정표시장치용 듀얼 풀다운 출력회로
JPH09258703A (ja) 表示装置用駆動回路
JP2004117513A (ja) 画像表示装置と画像表示方法
JPH11161245A (ja) 液晶駆動回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

EXPY Cancellation because of completion of term