JP2000339985A - シフトレジスタ、および、それを用いた画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 クロック信号の振幅が小さい場合でも正常に
動作すると共に、消費電力の少ないシフトレジスタを実
現する。 【解決手段】 シフトレジスタ１１を構成する各ＳＲフ
リップフロップＦ１毎に、クロック信号ＣＫを昇圧する
レベルシフタ１３が設けられている。これにより、クロ
ック信号を唯一のレベルシフタで昇圧した後、各フリッ
プフロップへ伝送する場合に比べて、昇圧後のクロック
信号の伝送距離を削減でき、レベルシフタ１３の負荷容
量を削減できる。さらに、各レベルシフタ１３は、前段
のレベルシフタ１３がパルスを出力している間、動作
し、パルス出力が終了すると動作を停止するので、対応
するＳＲフリップフロップＦ１へクロック信号ＣＫを供
給する必要がある場合にのみ動作できる。これらの結
果、クロック信号の振幅が小さい場合でも正常に動作す
るシフトレジスタの消費電力を削減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、画像表示
装置の駆動回路などに好適に使用され、クロック信号の
振幅が駆動電圧よりも低い場合でも入力パルスをシフト
可能なシフトレジスタ、および、それを用いた画像表示
装置に関するものである。

【０００２】

【従来の技術】例えば、画像表示装置のデータ信号線駆
動回路や走査信号線駆動回路では、各データ信号を映像
信号からサンプリングする際のタイミングを取ったり、
各走査信号線へ与える走査信号を作成したりするため
に、シフトレジスタが広く使用されている。

【０００３】一方、電子回路の消費電力は、周波数と、
負荷容量と、電圧の２乗とに比例して大きくなる。した
がって、例えば、画像表示装置への映像信号を生成する
回路など、画像表示装置に接続される回路、あるいは、
画像表示装置では、消費電力を低減するため、駆動電圧
が益々低く設定される傾向にある。

【０００４】例えば、画素や、データ信号線駆動回路、
あるいは走査信号線駆動回路のように、広い表示面積を
確保するために多結晶シリコン薄膜トランジスタが使用
される回路では、基板間あるいは同一基板内において
も、しきい値電圧の相違が、例えば、数［Ｖ］程度に達
することもあるため、駆動電圧の低減が十分に進んでい
るとは言い難いが、例えば、上記映像信号の生成回路の
ように、単結晶シリコントランジスタを用いた回路で
は、駆動電圧は、例えば、５［Ｖ］や３．３［Ｖ］、あ
るいは、それ以下の値に設定されていることが多い。し
たがって、シフトレジスタの駆動電圧よりも低いクロッ
ク信号が印加される場合、シフトレジスタには、クロッ
ク信号を昇圧するレベルシフタが設けられる。

【０００５】具体的には、例えば、図３９に示すよう
に、上記従来のシフトレジスタ１０１へ、例えば、５
［Ｖ］程度の振幅のクロック信号ＣＫが与えられると、
レベルシフタ１０３は、シフトレジスタ１０１の駆動電
圧（１５［Ｖ］）まで、クロック信号ＣＫを昇圧する。
昇圧後のクロック信号ＣＫは、各フリップフロップＦ1
〜Ｆnへ印加され、シフトレジスタ部１０２は、当該ク
ロック信号ＣＫに同期して開始信号ＳＰをシフトする。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のシフトレジスタ１０１では、クロック信号ＣＫをレ
ベルシフトした後、各フリップフロップＦ1〜Ｆnへ伝送
しているため、フリップフロップＦ1〜Ｆnの両端間の距
離が離れる程、伝送距離が長くなり、消費電力が増大す
るという問題を生ずる。

【０００７】具体的には、伝送距離が長くなるに従っ
て、伝送用の信号線の容量が大きくなるので、レベルシ
フタ１０３に、より大きな駆動能力が必要となり、消費
電力が増大する。さらに、多結晶シリコン薄膜トランジ
スタを用いて、レベルシフタ１０３を含む上記駆動回路
が形成される場合のように、レベルシフタ１０３の駆動
能力が十分ではない場合には、歪みのない波形を伝送す
るため、図中、破線で示すように、レベルシフタ１０３
と各フリップフロップＦ1〜Ｆnとの間にバッファ１０４
を設ける必要があるので、さらに多くの消費電力が必要
になる。

【０００８】近年では、より表示画面が広く、かつ、高
解像な画像表示装置が要求されているため、シフトレジ
スタ部１０２の段数が益々増加する傾向にある。したが
って、フリップフロップＦ1〜Ｆnの両端間の距離が増大
しても消費電力の少ないシフトレジスタ、および、画像
表示装置が強く求められている。

【０００９】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、クロック信号の振幅が駆動電
圧よりも低い場合でも正常に動作し、かつ、消費電力の
少ないシフトレジスタ、および、それを用いた画像表示
装置を実現することにある。

【００１０】

【課題を解決するための手段】本発明に係るシフトレジ
スタは、上記課題を解決するために、クロック信号に同
期して動作する複数段のフリップフロップと、上記フリ
ップフロップの駆動電圧よりも振幅が小さなクロック信
号を昇圧して上記各フリップフロップへ印加するレベル
シフタとを有し、上記クロック信号に同期して入力パル
スを伝送するシフトレジスタにおいて、以下の手段を講
じたことを特徴としている。

【００１１】すなわち、上記各フリップフロップは、少
なくとも１つのフリップフロップからなる複数のブロッ
クに分けられ、上記レベルシフタは、当該各ブロック毎
に設けられていると共に、上記複数のレベルシフタのう
ち、その時点で上記入力パルスの伝送に上記クロック信
号の入力を必要としないブロックに対応するレベルシフ
タの少なくとも１つは停止する。

【００１２】なお、各ブロックが入力パルスの伝送にク
ロック信号を必要とするか否かは、シフトレジスタを構
成するフリップフロップによって決定される。例えば、
上記フリップフロップとして、クロック信号に応じてセ
ットされるセット・リセット・フリップフロップが使用
される場合、ブロックは、当該ブロックへパルスが入力
されてから、最終段のフリップフロップがセットされる
までの間、クロック信号を必要とし、フリップフロップ
がＤフリップフロップの場合は、当該ブロックへパルス
が入力されてから、最終段のフリップフロップがパルス
出力を終了するまでの間、クロック信号を必要とする。
なお、いずれの場合であっても、各ブロックに含まれる
フリップフロップが１つで、各フリップフロップ毎にレ
ベルシフタが設けられていてもよいし、複数のフリップ
フロップ毎にレベルシフタが設けられていてもよい。

【００１３】上記構成において、クロック信号は、複数
のレベルシフタのいずれかで昇圧された後、当該レベル
シフタに対応するブロック内のフリップフロップへ印加
され、入力パルスは、昇圧後のクロック信号に同期し
て、順次伝送される。されに、各レベルシフタのうち、
クロック信号を出力する必要のないレベルシフタの少な
くとも１つは、動作を停止する。

【００１４】ここで、クロック信号を必要としないブロ
ックとしては、例えば、入力パルスを伝送していないブ
ロックが挙げられる。また、入力パルスを伝送している
ブロックであっても、例えば、フリップフロップがクロ
ック信号に応じてセットされ、より後段のフリップフロ
ップの出力に応じてリセットされるセット・リセット・
フリップフロップの場合には、最終段のフリップフロッ
プがセットされた後の期間は、クロック信号を必要とし
ない。

【００１５】上記構成では、シフトレジスタに複数のレ
ベルシフタが設けられているので、唯一のレベルシフタ
が全てのフリップフロップへレベルシフト後のクロック
信号を印加する場合に比べて、レベルシフタからフリッ
プフロップへの距離を短縮できる。この結果、レベルシ
フト後のクロック信号の伝送距離を短縮できるので、レ
ベルシフタの負荷容量を削減でき、レベルシフタに必要
な駆動能力を抑制できる。これにより、例えば、レベル
シフタの駆動能力が小さく、かつ、フリップフロップの
両端間の距離が長い場合であっても、レベルシフタから
フリップフロップまでの間にバッファを設ける必要がな
くなり、シフトレジスタの消費電力を削減できる。加え
て、複数のレベルシフタのうち、少なくとも１つは、動
作を停止しているので、全てのレベルシフタが同時に動
作する場合に比べて、シフトレジスタの消費電力を削減
できる。これらの結果、低電圧のクロック信号入力で動
作可能で、かつ、低消費電力なシフトレジスタを実現で
きる。

【００１６】さらに、本発明は、フリップフロップとし
てセット・リセット・フリップフロップを含む場合に限
らず、上記ブロックのうちの特定ブロックが上記フリッ
プフロップとしてＤフリップフロップを含む場合にも適
用できる。この場合、上記特定ブロックに対応する特定
レベルシフタは、当該特定ブロックへのパルス入力が開
始された時点で動作を開始し、当該特定ブロックの最終
段のフリップフロップがパルス出力を終了した後に、動
作を停止する方が好ましい。

【００１７】当該構成によれば、特定ブロックは、フリ
ップフロップとして、Ｄフリップフロップを含んでいる
ので、セット・リセット・フリップフロップの場合とは
異なり、入力パルスのパルス幅（クロック数）が変化す
る場合であっても、何ら支障なく、入力パルスを伝送で
きる。また、上記構成によれば、特定レベルシフタは、
特定ブロックのＤフリップフロップが動作する際に必要
な期間に、レベルシフト後のクロック信号を供給し、Ｄ
フリップフロップへのクロック信号の入力が不要な場合
には、動作を停止する。この結果、互いに異なるパルス
幅の入力パルスを伝送可能で、かつ、消費電力の少ない
シフトレジスタを実現できる。

【００１８】加えて、特定ブロックへパルス入力されて
から、最終段のフリップフロップがパルス出力するまで
の期間は、例えば、特定ブロックへ入力されるパルス信
号と、各段のフリップフロップの出力信号との論理和を
算出したり、トリガとなる信号をラッチするなどすれば
算出できる。したがって、この場合、フリップフロップ
の入出力とは別に動作期間を算出するときよりも、シフ
トレジスタの回路構成を簡略化できる。

【００１９】また、上記構成のシフトレジスタにおい
て、上記特定ブロック内の上記フリップフロップが複数
の場合、上記特定レベルシフタは、上記特定ブロックへ
入力される信号と、上記特定ブロックの最終段のフリッ
プフロップの出力信号とに応じて、出力を変化させるラ
ッチ回路を含んでいてもよい。

【００２０】さらに、上記構成のシフトレジスタにおい
て、上記レベルシフタは、動作中、上記クロック信号を
印加する入力スイッチング素子が常時導通する電流駆動
型のレベルシフト部を含んでいてもよい。

【００２１】当該構成によれば、レベルシフタが動作し
ている間、レベルシフタの入力スイッチング素子は、常
時導通している。したがって、クロック信号のレベルに
よって入力スイッチング素子を導通／遮断する電圧駆動
型のレベルシフタとは異なり、クロック信号の振幅が入
力スイッチング素子のしきい値電圧よりも低い場合であ
っても、何ら支障なく、クロック信号をレベルシフトで
きる。

【００２２】さらに、電流駆動型のレベルシフタは、動
作中、入力スイッチング素子が導通しているため、電圧
駆動型のレベルシフタよりも消費電力が大きいが、複数
のレベルシフタのうち、少なくとも１つが動作を停止し
ている。これにより、クロック信号の振幅が入力スイッ
チング素子のしきい値電圧よりも低い場合でもレベルシ
フト可能で、かつ、全てのレベルシフタが同時に動作す
る場合よりも消費電力が少ないシフトレジスタを実現で
きる。

【００２３】また、上記構成のシフトレジスタにおい
て、上記レベルシフト部への入力信号として、上記入力
スイッチング素子が遮断するレベルの信号を与えること
によって、当該レベルシフタを停止させる入力信号制御
部が設けられていてもよい。

【００２４】当該構成によれば、一例として、入力スイ
ッチング素子がＭＯＳトランジスタの場合を例にして説
明すると、例えば、入力信号がゲートへ印加される場合
は、ドレイン−ソース間が遮断されるレベルの入力信号
をゲートへ印加すれば、入力スイッチング素子が遮断さ
れる。また、入力信号がソースへ印加される場合には、
例えば、ドレインと略同じ入力信号を印加するなどし
て、入力スイッチング素子を遮断する。

【００２５】いずれの構成であっても、入力信号制御部
が入力信号のレベルを制御して、入力スイッチング素子
を遮断すれば、電流駆動型のレベルシフタは、動作を停
止する。これにより、入力信号制御部は、レベルシフタ
を停止できると共に、停止中は、動作中に入力スイッチ
ング素子へ流れる電流の分だけ、消費電力を低減でき
る。

【００２６】一方、上記各構成のシフトレジスタは、上
記レベルシフト部への電力供給を停止して、当該レベル
シフタを停止させる電力供給制御部を備えていてもよ
い。

【００２７】当該構成によれば、電力供給制御部は、各
レベルシフト部への電力供給を停止して、当該レベルシ
フタを停止させる。これにより、電力供給制御部は、レ
ベルシフタを停止できると共に、動作停止中は、動作中
にレベルシフタで消費する電力の分だけ、消費電力を低
減できる。

【００２８】ところで、レベルシフタが動作を停止して
いる間、レベルシフタの出力電圧が不定となると、当該
レベルシフタに接続されているフリップフロップの動作
が不安定になる虞れがある。

【００２９】したがって、上記各構成のシフトレジスタ
において、上記レベルシフタは、停止時に、予め定めら
れた値に出力電圧を保つ出力安定手段を備えている方が
好ましい。

【００３０】当該構成によれば、レベルシフタが停止し
ている間、当該レベルシフタの出力電圧は、出力安定手
段によって所定の値に保たれる。この結果、不定な出力
電圧に起因するフリップフロップの誤動作を防止でき、
より安定したシフトレジスタを実現できる。

【００３１】さらに、上記各構成のシフトレジスタに
は、上記クロック信号が伝送されるクロック信号線と、
上記レベルシフト部との間に配され、当該レベルシフタ
が停止している間、開放されるスイッチが設けられてい
る方が好ましい。なお、当該スイッチは、上記入力信号
制御部の一部としても実現できる。

【００３２】上記構成では、クロック信号線に全てのレ
ベルシフタが常時接続され、全レベルシフト部の入力ス
イッチング素子がクロック信号線の負荷となる場合とは
異なり、クロック信号線へ接続される入力スイッチング
素子は、動作中のレベルシフタのものに限定される。ま
た、停止中、上記スイッチが開放され、レベルシフタの
入力が不定となっても、上記出力安定手段によって、レ
ベルシフタの出力が所定の値に保たれるので、フリップ
フロップが誤動作しない。この結果、クロック信号線の
負荷容量を削減でき、クロック信号線を駆動する回路の
消費電力を削減できる。

【００３３】一方、本発明に係る画像表示装置は、上記
課題を解決するために、マトリクス状に配された複数の
画素と、上記各画素の各行に配置された複数のデータ信
号線と、上記各画素の各列に配置された複数の走査信号
線と、予め定められた周期の第１クロック信号に同期し
て、互いに異なるタイミングの走査信号を上記各走査信
号線へ順次与える走査信号線駆動回路と、予め定められ
た周期の第２クロック信号に同期して順次与えられ、か
つ、上記各画素の表示状態を示す映像信号から、上記走
査信号が与えられた走査信号線の各画素へのデータ信号
を抽出して、上記各データ信号線へ出力するデータ信号
線駆動回路とを有する画像表示装置において、上記デー
タ信号線駆動回路および走査信号線駆動回路の少なくと
も一方は、上記第１あるいは第２クロック信号を上記ク
ロック信号とする上述のいずれかの構成のシフトレジス
タを備えていることを特徴としている。

【００３４】ここで、画像表示装置では、データ信号線
の数、あるいは、走査信号線の数が大きくなるに従っ
て、各信号線毎のタイミングを生成するためのフリップ
フロップの数が大きくなり、フリップフロップの両端間
の距離が長くなる。ところが、上記各構成のシフトレジ
スタは、レベルシフタの駆動能力が小さく、かつ、フリ
ップフロップの両端間の距離が長い場合であっても、バ
ッファを削減でき、消費電力を削減できる。

【００３５】それゆえ、データ信号線駆動回路および走
査信号線駆動回路の少なくとも一方に、上記各構成のシ
フトレジスタを備えることによって、消費電力の少ない
画像表示装置を実現できる。

【００３６】さらに、上記構成の画像表示装置におい
て、上記データ信号線駆動回路、走査信号線駆動回路お
よび各画素は、互いに同一の基板上に形成されている方
が望ましい。

【００３７】当該構成によれば、データ信号線駆動回
路、走査信号線駆動回路および各画素は、互いに同一の
基板上に形成されており、データ信号線駆動回路と各画
素との間の配線、並びに、走査信号線駆動回路と各画素
との間の配線は、当該基板上に配され、基板外に出す必
要がない。この結果、データ信号線の数および走査信号
線の数が増加しても、基板外に出す信号線の数が変化せ
ず、組み立て時の手間を削減できる。また、各信号線を
基板外と接続するための端子を設ける必要がないため、
各信号線の容量の不所望な増大を防止できると共に、集
積度の低下を防止できる。

【００３８】ところで、多結晶シリコン薄膜は、単結晶
シリコンに比べて、基板面積を拡大しやすい一方で、多
結晶シリコントランジスタは、単結晶シリコントランジ
スタに比べて、例えば、移動度やしきい値などのトラン
ジスタ特性が劣っている。したがって、単結晶シリコン
トランジスタを用いて各回路を製造すると、表示面積の
拡大が難しく、多結晶シリコン薄膜トランジスタを用い
て各回路を製造すると、各回路の駆動能力が低下してし
まう。なお、両駆動回路と画素とを別の基板上に形成し
た場合は、各信号線で両基板間を接続する必要があり、
製造時に手間がかかると共に、各信号線の容量が増大し
てしまう。

【００３９】したがって、上述の各構成の画像表示装置
では、上記データ信号線駆動回路、走査信号線駆動回路
および各画素は、多結晶シリコン薄膜トランジスタから
なるスイッチング素子を含んでいる方が好ましい。

【００４０】当該構成では、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、いずれも、多
結晶シリコン薄膜トランジスタからなるスイッチング素
子を含んでいるため、表示面積を容易に拡大できる。さ
らに、同一基板上に容易に形成できるので、製造時の手
間や各信号線の容量を削減できる。加えて、上記各構成
のシフトレジスタが使用されているので、レベルシフタ
の駆動能力が低い場合であっても、何ら支障なく、レベ
ルシフト後のクロック信号を各フリップフロップへ印加
できる。この結果、消費電力が少なく、かつ、表示面積
の広い画像表示装置を実現できる。

【００４１】加えて、上述の各構成の画像表示装置にお
いて、上記データ信号線駆動回路、走査信号線駆動回路
および各画素は、６００度以下のプロセス温度で製造さ
れたスイッチング素子を含んでいる方が望ましい。

【００４２】当該構成によれば、スイッチング素子のプ
ロセス温度が６００度以下に設定されるので、各スイッ
チング素子の基板として、通常のガラス基板（歪み点が
６００度以下のガラス基板）を使用しても、歪み点以上
のプロセスに起因するソリやタワミが発生しない。この
結果、実装がさらに容易で、より表示面積の広い画像表
示装置を実現できる。

【００４３】

【発明の実施の形態】（第１の実施形態）本発明の一実
施形態について図１ないし図７に基づいて説明すると以
下の通りである。なお、本発明は、入力されるクロック
信号の振幅が駆動電圧よりも小さなシフトレジスタに広
く適用できるが、以下では、好適な一例として、画像表
示装置に適用した場合について説明する。

【００４４】すなわち、図２に示すように、本実施形態
に係る画像表示装置１は、マトリクス状に配された画素
ＰＩＸを有する表示部２と、各画素ＰＩＸを駆動するデ
ータ信号線駆動回路３および走査信号線駆動回路４とを
備えており、制御回路５が各画素ＰＩＸの表示状態を示
す映像信号ＤＡＴを生成すると、当該映像信号ＤＡＴに
基づいて画像を表示できる。

【００４５】上記表示部２および両駆動回路３・４は、
製造時の手間と、配線容量とを削減するために、同一基
板上に設けられている。また、より多くの画素ＰＩＸを
集積し、表示面積を拡大するために、上記各回路２〜４
は、ガラス基板上に形成された多結晶シリコン薄膜トラ
ンジスタから構成されている。さらに、通常のガラス基
板（歪み点が６００度以下のガラス基板）を用いても、
歪み点以上のプロセスに起因するソリやタワミが発生し
ないように、上記多結晶薄膜シリコントランジスタは、
６００度以下のプロセス温度で製造される。

【００４６】ここで、上記表示部２は、ｌ（エル：以下
では、参照の便宜上、大文字のＬを使用する）本のデー
タ信号線ＳＬ1〜ＳＬLと、各データ信号線ＳＬ1〜ＳＬL
にそれぞれ交差するｍ本の走査信号線ＧＬ1〜ＧＬmとを
備えている。Ｌ以下の任意の正整数をｉ、ｍ以下の任意
の正整数をｊとすると、データ信号線ＳＬiと走査信号
線ＧＬjとの組み合わせ毎に、画素ＰＩＸ(i,j)が設けら
れており、各画素ＰＩＸ(i,j)は、隣接する２本のデー
タ信号線ＳＬi・ＳＬi+1、および、隣接する２本の走査
信号線ＧＬj・ＧＬj+1で包囲された部分に配される。

【００４７】一方、上記画素ＰＩＸ(i,j)は、例えば、
図３に示すように、ゲートが走査信号線ＧＬjへ、ドレ
インがデータ信号線ＳＬiに接続された電界効果トラン
ジスタ（スイッチング素子）ＳＷと、当該電界効果トラ
ンジスタＳＷのソースに、一方電極が接続された画素容
量ＣPとを備えている。また、画素容量ＣPの他端は、全
画素ＰＩＸに共通の共通電極線に接続されている。上記
画素容量ＣPは、液晶容量ＣLと、必要に応じて付加され
る補助容量ＣSとから構成されている。

【００４８】上記画素ＰＩＸ(i,j)において、走査信号
線ＧＬjが選択されると、電界効果トランジスタＳＷが
導通し、データ信号線ＳＬiに印加された電圧が画素容
量ＣPへ印加される。一方、当該走査信号線ＧＬjの選択
期間が終了して、電界効果トランジスタＳＷが遮断され
ている間、画素容量ＣPは、遮断時の電圧を保持し続け
る。ここで、液晶の透過率あるいは反射率は、液晶容量
ＣLに印加される電圧によって変化する。したがって、
走査信号線ＧＬjを選択し、データ信号線ＳＬiへ映像デ
ータに応じた電圧を印加すれば、当該画素ＰＩＸ(i,j)
の表示状態を、映像データを合わせて変化させることが
できる。

【００４９】図２に示す画像表示装置１では、走査信号
線駆動回路４が走査信号線ＧＬを選択し、選択中の走査
信号線ＧＬとデータ信号線ＳＬとの組み合わせに対応す
る画素ＰＩＸへの映像データが、データ信号線駆動回路
３によって、それぞれのデータ信号線ＳＬへ出力され
る。これにより、当該走査信号線ＧＬに接続された画素
ＰＩＸ…へ、それぞれの映像データが書き込まれる。さ
らに、走査信号線駆動回路４が走査信号線ＧＬを順次選
択し、データ信号線駆動回路３が各データ信号線ＳＬへ
映像データを出力する。この結果、表示部２の全画素Ｐ
ＩＸに、それぞれの映像データが書き込まれる。

【００５０】ここで、上記制御回路５からデータ信号線
駆動回路３までの間、各画素ＰＩＸへの映像データは、
映像信号ＤＡＴとして、時分割で伝送されており、デー
タ信号線駆動回路３は、タイミング信号となる所定の周
期のクロック信号ＣＫＳとスタート信号ＳＰＳとに基づ
いたタイミングで、映像信号ＤＡＴから、各映像データ
を抽出している。

【００５１】具体的には、上記データ信号線駆動回路３
は、クロック信号ＣＫＳに同期して、開始信号ＳＰＳを
順次シフトすることによって、所定の間隔ずつタイミン
グが異なる出力信号Ｓ1〜ＳLを生成するシフトレジスタ
３ａと、各出力信号Ｓ1〜ＳLが示すタイミングで、映像
信号ＤＡＴをサンプリングして、各データ信号線ＳＬ1
〜ＳＬLへ出力する映像データを映像信号ＤＡＴから抽
出するサンプリング部３ｂとを備えている。同様に、走
査信号線駆動回路４は、クロック信号ＣＫＧに同期し
て、開始信号ＳＰＧを順次シフトすることによって、所
定の間隔ずつタイミングが異なる走査信号を、各走査信
号線ＧＬ1〜ＧＬmへ出力するシフトレジスタ４ａを備え
ている。

【００５２】ここで、本実施形態に係る画像表示装置１
では、表示部２および両駆動回路３・４が多結晶シリコ
ン薄膜トランジスタで形成されており、これらの回路２
〜４の駆動電圧ＶCCは、例えば、１５［Ｖ］程度に設定
されている。一方、制御回路５は、上記各回路２〜４と
は異なる基板上に、単結晶シリコントランジスタで形成
されており、駆動電圧は、例えば、５［Ｖ］あるいは、
それ以下の電圧など、上記駆動電圧ＶCCよりも低い値に
設定されている。なお、上記各回路２〜４と、制御回路
５とは、互いに異なる基板に形成されているが、両者間
で伝送される信号の数は、上記各回路２〜４間の信号の
数よりも大幅に少なく、例えば、映像信号ＤＡＴや、各
開始信号ＳＰＳ（ＳＰＧ）あるいはクロック信号ＣＫＳ
（ＣＫＧ）程度である。また、制御回路５は、単結晶シ
リコントランジスタで形成されているので十分な駆動能
力を確保しやすい。したがって、互いに異なる基板上に
形成しても、製造時の手間や配線容量あるいは消費電力
の増加は、問題とならない程度に抑えられている。

【００５３】ここで、本実施形態では、上記シフトレジ
スタ３ａ・４ａの少なくとも一方は、図１に示すシフト
レジスタ１１が使用されている。なお、以下では、いず
れのシフトレジスタとして使用する場合も含むように、
上記各開始信号ＳＰＳ（ＳＰＧ）をＳＰと称し、シフト
レジスタ１の段数Ｌ（ｍ）をｎで参照し、出力信号をＳ
1〜Ｓnと称する。

【００５４】具体的には、上記シフトレジスタ１１に
は、ｎ段のセット・リセット・フリップフロップ（ＳＲ
フリップフロップ）Ｆ１(1)…を含み、上記駆動電圧ＶC
Cで動作するフリップフロップ部１２と、上記制御回路
５から供給され、駆動電圧ＶCCよりも振幅が小さなクロ
ック信号ＣＫを昇圧して、各ＳＲフリップフロップＦ１
(1)…へ印加するレベルシフタ１３(1)…を含んでいる。

【００５５】本実施形態では、各レベルシフタ１３(1)
…は、各ＳＲフリップフロップＦ１(1)…と１対１に対
応するように設けられており、後述するように、クロッ
ク信号ＣＫの振幅が上記駆動電圧ＶCCよりも小さい場合
でも、何ら支障なく昇圧できるように、電流駆動型のレ
ベルシフタとして構成されている。また、ｎ以下で１以
上の整数をｉとすると、各レベルシフタ１３(i)は、制
御信号ＥＮＡiが動作を指示している間、クロック信号
ＣＫ、および、その反転信号ＣＫバーに基づいて、対応
するＳＲフリップフロップＦ１(i)へ昇圧後のクロック
信号ＣＫiを印加できる。さらに、制御信号ＥＮＡが動
作停止を指示している間、動作を停止して、対応するＳ
ＲフリップフロップＦ１(i)へのクロック信号ＣＫiの印
加を阻止できると共に、動作停止中、後述する入力スイ
ッチング素子を遮断して、貫通電流に起因するレベルシ
フタ１３(i)の電力消費を削減できる。

【００５６】一方、上記フリップフロップ部１２は、１
クロック周期幅の開始信号ＳＰをクロック信号ＣＫの各
エッジ（立ち上がり、および、立ち下がり）毎に、次段
へ伝送できるように構成されている。具体的には、各レ
ベルシフタ１３(i)の出力は、インバータＩ１(i)を介
し、負論理のセット信号Ｓバーとして、ＳＲフリップフ
ロップＦ１(i)へ印加される。また、各ＳＲフリップフ
ロップＦ１(i)の出力Ｑは、シフトレジスタ１１の出力
Ｓiとして出力されると共に、次段のレベルシフタ１３
(i+1)へ制御信号ＥＮＡi+1として印加される。なお、最
前段のレベルシフタ１３(1)には、制御信号ＥＮＡ1とし
て、図１に示す制御回路５からの開始信号ＳＰが昇圧さ
れた後、印加されている。さらに、各ＳＲフリップフロ
ップＦ１(i)には、後段のＳＲフリップフロップＦ１へ
のセット信号のうち、伝送するパルスのパルス幅だけ遅
れた信号がリセット信号Ｒとして印加される。本実施形
態では、１クロック周期幅のパルスを伝送するので、１
クロック周期遅れた信号、すなわち、２段後のＳＲフリ
ップフロップＦ１(i+2)へのクロック信号ＣＫ(i+2)が、
正論理のリセット信号として印加される。

【００５７】また、奇数段のＳＲフリップフロップＦ１
(1)、Ｆ１(3)…がクロック信号ＣＫの立ち上がりでセッ
トされるように、奇数段のレベルシフタ１３(1)…に
は、クロック信号ＣＫが非反転入力端子に印加され、ク
ロック信号の反転信号ＣＫバーが反転入力端子に印加さ
れる。これとは逆に、偶数段のレベルシフタ１３(2)、
１３(4)…には、偶数段のＳＲフリップフロップＦ１(2)
…がクロック信号ＣＫの立ち下がりでセットされるよう
に、クロック信号ＣＫが反転入力端子に印加され、その
反転信号ＣＫバーが非反転入力端子に印加される。

【００５８】上記構成によれば、図４に示すように、開
始信号ＳＰがパルス入力されている間、最前段のレベル
シフタ１３(1)が動作して、昇圧した後のクロック信号
ＣＫ1をＳＲフリップフロップＦ１(1)へ印加する。これ
により、ＳＲフリップフロップＦ１(1)は、パルス入力
の開始時時点の後、クロック信号ＣＫが最初に立ち上が
った時点でセットされ、出力Ｓ1をハイレベルへと変化
させる。

【００５９】上記出力Ｓ1は、制御信号ＥＮＡ2として、
２段目のレベルシフタ１３(2)へ印加される。これによ
り、レベルシフタ１３(2)は、ＳＲフリップフロップＦ
１(1)がパルス出力している間（制御信号ＥＮＡ2＝Ｓ1
がハイレベルの間）、クロック信号ＣＫ2を出力する。
ただし、レベルシフタ１３(2)には、クロック信号ＣＫ
が反転入力端子に印加されているので、レベルシフタ１
３(2)は、クロック信号ＣＫと極性が逆で、昇圧された
信号をクロック信号ＣＫ2として出力する。これによ
り、ＳＲフリップフロップＦ１(2)は、前段の出力Ｓ1が
ハイレベルになった後、クロック信号ＣＫが最初に立ち
下がった時点でセットされ、出力Ｓ2をハイレベルへと
変化させる。

【００６０】各出力信号Ｓiは、次段のレベルシフタ１
３(i+1)へ、制御信号ＥＮＡi+1として印加されているの
で、２段目以降のＳＲフリップフロップＦ１(2)…は、
前段の出力Ｓ1…よりも、クロック信号ＣＫの１／２周
期だけ遅れて、出力Ｓ2…を出力する。

【００６１】一方、各段のレベルシフタ１３(i)には、
２段後のレベルシフタ１３(i+2)の出力ＣＫi+2がリセッ
ト信号Ｒとして印加される。したがって、各出力Ｓi
は、１クロック周期だけ、ハイレベルとなった後、ロー
レベルへと変化する。これにより、フリップフロップ部
１２は、１クロック周期幅の開始信号ＳＰをクロック信
号ＣＫの各エッジ（立ち上がり、および、立ち下がり）
毎に、次段へ伝送できる。

【００６２】ここで、各レベルシフタ１３(i)は、ＳＲ
フリップフロップＦ１(i)毎に設けられているため、Ｓ
ＲフリップフロップＦ１(i)の段数が多い場合であって
も、唯一のレベルシフタでクロック信号ＣＫを昇圧した
後、全てのフリップフロップへ印加する場合に比べて、
互いに対応するレベルシフタとフリップフロップ間の距
離を短くできる。したがって、昇圧後のクロック信号Ｃ
Ｋiの伝送距離を短くできると共に、各レベルシフタ１
３(i)の負荷容量を削減できる。また、負荷容量が小さ
いので、例えば、レベルシフタ１３(i)が多結晶シリコ
ン薄膜トランジスタから構成されている場合のように、
レベルシフタ１３(i)の駆動能力を十分に確保すること
が難しい場合であっても、バッファを設ける必要がな
い。これらの結果、シフトレジスタ１１の消費電力を削
減できる。

【００６３】また、開始信号ＳＰや、前段の出力Ｓi-1
がローレベルの間のように、各ＳＲフリップフロップＦ
１(i)がクロック信号ＣＫiの入力を必要としない場合、
レベルシフタ１３(i)が動作を停止している。この状態
では、クロック信号ＣＫiが駆動されないため、駆動に
必要な電力消費が発生しない。さらに、後述するよう
に、各レベルシフタ１３(i)に設けられたレベルシフト
部１３ａへの電力供給自体が停止されると共に、入力ス
イッチング素子が遮断され、貫通電流を流さない。した
がって、電流駆動型のレベルシフタが多数（ｎ個）設け
られているにも拘わらず、動作中のレベルシフタ１３
(i)でのみ、電力が消費される。この結果、シフトレジ
スタ１１の消費電力を大幅に削減できる。

【００６４】加えて、本実施形態に係るレベルシフタ１
３(i)は、ＳＲフリップフロップＦ１(i)にクロック信号
ＣＫiが必要な期間、すなわち、開始信号ＳＰまたは前
段の出力Ｓi-1がパルス出力を開始した時点からＳＲフ
リップフロップＦ１(i)がセットされるまでの期間を、
開始信号ＳＰまたは前段の出力Ｓi-1のみに基づいて判
定している。この結果、開始信号ＳＰまたは前段の出力
Ｓi-1を直接印加するだけで、各レベルシフタ１３(i)の
動作／停止を制御でき、新たな制御信号を作成するため
の回路を設ける場合に比べて、シフトレジスタ１１の回
路構成を簡略化できる。

【００６５】さらに、本実施形態では、各レベルシフタ
１３(i)が停止している間、各ＳＲフリップフロップＦ
１(i)へのクロック入力が阻止される。したがって、レ
ベルシフタ１３(i)とは別にクロック入力の要否に応じ
て導通するスイッチを設けなくても、開始信号ＳＰを正
しく伝送できる。

【００６６】ここで、上記各ＳＲフリップフロップＦ１
では、例えば、図５に示すように、駆動電圧ＶCCと接地
レベルとの間に、Ｐ型のＭＯＳトランジスタＰ１、Ｎ型
のＭＯＳトランジスタＮ２およびＮ３が互いに直列に接
続されており、トランジスタＰ１・Ｎ３のゲートには、
負論理のセット信号Ｓバーが印加される。また、トラン
ジスタＮ２のゲートには、正論理のリセット信号Ｒが印
加される。さらに、互いに接続された上記両トランジス
タＰ１・Ｎ２のドレイン電位は、インバータＩＮＶ１・
ＩＮＶ２で、それぞれ反転され、出力信号Ｑとして出力
される。一方、駆動電圧ＶCCと接地レベルとの間には、
さらに、それぞれ直列に接続されたＰ型のＭＯＳトラン
ジスタＰ４・Ｐ５およびＮ型のＭＯＳトランジスタＮ６
・Ｎ７が設けられている。上記両トランジスタＰ５・Ｎ
６のドレインは、上記インバータＩＮＶ１の入力に接続
されていると共に、両トランジスタＰ５・Ｎ６のゲート
は、インバータＩＮＶ１の出力に接続されている。さら
に、上記トランジスタＰ４には、リセット信号Ｒが印加
されると共に、上記トランジスタＮ７のゲートには、セ
ット信号Ｓバーが印加される。

【００６７】上記ＳＲフリップフロップＦ１では、図６
に示すように、リセット信号Ｒがインアクティブ（ロー
レベル）の間に、セット信号Ｓバーがアクティブ（ロー
レベル）に変化すると、上記トランジスタＰ１が導通し
て、インバータＩＮＶ１の入力をハイレベルに変化させ
る。これにより、ＳＲフリップフロップＦ１の出力信号
Ｑは、ハイレベルへと変化する。

【００６８】この状態では、リセット信号Ｒおよびイン
バータＩＮＶ１の出力によって、トランジスタＰ４・Ｐ
５が導通する。また、リセット信号Ｒおよびインバータ
ＩＮＶ１の出力によって、トランジスタＮ２・Ｎ６が遮
断される。これにより、セット信号Ｓバーがインアクテ
ィブに変化しても、インバータＩＮＶ１の入力は、ハイ
レベルに維持され、出力信号Ｑは、ハイレベルのまま保
たれる。

【００６９】その後、リセット信号Ｒがアクティブにな
ると、トランジスタＰ４が遮断され、トランジスタＮ２
が導通する。ここで、セット信号Ｓバーがインアクティ
ブのままなので、トランジスタＰ１は、遮断され、トラ
ンジスタＮ３が導通する。したがって、インバータＩＮ
Ｖ１の入力がローレベルに駆動され、出力信号Ｑがロー
レベルへと変化する。

【００７０】一方、本実施形態に係るレベルシフタ１３
は、例えば、図７に示すように、クロック信号ＣＫをレ
ベルシフトするレベルシフト部１３ａと、クロック信号
ＣＫの供給が不要な停止期間に、レベルシフト部１３ａ
への電力供給を遮断する電力供給制御部１３ｂと、停止
期間中、レベルシフト部１３ａとクロック信号ＣＫが伝
送される信号線とを遮断する入力制御部（スイッチ）１
３ｃと、停止期間中、上記レベルシフト部１３ａの入力
スイッチング素子を遮断する入力スイッチング素子遮断
制御部（入力信号制御部）１３ｄと、停止期間中、レベ
ルシフト部１３ａの出力を所定の値に維持する出力安定
部（出力安定手段）１３ｅとを備えている。

【００７１】上記レベルシフト部１３ａは、入力段の差
動入力対として、ソースが互いに接続されたＰ型のＭＯ
ＳトランジスタＰ１１・Ｐ１２と、両トランジスタＰ１
１・Ｐ１２のソースへ所定の電流を供給する定電流源Ｉ
ｃと、カレントミラー回路を構成し、両トランジスタＰ
１１・Ｐ１２の能動負荷となるＮ型のＭＯＳトランジス
タＮ１３・Ｎ１４と、差動入力対の出力を増幅するＣＭ
ＯＳ構造のトランジスタＰ１５・Ｎ１６とを備えてい
る。

【００７２】上記トランジスタＰ１１のゲートには、後
述するトランジスタＮ３１を介して、クロック信号ＣＫ
が入力され、トランジスタＰ１２のゲートには、後述す
るトランジスタＮ３３を介して、クロック信号の反転信
号ＣＫバーが入力される。また、トランジスタＮ１３・
Ｎ１４のゲートは、互いに接続され、さらに、上記トラ
ンジスタＰ１１・Ｎ１３のドレインに接続されている。
一方、互いに接続されたトランジスタＰ１２・Ｎ１４の
ドレインは、上記トランジスタＰ１５・Ｎ１６のゲート
に接続される。なお、トランジスタＮ１３・Ｎ１４のソ
ースは、上記電力供給制御部１３ｂとしてのＮ型のＭＯ
ＳトランジスタＮ２１を介して接地される。

【００７３】一方、上記トランジスタＰ１１側の入力制
御部１３ｃでは、クロック信号ＣＫと上記トランジスタ
Ｐ１１のゲートとの間に、Ｎ型のＭＯＳトランジスタＮ
３１が設けられている。また、トランジスタＰ１１側の
入力スイッチング素子遮断制御部１３ｄでは、トランジ
スタＰ１１のゲートと駆動電圧ＶCCとの間に、Ｐ型のＭ
ＯＳトランジスタＰ３２が設けられている。同様に、ト
ランジスタＰ１２のゲートには、入力制御部１３ｃとし
てのトランジスタＮ３３を介して、クロック信号の反転
信号ＣＫバーが印加され、入力スイッチング素子遮断制
御部１３ｄとしてのトランジスタＰ３４を介して、駆動
電圧ＶCCが与えられる。

【００７４】また、上記出力安定部１３ｅは、停止期間
におけるレベルシフタ１３の出力電圧ＯＵＴを、接地レ
ベルに安定させる構成であり、駆動電圧ＶCCと上記両ト
ランジスタＰ１５・Ｎ１６のゲートとの間に、Ｐ型のＭ
ＯＳトランジスタＰ４１を備えている。

【００７５】なお、本実施形態では、制御信号ＥＮＡ
は、ハイレベルの場合、レベルシフタ１３の動作を示す
ように設定されている。したがって、上記各トランジス
タＮ２１〜Ｐ４１のゲートには、制御信号ＥＮＡが印加
される。

【００７６】上記構成のレベルシフタ１３では、制御信
号ＥＮＡが動作を示している場合（ハイレベルの場
合）、トランジスタＮ２１・Ｎ３１・Ｎ３３が導通し、
トランジスタＰ３２・Ｐ３４・Ｐ４１が遮断される。こ
の状態では、定電流源Ｉｃの電流は、トランジスタＰ１
１およびＮ１３、あるいは、トランジスタＰ１２および
Ｎ１４を介した後、さらに、トランジスタＮ２１を介し
て流れる。また、両トランジスタＰ１１・Ｐ１２のゲー
トには、クロック信号ＣＫ、あるいは、クロック信号の
反転信号ＣＫバーが印加される。この結果、両トランジ
スタＰ１１・Ｐ１２には、それぞれのゲート−ソース間
電圧の比率に応じた量の電圧が流れる。一方、トランジ
スタＮ１３・Ｎ１４は、能動負荷として働くので、トラ
ンジスタＰ１２・Ｎ１４の接続点の電圧は、両ＣＫ・Ｃ
Ｋバーの電圧レベルの差に応じた電圧となる。当該電圧
は、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電
圧となり、両トランジスタＰ１５・Ｎ１６で電力増幅さ
れた後、出力電圧ＯＵＴとして出力される。

【００７７】上記レベルシフタ１３は、クロック信号Ｃ
Ｋによって、入力段のトランジスタＰ１１・Ｐ１２の導
通／遮断を切り換える構成、すなわち、電圧駆動型とは
異なり、動作中、入力段のトランジスタＰ１１・Ｐ１２
が常時導通する電流駆動型であり、両トランジスタＰ１
１・Ｐ１２のゲート−ソース間電圧の比率に応じて、定
電流源Ｉｃの電流を分流することによって、クロック信
号ＣＫをレベルシフトする。これにより、クロック信号
ＣＫの振幅が入力段のトランジスタＰ１１・Ｐ１２のし
きい値よりも低い場合であっても、何ら支障なく、クロ
ック信号ＣＫをレベルシフトできる。

【００７８】この結果、各レベルシフタ１３(i)は、図
４に示すように、それぞれに対応する制御信号ＥＮＡi
がハイレベルの間、クロック信号ＣＫiとして、波高値
が駆動電圧ＶCCよりも低い値（例えば、５［Ｖ］程度）
のクロック信号ＣＫと同一形状で、波高値が駆動電圧Ｖ
CC（例えば、１５［Ｖ］程度）に昇圧された出力電圧Ｏ
ＵＴを出力できる。

【００７９】これとは逆に、制御信号ＥＮＡiが動作停
止を示している場合（ローレベルの場合）、定電流源Ｉ
ｃから、トランジスタＰ１１およびＮ１３、あるいは、
トランジスタＰ１２およびＮ１４を介して流れる電流
は、トランジスタＮ２１によって遮断される。この状態
では、定電流源Ｉｃからの電流供給がトランジスタＮ２
１にて阻止されるため、当該電流に起因する消費電力を
削減できる。また、この状態では、両トランジスタＰ１
１・Ｐ１２へ電流が供給されないため、両トランジスタ
Ｐ１１・Ｐ１２は、差動入力対として動作することがで
きず、出力端、すなわち、両トランジスタＰ１２・Ｎ１
４の接続点の電位を決定できなくなる。

【００８０】さらに、この状態では、各入力制御部１３
ｃのトランジスタＮ３１・Ｎ３３が遮断される。これに
より、クロック信号ＣＫ（ＣＫバー）を伝送する信号線
と、入力段の両トランジスタＰ１１・Ｐ１２のゲートと
が切り離され、当該信号線の負荷容量となるゲート容量
は、動作中のレベルシフタ１３のもののみに限定され
る。この結果、当該信号線に複数のレベルシフタ１３
(i)が接続されているにも拘わらず、信号線の負荷容量
を削減でき、図２に示す制御回路５のように、クロック
信号ＣＫ（ＣＫバー）を駆動する回路の消費電力を削減
できる。

【００８１】また、停止中は、各入力スイッチング素子
遮断制御部１３ｄのトランジスタＰ３２・Ｐ３４が導通
するので、上記両トランジスタＰ１１・Ｐ１２のゲート
電圧は、いずれも駆動電圧ＶCCとなり、両トランジスタ
Ｐ１１・Ｐ１２が遮断される。これにより、トランジス
タＮ２１を遮断する場合と同様に、定電流源Ｉｃが出力
する電流分だけ、消費電流を低減できる。なお、この状
態では、両トランジスタＰ１１・Ｐ１２は、差動入力対
として動作することができないので、上記出力端の電位
を決定できない。

【００８２】加えて、制御信号ＥＮＡが動作停止を示し
ている場合には、さらに、出力安定部１３ｅのトランジ
スタＰ４１が導通する。この結果、上記出力端、すなわ
ち、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電
位は、駆動電圧ＶCCとなり、出力電圧ＯＵＴがローレベ
ルとなる。これにより、図４に示すように、制御信号Ｅ
ＮＡiが動作停止を示している場合、レベルシフタ１３
(i)の出力電圧ＯＵＴ（ＣＫi）は、クロック信号ＣＫに
拘わらず、ローレベルのまま保たれる。この結果、レベ
ルシフタ１３(i)の停止中における出力電圧ＯＵＴが不
定の場合とは異なり、ＳＲフリップフロップＦ１(i)の
誤動作を防止でき、安定して動作可能なシフトレジスタ
１１を実現できる。

【００８３】（第２の実施形態）本実施形態では、第１
の実施形態とは異なり、シフトレジスタが複数段のＤフ
リップフロップから構成される場合について、図８ない
し図１４に基づいて説明する。なお、以降の各実施形態
では、説明の便宜上、先の実施形態と同様の機能を有す
る部材には、同じ参照符号を付して説明を省略する。

【００８４】すなわち、図８に示すように、本実施形態
に係るシフトレジスタ２１は、複数段のＤフリップフロ
ップＦ２(1)…からなるフリップフロップ部２２と、各
ＤフリップフロップＦ２(1)毎に設けられ、図１に示す
レベルシフタ１３(1)…と同様の構成のレベルシフタ２
３(1)…とを備えている。

【００８５】上記各ＤフリップフロップＦ２(i)は、ク
ロック信号ＣＫiがハイレベルの期間、入力Ｄに応じて
出力Ｑを変化させ、ローレベルの間、出力Ｑを維持する
Ｄフリップフロップであって、各ＤフリップフロップＦ
２(i)の出力Ｑは、出力Ｓiとして出力されると共に、次
段のＤフリップフロップＦ２(i+1)へ入力される。な
お、最前段のＤフリップフロップＦ２(1)には、開始信
号ＳＰが入力される。

【００８６】また、図１と同様に、奇数段のレベルシフ
タ２３(1)…は、動作中、昇圧したクロック信号ＣＫを
クロック信号ＣＫ1…として出力すると共に、偶数段の
レベルシフタ２３(2)…は、動作中、クロック信号ＣＫ
とは逆極性で昇圧された信号ＣＫ2…を出力する。な
お、偶数奇数に拘わらず、ＤフリップフロップＦ２(i)
には、対応するクロック信号ＣＫiと、インバータＩ２
(i)で生成されたクロック信号ＣＫiの反転信号とが、そ
れぞれ印加される。

【００８７】ここで、ＤフリップフロップＦ２(i)の出
力Ｓiは、クロック信号ＣＫiが立ち上がるまで変化しな
いため、図１に示すＳＲフリップフロップＦ１(i)とは
異なり、出力Ｓiの立ち上がり時点だけではなく、立ち
下がり時点にもクロック信号ＣＫiを必要とする。した
がって、本実施形態では、各レベルシフタ２３(i)の入
力と出力との論理和を演算するＯＲ回路Ｇ１(i)が設け
られており、演算結果を対応するレベルシフタ２３(i)
への制御信号ＥＮＡiとして出力している。

【００８８】上記構成において、図９に示すように、開
始信号ＳＰがパルス入力されると、制御信号ＥＮＡ1が
ハイレベルへと変化して、ＤフリップフロップＦ２(1)
へ、昇圧後のクロック信号ＣＫ1が入力される。この結
果、開始信号ＳＰがパルス入力された後、次のクロック
信号ＣＫ1の立ち上がり時点において、Ｄフリップフロ
ップＦ２(1)の出力Ｓ1は、ハイレベルへと変化し、クロ
ック信号ＣＫ1がローレベルの間は、開始信号ＳＰがロ
ーレベルへと変化しても、ハイレベルのまま保たれる。

【００８９】開始信号ＳＰがローレベルへと変化した
後、最初にクロック信号ＣＫ1が立ち上がった時点で、
ＤフリップフロップＦ２(1)の出力Ｓ1は、ローレベルへ
と変化する。さらに、この状態では、開始信号ＳＰおよ
び出力Ｓ1が共にローレベルなので、ＯＲ回路Ｇ１(1)
は、制御信号ＥＮＡ1をローレベルへと変化させ、レベ
ルシフタ２３(1)を停止させる。

【００９０】ここで、各ＤフリップフロップＦ２(i)の
出力Ｓiは、次段のＤフリップフロップＦ２(i+1)へ入力
され、隣接するＤフリップフロップＦ２(i)・Ｆ２(i+1)
には、互いに逆相のクロック信号ＣＫi・ＣＫ+1が入力
される。この結果、フリップフロップ部２２は、開始信
号ＳＰをクロック信号ＣＫの各エッジ（立ち上がり、お
よび、立ち下がり）毎に、次段へ伝送できる。

【００９１】上記構成では、各レベルシフタ２３(i)
は、対応するＤフリップフロップＦ２(i)がクロック信
号ＣＫiの入力を必要としている間、すなわち、Ｄフリ
ップフロップＦ２(i)へパルス入力が開始されてから、
ＤフリップフロップＦ２(i)がパルス出力を終了するま
での期間、動作し、残余の期間は、動作を停止できる。
この結果、第１の実施形態と同様に、駆動電圧ＶCCより
も小さな振幅のクロック信号ＣＫで動作可能で、しか
も、消費電力の少ないシフトレジスタ２１を実現でき
る。

【００９２】さらに、本実施形態に係るフリップフロッ
プ部２２は、第１の実施形態とは異なり、入力Ｄとクロ
ック信号ＣＫとに基づいて、出力Ｑを変化させるＤフリ
ップフロップで構成されているので、開始信号ＳＰのパ
ルス幅（クロック数）が変化しても、何ら支障なく、開
始信号ＳＰを伝送できる。

【００９３】例えば、図２に示すサンプリング部３ｂで
は、映像信号ＤＡＴをサンプリングするサンプリングト
ランジスタの駆動能力が低い場合には、より長いサンプ
リング期間が必要となり、より長いパルス幅（時間）の
出力Ｓ1…Ｓnを必要とする。一方、同じ時間のパルス幅
であっても、クロック信号ＣＫの周波数が高くなるに従
って、クロック数が大きくなる。したがって、開始信号
ＳＰのパルス幅の最適値は、サンプリングトランジスタ
の駆動能力とクロック信号ＣＫの周波数とによって変化
する。このため、図１に示すシフトレジスタ１１のよう
に、出力Ｓ1…のパルス幅（クロック数）に応じて、リ
セット信号Ｒの接続先を設定する構成の場合、所望のパ
ルス幅（クロック数）毎に異なる回路を設計する必要が
ある。また、同じデータ信号線駆動回路３を異なる周波
数のクロック信号ＣＫで駆動する場合や、異なる表示部
２の駆動に流用する場合には、最適なパルス幅を確保で
きず、表示品位を低下させる虞れがある。

【００９４】これに対して、本実施形態に係るシフトレ
ジスタ２１は、開始信号ＳＰのパルス幅を変更するだけ
で、所望のパルス幅の出力Ｓ1…を出力できる。したが
って、設計の手間を削減できると共に、上記の場合でも
表示品位が低下しない画像表示装置１を実現できる。

【００９５】ただし、図５に示すように、ＳＲフリップ
フロップＦ１は、後述の図１０に示すＤフリップフロッ
プＦ２に比べて、少ない素子で実現でき、素子の動作速
度が同一の場合、より高速に動作できる。さらに、前段
の出力Ｓi-1で、次段のレベルシフタ１３(i)の動作／停
止を直接制御できるので、上記ＯＲ回路Ｇ１(i)が不要
である。この結果、最適なパルス幅（クロック数）が予
め決定でき、高速で回路規模の小さなシフトレジスタが
要求される場合には、ＳＲフリップフロップＦ１を使用
する方が好ましい。

【００９６】ここで、上記各ＤフリップフロップＦ２で
は、例えば、図１０に示すように、駆動電圧ＶCCと接地
レベルとの間に、Ｐ型のＭＯＳトランジスタＰ５１・Ｐ
５２、並びに、Ｎ型のＭＯＳトランジスタＮ５３・Ｎ５
４が互いに直列に接続されている。上記トランジスタＰ
５２・Ｎ５３のゲートには、入力信号Ｄが印加され、互
いに接続された両トランジスタＰ５２・Ｎ５３のドレイ
ン電位は、インバータＩＮＶ５１で反転された後、出力
Ｑとして出力される。一方、駆動電圧ＶCCと接地レベル
との間には、さらに、それぞれ直列に接続されたＰ型の
ＭＯＳトランジスタＰ５５・Ｐ５６、並びに、Ｎ型のＭ
ＯＳトランジスタＮ５７・Ｎ５８が設けられている。上
記両トランジスタＰ５６・Ｎ５７のドレインは、インバ
ータＩＮＶ５１の入力に接続され、それぞれのゲート
は、インバータＩＮＶ５１の出力に接続されている。さ
らに、上記トランジスタＰ５１・Ｎ５８のゲートには、
クロック信号の反転信号ＣＫバーが印加され、トランジ
スタＮ５４・Ｐ５５のゲートには、クロック信号ＣＫが
印加される。

【００９７】上記構成のＤフリップフロップＦ２では、
クロック信号ＣＫがハイレベルの間、トランジスタＰ５
１・Ｎ５４が導通し、トランジスタＰ５５・Ｎ５８が遮
断される。これにより、入力Ｄは、トランジスタＰ５２
・Ｎ５３で反転された後、インバータＩＮＶ５１で反転
される。この結果、出力Ｑは、入力Ｄと同じ値に変化す
る。これとは逆に、クロック信号ＣＫがローレベルの
間、トランジスタＰ５１・Ｎ５４が遮断されるので、ト
ランジスタＰ５２・Ｎ５３は、入力Ｄを反転できない。
また、この状態では、トランジスタＰ５５・Ｎ５８が導
通して、インバータＩＮＶ５１の出力が入力に帰還され
る。この結果、クロック信号ＣＫがローレベルの間、出
力Ｑは、入力Ｄがハイレベルであっても、クロック信号
ＣＫの立ち下がり時点と同じ値に保たれる。したがっ
て、図１１に示すように、ＤフリップフロップＦ２の出
力Ｑは、入力Ｄが変化した後、最初に、クロック信号Ｃ
Ｋが立ち上がった時点で、入力Ｄに追従して変化する。

【００９８】一方、上記各ＯＲ回路Ｇ１には、例えば、
図１２に示すように、各入力ＩＮ(1)…に対応するＰ型
のＭＯＳトランジスタＰ６１(1)…からなる直列回路
と、各入力ＩＮ(1)…に対応するＮ型のＭＯＳトランジ
スタＮ６２(1)…からなる並列回路と、Ｐ型のＭＯＳト
ランジスタＰ６３およびＮ型のＭＯＳトランジスタＮ６
４からなるＣＭＯＳインバータとが設けられている。こ
こで、上記ＯＲ回路Ｇ１は、２入力のＯＲ回路なので、
トランジスタＰ６１・Ｎ６２は、それぞれ２つずつ設け
られ、トランジスタＰ６１(1)・Ｎ６２(1)のゲートに
は、入力ＩＮ(1)が印加され、トランジスタＰ６２(2)・
Ｎ６２(2)のゲートには、入力ＩＮ(2)が印加される。ま
た、上記直列回路と並列回路とは、互いに直列に接続さ
れ、駆動電圧ＶCCと接地レベルとの間に配される。さら
に、上記直列回路と並列回路との接続点は、ＣＭＯＳイ
ンバータの入力端、すなわち、上記両トランジスタＰ６
３・Ｎ６４のゲートに接続される。これにより、ＯＲ回
路Ｇ１は、上記ＣＭＯＳインバータの出力端となるトラ
ンジスタＰ６３・Ｎ６４のドレインから、入力ＩＮ(1)
・ＩＮ(2)の論理和を出力できる。

【００９９】ところで、図８では、各Ｄフリップフロッ
プＦ２(i)の入出力を論理和して、レベルシフタ２３(i)
へ動作／停止を指示するＯＲ回路Ｇ１(i)が設けられて
いるが、各レベルシフタ自体が、ＤフリップフロップＦ
２(i)の入出力を論理和して動作／停止を判断できれ
ば、ＯＲ回路Ｇ１(i)を省略できる。

【０１００】具体的には、図１３に示すように、本変形
例に係るシフトレジスタ２１ａでは、レベルシフタ２３
(i)に代えて、制御信号ＥＮＡ1・ＥＮＡ2のいずれかが
アクティブ（真）の場合に動作するレベルシフタ２４
(i)が設けられている。これに伴い、図８に示すＯＲ回
路Ｇ１(i)が省略され、ＤフリップフロップＦ２(i)の入
出力が制御信号ＥＮＡ1・ＥＮＡ2として、互いに対応す
るレベルシフタ２４(i)に直接入力されている。

【０１０１】上記レベルシフタ２４は、例えば、図１４
に示すように、図７に示すレベルシフタ１３と略同様の
構成であるが、当該レベルシフタ１３とは異なり、電力
供給制御部２４ｂ〜出力安定部２４ｅにおいて、制御信
号ＥＮＡ1・ＥＮＡ2に対応して、同数（この場合は２
個）の各トランジスタＮ２１〜Ｐ４１が設けられてい
る。具体的には、電力供給制御部２４ｂにおいて、トラ
ンジスタＮ２１(1)・Ｎ２１(2)が互いに並列に接続され
ている。同様に、トランジスタＰ１１に対応する入力制
御部２４ｃでは、トランジスタＮ３１(1)・Ｎ３１(2)
が、トランジスタＰ１２に対応する入力制御部２４ｃで
は、トランジスタＮ３３(1)・Ｎ３３(2)が、それぞれ互
いに並列に接続されている。一方、出力安定部２４ｅで
は、トランジスタＰ４１(1)・Ｐ４１(2)が互いに直列に
接続され、各入力スイッチング素子遮断制御部２４ｄ
は、互いに直列に接続されたトランジスタＰ３２(1)・
Ｐ３２(2)、あるいは、互いに直列に接続されたトラン
ジスタＰ３４(1)・Ｐ３４(2)から構成される。また、本
実施形態では、シフトレジスタ２１ａがハイレベルのパ
ルス信号を伝送するので、上記各トランジスタＮ２１
(1)〜Ｐ４１(2)のうち、制御信号ＥＮＡ1に対応する方
（添字が(1)のもの）のゲートには、制御信号ＥＮＡ1が
印加され、制御信号ＥＮＡ2に対応する方（添字が(2)の
もの）のゲートには、対応する制御信号ＥＮＡ2が印加
される。

【０１０２】上記構成によれば、制御信号ＥＮＡ1また
はＥＮＡ2の少なくとも一方がハイレベルの場合、トラ
ンジスタＮ２１(1)・Ｎ２１(2)のいずれかと、トランジ
スタＮ３１(1)・Ｎ３１(2)のいずれかと、トランジスタ
Ｎ３３(1)・Ｎ３３(2)のいずれかとが導通する。また、
トランジスタＰ３２(1)・Ｐ３２(2)のいずれかと、トラ
ンジスタＰ３４(1)・Ｐ３４(2)のいずれかと、トランジ
スタＰ４１(1)・Ｐ４１(2)のいずれかとが遮断される。
この結果、上記レベルシフタ１３と同様に、レベルシフ
タ２４が動作する。これとは逆に、制御信号ＥＮＡ1お
よびＥＮＡ2のいずれもがローレベルの場合、Ｎ型のト
ランジスタＮ２１(1)〜Ｎ３４(2)全てが遮断され、Ｐ型
のトランジスタＰ３１(1)〜Ｐ４１(2)全てが導通するの
で、上記レベルシフタ１３と同様に、レベルシフタ２４
が動作を停止する。この結果、図８に示すレベルシフタ
２３(i)と同様に、レベルシフタ２４(i)は、対応するＤ
フリップフロップＦ２(i)の入出力に応じて、動作／停
止でき、同様の効果を得ることができる。

【０１０３】（第３の実施形態）ところで、上記第１お
よび第２の実施形態では、フリップフロップ毎にレベル
シフタを設けているが、回路規模の削減が強く要求され
る場合には、以下の各実施形態に示すように、複数のフ
リップフロップ毎にレベルシフタを設けてもよい。本実
施形態では、図１５ないし図１９を参照して、複数のＳ
Ｒフリップフロップ毎に、レベルシフタが設けられてい
る場合について説明する。

【０１０４】すなわち、本実施形態に係るシフトレジス
タ１１ａでは、図１５に示すように、Ｎ個のＳＲフリッ
プフロップＦ１は、Ｋ個のＳＲフリップフロップＦ１毎
に分けられ、複数のブロックＢ1〜ＢPに分割されてい
る。さらに、レベルシフタ１３は、各ブロックＢ毎に設
けられている。なお、以下では、説明の便宜上、Ｐ以下
で１以上の整数をｉ、Ｋ以下で１以上の整数をｊとする
と、ｉ番目のブロックＢiにおいて、ｊ番目のＳＲフリ
ップフロップＦ１を、Ｆ１(i,j)のように参照する。

【０１０５】さらに、本実施形態では、各ブロックＢi
毎に、レベルシフタ１３(i)へ制御信号ＥＮＡiを指示す
るＯＲ回路Ｇ２(i)が設けられている。当該ＯＲ回路Ｇ
２(i)は、当該ブロックＢiへの入力信号と、当該ブロッ
クＢi内の最終段を除くＳＲフリップフロップＦ１(i,1)
…Ｆ１i,(K-1)の各出力信号との論理和を算出し、上記
レベルシフタ１３(i)へ出力するＫ入力のＯＲ回路であ
る。ここで、ブロックＢiへの入力信号は、最前段のブ
ロックＢ1では、開始信号ＳＰであり、２段目以降のブ
ロックＢiでは、前段のブロックＢi-1の出力信号であ
る。上記ＯＲ回路Ｇ２は、例えば、図１６に示すよう
に、図１２に示すＯＲ回路Ｇ１において、トランジスタ
Ｐ６１の個数とトランジスタＮ６２の個数とを入力の数
（この場合は、Ｋ個）に増加させた回路によって実現で
きる。

【０１０６】これにより、図１７に示すように、当該ブ
ロックＢiへのパルス入力が開始された時点から、最終
段より１つ前のＳＲフリップフロップＦ１(i,(K-1))の
出力Ｓi,(K-1)のパルス出力が終了する時点まで、レベ
ルシフタ１３(i)への制御信号ＥＮＡiがハイレベルとな
る。この結果、レベルシフタ１３(i)は、少なくとも、
当該ブロックＢi内のＳＲフリップフロップＦ１(i,1)…
Ｆ１(i,K)のいずれかがクロック信号ＣＫiの入力を必要
とする間、すなわち、上記パルス入力が開始された時点
から、最終段のＳＲフリップフロップＦ１(i,K)がセッ
トされた時点までの間、クロック信号ＣＫiを出力でき
ると共に、上記ＳＲフリップフロップＦ１(i-K)がセッ
トされた後、ＳＲフリップフロップＦ１(i,(K-1))の出
力Ｓi,(K-1)のパルス出力が終了した時点で動作を停止
できる。

【０１０７】ここで、本実施形態では、レベルシフタ１
３(i)は、当該ブロックＢiのＳＲフリップフロップＦ１
(i,j)うち、いずれかがクロック入力を必要としている
場合、クロック信号ＣＫiを出力し続けるため、各ＳＲ
フリップフロップＦ１(i,j)へクロック信号ＣＫiを、そ
のまま供給すると、図１７中、破線で示すように、ＳＲ
フリップフロップＦ１(i,j)がリセットされた後、再
び、ＳＲフリップフロップＦ１(i,j)がセットされるの
で、開始信号ＳＰの１パルスから複数のパルスが生成さ
れてしまう。したがって、図１５に示すように、上記シ
フトレジスタ１１ａには、レベルシフタ１３(i)と各Ｓ
ＲフリップフロップＦ１(i,j)との間に、スイッチＳＷ
i,jが設けられており、前段のＳＲフリップフロップＦ
１(i,(j-1))がパルス出力している間のみ、クロック信
号ＣＫiをＳＲフリップフロップＦ１(i,j)へ印加してい
る。また、上記スイッチＳＷi,jが遮断されている間、
各ＳＲフリップフロップＦ１(i,j)へのセット入力を阻
止するために、各ＳＲフリップフロップＦ１(i,j)の負
論理のセット端子Ｓバーには、Ｐ型のＭＯＳトランジス
タＰi,jを介して駆動電圧ＶCCが印加されている。シフ
トレジスタ１１ａの最前段では、トランジスタＰ1,1の
ゲートには、開始信号ＳＰが印加され、残余の段のトラ
ンジスタＰi,jのゲートには、前段のＳＲフリップフロ
ップＦ１(i,j-1)の出力Ｓi,j-1が印加される。これによ
り、スイッチＳＷi,jが遮断されている間、トランジス
タＰi,jが導通して、上記セット端子Ｓバーが所定の電
位（この場合は、駆動電圧ＶCC）に固定され、セット入
力が阻止される。これらの結果、上記開始信号ＳＰは、
何ら支障なく、伝送される。なお、例えば、最終段のＳ
ＲフリップフロップＦ１(i,K)など、リセットされた後
には、クロック信号ＣＫiが供給されないＳＲフリップ
フロップＦ１では、上記スイッチＳＷを介さず、直接、
クロック信号ＣＫiを入力してもよい。

【０１０８】上記構成では、第１の実施形態に示すよう
に、各ＳＲフリップフロップＦ１毎にレベルシフタ１３
を設ける場合に比べれば、レベルシフタ１３とＳＲフリ
ップフロップＦ１との距離は長くなるが、単一のレベル
シフタから全てのＳＲフリップフロップへクロック信号
ＣＫを供給する従来技術に比べれば、両者間の距離を短
縮でき、バッファを削減できるので、第１の実施形態と
略同様に、消費電力の少ないシフトレジスタ１１ａを実
現できる。

【０１０９】ここで、ブロックＢに含まれるＳＲフリッ
プフロップＦ１の数を増加させると、シフトレジスタ１
１ａに含まれるレベルシフタ１３の数を削減できるの
で、回路構成を簡略化できる。一方、ＳＲフリップフロ
ップＦ１の数を増加させ過ぎると、レベルシフタ１３の
駆動能力が不足して、バッファが必要になるので、消費
電力が増大してしまう。したがって、余り消費電力を増
加させずに、回路規模の削減が要求される場合にはバッ
ファを設けずに、レベルシフタ１３(i)がクロック信号
ＣＫ(i)を供給できる範囲内に、各ブロックＢ内のＳＲ
フリップフロップＦ１の数を設定する方が望ましい。

【０１１０】なお、上記実施形態では、ＯＲ回路Ｇ２で
レベルシフタ１３の動作／停止を制御する場合を例にし
て説明したが、図１３に示すレベルシフタ２４と同様、
図１８に示すように、レベルシフタ１４自体がＯＲ回路
Ｇ２への各入力信号に基づいて、動作／停止を決定して
もよい。当該レベルシフタ１４は、例えば、図１９に示
すように、図１４に示すレベルシフタ２４において、入
力と同数（この場合は、Ｋ個）だけ、各トランジスタＮ
２１〜Ｐ４１を設けた回路で実現できる。

【０１１１】（第４の実施形態）以下では、図２０ない
し図２４を参照して、複数のＤフリップフロップ毎に、
レベルシフタが設けられている場合について説明する。
すなわち、図２０に示すように、本実施形態に係るシフ
トレジスタ２１ｂは、図８に示すシフトレジスタ２１に
類似しているが、Ｎ個のＤフリップフロップＦ２がＫ個
のＤフリップフロップＦ２毎に分けられ、複数のブロッ
クＢ1〜ＢPに分割されている。さらに、レベルシフタ２
３は、各ブロックＢ毎に設けられている。

【０１１２】さらに、本実施形態では、各ブロックＢi
毎に、レベルシフタ２３(i)へ制御信号ＥＮＡiを指示す
るＯＲ回路Ｇ３(i)が設けられている。当該ＯＲ回路Ｇ
３iは、（Ｋ＋１）入力のＯＲ回路であり、当該ブロッ
クＢi内のＤフリップフロップＦ２(i,1)…Ｆ２(i,K)の
各入出力の論理和を算出して、上記レベルシフタ２３
(i)へ出力する。ここで、最前段のＤフリップフロップ
Ｆ２(i,1)への入力信号は、最前段のブロックＢ1では、
開始信号ＳＰであり、２段目以降のブロックＢiでは、
前段のブロックＢi-1の出力信号である。上記ＯＲ回路
Ｇ３は、例えば、図２１に示すように、図１２に示すＯ
Ｒ回路Ｇ１において、トランジスタＰ６１の個数とトラ
ンジスタＮ６２の個数とを入力の数（この場合は、Ｋ＋
１個）に増加させた回路によって実現できる。

【０１１３】これにより、図２２に示すように、当該ブ
ロックＢi内のＤフリップフロップＦ２(i,1)…Ｆ２(i,
K)のいずれかがクロック信号ＣＫiの入力を必要とする
間、すなわち、当該ブロックＢiへのパルス入力が開始
された時点から最終段のＤフリップフロップＦ２(i,K)
がパルス出力を終了する時点までの期間、レベルシフタ
２３(i)への制御信号ＥＮＡiがハイレベルとなり、レベ
ルシフタ２３(i)は、クロック信号ＣＫiを出力できる。
また、残余の期間は、制御信号ＥＮＡiがローレベルに
なるので、レベルシフタ２３(i)は、動作を停止でき
る。

【０１１４】上記構成では、第２の実施形態に示すシフ
トレジスタ２１のように、各ＤフリップフロップＦ２毎
にレベルシフタ２３を設ける場合に比べれば、レベルシ
フタ２３とＤフリップフロップＦ２との距離は長くなる
が、単一のレベルシフタから全てのＤフリップフロップ
へクロック信号ＣＫを供給する従来技術に比べれば、両
者間の距離を短縮でき、バッファを削減できるので、第
２の実施形態と略同様に、消費電力の少ないシフトレジ
スタ２１ｂを実現できる。

【０１１５】さらに、第３の実施形態と同様に、本実施
形態では、上記シフトレジスタ２１よりも、レベルシフ
タ２３の数を削減できる。さらに、余り消費電力を増加
させずに、回路規模の削減が要求される場合には、バッ
ファを設けずにレベルシフタ２３(i)がクロック信号Ｃ
Ｋiを供給できる範囲内に、各ブロックＢi内のＤフリッ
プフロップＦ２の数を設定する方が望ましい。

【０１１６】また、図２０では、ＯＲ回路Ｇ３でレベル
シフタ２３の動作／停止を制御する場合を例にして説明
したが、図１８に示すシフトレジスタ１１ｂと同様、図
２３に示すシフトレジスタ２１ｃのように、レベルシフ
タ２５自体がＯＲ回路Ｇ３への各入力信号に基づいて、
動作／停止を制御してもよい。当該レベルシフタ２５
は、例えば、図２４に示すように、図１９に示すレベル
シフタ１４において、入力と同数（この場合は、Ｋ＋１
個）だけ、各トランジスタＮ２１〜Ｐ４１を設けた回路
で実現できる。

【０１１７】（第５の実施形態）ところで、上記第３
（第４）の実施形態では、レベルシフタあるいはＯＲ回
路がＫ，（Ｋ＋１）個の信号を論理和して、レベルシフ
タの動作／停止を制御する場合について説明した。これ
に対して、本実施形態では、ラッチ回路を用いて、レベ
ルシフタの動作／停止を制御する場合について、図２５
〜図２９を参照しながら説明する。

【０１１８】具体的には、図２５に示すように、本実施
形態に係るシフトレジスタ１１ｃでは、図１５に示すシ
フトレジスタ１１ａのＯＲ回路Ｇ２(i)に代えて、ラッ
チ回路３１(i)が設けられている。当該ラッチ回路３１
は、当該ブロックＢiの最前段のＳＲフリップフロップ
Ｆ１(i,1)へのパルス入力と、最終段のＳＲフリップフ
ロップＦ１(i,K)のパルス出力とをトリガとして出力を
変化させるように構成されており、上記パルス入力が開
始された時点から、上記パルス出力が開始された時点ま
での間、レベルシフタ１３(i)へ動作を指示できる。

【０１１９】上記ラッチ回路３１は、例えば、最初のブ
ロックＢ1を例にすると、図２６に示すように、負論理
のセット信号Ｓバーとして、インバータ３１ａで反転さ
れた開始信号ＳＰが印加され、正論理のリセット信号Ｒ
として、最終段のＳＲフリップフロップＦ１(1,K)の出
力Ｓ1,Kが印加されるＳＲフリップフロップ３１ｂを備
えている。なお、次段以降のブロックＢiでは、開始信
号ＳＰに代えて、前段のブロックＢi-1の出力が印加さ
れる。

【０１２０】上記構成では、図２７に示すように、ラッ
チ回路３１(i)は、最前段のＳＲフリップフロップＦ１
(i,1)への入力がハイレベルへと変化した時点から、出
力Ｓi,Kがハイレベルへ変化するまでの間、制御信号Ｅ
ＮＡiをハイレベルに設定する。これにより、レベルシ
フタ１３(i)は、当該期間中、クロック信号ＣＫiを供給
し続けることができる。また、出力Ｓi,Kがハイレベル
へと変化すると、制御信号ＥＮＡiがローレベルとな
り、レベルシフタ１３(i)が動作を停止する。この結
果、第３の実施形態と同様に、従来よりも少ない消費電
力のシフトレジスタ１１ｃを実現できる。

【０１２１】さらに、本実施形態に係るラッチ回路３１
(i)は、第３の実施形態のＯＲ回路Ｇ２(i)（レベルシフ
タ１４(i)）のようにＫ個の信号に基づいてレベルシフ
タ１３(i)（１４(i)）の動作／停止を判定する場合とは
異なり、ブロックＢi内のＳＲフリップフロップＦ１の
段数Ｋに拘わらず、２つの信号をトリガとして、制御信
号ＥＮＡiを生成している。したがって、判定に必要な
信号を伝送する信号線の数を２本に削減できる。ここ
で、判定用の信号線の数が増加すると、出力Ｓi,jやク
ロック信号ＣＫ・ＣＫiを伝送する信号線との交差点が
増加して、各信号線の容量が増加する虞れがある。とこ
ろが、本実施形態では、判定用の信号線が２本に削減さ
れているので、第３の実施形態よりも判定用の信号線に
起因する配線容量の増加を抑制でき、さらに、消費電力
の小さなシフトレジスタ１１ｃを実現できる。

【０１２２】なお、図２６では、ラッチ回路３１(i)が
ＳＲフリップフロップから構成される場合を例にして説
明したが、これに限るものではない。２つの信号をトリ
ガにして、レベルシフタ１３(i)の動作／停止を制御で
きれば、上記ラッチ回路３１(i)に代えて、例えば、図
２８に示すラッチ回路３２を用いても、同様の効果が得
られる。

【０１２３】上記ラッチ回路３２には、２分周器を構成
する２つのＤフリップフロップ３２ａ・３２ｂと、開始
信号ＳＰおよび出力Ｓ1,Kの論理和の否定を算出するＮ
ＯＲ回路３２ｃと、ＮＯＲ回路３２ｃの出力を反転する
インバータ３２ｄとが設けられている。上記Ｄフリップ
フロップ３２ａの出力Ｑは、Ｄフリップフロップ３２ｂ
を介して、Ｄフリップフロップ３２ａへ入力されてい
る。また、Ｄフリップフロップ３２ａには、インバータ
３２ｄの出力ＬSETがクロックとして印加され、Ｄフリ
ップフロップ３２ｂには、ＮＯＲ回路３２ｃの出力がク
ロックとして印加される。さらに、Ｄフリップフロップ
３２ａの出力ＬOUTが制御信号ＥＮＡ1として出力され
る。この結果、図２９に示すように、ラッチ回路３２
(i)は、上記ラッチ回路３１(i)と同様に、最前段のＳＲ
フリップフロップＦ１(i,1)へパルス入力が開始されて
から、出力Ｓi,Kの立ち上がり時点まで、ハイレベルの
制御信号ＥＮＡiを出力して、レベルシフタ１３(i)に動
作を指示できる。

【０１２４】なお、本実施形態では、ラッチ回路（３１
・３２）のトリガとして、最前段のＳＲフリップフロッ
プＦ１(i,1)へのパルス入力の開始と、最終段のＳＲフ
リップフロップＦ１(i,K)のパルス出力の開始とを用い
たが、これに限るものではない。ブロックＢi内のＳＲ
フリップフロップＦ１がクロック信号ＣＫiを必要とす
る期間よりも前のタイミングで制御信号ＥＮＡiをアク
ティブに設定可能な信号と、当該期間の後のタイミング
で制御信号ＥＮＡiをインアクティブに設定可能な信号
とをトリガとすれば、同様の効果が得られる。

【０１２５】（第６の実施形態）本実施形態では、Ｄフ
リップフロップを用いたシフトレジスタにおいて、ラッ
チ回路でレベルシフタの動作／停止を制御する構成につ
いて、図３０ないし図３４を参照して説明する。

【０１２６】すなわち、本実施形態に係るシフトレジス
タ２１ｄでは、図２０に示すシフトレジスタ２１ｂのＯ
Ｒ回路Ｇ３(i)に代えて、図２５に示すラッチ回路３１
(i)と略同様、最前段のＤフリップフロップＦ２(i,1)へ
のパルス入力と、最終段のＤフリップフロップＦ２(i,
K)のパルス出力とをトリガとするラッチ回路３３(i)が
設けられている。ただし、上述したように、Ｄフリップ
フロップの場合は、最終段のＤフリップフロップＦ２
(i,K)がパルス出力を停止するまでの間、クロック信号
ＣＫiが必要なので、上記ラッチ回路３３(i)は、上記パ
ルス入力が開始された時点から、上記パルス出力が停止
された時点までの間、レベルシフタ２３(i)へ動作を指
示するように構成されている。

【０１２７】具体的には、上記ラッチ回路３３は、最初
のブロックＢ1を例にすると、例えば、図３１に示すよ
うに、図２６に示すラッチ回路３１に加えて、出力信号
ＬOUTと、最終段の出力Ｓ1,Kとの論理和の否定を算出す
るＮＯＲ回路３３ｃと、算出結果を反転するインバータ
３３ｄとを備えている。なお、次段以降のブロックＢi
では、開始信号ＳＰに代えて、前段のブロックＢi-1の
出力が印加される。

【０１２８】上記構成では、図３２に示すように、ラッ
チ回路３３(1)は、最前段のＤフリップフロップＦ２(1,
1)への入力がハイレベルへと変化した時点から、出力Ｓ
1,Kがローレベルへ変化するまでの間、制御信号ＥＮＡ1
をハイレベルに設定する。これにより、レベルシフタ２
３(1)は、当該期間中、クロック信号ＣＫ1を供給し続け
ることができる。また、出力Ｓ1,Kがローレベルへと変
化すると、制御信号ＥＮＡ1がローレベルとなり、レベ
ルシフタ２３(1)が動作を停止する。この結果、第４の
実施形態と同様に、従来よりも少ない消費電力のシフト
レジスタ２１ｄを実現できる。

【０１２９】さらに、本実施形態では、第５の実施形態
と同様に、レベルシフタ２３の動作／停止の判定に必要
な信号線数を削減できるので、第４の実施形態よりも判
定用の信号線に起因する配線容量の増加を抑制でき、さ
らに、消費電力の小さなシフトレジスタ２１ｄを実現で
きる。

【０１３０】なお、図３１では、ラッチ回路３３がＳＲ
フリップフロップから構成される場合を例にして説明し
たが、これに限るものではない。２つの信号をトリガに
して、レベルシフタ１３の動作／停止を制御できれば、
上記ラッチ回路３１(i)に代えて、例えば、図３３に示
すラッチ回路３４を用いても、同様の効果が得られる。

【０１３１】当該ラッチ回路３４では、図３１に示すＮ
ＯＲ回路３３ｃおよびインバータ３３ｄが、図２８に示
すラッチ回路３２に付加されている。この結果、図３４
に示すように、ラッチ回路３４は、上記ラッチ回路３３
と同様に、ブロックＢiの最前段のＤフリップフロップ
Ｆ２(i,1)へパルス入力が開始された時点から、最終段
のＤフリップフロップＦ２(i,K)がパルス出力を終了し
た時点まで、ハイレベルの制御信号ＥＮＡiを出力し
て、レベルシフタ２３(i)に動作を指示できる。

【０１３２】なお、本実施形態では、ラッチ回路（３３
〜３４）のトリガとして、最前段のＤフリップフロップ
Ｆ２(i,1)へのパルス入力の開始と、最終段のＤフリッ
プフロップＦ２(i,K)のパルス出力の終了とを用いた
が、これに限るものではない。ブロックＢi内のＤフリ
ップフロップＦ２がクロック信号ＣＫiを必要とする期
間よりも前のタイミングで制御信号ＥＮＡiをアクティ
ブに設定可能な信号と、当該期間の後のタイミングで制
御信号ＥＮＡiをインアクティブに設定可能な信号とを
トリガとすれば、同様の効果が得られる。

【０１３３】（第７の実施形態）以下では、図３５を参
照して、上記第４および第６の実施形態と同様、レベル
シフタ２３（２４、２５）が複数のＤフリップフロップ
Ｆ２へクロック信号ＣＫを供給するシフトレジスタ２１
ｂ〜２１ｄにおいて、さらに消費電力を削減可能な構成
について説明する。

【０１３４】具体的には、本実施形態に係るシフトレジ
スタは、上記シフトレジスタ２１ｂ〜２１ｄと同様の構
成であるが、各ＤフリップフロップＦ２(i,j)毎にクロ
ック信号制御回路２６(i,j)が設けられており、レベル
シフタ２３(i)（２４(i)、２５(i)：以下では、２３(i)
で代表する）は、クロック入力が必要なＤフリップフロ
ップＦ２のみに昇圧後のクロック信号ＣＫ(i)を供給し
ている。

【０１３５】上記クロック信号制御回路２６(i,j)は、
図３５に示すように、クロック信号ＣＫiが伝送される
信号線上に設けられたスイッチＳＷ１(i,j)と、クロッ
ク信号ＣＫiの反転信号ＣＫiバーの伝送線上に設けられ
たスイッチＳＷ２(i,j)とを備えている。両スイッチＳ
Ｗ１(i,j)・ＳＷ２(i,j)は、図８に示すレベルシフタ２
３(i,j)と同様、ＤフリップフロップＦ２(i,j)の入出力
の論理和を算出するＯＲ回路Ｇ１(i,j)によって制御さ
れ、ＤフリップフロップＦ２(i,j)がクロック信号ＣＫi
（ＣＫiバー）を必要とするときに導通すると共に、ク
ロック入力が不要な場合に遮断される。さらに、クロッ
ク信号制御回路２６(i,j)には、ＤフリップフロップＦ
２(i,j)のクロック入力端子と接地電位との間に設けら
れたＮ型のＭＯＳトランジスタＮ７１(i,j)と、Ｄフリ
ップフロップＦ２(i,j)の反転クロック入力端子と駆動
電圧ＶCCとの間に設けられたＰ型のＭＯＳトランジスタ
Ｐ７２(i,j)とが設けられている。上記トランジスタＮ
７１(i,j)のゲートには、ＯＲ回路Ｇ１(i,j)の出力がイ
ンバータＩＮＶ７１(i,j)で反転された後で印加されて
おり、上記トランジスタＰ７２(i,j)のゲートには、Ｏ
Ｒ回路Ｇ１(i,j)の出力が印加される。

【０１３６】上記構成では、対応するＤフリップフロッ
プＦ２(i,j)が昇圧後のクロック信号ＣＫi（ＣＫiバ
ー）を必要な期間、上記スイッチＳＷ１(i,j)（ＳＷ２
(i,j)）が導通して該ＤフリップフロップＦ２(i,j)へク
ロック信号ＣＫi（ＣＫiバー）を印加する。一方、クロ
ック入力が不要な期間には、上記スイッチＳＷ１(i,j)
・ＳＷ２(i,j)が遮断され、例えば、Ｄフリップフロッ
プＦ２(i,j)など、両スイッチＳＷ１(i,j)・ＳＷ２(i,
j)以降の回路と、レベルシフタ２３(i)とを切り離す。
さらに、クロック入力が不要な期間には、上記両トラン
ジスタＮ７１(i,j)・Ｐ７２(i,j)が導通して、Ｄフリッ
プフロップＦ２(i,j)のクロック入力端子および反転入
力端子をそれぞれ所定の値（ローレベルおよびハイレベ
ル）に維持するので、上記両入力端子が不定の場合とは
異なり、ＤフリップフロップＦ２(i,j)の誤動作を抑制
できる。

【０１３７】上記構成によれば、クロック入力が不要な
期間中、両スイッチＳＷ１(i,j)・ＳＷ２(i,j)以降の回
路と、レベルシフタ２３(i)とが切り離されるので、レ
ベルシフタ２３(i)は、現時点でクロック信号ＣＫ(i)を
必要とするＤフリップフロップＦ２(i,j)のみを駆動す
ればよい。したがって、ブロックＢi内の全Ｄフリップ
フロップＦ２(i,1)〜Ｆ２(i,K)を駆動する場合に比べ
て、レベルシフタ２３(i)の負荷容量を大幅に削減で
き、消費電力を削減できる。この結果、消費電力の小さ
なシフトレジスタを実現できる。

【０１３８】なお、上記では、ＤフリップフロップＦ２
(i,j)毎にクロック信号制御回路２６(i,j)が設けられて
いる場合を例にして説明したが、これに限るものではな
く、例えば、複数のＤフリップフロップＦ２毎にクロッ
ク信号制御回路２６を設けてもよい。この場合、両スイ
ッチＳＷ１・ＳＷ２は、両スイッチＳＷ１・ＳＷ２に接
続されるＤフリップフロップＦ２がクロック入力を必要
としている間、すなわち、最前段のＤフリップフロップ
Ｆ２へのパルス入力が開始されてから、最終段のＤフリ
ップフロップＦ２がパルス出力を終了するまでの間、導
通できるように、例えば、図２０に示すＯＲ回路Ｇ３や
図３０（図３３）に示すラッチ回路３３（３４）と同様
の回路によって制御される。この場合は、各Ｄフリップ
フロップＦ２毎にクロック信号制御回路２６を設ける構
成と比較すると、レベルシフタ２３（２４、２５）の負
荷容量は大きくなるが、クロック信号制御回路２６の数
を削減できるので、回路構成を簡略化できる。

【０１３９】（第８の実施形態）ところで、例えば、図
２に示すデータ信号線駆動回路３や走査信号線駆動回路
４では、上記各実施形態に係るシフトレジスタ（１１・
１１ａ〜１１ｃ・２１・２１ａ〜２１ｄ）の各段の出力
が、タイミングを示す信号として、直接使用される場合
もあるが、複数段の出力を論理演算した信号がタイミン
グ信号として使用されることもある。

【０１４０】以下では、第１・第３および第５の実施形
態のように、ＳＲフリップフロップＦ１を用いたシフト
レジスタにおいて、複数段の出力を論理演算する場合に
好適な構成について、図３６および図３７を参照しなが
ら説明する。なお、ＳＲフリップフロップＦ１を用いた
構成であれば、他の実施形態にも適用できるが、以下で
は、第１の実施形態の場合を例にして説明する。

【０１４１】すなわち、本実施形態に係るシフトレジス
タ１１ｄは、図１に示すシフトレジスタ１１の構成に加
えて、互いに隣接する２つの出力Ｓi・Ｓi+1の論理積を
演算し、演算結果をタイミング信号ＳＭＰiとして出力
するＡＮＤ回路Ｇ４(i)を備えている。さらに、最前段
のＳＲフリップフロップＦ１(1)の前段には、ＳＲフリ
ップフロップＦ１(0)が設けられ、当該ＳＲフリップフ
ロップＦ１(0)の出力Ｓ0と、出力Ｓ1との論理積を算出
して出力するＡＮＤ回路Ｇ４(0)が設けられている。ま
た、ＳＲフリップフロップＦ１(0)には、負論理のセッ
ト信号として、開始信号ＳＰの反転信号ＳＰバーが印加
されており、上記ＳＲフリップフロップＦ１(0)の出力
は、次段となるレベルシフタ１３(1)に制御信号ＥＮＡ1
として入力される。なお、ＳＲフリップフロップＦ１
(0)は、他段のＳＲフリップフロップＦ１(i)と同様に、
伝送するパルス信号のパルス幅に応じた段数（この場合
は、２段）だけ後のレベルシフタ１３(2)の出力ＣＫ2が
印加される。

【０１４２】ここで、各ＳＲフリップフロップＦ１
(0)、Ｆ１(1)…の出力Ｓ0、Ｓ1…のうち、出力Ｓ0のみ
が、単一のＡＮＤ回路Ｇ４(0)に接続されており、他の
出力Ｓiは、２つのＡＮＤ回路Ｇ４(i-1)・Ｇ４(i)とに
接続されている。この結果、ＳＲフリップフロップＦ１
(0)と、残余のＳＲフリップフロップＦ１(i)とは、出力
負荷が異なり、仮に同じタイミングで駆動したとして
も、出力Ｓ0と残余の出力Ｓ1…とは、クロック信号ＣＫ
に対する遅延時間が互いに異なってしまう。したがっ
て、クロック信号ＣＫの周波数が高い場合には、遅延時
間のズレに起因するタイミングのバラツキを抑えるた
め、上記ＡＮＤ回路Ｇ４(0)の出力信号は、後段の回路
では使用されないダミー信号ＤＵＭＭＹとなり、残余の
ＡＮＤ回路Ｇ４(1)…の出力ＳＭＰ1…のみが、映像信号
抽出に使用される。

【０１４３】上記構成において、ＳＲフリップフロップ
Ｆ１(0)には、他段とは異なり、クロック信号ＣＫに同
期しない反転信号ＳＰバーが負論理のセット信号として
印加されているので、出力Ｓ0のタイミング（立ち上が
りやパルス幅など）は、他のＳＲフリップフロップＦ１
(1)…の出力Ｓ1…と異なっている。ところが、上述した
ように、出力Ｓ0は、ダミー信号ＤＵＭＭＹとして後段
の回路で使用されない。したがって、出力Ｓ0のタイミ
ングが異なっていたとしても、シフトレジスタ１１ｄ
は、何ら支障なく、所定の時間ずつ、タイミングの異な
るタイミング信号ＳＭＰ1…を出力できる。

【０１４４】さらに、上記構成では、ＳＲフリップフロ
ップＦ１(0)へ反転信号ＳＰバーが印加され、レベルシ
フタ１３が省かれている。したがって、ＳＲフリップフ
ロップＦ１(0)にもレベルシフタ１３を設ける場合に比
べて、レベルシフタ１３の数を削減できる。

【０１４５】なお、上記第１ないし第８の実施形態で
は、レベルシフタ（１３・１４・２３〜２５）が電流駆
動型の場合を例にして説明したが、図３８に示すように
電圧駆動型のレベルシフタ４１を用いてもよい。当該レ
ベルシフタ４１のレベルシフト部４１ａは、入力スイッ
チング素子として、クロック信号ＣＫに応じて導通／遮
断されるＮ型のＭＯＳトランジスタＮ８１と、クロック
信号ＣＫの反転信号ＣＫバーに応じて導通／遮断される
Ｎ型のＭＯＳトランジスタＮ８２とを備えている。各ト
ランジスタＮ８１（Ｎ８２）のドレインには、負荷とな
るＰ型のＭＯＳトランジスタＰ８３（Ｐ８４）を介して
駆動電圧ＶCCが印加されており、両トランジスタＮ８１
・Ｎ８２のソースは、接地されている。また、上記トラ
ンジスタＮ８２・Ｐ８４の接続点の電位は、レベルシフ
タ４１の出力ＯＵＴとして出力されると共に、上記トラ
ンジスタＰ８３のゲートへ印加される。同様に、上記ト
ランジスタＮ８１・Ｐ８３の接続点の電位は、レベルシ
フタ４１の反転出力ＯＵＴバーとして出力されると共
に、上記トランジスタＰ８４のゲートへ印加される。

【０１４６】一方、上記レベルシフタ４１には、入力開
放スイッチ部（スイッチ）４１ｂとして、Ｎ型のＭＯＳ
トランジスタＮ９１・Ｎ９２が設けられており、レベル
シフタ４１の動作中、上記トランジスタＮ８１のゲート
には、トランジスタＮ９１を介してクロック信号ＣＫが
印加されると共に、上記トランジスタＮ８２のゲートに
は、トランジスタＮ９２を介してクロック信号ＣＫの反
転信号ＣＫバーが印加される。

【０１４７】さらに、上記レベルシフタ４１には、入力
安定部４１ｃとして、Ｎ型のＭＯＳトランジスタＮ９３
およびＰ型のＭＯＳトランジスタＰ９４が設けられてい
る。これにより、レベルシフタ４１の停止中、上記トラ
ンジスタＮ８１のゲートは、トランジスタＮ９３を介し
て接地され、上記トランジスタＮ８２のゲートには、ト
ランジスタＰ９４を介して駆動電圧ＶCCが印加される。
なお、上記入力安定部４１ｃは、特許請求の範囲に記載
の出力安定手段に対応し、上記両トランジスタＮ８１・
Ｎ８２への入力電圧を制御して、出力を安定させる。こ
こで、レベルシフタ４１は、電圧駆動型であり、出力Ｏ
ＵＴを変化する場合にのみ電力を消費するので、レベル
シフタ４１の停止時に、入力電圧で出力電圧を制御して
も電力消費が発生しない。

【０１４８】本実施形態では、制御信号ＥＮＡがハイレ
ベルの場合、レベルシフタ４１の動作を示しているの
で、上記トランジスタＮ９１・Ｎ９２・Ｐ９４のゲート
には、制御信号ＥＮＡが印加され、トランジスタＮ９３
には、制御信号ＥＮＡがインバータＩＮＶ９１にて反転
された後、印加されている。

【０１４９】上記構成では、制御信号ＥＮＡがハイレベ
ルの場合、トランジスタＮ９１・Ｎ９２が導通し、トラ
ンジスタＮ８１・Ｎ８２がクロック信号ＣＫ、および、
その反転信号ＣＫバーに応じて導通／遮断する。これに
より、出力ＯＵＴは、クロック信号ＣＫがハイレベルの
場合、駆動電圧ＶCCのレベルにまで昇圧され、ローレベ
ルの場合、接地レベルとなる。

【０１５０】これとは逆に、制御信号ＥＮＡがローレベ
ルの場合には、トランジスタＮ９３・Ｐ９４が導通する
ので、トランジスタＮ８１が遮断、トランジスタＮ８２
が導通する。この結果、出力ＯＵＴは接地レベルに保た
れ、反転出力ＯＵＴバーは、駆動電圧ＶCCに維持され
る。また、この状態では、両トランジスタＮ９１・Ｎ９
２が遮断されているので、入力スイッチング素子として
のトランジスタＮ８１（Ｎ８２）のゲートは、クロック
信号ＣＫ（ＣＫバー）の伝送線から切り離される。これ
により、例えば、図２に示す制御回路５など、クロック
信号ＣＫ（ＣＫバー）の駆動回路の負荷容量および消費
電力を削減できる。

【０１５１】なお、図３８では、レベルシフタ１３・２
３と同様、１つの制御信号ＥＮＡで動作／停止を制御す
る場合を例にして説明したが、上記レベルシフタ１４・
２４・２５と同様に、トランジスタＮ９１〜Ｐ９４・イ
ンバータＩＮＶ９１の数を制御信号ＥＮＡの数に応じて
増加させれば、複数の制御信号ＥＮＡで動作／停止を制
御できる。

【０１５２】上記構成のレベルシフタ４１を用いた場合
であっても、レベルシフタ４１が複数設けられており、
クロック出力が不要なレベルシフタ４１の少なくとも１
つが停止するので、単一のレベルシフタがシフトレジス
タの全フリップフロップへクロック信号を供給する場合
に比べて、各レベルシフタの負荷容量を削減でき、シフ
トレジスタの消費電力を削減できる。

【０１５３】ただし、上記第１ないし第８の実施形態に
示す電流駆動型のレベルシフタ１３（１４・２３〜２
５：以下では、レベルシフタ１３で代表する）は、動作
中、入力スイッチング素子（Ｐ１１・Ｐ１２）へ常時電
流が流れているので、クロック信号ＣＫの振幅が入力ス
イッチング素子（トランジスタＮ８１・Ｎ８２）のしき
い値よりも低く、レベルシフタ４１が動作できない場合
であっても、何ら支障なく、クロック信号ＣＫを昇圧で
きる。また、クロック出力の要否に応じて、レベルシフ
タ１３を停止させているので、出力を変化させない場合
であっても電力を消費するレベルシフタ１３が複数設け
られているにも拘わらず、消費電力の増大を抑制でき
る。したがって、電流駆動型のレベルシフタ１３を用い
る方が望ましい。

【０１５４】なお、上記第３ないし第７の実施形態で
は、Ｋ個のフリップフロップ（Ｆ１・Ｆ２）毎にレベル
シフタ（１３・１４・２３〜２５）を設ける場合を例に
して説明したが、シフトレジスタが複数のブロックに分
割され、各ブロック毎にレベルシフタが設けられていれ
ば、各ブロックに含まれるフリップフロップの数が同じ
でなくても、略同様の効果が得られる。

【０１５５】さらに、上記各実施形態では、シフトレジ
スタの適用例として、画像表示装置を例にして説明した
が、シフトレジスタの駆動電圧よりも低い振幅のクロッ
ク信号ＣＫが与えられる用途であれば、本発明に係るシ
フトレジスタを広く適用できる。ただし、画像表示装置
では、解像度の向上と表示面積の拡大とが強く求められ
ているため、シフトレジスタの段数が多く、かつ、レベ
ルシフタの駆動能力を十分に確保できないことが多い。
したがって、画像表示装置の駆動回路に適用した場合
は、特に効果的である。

【０１５６】

【発明の効果】本発明に係るシフトレジスタは、以上の
ように、フリップフロップが少なくとも１つのフリップ
フロップからなる複数のブロックに分けられ、駆動電圧
よりも小さな振幅のクロック信号を昇圧するレベルシフ
タは、当該各ブロック毎に設けられていると共に、上記
複数のレベルシフタのうち、その時点で上記入力パルス
の伝送に上記クロック信号の入力を必要としないブロッ
クに対応するレベルシフタの少なくとも１つは停止する
構成である。

【０１５７】当該構成では、シフトレジスタに複数のレ
ベルシフタが設けられているので、各レベルシフタから
フリップフロップへの距離を短縮できる。また、複数の
レベルシフタのうち、少なくとも１つは、動作を停止し
ている。これらの結果、低電圧のクロック信号入力で動
作可能で、かつ、低消費電力なシフトレジスタを実現で
きるという効果を奏する。

【０１５８】本発明に係るシフトレジスタは、上記構成
において、特定ブロックがＤフリップフロップを含み、
特定レベルシフタは、当該特定ブロックへのパルス入力
が開始された時点で動作を開始し、当該特定ブロックの
最終段のフリップフロップがパルス出力を終了した後
に、動作を停止する構成である。

【０１５９】当該構成によれば、特定レベルシフタは、
特定ブロックのＤフリップフロップが動作する際に必要
な期間に、レベルシフト後のクロック信号を供給し、Ｄ
フリップフロップへのクロック信号の入力が不要な場合
には、動作を停止するので、互いに異なるパルス幅の入
力パルスを伝送可能で、かつ、消費電力の少ないシフト
レジスタを実現できるという効果を奏する。

【０１６０】本発明に係るシフトレジスタは、上記構成
において、特定ブロック内に複数のＤフリップフロップ
を含み、特定レベルシフタは、上記特定ブロックへ入力
される信号と、上記特定ブロックの最終段のフリップフ
ロップの出力信号とに応じて、出力を変化させるラッチ
回路を含んでいる構成である。

【０１６１】当該構成によれば、２つの信号に基づい
て、ラッチ回路の出力が変化し、特定レベルシフタの動
作／停止が制御されるので、特定ブロック内のフリップ
フロップ数が多い場合でもシフトレジスタの回路構成を
簡略化できるという効果を奏する。

【０１６２】本発明に係るシフトレジスタは、上記構成
において、上記レベルシフタは、動作中、上記クロック
信号を印加する入力スイッチング素子が常時導通する電
流駆動型のレベルシフト部を含んでいる構成である。

【０１６３】当該構成によれば、電流駆動型のレベルシ
フタのうち、少なくとも１つが動作を停止するので、ク
ロック信号の振幅が入力スイッチング素子のしきい値電
圧よりも低い場合でもレベルシフト可能で、かつ、消費
電力が少ないシフトレジスタを実現できるという効果を
奏する。

【０１６４】本発明に係るシフトレジスタは、上記構成
のシフトレジスタにおいて、上記レベルシフト部へ、上
記入力スイッチング素子が遮断するレベルの信号を与え
て、当該レベルシフタを停止させる入力信号制御部が設
けられている構成である。

【０１６５】当該構成によれば、入力信号制御部が入力
信号のレベルを制御して、入力スイッチング素子を遮断
するので、停止中は、動作中に入力スイッチング素子へ
流れる電流の分だけ、消費電力を低減できるという効果
を奏する。

【０１６６】本発明に係るシフトレジスタは、上記構成
において、上記レベルシフト部への電力供給を停止し
て、当該レベルシフタを停止させる電力供給制御部を備
えていている構成である。

【０１６７】当該構成によれば、各レベルシフト部への
電力供給を停止して、当該レベルシフタを停止させるの
で、停止中、動作中にレベルシフタで消費する電力の分
だけ、消費電力を低減できるという効果を奏する。

【０１６８】本発明に係るシフトレジスタは、上記各構
成において、上記レベルシフタは、停止時に、予め定め
られた値に出力電圧を保つ出力安定手段を備えている構
成である。

【０１６９】当該構成によれば、レベルシフタが停止し
ている間、当該レベルシフタの出力電圧は、出力安定手
段によって所定の値に保たれるので、不定な出力電圧に
起因するフリップフロップの誤動作を防止でき、より安
定したシフトレジスタを実現できるという効果を奏す
る。

【０１７０】本発明に係るシフトレジスタは、上記各構
成において、上記レベルシフト部とクロック信号の伝送
線との間に、当該レベルシフタが停止している間、開放
されるスイッチが設けられている構成である。

【０１７１】当該構成では、クロック信号線へ接続され
る入力スイッチング素子は、動作中のレベルシフタのも
のに限定されるので、クロック信号線の負荷容量を削減
でき、クロック信号線を駆動する回路の消費電力を削減
できるという効果を奏する。

【０１７２】本発明に係る画像表示装置は、以上のよう
に、データ信号線駆動回路および走査信号線駆動回路の
少なくとも一方は、上述のいずれかの構成のシフトレジ
スタを備えている構成である。

【０１７３】当該構成によれば、データ信号線駆動回路
および走査信号線駆動回路の少なくとも一方に、上記各
構成のシフトレジスタを備えているので、消費電力が少
ない画像表示装置を実現できるという効果を奏する。

【０１７４】本発明に係る画像表示装置は、上記構成に
おいて、上記データ信号線駆動回路、走査信号線駆動回
路および各画素は、互いに同一の基板上に形成されてい
る構成である。

【０１７５】当該構成によれば、データ信号線の数およ
び走査信号線の数が増加しても、基板外に出す信号線の
数が変化しないので、各信号線の容量の不所望な増大を
防止できると共に、集積度の低下を防止できるという効
果を奏する。

【０１７６】本発明に係る画像表示装置は、上記構成に
おいて、上記データ信号線駆動回路、走査信号線駆動回
路および各画素は、多結晶シリコン薄膜トランジスタか
らなるスイッチング素子を含んでいる構成である。

【０１７７】当該構成では、上記データ信号線駆動回
路、走査信号線駆動回路および各画素は、いずれも、多
結晶シリコン薄膜トランジスタからなるスイッチング素
子を含んでいるので、消費電力が少なく、かつ、表示面
積の広い画像表示装置を実現できるという効果を奏す
る。

【０１７８】本発明に係る画像表示装置は、上記構成に
おいて、上記データ信号線駆動回路、走査信号線駆動回
路および各画素は、６００度以下のプロセス温度で製造
されたスイッチング素子を含んでいる構成である。

【０１７９】当該構成によれば、通常のガラス基板（歪
み点が６００度以下のガラス基板）を使用しても、歪み
点以上のプロセスに起因するソリやタワミが発生しない
ので、実装がさらに容易で、より表示面積の広い画像表
示装置を実現できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、セット
・リセット・フリップフロップを含んで構成されるシフ
トレジスタの要部構成を示すブロック図である。

【図２】上記シフトレジスタを用いた画像表示装置の要
部構成を示すブロック図である。

【図３】上記画像表示装置において、画素の構成例を示
す回路図である。

【図４】上記シフトレジスタの動作を示すタイミングチ
ャートである。

【図５】上記シフトレジスタで用いられるセット・リセ
ット・フリップフロップの構成例を示す回路図である。

【図６】上記セット・リセット・フリップフロップの動
作を示すタイミングチャートである。

【図７】上記シフトレジスタにおいて、レベルシフタの
構成例を示す回路図である。

【図８】本発明の他の実施形態を示すものであり、Ｄフ
リップフロップを含んで構成されるシフトレジスタの要
部構成を示すブロック図である。

【図９】上記シフトレジスタの動作を示すタイミングチ
ャートである。

【図１０】上記Ｄフリップフロップの構成例を示す回路
図である。

【図１１】上記Ｄフリップフロップの動作を示すタイミ
ングチャートである。

【図１２】上記シフトレジスタで用いられるＯＲ回路の
構成例を示す回路図である。

【図１３】上記シフトレジスタの変形例を示すブロック
図である。

【図１４】上記シフトレジスタにおいて、レベルシフタ
の構成例を示す回路図である。

【図１５】本発明のさらに他の実施形態を示すものであ
り、複数のセット・リセット・フリップフロップ毎にレ
ベルシフタが設けられたシフトレジスタを示すブロック
図である。

【図１６】上記シフトレジスタで用いられるＯＲ回路の
構成例を示す回路図である。

【図１７】上記シフトレジスタの動作を示すタイミング
チャートである。

【図１８】上記シフトレジスタの変形例を示すブロック
図である。

【図１９】上記シフトレジスタにおいて、レベルシフタ
の構成例を示す回路図である。

【図２０】本発明のまた別の実施形態を示すものであ
り、複数のＤフリップフロップ毎にレベルシフタが設け
られたシフトレジスタを示すブロック図である。

【図２１】上記シフトレジスタで用いられるＯＲ回路の
構成例を示す回路図である。

【図２２】上記シフトレジスタの動作を示すタイミング
チャートである。

【図２３】上記シフトレジスタの変形例を示すブロック
図である。

【図２４】上記シフトレジスタにおいて、レベルシフタ
の構成例を示す回路図である。

【図２５】本発明のさらに他の実施形態を示すものであ
り、レベルシフタの動作を制御するためのラッチ回路
と、セット・リセット・フリップフロップとを含むシフ
トレジスタを示すブロック図である。

【図２６】上記ラッチ回路の構成例を示すブロック図で
ある。

【図２７】上記シフトレジスタの動作を示すタイミング
チャートである。

【図２８】上記ラッチ回路の他の構成例を示すブロック
図である。

【図２９】上記ラッチ回路の動作を示すタイミングチャ
ートである。

【図３０】本発明のまた別の実施形態を示すものであ
り、上記ラッチ回路と、Ｄフリップフロップとを含むシ
フトレジスタを示すブロック図である。

【図３１】上記ラッチ回路の構成例を示すブロック図で
ある。

【図３２】上記シフトレジスタの動作を示すタイミング
チャートである。

【図３３】上記ラッチ回路の他の構成例を示すブロック
図である。

【図３４】上記ラッチ回路の動作を示すタイミングチャ
ートである。

【図３５】本発明のさらに他の実施形態を示すものであ
り、各ブロックのレベルシフタが当該ブロック内のＤフ
リップフロップに選択的にクロック信号を供給する場合
に設けられるクロック信号制御回路を示す回路図であ
る。

【図３６】本発明のまた別の実施形態を示すものであ
り、シフトレジスタの要部構成を示すブロック図であ
る。

【図３７】上記シフトレジスタの動作を示すタイミング
チャートである。

【図３８】本発明の変形例を示すものであり、電圧駆動
型のレベルシフタを示す回路図である。

【図３９】従来例を示すものであり、レベルシフタを含
むシフトレジスタを示すブロック図である。

【符号の説明】

１ 画像表示装置 ３ データ信号線駆動回路 ４ 走査信号線駆動回路 １１・１１ａ〜１１ｄ・２１・２１ａ〜２１ｃ シフト
レジスタ １３・１４・２３〜２５・４１ レベルシフタ １３ａ・１４ａ・２３ａ〜２５ａ・４１ａ レベルシフ
ト部 １３ｂ・１４ｂ・２３ｂ〜２５ｂ 電力供給制御部 １３ｃ・１４ｃ・２３ｃ〜２５ｃ 入力制御部（スイッ
チ） １３ｄ・１４ｄ 入力スイッチング素子遮断制御部（入
力信号制御部） １３ｅ・１４ｅ・２３ｅ〜２５ｅ 出力安定部（出力安
定手段） ２３ｄ〜２５ｄ 入力スイッチング素子遮断制御部（入
力信号制御部） ３１〜３４ ラッチ回路 ４１ｂ 入力開放スイッチ部（スイッチ） ４１ｃ 入力安定部（出力安定手段） Ｂ1… ブロック（特定ブロック） Ｆ１(1)… ＳＲフリップフロップ（フリップフロッ
プ） Ｆ２(1)… Ｄフリップフロップ（フリップフロップ） Ｐ１１・Ｐ１２ トランジスタ（入力スイッチング素
子） ＰＩＸ 画素

フロントページの続き (72)発明者 前田 和宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 海瀬 泰佳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 マイケル ジェームス ブラウンロー イギリス国 オーエックス４ ４ワイビー オックスフォード、サンドフォード オ ン テムズ、チャーチ ロード 124 (72)発明者 グレアム アンドリュー カーンズ イギリス国 オーエックス２ ８エヌエイ チ オックスフォード、カッテスロウ、ボ ーン クローズ22

Claims (11)

【特許請求の範囲】
1. 【請求項１】クロック信号に同期して動作する複数段の
   フリップフロップと、 上記フリップフロップの駆動電圧よりも振幅が小さなク
   ロック信号を昇圧して上記各フリップフロップへ印加す
   るレベルシフタとを有し、上記クロック信号に同期して
   入力パルスを伝送するシフトレジスタにおいて、 上記各フリップフロップは、少なくとも１つのフリップ
   フロップからなる複数のブロックに分けられ、 上記レベルシフタは、当該各ブロック毎に設けられてい
   ると共に、 上記複数のレベルシフタのうち、その時点で上記入力パ
   ルスの伝送に上記クロック信号の入力を必要としないブ
   ロックに対応するレベルシフタの少なくとも１つは停止
   してなり、 上記ブロックのうちの特定ブロックは、上記フリップフ
   ロップとして、Ｄフリップフロップを含んでいると共
   に、 上記特定ブロックに対応する特定レベルシフタは、当該
   特定ブロックへのパルス入力が開始された時点で動作を
   開始し、当該特定ブロックの最終段のフリップフロップ
   がパルス出力を終了した後に、動作を停止することを特
   徴とするシフトレジスタ。
2. 【請求項２】上記特定ブロック内の上記フリップフロッ
   プは、複数であり、 上記特定レベルシフタは、上記特定ブロックへ入力され
   る信号と、上記特定ブロックの最終段のフリップフロッ
   プの出力信号とに応じて、出力を変化させるラッチ回路
   を含んでいることを特徴とする請求項１記載のシフトレ
   ジスタ。
3. 【請求項３】クロック信号に同期して動作する複数段の
   フリップフロップと、 上記フリップフロップの駆動電圧よりも振幅が小さなク
   ロック信号を昇圧して上記各フリップフロップへ印加す
   るレベルシフタとを有し、上記クロック信号に同期して
   入力パルスを伝送するシフトレジスタにおいて、 上記各フリップフロップは、少なくとも１つのフリップ
   フロップからなる複数のブロックに分けられ、 上記レベルシフタは、当該各ブロック毎に設けられてい
   ると共に、 上記複数のレベルシフタのうち、その時点で上記入力パ
   ルスの伝送に上記クロック信号の入力を必要としないブ
   ロックに対応するレベルシフタの少なくとも１つは停止
   してなり、 上記レベルシフタは、入力スイッチング素子を備えた電
   流駆動型のレベルシフト部を含んでいることを特徴とす
   るシフトレジスタ。
4. 【請求項４】上記レベルシフタは、上記レベルシフト部
   への入力信号として、上記入力スイッチング素子が遮断
   するレベルの信号を与えることによって、当該レベルシ
   フタを停止させる入力信号制御部を備えていることを特
   徴とする請求項３記載のシフトレジスタ。
5. 【請求項５】上記レベルシフタは、上記レベルシフト部
   への電力供給を停止して、当該レベルシフタを停止させ
   る電力供給制御部を備えていることを特徴とする請求項
   ３記載のシフトレジスタ。
6. 【請求項６】クロック信号に同期して動作する複数段の
   フリップフロップと、 上記フリップフロップの駆動電圧よりも振幅が小さなク
   ロック信号を昇圧して上記各フリップフロップへ印加す
   るレベルシフタとを有し、上記クロック信号に同期して
   入力パルスを伝送するシフトレジスタにおいて、 上記各フリップフロップは、少なくとも１つのフリップ
   フロップからなる複数のブロックに分けられ、 上記レベルシフタは、当該各ブロック毎に設けられてい
   ると共に、 上記複数のレベルシフタのうち、その時点で上記入力パ
   ルスの伝送に上記クロック信号の入力を必要としないブ
   ロックに対応するレベルシフタの少なくとも１つは停止
   してなり、 上記各レベルシフタは、出力安定手段を備えていること
   を特徴とするシフトレジスタ。
7. 【請求項７】上記レベルシフタには、上記クロック信号
   が伝送されるクロック信号線と、上記レベルシフト部と
   の間に配され、当該レベルシフタが停止している間、開
   放されるスイッチが設けられていることを特徴とする請
   求項６記載のシフトレジスタ。
8. 【請求項８】マトリクス状に配された複数の画素と、 上記各画素の各行に配置された複数のデータ信号線と、 上記各画素の各列に配置された複数の走査信号線と、 予め定められた周期の第１クロック信号に同期して、互
   いに異なるタイミングの走査信号を上記各走査信号線へ
   順次与える走査信号線駆動回路と、 予め定められた周期の第２クロック信号に同期して順次
   与えられ、かつ、上記各画素の表示状態を示す映像信号
   から、上記走査信号が与えられた走査信号線の各画素へ
   のデータ信号を抽出して、上記各データ信号線へ出力す
   るデータ信号線駆動回路とを有する画像表示装置におい
   て、 上記データ信号線駆動回路および走査信号線駆動回路の
   少なくとも一方は、上記第１あるいは第２クロック信号
   を上記クロック信号とする請求項１乃至７記載のシフト
   レジスタを備えていることを特徴とする画像表示装置。
9. 【請求項９】上記データ信号線駆動回路、走査信号線駆
   動回路および各画素は、互いに同一の基板上に形成され
   ていることを特徴とする請求項８記載の画像表示装置。
10. 【請求項１０】上記データ信号線駆動回路、走査信号線
    駆動回路および各画素は、多結晶シリコン薄膜トランジ
    スタからなるスイッチング素子を含んでいることを特徴
    とする請求項８または９記載の画像表示装置。
11. 【請求項１１】上記データ信号線駆動回路、走査信号線
    駆動回路および各画素は、６００度以下のプロセス温度
    で製造されたスイッチング素子を含んでいることを特徴
    とする請求項８乃至１０記載の画像表示装置。