CN100505103C - 移位缓存器和使用移位缓存器的平板显示器 - Google Patents
移位缓存器和使用移位缓存器的平板显示器 Download PDFInfo
- Publication number
- CN100505103C CN100505103C CNB2005100661715A CN200510066171A CN100505103C CN 100505103 C CN100505103 C CN 100505103C CN B2005100661715 A CNB2005100661715 A CN B2005100661715A CN 200510066171 A CN200510066171 A CN 200510066171A CN 100505103 C CN100505103 C CN 100505103C
- Authority
- CN
- China
- Prior art keywords
- signal
- phase inverter
- clock
- clock signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 30
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 7
- 230000007423 decrease Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 24
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 13
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 13
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 13
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 235000013446 pixi Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Control Of El Displays (AREA)
Abstract
一种移位缓存器，可容忍其控制时钟信号中的变化或抖动。在该移位缓存器的偶数级中，为将反相器分别加在闩锁电路的输入端和输出端。另外，该移位缓存器基于两个控制时钟信号而工作。
Description
技术领域
本发明是有关于一种移位缓存器。
背景技术
移位缓存器是一种周知的顺序逻辑电路，主要用于暂存和传输资料信号。一个典型的移位缓存器包括在一炼中连结在一起的闩锁电路或正反电路的级/组，使得一级电路的输出成为下一级电路的输入。移位缓存器中的每一级电路通常由一个或多个时钟信号驱动。缓存器广泛用于各种类型的电子设备，例如平板显示器。
图3所示为习知的移位缓存器电路300。如图所示，移位缓存器300接收启动信号ST，其依序传输S个级，从闩锁电路Latch1传到LatchS。移位缓存器300还配置来用以输出信号OUT1～OUTs。移位缓存器300基于一时钟信号CLK和一反相时钟信号CLK(下文中称为“XCLK”)而工作，其中XCLK是藉由将时钟信号CLK反相而获得的。互补时钟信号，例如CLK和XCLK，是由于其元件的工作特性而用于习知的移位缓存器中。
图4A为习知的移位缓存器400的详细示意图。如图所示，移位缓存器400处理一资料信号ST，并基于时钟信号CLK和XCLK而工作。移位缓存器400由两级相邻的闩锁电路410和420组成。闩锁电路410包括一个反相器413和两个时脉反相器411和415。闩锁电路420包括一个反相器423和两个时脉反相器421和425。在闩锁电路410和420中，反相器413和415以及423和425分别连接在一起而形成一个正反器电路。
下面来描述移位缓存器400的工作情况。其为将信号ST送给闩锁电路410的时脉反相器411，并经由反相器413传给下一个闩锁电路420。在闩锁电路410和420的反相器413或者423的输出端可以分别获得输出信号组OUTk和OUTk+1。
为了控制信号ST通过移位缓存器400的过程，因而闩锁电路410和420会根据一个或者多个时钟信号的上升和下降依序闩锁信号ST。特别地，闩锁电路410和420为由两个时钟信号CLK和XCLK控制。时钟信号CLK和XCLK分别供给闩锁电路410和420的时脉反相器411、415和421和425。
图4B所示为一例时钟信号CLK和XCLK。如图所示，时钟信号CLK和XCLK相位相反，并具有50％的工作周期。互补时钟信号，例如是CLK和XCLK，由于其时脉反相器的工作特性，而被用于习知的移位缓存器中。闩锁电路410和420中的时脉反相器，例如时脉反相器411、415、421和425，其内部结构和工作情况则描述于以下的图5。
图5所示为习知时脉反相器的一个例子，例如，时脉反相器411、415、421和425。特别地，如一时脉反相器500所示，其处理输入信号IN的方式为基于一组互补时钟信号CKN和CKP产生一输出信号OUT。典型地，时脉反相器500由两个P型金属氧化物半导体(“PMOS”)晶体管M1、M2以及两个N型金属氧化物半导体(“NMOS”)晶体管M3和M4构成。
输入信号IN为传送给PMOS晶体管M1和NMOS晶体管M4。同样，时钟信号CKP和CKN分别传送给PMOS晶体管M2和NMOS晶体管M3。时钟信号CKP和CKN与CLK和XCLK(前面已经于图4描述过)具有相同的波形。即，CKP和CKN也是具有相反相位和50％的工作周期信号。随着时钟信号CKP和CKN由高变到低及由低变到高，晶体管M2和M3闸控输入信号IN到其输出。然后可以在PMOS晶体管M2和NMOS晶体管M3之间获得一输出信号OUT。因此，习知的移位缓存器电路中的时脉反相器的工作为取决于一组互补时钟信号。
由于习知的移位缓存器使用相位相反并具有50％的工作周期的互补时钟信号，所以其对时钟信号的变化或抖动比较敏感。时钟信号的变化可以由各种因素引起，例如闸控延迟、时脉线路的特性或者温度的变化。
请参阅图6所示，其为时脉抖动或变化的一个例子。如图所示，在时间T1中，时钟信号CKP的相位由逻辑高准位变为逻辑低准位。然而，由于延迟，时钟信号CKN的相位并不从逻辑低准位变为逻辑高准位，而是在延迟t时间后开始改变其相位。CKN相对于CKP的延迟，例如会引起晶体管M2相对于晶体管M3工作不同步。这样，或许就会导致从时脉反相器500和/或移位缓存器400的输出信号错误。因而，时钟信号之间的相位变化可以造成习知的缓存器的不正常工作或甚至是失效。
因而需要提供一种移位缓存器，其能够容许时钟信号的变化。
发明内容
根据本发明的实施例，一个移位缓存器包括多数级。每一级包括相应的闩锁电路，该闩锁电路包含一第一时脉反相器和一闩锁电路。该第一时脉反相器由一第一时钟信号和一第二时钟信号控制将输入信号反相，并且该反相后的输入信号由闩锁电路闩锁。该闩锁输入信号作为后序级的输入信号。在上述的多数级的偶数级，一第一反相器设置于上述的第一时脉反相器的输入端之前，将输入信号反相以用于相应的闩锁电路，同时一第二反相器设置于该闩锁电路的输出端之后，将该闩锁的输入信号反相，以作为在该偶数级中相应的闩锁电路的输出信号。
根据本发明的其他实施例，其为提供一种移位缓存器，将一数字信号与一第一时钟信号和一第二时钟信号同步依序进行传输。该移位缓存器包括多数个依序串联的级。每一级包括相应的闩锁单元，每个闩锁单元基于上述的第一时钟信号和第二时钟信号，对应于输入信号输出一信号。该输出信号用于后序级作为后序级闩锁单元的输入信号。在上述的多数级的偶数级，在闩锁单元的输入端之前设置有一第一反相器，将该输入信号进行反相，以用于相应的闩锁单元。在该闩锁单元的输出端之后设置有一第二反相器，以将该闩锁单元的输出进行反相，并作为在偶数级相应的闩锁电路的输出信号。
根据本发明的另外其他的实施例，移位缓存器基于一第一时钟信号和一第二时钟信号来处理一输入信号。该移位缓存器包括一第一级和一第二级。该第一级包括一第一闩锁电路，基于第一和第二时钟信号将该输入信号闩锁。该第二级包括一第一反相器，将该第一级的输出进行反相，一第二闩锁电路，耦接到该第一反相器，以及一第二反相器，将第二闩锁电路的输出进行反相。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示依照本发明一较佳实施例的一种显示器(下文中称为“Poly-SiTFT LCD”)的方块示意图。
图2A绘示依照本发明一较佳实施例的一种多晶硅薄膜晶体管液晶显示器(Poly-Si TFT LCD)的方块示意图。
图2B绘示依照本发明一较佳实施例的一种资料驱动电路。
图2C绘示依照本发明一较佳实施例的一种闸极驱动电路。
图3绘示为习知移位缓存器的方块示意图。
图4A绘示为图3中的移位缓存器中的两个相邻的闩锁电路。
图4B绘示为用于图4A的闩锁电路的时钟信号。
图5绘示为习知实施于图4所示的闩锁电路的时脉反相器。
图6绘示为用于图4A的闩锁电路的时钟信号。
图7为绘示依照本发明一较佳实施例的一种移位缓存器的相邻闩锁电路。
图8和图9为绘示依照本发明一较佳实施例的一种用于图7所示的移位缓存器的闩锁电路的时钟信号。
图10为绘示依照本发明一较佳实施例的一种用于显示器中的资料驱动电路或者闸极驱动电路的移位缓存器。
100：显示器 105、205：玻璃基板
110、210：资料驱动电路120、220：闸极驱动电路
130：端部 140：膜缆线
150：积体印刷电路板 200：显示装置
207：像素阵列
230、260、400、700、1000：移位缓存器
240、270：准位转换器 250、280：缓冲器
300：移位缓存器电路 400：准位转换器
410、420、710、720：闩锁电路
411、415、421、425、500、711、715、721、725：时脉反相器
413、423、713、723：反相器 730：第一反相器
740：第二反相器 M1、M2、M3、M4：晶体管
具体实施方式
本发明的多个实施例提出一种移位缓存器，其可容忍时钟信号的变化和抖动。符合本发明原理的移位缓存器可以用于显示器(例如，平板显示器)的驱动电路。在一些实施例中，该移位缓存器包括多级闩锁电路。在偶数级闩锁电路的输入和输出可以配置有反相器。另外，移位缓存器可以基于两个不同的时钟信号而工作。这两个时钟信号可以具有非50％的工作周期，并且可以随意地彼此重迭。
下面结合附图对本发明的实施例进行详细的描述。所有附图中相同或者相似的部分使用相同的参考标号。
图1是一例显示器100。显示器100可以为任意类型的显示器，例如平板显示器。在本领域的技术人员可知，其他类型的显示器，例如阴极射线管(CRT)显示器、液晶显示器(LED)，和其他类型的等离子显示器，都符合本发明的原理。例如，显示器100可以实施在有机电发光显示器(OLED)，场发光显示器(FED)、等离子显示面板(PDP)等
为了便于叙述，以显示器100实施在多晶硅薄膜晶体管液晶显示器(Poly-Si TFT平板显示器)来描述。特别地，显示器100包括形成于玻璃基板105上的资料驱动电路110和闸极驱动电路120。端部130与积体印刷电路板(PCB)150用一膜缆线140连接。
图2A是多晶硅薄膜晶体管液晶显示器200的详细示意图。特别地，图2A为绘示多晶硅薄膜晶体管液晶显示装置200的结构。显示装置200可以包括具有像素阵列207的玻璃基板205、资料驱动电路210和闸极驱动电路220。
如图2A所示，资料驱动电路210可以耦接到具有M条资料信号线DL1～DLM的像素阵列207。闸极驱动电路220也可以经由N条扫描信号线GL1～GLN耦接到像素阵列207。在像素阵列207中，在每条资料信号线DLi(其中，i为1～M之间的整数)与每条扫描信号线GLj(其中，j为1～N之间的整数)的交叉处，形成一像素PIXi，j。资料驱动电路210和闸极驱动电路220可以基于各种矩阵架构(例如，单矩阵或双矩阵)耦接到像素阵列。
在一些实施例中，资料驱动电路210和闸极驱动电路220可以基于主动矩阵定址来定址像素PIXi，j。但是，其他类型的定址可以由本发明的其他实施例支援。例如，符合本发明原理的显示器还可以使用被动矩阵定址。
在一些实施例中，驱动电路210和220为由薄膜晶体管制成而积体于显示器200中。当然，本领域的技术人员可知，驱动电路210和220可以使用硬体、软体、韧体或者其组合的元件来实施。以下分别参照图2B和图2C来说明资料驱动电路210和闸极驱动电路220的结构。
图2B所示为资料驱动电路210的基本结构。如图所示，资料驱动电路210可以包括移位缓存器230、准位转换器(level shifter)240、以及缓冲器250。下面将对这些组件进一步描述。
移位缓存器230接收一启动信号STD，并基于时钟信号CKD将其传输以用于显示器。移位缓存器230可以基于周知的方法(例如，逐点驱动方法或者逐线驱动方法)而工作。移位缓存器230可以用周知的元件来实施和配置。例如，在一实施例中，移位缓存器可以静态移位缓存器来实施。
准位转换器240将来自移位缓存器230的信号调整为可以启动开关元件的准位。准位转换器240可以用周知的元件来实施。
缓冲器250是可选择的，并且能够控制到像素阵列207(例如，到线DL1～DLM)的显示资料的顺序。缓冲器250还可以使用周知的元件来实施。
图2C所示为闸极驱动电路220的基本结构。如图所示，闸极驱动电路可以包括移位缓存器260、准位转换器270和缓冲器280。
移位缓存器260接收启动信号STS，并基于时钟信号CKS将其传输用于显示器。移位缓存器260可以用周知的元件来实施和配置。例如，在一些实施例中，移位缓存器260可以静态移位缓存器来实施。
准位转换器270将来自移位缓存器260的信号调整为不同的准位。准位转换器270可以用周知的元件来实施。
缓冲器280可以控制送给像素阵列207(例如，线GL1～GLN)的驱动信号的顺序，缓冲器280还可以用周知的元件来实施。
当然，本领域的技术人员可知，在资料驱动电路210和闸极驱动电路220中，可以包括各种其他元件。例如，驱动电路210和220还可以包括元件，例如，模/数转换器和记忆体(即存储介质，以下均称为记忆体)。
图7所示为符合本发明实施例的移位缓存器700。在一些实施例中，移位缓存器700可以用于前述的资料驱动电路210和闸极驱动电路220。另外，在一些实施例中，移位缓存器700的多个级可以为受限反相器，以容忍时脉变化和时脉抖动。例如，该些反相器可以用作阻止由时脉变化所引起的错误而必须的缓冲器或延迟元件。另外，该些反相器可以用于将由时脉变化或抖动引起的错误孤立只在一级。下面将描述该些有界反相器的应用例。
在一些实施例中，移位缓存器700的奇数级(例如，1，3，5级等)可以包括一闩锁电路，该闩锁电路基于两个时钟信号而工作。然而，在移位缓存器700奇数级和偶数级(例如，级2，4，6等)之间可以配置有反相器。例如，如图7所示，在闩锁电路710的输出端和闩锁电路720的输入端之间配置有一反相器730。在移位缓存器700的输出闩锁电路720和移位缓存器700的下一级之间配置有一第二反相器740。该架构对于设置每个闩锁电路的每个输入信号的相位为彼此相同是有效的。
另外，如上所述，移位缓存器700可以基于两个时钟信号而工作。在各个实施例中，该两个时钟信号的工作周期可以配置为非50％，而且，该两个时钟信号可以在任意数量的逻辑低准位重迭(0-0重迭)或逻辑高准位重迭(1-1重迭)。
如图所示，移位缓存器700可以包括相邻的闩锁电路710和720。在闩锁电路710和720之间可以设置有一第一反相器730。另外，在闩锁电路720和移位缓存器700的下一级(图中未示)之间可以设置有一第二反相器740。
闩锁电路710可以包括一反相器713和两个时脉反相器711和715。如图所示，反相器713和时脉反相器715连接在一起形成一个正反电路。在工作期间，启动信号ST传送给时脉反相器711，并经由反相器713传送给移位缓存器700的下一级。在时脉反相器711和715的控制端配置有一第一时钟信号CLK1和一第二时钟信号CLK2。这样，闩锁电路710将闩锁从前面的闩锁电路(图中未绘示)所接收的启动信号ST，并且回应两个时钟信号CLK1和CLK2的上升和下降，将闩锁的信号传送给后序的闩锁电路(例如，闩锁电路720)。从闩锁电路710所得的输出OUTk还可以从反相器713的输出获得。
闩锁电路720可以包括一个反相器723和两个时脉反相器721和725。反相器723和时脉反相器725连接形成一正反电路。在工作期间，将闩锁电路710的输出用作闩锁电路720的输入。在一些实施例中，闩锁电路710的输出首先由第一反相器730进行反相，然后输入到闩锁电路720的时脉反相器721。与闩锁电路710类似，闩锁电路720可以基于两个时钟信号CLK1和CLK2的上升和下降来工作。然后，时脉反相器721的输出被闩锁，并经由反相器723传送给下一级。然后，反相器723的输出可以由反相器740进行反相。那么就可以从反相器740的输出获得一输出信号OUTk+1。
图8所示为一例时钟信号CLK1和CLK2的波形，其可以用于本发明的实施例中。在图示的实施例中，该第一时钟信号CLK1的工作周期小于50％，并且第二时钟信号CLK2的工作周期也小于50％。本发明的各个实施例可以使用小于50％的工作周期，以确保在这些信号的边缘之间有一定间隔或扩展。当然，本领域的技术人员可知，本发明不同的实施例可以使用其他的工作周期。在其他实施例中，时钟信号CLK1和CLK2可以任意重迭。
图9所示为一例时钟信号CLK1和CLK2的波形，其中这两个波形重迭。如图所示，在时间段P1，该第一时钟信号CLK1和该第二时钟信号CLK2在逻辑高准位重迭(1-1重迭)。在时间段P2，该第一时钟信号CLK1和该第二时钟信号CLK2在逻辑低准位重迭(0-0重迭)。
图10所示为符合本发明实施例的一K级移位缓存器1000的实施例。如上所述，移位缓存器1000可以实施于平板显示装置中的资料驱动电路或者闸极驱动电路中。如图所示，移位缓存器1000包括k个闩锁电路链。然而，在每个偶数级(例如，级2，4，6等)，该闩锁电路包括两个附加的反相器。如上所述，该些附加反相器可以用来缓冲或者隔离由于时脉变化或抖动而产生的失误。
在工作期间，启动信号基于第一时钟信号CLK1和第二时钟信号CLK2依序从闩锁电路Latch1传输到Latchk(例如，为k级)。在一些实施例中，控制信号CLK1和CLK2的工作周期配置为非50％。这样，时钟信号CLK1和CLK2的边缘之间或许会有一所需的间隔或扩展。在一些实施例中，该特性用来允许缓存器1000的元件，例如PMOS或者NMOS晶体管正常工作。然而，在另一些移位缓存器1000的实施例中，该第一时钟信号CLK1和该第二时钟信号CLK2彼此任意重迭。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (29)
1、一种移位缓存器，其特征在于其包括：
多数级，其中每一级包括相应的一闩锁电路，该闩锁电路包括一第一时脉反相器和一正反电路，该第一时脉反相器由一第一时钟信号和一第二时钟信号控制，以将输入信号进行反相，并且经反相的输入信号由该闩锁电路中的该正反电路闩锁，且该闩锁的输入信号作为后序级的输入信号；以及
其中，在该些级的每一偶数级，在该第一时脉反相器的输入端之前设置有一第一反相器，将输入信号进行反相以用于相应的该闩锁电路，且，在该闩锁电路的输出端之后设置有一第二反相器，将闩锁的输入信号进行反相，以作为在该偶数级中的相应的该闩锁电路的输出信号。
2、根据权利要求1所述的移位缓存器，其特征在于其中所述的正反电路包括一第三反相器和一第二时脉反相器，该第三反相器的输入端连接到该第一时脉反相器的输出和该第二时脉反相器的输出，该第二时脉反相器的输入端连接到该第三反相器的输出；以及
其中，该第二时脉反相器由该第一时钟信号和该第二时钟信号进行控制。
3、根据权利要求1所述的移位缓存器，其特征在于其中所述的第一时钟信号和第二时钟信号的工作周期不等于50％。
4、根据权利要求1所述的移位缓存器，其特征在于其中所述的第一时钟信号和第二时钟信号彼此重迭。
5、一种平板显示器，其特征在于其包括：
一平板，包括多数个排成行和列的像素，设置用于列像素的多数条资料信号线，以及设置用于行像素的多数条扫描信号线，从该些资料信号线与从该些扫描信号线提供的一扫描信号同步，提供给像素用于图像显示的一图象资料；
一资料驱动电路，与指定的顺序信号同步依序输出该图象资料到该些资料信号线；
一闸极驱动电路，与指定的顺序信号同步依序输出该扫描信号到该些扫描信号线；
其中该资料驱动电路包括一如权利要求1所述的移位缓存器。
6、根据权利要求5所述的平板显示装置，其特征在于其中所述的资料驱动电路和该闸极驱动电路至少其中之一包括与构成像素的元件一起，形成于构成该平板显示器的基板之上，作为构成驱动器的电路元件。
7、根据权利要求5所述的平板显示装置，其特征在于其中所述的平板为主动矩阵液晶面板。
8、根据权利要求5所述的平板显示装置，其特征在于其中所述的平板为主动矩阵有机电发光显示面板。
9、一种平板显示装置，其特征在于其包括：
一平板，包括多数个排成行和列的像素，设置用于列像素的多数条资料信号线，以及设置用于行像素的多数条扫描信号线，从该些资料信号线与从该些扫描信号线提供的一扫描信号同步，提供给像素用于图像显示的一图象资料；
一资料驱动电路，与指定的顺序信号同步依序输出该图象资料到该些资料信号线；
一闸极驱动电路，与指定的顺序信号同步依序输出该扫描信号到该些扫描信号线；
其中该闸极驱动电路包括一如权利要求1所述的移位缓存器。
10、根据权利要求9所述的平板显示装置，其特征在于其中所述的资料驱动电路和该闸极驱动电路至少其中之一包括与构成像素的元件一起，形成于构成该平板显示器的基板之上，作为构成驱动器的电路元件。
11、根据权利要求9所述的平板显示装置，其特征在于其中所述的平板为主动矩阵液晶面板。
12、根据权利要求9所述的平板显示装置，其特征在于其中所述的平板为主动矩阵有机电发光显示面板。
13、一种移位缓存器，用于与一第一时钟信号和一第二时钟信号同步依序传输一数字信号，其特征在于其包括：
多数个串连级，每一级包括一相应的闩锁单元，每个闩锁单元基于该第一时钟信号和该第二时钟信号，根据一输入信号输出一输出信号，该输出信号为用于后序级，且作为该后序级的一闩锁单元的该输入信号，
其中，在该些级的每一偶数级，在该闩锁单元的该输入端之前设置有一第一反相器，将该输入信号进行反相，以用于相应的该闩锁单元，且，在该闩锁单元的输出端之后设置有一第二反相器，用于将该闩锁单元的输出进行反相，作为在偶数级中的该相应的闩锁电路的输出信号，
该每一闩锁电路包括一反相器、一第一时脉反相器和一第二时脉反相器，该反相器与该第二时脉反相器连接形成一个正反电路，启动信号经该第一时脉反相器、该反相器传送给移位缓存器的下一级。该第一、第二时脉反相器的控制端配置有该第一和第二时钟信号，该闩锁电路基于该第一和第二时钟信号的上升和下降来工作。
14、根据权利要求13所述的移位缓存器，其特征在于其中所述的第一时钟信号和该第二时钟信号的工作周期不等于50％。
15、根据权利要求13所述的移位缓存器，其特征在于其中所述的第一时钟信号和该第二时钟信号彼此重迭。
16、一种平板显示装置，其特征在于其包括：
一平板，包括多数个排成行和列的像素，设置用于列像素的多数条资料信号线，以及设置用于行像素的多数条扫描信号线，从该些资料信号线与从该些扫描信号线提供的一扫描信号同步，提供给像素用于图像显示的一图象资料；
一资料驱动电路，与指定的顺序信号同步依序输出该图象资料到该些资料信号线；
一闸极驱动电路，与指定的顺序信号同步依序输出该扫描信号到该些扫描信号线；
其中该资料驱动电路包括一如权利要求13所述的移位缓存器。
17、根据权利要求16所述的平板显示器，其特征在于其中所述的资料驱动电路和该闸极驱动电路至少其中之一包括与构成像素的元件一起，形成于构成该平板显示器的基板之上，作为构成驱动器的电路元件。
18、根据权利要求16所述的平板显示器，其特征在于其中所述的平板为主动矩阵液晶面板。
19、根据权利要求16所述的平板显示器，其特征在于其中所述的平板为主动矩阵有机电发光显示器面板。
20、一种平板显示装置，其特征在于其包括：
一平板，包括：多数个排成行和列的像素；多数条设置用于列像素的资料信线；以及多数条设置用于行像素的扫描信号线；由资料信号线，与由扫描信号线提供的扫描信号同步，提供给像素用于图像显示的图象资料；
一资料驱动电路，继而与指定的顺序信号同步用于输出图象资料到多数条资料信号线；
一闸极驱动电路，继而与指定的顺序信号同步指数出扫描信号到多数条扫描信号线；
其中该闸极驱动电路包括一如权利要求1所述的移位缓存器。
21、根据权利要求20所述的平板显示装置，其特征在于其中至少该资料驱动电路和该闸极驱动电路其中之一包括形成于构成该平板显示器的基板之上，与构成像素的元件一起，作为构成驱动器的电路元件。
22、根据权利要求20所述的平板显示装置，其特征在于其中所述的平板为主动矩阵液晶面板。
23、根据权利要求20所述的平板显示装置，其特征在于其中所述的该平板为主动矩阵有机电发光显示器面板。
24、一种移位缓存器，基于一第一时钟信号和一第二时钟信号处理一输入信号，其特征在于其包括：
一第一级，包括一第一闩锁电路，基于该第一时钟信号和一第二时钟信号将该输入信号闩锁；
一第二级，包括一第一反相器，将该第一级的输出进行反相，耦接到该第一反相器的一第二闩锁电路；以及
一第二反相器，将该第二闩锁电路的输出进行反相，
其中，所述的每一第一和第二闩锁电路包括：
一第一时脉反相器，基于该第一和该第二时钟信号工作；及
一正反电路，配置来基于该第一和第二时钟信号传输该时脉反相器的输出。
25、根据权利要求24所述的移位缓存器，其特征在于其中所述的第一时钟信号具有小于50％的工作周期。
26、根据权利要求24所述的移位缓存器，其特征在于其中所述的第二时钟信号具有小于50％的工作周期。
27、根据权利要求24所述的移位缓存器，其特征在于其中所述的第一时钟信号和该第二时钟信号的脉冲彼此重迭。
28、根据权利要求24所述的移位缓存器，其特征在于其更包括：
至少一附加级，耦接到该第二级，包括一第三闩锁电路，基于该第一和该第二时钟信号闩锁该第二级的输出。
29、根据权利要求24所述的移位缓存器，其特征在于其中所述的正反电路包括：
一第三反相器，耦接到该第一时脉反相器的输出；以及
一第二时脉反相器，从该第三反相器的输出连接到该第三反相器的输入，并且基于该第一和该第二时钟信号工作。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58766004P | 2004-07-13 | 2004-07-13 | |
| US60/587,660 | 2004-07-13 | ||
| US10/980,781 | 2004-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1758381A CN1758381A (zh) | 2006-04-12 |
| CN100505103C true CN100505103C (zh) | 2009-06-24 |
Family
ID=36703681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100661715A Expired - Fee Related CN100505103C (zh) | 2004-07-13 | 2005-04-21 | 移位缓存器和使用移位缓存器的平板显示器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060013352A1 (zh) |
| JP (1) | JP2006031908A (zh) |
| CN (1) | CN100505103C (zh) |
| TW (1) | TWI298473B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101032945B1 (ko) * | 2004-03-12 | 2011-05-09 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
| US8115727B2 (en) * | 2006-05-25 | 2012-02-14 | Chimei Innolux Corporation | System for displaying image |
| US7750715B2 (en) * | 2008-11-28 | 2010-07-06 | Au Optronics Corporation | Charge-sharing method and device for clock signal generation |
| TW201027502A (en) * | 2009-01-15 | 2010-07-16 | Novatek Microelectronics Corp | Gate driver and display driver using thereof |
| CN102708816B (zh) * | 2012-03-02 | 2013-06-12 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动装置和显示装置 |
| CN103366661A (zh) * | 2012-03-30 | 2013-10-23 | 群康科技(深圳)有限公司 | 影像显示系统与双向移位寄存器电路 |
| JP5949213B2 (ja) * | 2012-06-28 | 2016-07-06 | セイコーエプソン株式会社 | シフトレジスター回路、電気光学装置、及び電子機器 |
| WO2015140665A1 (en) | 2014-03-19 | 2015-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20160054793A (ko) * | 2014-11-07 | 2016-05-17 | 에스케이하이닉스 주식회사 | 쉬프트 레지스터 회로 및 이를 포함하는 메모리 장치 |
| CN104361860B (zh) * | 2014-11-19 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路以及显示装置 |
| US9787292B2 (en) * | 2016-01-21 | 2017-10-10 | Globalfoundries Inc. | High performance multiplexed latches |
| CN106023901B (zh) * | 2016-08-03 | 2018-07-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
| DE102019106109A1 (de) | 2018-04-03 | 2019-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Datenspeicherschaltung und -verfahren |
| US11012057B2 (en) * | 2018-04-03 | 2021-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Data retention circuit and method |
| TWI704493B (zh) * | 2019-05-07 | 2020-09-11 | 華邦電子股份有限公司 | 位元資料移位器 |
| CN111986725B (zh) * | 2019-05-24 | 2022-08-30 | 华邦电子股份有限公司 | 比特数据位移器 |
| US11177011B2 (en) | 2019-06-22 | 2021-11-16 | Winbond Electronics Corp. | Bit data shifter |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206717A (ja) | 1988-02-15 | 1989-08-18 | Hitachi Ltd | データラッチ回路及びシフト回路 |
| US5189315A (en) * | 1991-02-18 | 1993-02-23 | Nec Corp. | High-speed flip flop circuit with master latching circuit free from influence of slave latching circuit |
| JPH05206792A (ja) | 1992-01-30 | 1993-08-13 | Nec Ic Microcomput Syst Ltd | フリップフロップ回路 |
| JPH06232704A (ja) | 1993-02-03 | 1994-08-19 | Nippon Steel Corp | フリップフロップ回路 |
| CN1126392A (zh) * | 1994-03-24 | 1996-07-10 | Dva公司 | 可扫描的锁存器及其使用方法 |
| JP2000322020A (ja) * | 1999-05-14 | 2000-11-24 | Sharp Corp | 双方向シフトレジスタ、および、それを用いた画像表示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4691122A (en) * | 1985-03-29 | 1987-09-01 | Advanced Micro Devices, Inc. | CMOS D-type flip-flop circuits |
| JP3626757B2 (ja) * | 1994-07-05 | 2005-03-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | マスタ−スレーブフリップフロップを具える電子回路及びその試験方法 |
| JPH0955651A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 論理回路 |
| JP3478033B2 (ja) * | 1996-12-30 | 2003-12-10 | ソニー株式会社 | フリップフロップ回路 |
| US6204708B1 (en) * | 1998-10-29 | 2001-03-20 | Microchip Technology Incorporated | Apparatus and method for an improved master-slave flip-flop with non-overlapping clocks |
| US6437624B1 (en) * | 2001-03-15 | 2002-08-20 | International Business Machines Corporation | Edge-triggered latch with symmetric complementary pass-transistor logic data path |
| JP3563377B2 (ja) * | 2001-08-02 | 2004-09-08 | Ｎｅｃマイクロシステム株式会社 | フリップフロップ回路 |
| US6693476B1 (en) * | 2002-07-23 | 2004-02-17 | Broadcom, Corp. | Differential latch and applications thereof |
| JP3783686B2 (ja) * | 2003-01-31 | 2006-06-07 | セイコーエプソン株式会社 | 表示ドライバ、表示装置及び表示駆動方法 |
| JP4628650B2 (ja) * | 2003-03-17 | 2011-02-09 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
| KR20050036190A (ko) * | 2003-10-15 | 2005-04-20 | 삼성전자주식회사 | 플립플롭 |
-
2004
- 2004-11-04 US US10/980,781 patent/US20060013352A1/en not_active Abandoned
-
2005
- 2005-01-18 JP JP2005010421A patent/JP2006031908A/ja active Pending
- 2005-03-11 TW TW094107438A patent/TWI298473B/zh not_active IP Right Cessation
- 2005-04-21 CN CNB2005100661715A patent/CN100505103C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206717A (ja) | 1988-02-15 | 1989-08-18 | Hitachi Ltd | データラッチ回路及びシフト回路 |
| US5189315A (en) * | 1991-02-18 | 1993-02-23 | Nec Corp. | High-speed flip flop circuit with master latching circuit free from influence of slave latching circuit |
| JPH05206792A (ja) | 1992-01-30 | 1993-08-13 | Nec Ic Microcomput Syst Ltd | フリップフロップ回路 |
| JPH06232704A (ja) | 1993-02-03 | 1994-08-19 | Nippon Steel Corp | フリップフロップ回路 |
| CN1126392A (zh) * | 1994-03-24 | 1996-07-10 | Dva公司 | 可扫描的锁存器及其使用方法 |
| JP2000322020A (ja) * | 1999-05-14 | 2000-11-24 | Sharp Corp | 双方向シフトレジスタ、および、それを用いた画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006031908A (ja) | 2006-02-02 |
| CN1758381A (zh) | 2006-04-12 |
| TWI298473B (en) | 2008-07-01 |
| US20060013352A1 (en) | 2006-01-19 |
| TW200603043A (en) | 2006-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100505103C (zh) | 移位缓存器和使用移位缓存器的平板显示器 | |
| US10204582B2 (en) | Shift register and driving method thereof, gate electrode driving circuit, and display device | |
| CN104103253B (zh) | 发射电极扫描电路、阵列基板和显示装置 | |
| CN102968952B (zh) | 扫描驱动器和利用该扫描驱动器的有机发光显示器件 | |
| CN101197103B (zh) | 数据驱动器以及使用它的显示装置 | |
| US11200860B2 (en) | Shift register unit, gate driving circuit and driving method thereof | |
| CN107705757B (zh) | 移位寄存器及其分时控制方法、显示面板和装置 | |
| CN105702297B (zh) | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 | |
| CN104978944A (zh) | 一种显示面板的驱动方法、显示面板及显示装置 | |
| CN108269541A (zh) | 栅极扫描驱动电路 | |
| US12198772B2 (en) | Shift register and driving method thereof, gate driving circuit, and display device | |
| CN101640035A (zh) | 显示装置和驱动器 | |
| CN101051448B (zh) | 用于平面型显示装置的数据线驱动器中的半导体集成电路器件 | |
| CN101510398A (zh) | 源极驱动电路 | |
| CN105528984A (zh) | 发射电极扫描驱动单元、驱动电路以及驱动方法、阵列基板 | |
| CN111415695A (zh) | 移位寄存器、栅极驱动电路及显示控制方法 | |
| US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
| CN111276177A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN204029332U (zh) | 发射电极扫描电路、阵列基板和显示装置 | |
| CN114664228B (zh) | 应用于goa驱动层的控制方法、goa驱动装置和显示面板 | |
| KR100873110B1 (ko) | 반도체 장치 및 액정 표시 패널 드라이버 장치 | |
| TW201322233A (zh) | 影像顯示系統與閘極驅動電路 | |
| CN117396951A (zh) | 驱动扫描电路的方法、扫描电路和显示设备 | |
| JP2004127509A (ja) | シフトレジスタ回路および画像表示装置 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20160421 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |