JP2000322397A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2000322397A JP2000322397A JP11133902A JP13390299A JP2000322397A JP 2000322397 A JP2000322397 A JP 2000322397A JP 11133902 A JP11133902 A JP 11133902A JP 13390299 A JP13390299 A JP 13390299A JP 2000322397 A JP2000322397 A JP 2000322397A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- information processing
- processing apparatus
- information
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】プロセッサに致命的な障害が発生した際にこれ
を検出し、該プロセッサをシステムから切り離して縮退
運転を可能とした情報処理装置の提供。 【解決手段】複数のマイクロプロセッサと、マイクロプ
ロセッサを識別する為のIDレジスタと、エラーハンドラ
と、マイクロプロセッサの縮退指示情報を格納するプロ
セッサ縮退指示領域を備えた不揮発性のメモリと、マイ
クロプロセッサの情報が格納されるシステム起動用プロ
セッサテーブルと、を備え、マイクロプロセッサで致命
的なエラーが発生した場合、エラーハンドラは、IDレジ
スタから該マイクロプロセッサのID情報を取得し、不揮
発性メモリのプロセッサ縮退指示領域に取得したID情報
に対応するフラグをオンとしてシステムを再起動するよ
うに制御し、ＢＩＯＳはシステム再起動時不揮発性メモ
リのプロセッサ縮退指示領域中のビットがオンのマイク
ロプロセッサをシステム起動用プロセッサテーブルより
削除してシステムの起動を行う。
を検出し、該プロセッサをシステムから切り離して縮退
運転を可能とした情報処理装置の提供。 【解決手段】複数のマイクロプロセッサと、マイクロプ
ロセッサを識別する為のIDレジスタと、エラーハンドラ
と、マイクロプロセッサの縮退指示情報を格納するプロ
セッサ縮退指示領域を備えた不揮発性のメモリと、マイ
クロプロセッサの情報が格納されるシステム起動用プロ
セッサテーブルと、を備え、マイクロプロセッサで致命
的なエラーが発生した場合、エラーハンドラは、IDレジ
スタから該マイクロプロセッサのID情報を取得し、不揮
発性メモリのプロセッサ縮退指示領域に取得したID情報
に対応するフラグをオンとしてシステムを再起動するよ
うに制御し、ＢＩＯＳはシステム再起動時不揮発性メモ
リのプロセッサ縮退指示領域中のビットがオンのマイク
ロプロセッサをシステム起動用プロセッサテーブルより
削除してシステムの起動を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、複数のマイクロプロセッサを有する情報処理
装置の縮退制御技術に関する。
し、特に、複数のマイクロプロセッサを有する情報処理
装置の縮退制御技術に関する。
【０００２】
【従来の技術】従来、複数のプロセッサを有するマルチ
プロセッサ方式の情報処理装置において、単一のマイク
ロプロセッサで致命的なエラーが発生した場合、システ
ムが再起動できなくなり継続運用が不可能になるか、あ
るいは継続運転は可能であるが前回エラーの発生したマ
イクロプロセッサを継続動作させる可能性があるため、
再度同一現象によるシステムダウンが発生する、という
問題がある。
プロセッサ方式の情報処理装置において、単一のマイク
ロプロセッサで致命的なエラーが発生した場合、システ
ムが再起動できなくなり継続運用が不可能になるか、あ
るいは継続運転は可能であるが前回エラーの発生したマ
イクロプロセッサを継続動作させる可能性があるため、
再度同一現象によるシステムダウンが発生する、という
問題がある。
【０００３】このため、複数のプロセッサのうちハード
ウェアエラー等致命的障害の発生したプロセッサをシス
テムから切り離して縮退運転する縮退技術が用いられて
いる。
ウェアエラー等致命的障害の発生したプロセッサをシス
テムから切り離して縮退運転する縮退技術が用いられて
いる。
【０００４】例えば特開平４−１８１４３５号公報に
は、システムに接続される複数の入出力制御プロセッサ
のプロセッサ数及びシステムの縮退運転に必要な縮退情
報を記憶するための不揮発性メモリと、複数の入出力制
御プロセッサのシステムに対する接続状態及びハードエ
ラーのチェック結果に基づいて縮退情報を作成して不揮
発性メモリに格納し、縮退運転を実行するメインプロセ
ッサを備え、システム起動時のイニシャル処理におい
て、入出力制御プロセッサの接続状態、及びハードエラ
ーチェックを行い、不揮発性メモリの情報を更新するこ
とで、ハードエラーが発生したプロセッサを確実に切り
離すことを可能としたマルチプロセッサシステムが提案
されている。
は、システムに接続される複数の入出力制御プロセッサ
のプロセッサ数及びシステムの縮退運転に必要な縮退情
報を記憶するための不揮発性メモリと、複数の入出力制
御プロセッサのシステムに対する接続状態及びハードエ
ラーのチェック結果に基づいて縮退情報を作成して不揮
発性メモリに格納し、縮退運転を実行するメインプロセ
ッサを備え、システム起動時のイニシャル処理におい
て、入出力制御プロセッサの接続状態、及びハードエラ
ーチェックを行い、不揮発性メモリの情報を更新するこ
とで、ハードエラーが発生したプロセッサを確実に切り
離すことを可能としたマルチプロセッサシステムが提案
されている。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来のシステムは、専ら、システム起動時の診断時にエラ
ーとなったプロセッサをシステムから切り離すようにし
たものであり、システム稼働中に入出力制御プロセッサ
に致命的なエラーが発生した場合でも、該入出力制御プ
ロセッサは次回のシステム起動時まで、システムに接続
されたままとされ、このため、致命的なエラーが発生し
た入出力制御プロセッサによる誤動作等により、システ
ム全体に重大な障害をもたらす可能性がある。
来のシステムは、専ら、システム起動時の診断時にエラ
ーとなったプロセッサをシステムから切り離すようにし
たものであり、システム稼働中に入出力制御プロセッサ
に致命的なエラーが発生した場合でも、該入出力制御プ
ロセッサは次回のシステム起動時まで、システムに接続
されたままとされ、このため、致命的なエラーが発生し
た入出力制御プロセッサによる誤動作等により、システ
ム全体に重大な障害をもたらす可能性がある。
【０００６】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、プロセッサに致命
的な障害が発生した際にこれを検出し、該プロセッサを
システムから切り離して縮退運転を可能とした情報処理
装置を提供することにある。
なされたものであって、その目的は、プロセッサに致命
的な障害が発生した際にこれを検出し、該プロセッサを
システムから切り離して縮退運転を可能とした情報処理
装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成する本発
明は、マルチプロセッサ方式の情報処理装置の稼働中に
致命的なエラーが発生したプロセッサを検出した際に、
前記情報処理装置を再起動し、前記致命的なエラーの発
生したプロセッサを前記情報処理装置から切り離して縮
退動作せるようにしたものである。より詳細には、複数
のプロセッサを有する情報処理装置において、装置稼働
中に、前記複数のプロセッサのそれぞれに致命的なエラ
ーが発生した際に、前記エラーが発生したプロセッサに
関する縮退情報を不揮発性の記憶手段に書き込んだ後
に、前記情報処理装置を再起動するように制御する手段
と、前記情報処理装置が、再起動時、前記不揮発性の記
憶手段の内容に基づき、前記致命的なエラーの発生した
プロセッサについては起動せず前記情報処理装置を縮退
動作させるように制御する手段と、を備える。
明は、マルチプロセッサ方式の情報処理装置の稼働中に
致命的なエラーが発生したプロセッサを検出した際に、
前記情報処理装置を再起動し、前記致命的なエラーの発
生したプロセッサを前記情報処理装置から切り離して縮
退動作せるようにしたものである。より詳細には、複数
のプロセッサを有する情報処理装置において、装置稼働
中に、前記複数のプロセッサのそれぞれに致命的なエラ
ーが発生した際に、前記エラーが発生したプロセッサに
関する縮退情報を不揮発性の記憶手段に書き込んだ後
に、前記情報処理装置を再起動するように制御する手段
と、前記情報処理装置が、再起動時、前記不揮発性の記
憶手段の内容に基づき、前記致命的なエラーの発生した
プロセッサについては起動せず前記情報処理装置を縮退
動作させるように制御する手段と、を備える。
【０００８】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、その好ましい実施の形態において、複
数のマイクロプロセッサを有する情報処理装置におい
て、システム起動後のＯＳ（オペレーティングシステ
ム）実行中に致命的なマイクロプロセッサのエラーが発
生した場合、エラーとなったマイクロプロセッサの識別
情報をＢＩＯＳ（Basic Input / Output System；基
本入出力システム）へ通知する手段を有し、次回の立ち
上げ時に、該当マイクロプロセッサを、ＢＩＯＳによっ
て切り離し、情報処理装置を縮退動作させるようにした
ものである。
する。本発明は、その好ましい実施の形態において、複
数のマイクロプロセッサを有する情報処理装置におい
て、システム起動後のＯＳ（オペレーティングシステ
ム）実行中に致命的なマイクロプロセッサのエラーが発
生した場合、エラーとなったマイクロプロセッサの識別
情報をＢＩＯＳ（Basic Input / Output System；基
本入出力システム）へ通知する手段を有し、次回の立ち
上げ時に、該当マイクロプロセッサを、ＢＩＯＳによっ
て切り離し、情報処理装置を縮退動作させるようにした
ものである。
【０００９】より詳細には、本発明は、その好ましい実
施の形態において、複数のマイクロプロセッサと、前記
複数のマイクロプロセッサの各々を識別する為のＩＤレ
ジスタと、エラー処理手段と、前記マイクロプロセッサ
のそれぞれについての縮退指示情報を格納するプロセッ
サ縮退指示領域を備えた不揮発性のメモリと、システム
起動時、ＢＩＯＳ（基本入出力システム）が参照する起
動対象のマイクロプロセッサの情報が格納されるテーブ
ルと、を備え、前記マイクロプロセッサで致命的なエラ
ーが発生した場合、前記エラー処理手段に通知され、前
記エラー処理手段は、前記ＩＤレジスタから致命的なエ
ラーが発生したマイクロプロセッサのＩＤ情報を取得
し、前記エラー処理手段は、前記不揮発性メモリのプロ
セッサ縮退指示領域に前記取得したＩＤ情報に対応する
フラグをオンとし、この後、システムを一旦シャットダ
ウンして再起動するように制御し、前記ＢＩＯＳは、シ
ステム再起動時、前記不揮発性メモリ中のプロセッサ縮
退指示領域を読み出し、前記プロセッサ縮退指示領域中
のビットがオンのマイクロプロセッサをシステム起動用
プロセッサテーブルより削除してシステムの起動を行う
構成とされる。
施の形態において、複数のマイクロプロセッサと、前記
複数のマイクロプロセッサの各々を識別する為のＩＤレ
ジスタと、エラー処理手段と、前記マイクロプロセッサ
のそれぞれについての縮退指示情報を格納するプロセッ
サ縮退指示領域を備えた不揮発性のメモリと、システム
起動時、ＢＩＯＳ（基本入出力システム）が参照する起
動対象のマイクロプロセッサの情報が格納されるテーブ
ルと、を備え、前記マイクロプロセッサで致命的なエラ
ーが発生した場合、前記エラー処理手段に通知され、前
記エラー処理手段は、前記ＩＤレジスタから致命的なエ
ラーが発生したマイクロプロセッサのＩＤ情報を取得
し、前記エラー処理手段は、前記不揮発性メモリのプロ
セッサ縮退指示領域に前記取得したＩＤ情報に対応する
フラグをオンとし、この後、システムを一旦シャットダ
ウンして再起動するように制御し、前記ＢＩＯＳは、シ
ステム再起動時、前記不揮発性メモリ中のプロセッサ縮
退指示領域を読み出し、前記プロセッサ縮退指示領域中
のビットがオンのマイクロプロセッサをシステム起動用
プロセッサテーブルより削除してシステムの起動を行う
構成とされる。
【００１０】
【実施例】本発明の実施例について図面を参照して説明
する。図１は、本発明の一実施例の構成を示す図であ
る。図１を参照すると、本発明の一実施例は、Ｎ個のマ
イクロプロセッサ１０１〜１０Ｎを備え、各マイクロプ
ロセッサを識別する為のＩＤレジスタ２と、マイクロプ
ロセッサの致命的（ｆａｔａｌ）エラー等の発生を知ら
せるエラー信号３と、ＩＤレジスタ読み取りパス４とエ
ラー信号３を検出し対応する処理を行うソフトウェアエ
ラーハンドラ５と、アクセスパス６によってソフトウェ
アエラーハンドラ５によってアクセス可能な不揮発性メ
モリ７と、ＢＩＯＳ９によって不揮発性メモリ７にアク
セスするためのアクセスパス８とＢＩＯＳ９によってア
クセスパス１０によってアクセス可能なシステム起動用
プロセッサテーブル１１と、を有する。
する。図１は、本発明の一実施例の構成を示す図であ
る。図１を参照すると、本発明の一実施例は、Ｎ個のマ
イクロプロセッサ１０１〜１０Ｎを備え、各マイクロプ
ロセッサを識別する為のＩＤレジスタ２と、マイクロプ
ロセッサの致命的（ｆａｔａｌ）エラー等の発生を知ら
せるエラー信号３と、ＩＤレジスタ読み取りパス４とエ
ラー信号３を検出し対応する処理を行うソフトウェアエ
ラーハンドラ５と、アクセスパス６によってソフトウェ
アエラーハンドラ５によってアクセス可能な不揮発性メ
モリ７と、ＢＩＯＳ９によって不揮発性メモリ７にアク
セスするためのアクセスパス８とＢＩＯＳ９によってア
クセスパス１０によってアクセス可能なシステム起動用
プロセッサテーブル１１と、を有する。
【００１１】ソフトウェアエラーハンドラ５、ＢＩＯＳ
９、複数のマイクロプロセッサ１０１〜１０Ｎを備えた
情報処理装置のプロセッサ上で実行され、不揮発性メモ
リ７は、情報処理装置内に設けられる。
９、複数のマイクロプロセッサ１０１〜１０Ｎを備えた
情報処理装置のプロセッサ上で実行され、不揮発性メモ
リ７は、情報処理装置内に設けられる。
【００１２】不揮発性メモリ７には、Ｎ台のマイクロプ
ロセッサのそれぞれについての縮退フラグ情報を格納す
るプロセッサ縮退指示領域１３を備えている。
ロセッサのそれぞれについての縮退フラグ情報を格納す
るプロセッサ縮退指示領域１３を備えている。
【００１３】システム起動用プロセッサテーブル１１に
は、起動対象のマイクロプロセッサの情報が格納されて
おり、ＢＩＯＳ９は、システム起動時、システム起動用
プロセッサテーブル１１に登録されているマイクロプロ
セッサを起動する。
は、起動対象のマイクロプロセッサの情報が格納されて
おり、ＢＩＯＳ９は、システム起動時、システム起動用
プロセッサテーブル１１に登録されているマイクロプロ
セッサを起動する。
【００１４】本発明の一実施例の動作について説明す
る。複数のマイクロプロセッサ１０１〜１０ｎのいずれ
かで致命的なエラーが発生した場合、ソフトウェアエラ
ーハンドラ５にエラー信号３にて通知される。
る。複数のマイクロプロセッサ１０１〜１０ｎのいずれ
かで致命的なエラーが発生した場合、ソフトウェアエラ
ーハンドラ５にエラー信号３にて通知される。
【００１５】ソフトウェアエラーハンドラ５はエラー信
号３を認識すると、ＩＤレジスタ２からアクセスパス４
を使用して、致命的なエラーが発生したマイクロプロセ
ッサのＩＤを獲得する。
号３を認識すると、ＩＤレジスタ２からアクセスパス４
を使用して、致命的なエラーが発生したマイクロプロセ
ッサのＩＤを獲得する。
【００１６】ソフトウェアエラーハンドラ５は、不揮発
性メモリ７中にマッピングされたプロセッサ縮退指示領
域１３のＩＤレジスタ２から獲得したＩＤに対応するビ
ットをオンする。この後、ソフトウェアエラーハンドラ
５は、システムを一旦自動シャットダウンして再起動す
るように制御する。
性メモリ７中にマッピングされたプロセッサ縮退指示領
域１３のＩＤレジスタ２から獲得したＩＤに対応するビ
ットをオンする。この後、ソフトウェアエラーハンドラ
５は、システムを一旦自動シャットダウンして再起動す
るように制御する。
【００１７】システムの再起動時、ＢＩＯＳ９はアクセ
スパス８を用いて不揮発性メモリ７中にマッピングされ
たプロセッサ縮退指示領域１３をリードする。このと
き、プロセッサ縮退指示領域１３中のビットがオンの場
合、該当するマイクロプロセッサをアクセスパス１０を
使用してシステム起動用プロセッサテーブル１１より削
除し、システムの起動を行う。
スパス８を用いて不揮発性メモリ７中にマッピングされ
たプロセッサ縮退指示領域１３をリードする。このと
き、プロセッサ縮退指示領域１３中のビットがオンの場
合、該当するマイクロプロセッサをアクセスパス１０を
使用してシステム起動用プロセッサテーブル１１より削
除し、システムの起動を行う。
【００１８】これにより、ＯＳ実行時にエラーが発生し
たマイクロプロセッサを切り離し縮退運転を行う。
たマイクロプロセッサを切り離し縮退運転を行う。
【００１９】本発明の第２の実施例として、前記実施例
の構成に加えて、通信手段を介してプロセッサ縮退指示
領域１３を監視する監視手段を備え、システムの縮退運
転発生時に、システム管理者に通知する構成としてもよ
い。かかる構成とした場合、無人運転、複数システムの
管理に好適である。
の構成に加えて、通信手段を介してプロセッサ縮退指示
領域１３を監視する監視手段を備え、システムの縮退運
転発生時に、システム管理者に通知する構成としてもよ
い。かかる構成とした場合、無人運転、複数システムの
管理に好適である。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
マルチプロセッサ方式の情報処理装置において、システ
ム稼動中にプロセッサで致命的なエラーが発生した場合
にこれを検出してシステムを速やかに再起動し、再起動
時に前回エラーが発生したマイクロプロセッサを切り離
して縮退運転することにより、システム稼働時間を延長
することができシステム復旧までの時間を短縮する、と
いう効果を奏する。
マルチプロセッサ方式の情報処理装置において、システ
ム稼動中にプロセッサで致命的なエラーが発生した場合
にこれを検出してシステムを速やかに再起動し、再起動
時に前回エラーが発生したマイクロプロセッサを切り離
して縮退運転することにより、システム稼働時間を延長
することができシステム復旧までの時間を短縮する、と
いう効果を奏する。
【００２１】また、本発明によれば、エラーとなったプ
ロセッサを再起動時に確実に切り離してシステムを動作
させる構成としたことにより、同一障害が発生すること
を未然に防ぐことができ、信頼性を向上する、という効
果を奏する。
ロセッサを再起動時に確実に切り離してシステムを動作
させる構成としたことにより、同一障害が発生すること
を未然に防ぐことができ、信頼性を向上する、という効
果を奏する。
【図１】本発明の一実施例の構成を示す図である。
１０１〜１０ｎ マイクロプロセッサ ２ ＩＤレジスタ ３ エラー信号 ４ ＩＤレジスタ読み取りパス ５ ソフトウェアエラーハンドラ ６ アクセスパス ７ 不揮発性メモリ ９ ＢＩＯＳ １０ アクセスパス １１ システム起動用プロセッサテーブル １３ プロセッサ縮退指示領域
Claims (4)
- 【請求項１】複数のプロセッサを有する情報処理装置に
おいて、 前記情報処理装置の稼働中に、前記複数のプロセッサの
うちいずれかのプロセッサに致命的なエラーが発生した
場合にこれを検出し、前記情報処理装置を再起動するよ
うに制御する手段と、 前記情報処理装置の再起動時、前記致命的なエラーが発
生したプロセッサを、前記情報処理装置から切り離して
前記情報処理装置を立ち上げ縮退動作させるように制御
する手段と、を備えたことを特徴とする情報処理装置。 - 【請求項２】複数のプロセッサを有する情報処理装置に
おいて、 前記情報処理装置の稼働中に、前記複数のプロセッサの
うちいずれかのプロセッサに致命的なエラーが発生した
際に、前記エラーが発生したプロセッサに関する縮退情
報を不揮発性の記憶手段に書き込んだ後に、前記情報処
理装置を再起動するように制御する手段と、 前記情報処理装置の再起動時、前記不揮発性の記憶手段
の内容に基づき、前記致命的なエラーが発生したプロセ
ッサについては起動せず前記情報処理装置を縮退動作さ
せるように制御する手段と、 を備えたことを特徴とする情報処理装置。 - 【請求項３】複数のプロセッサを有する情報処理装置に
おいて、 前記情報処理装置の稼働中にプロセッサに致命的なエラ
ーが発生した場合、エラーとなった前記プロセッサの識
別情報を前記情報処理装置のＢＩＯＳ（基本入出力シス
テム）へ通知する手段と、 次回の立ち上げ時に、前記致命的なエラーが発生したプ
ロセッサを、前記ＢＩＯＳによって切り離し前記情報処
理装置を縮退動作させる手段と、を備えたことを特徴と
する情報処理装置。 - 【請求項４】複数のマイクロプロセッサと、 前記各マイクロプロセッサを識別する為のＩＤレジスタ
と、 エラー処理手段と、 前記複数のマイクロプロセッサのそれぞれについての縮
退指示情報を格納するプロセッサ縮退指示領域を備えた
不揮発性メモリと、 システム起動時、システムのＢＩＯＳ（基本入出力シス
テム）が参照する起動対象のマイクロプロセッサの情報
が格納されるシステム起動用プロセッサテーブルと、 を備え、 前記マイクロプロセッサで致命的なエラーが発生した場
合、前記エラー処理手段に通知され、前記エラー処理手
段は、前記ＩＤレジスタから致命的なエラーが発生した
マイクロプロセッサのＩＤ情報を取得し、前記不揮発性
メモリのプロセッサ縮退指示領域に前記取得したＩＤ情
報に対応するフラグをオンとし、この後、前記情報処理
装置を一旦シャットダウンして再起動するように制御
し、 前記ＢＩＯＳは、前記情報処理装置の再起動時、前記不
揮発性メモリ中のプロセッサ縮退指示領域を読み出し、
前記プロセッサ縮退指示領域中のビットがオンのマイク
ロプロセッサを前記システム起動用プロセッサテーブル
より削除してシステムの起動を行う、ことを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11133902A JP2000322397A (ja) | 1999-05-14 | 1999-05-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11133902A JP2000322397A (ja) | 1999-05-14 | 1999-05-14 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000322397A true JP2000322397A (ja) | 2000-11-24 |
Family
ID=15115780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11133902A Pending JP2000322397A (ja) | 1999-05-14 | 1999-05-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000322397A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007099606A1 (ja) * | 2006-02-28 | 2009-07-16 | 富士通株式会社 | プロセサ制御方法 |
| US20100131953A1 (en) * | 2008-11-26 | 2010-05-27 | David Dice | Method and System for Hardware Feedback in Transactional Memory |
| JP2015195065A (ja) * | 2015-08-11 | 2015-11-05 | インテル コーポレイション | セキュアなエラーハンドリング |
-
1999
- 1999-05-14 JP JP11133902A patent/JP2000322397A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007099606A1 (ja) * | 2006-02-28 | 2009-07-16 | 富士通株式会社 | プロセサ制御方法 |
| JP4653838B2 (ja) * | 2006-02-28 | 2011-03-16 | 富士通株式会社 | 演算処理装置、演算処理装置の制御方法及び制御プログラム |
| US8060778B2 (en) | 2006-02-28 | 2011-11-15 | Fujitsu Limited | Processor controller, processor control method, storage medium, and external controller |
| US20100131953A1 (en) * | 2008-11-26 | 2010-05-27 | David Dice | Method and System for Hardware Feedback in Transactional Memory |
| US8776063B2 (en) * | 2008-11-26 | 2014-07-08 | Oracle America, Inc. | Method and system for hardware feedback in transactional memory |
| JP2015195065A (ja) * | 2015-08-11 | 2015-11-05 | インテル コーポレイション | セキュアなエラーハンドリング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7644302B2 (en) | Restarting method using a snapshot | |
| CN109032822B (zh) | 一种死机信息的保存方法和装置 | |
| US6763456B1 (en) | Self correcting server with automatic error handling | |
| JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
| JP2002268900A (ja) | 論理分割された（ｌｐａｒ）計算機でシステム・ファームウェア更新を安全に実行する機構 | |
| US10691565B2 (en) | Storage control device and storage control method | |
| JP2003208314A (ja) | オペレーティングシステムの自動入れ替え可能な計算機システムおよびそのシステムを利用したオペレーションシステムの自動入れ替え方法 | |
| KR100899582B1 (ko) | 정보 처리 장치, 그 제어 장치, 그 제어 방법 및 제어프로그램을 저장한 컴퓨터 판독 가능한 기록 매체 | |
| JPH10307726A (ja) | 起動エラー時におけるファームウェアリカバリ方式 | |
| JP6599725B2 (ja) | 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム | |
| JP2000322397A (ja) | 情報処理装置 | |
| CN115904793B (zh) | 一种基于多核异构系统的内存转存方法、系统及芯片 | |
| JP2002049509A (ja) | データ処理システム | |
| TWI840907B (zh) | 偵測偏差的電腦系統及方法，及非暫態電腦可讀取媒體 | |
| JP2785992B2 (ja) | サーバプログラムの管理処理方式 | |
| JP2006251945A (ja) | 基本入出力制御システム | |
| JP6627366B2 (ja) | 情報処理システム、情報処理方法およびプログラム | |
| JP4635993B2 (ja) | 起動診断方式、起動診断方法およびプログラム | |
| JP4165423B2 (ja) | コアｉ／ｏカードを実装したシステムボード | |
| JP2574938B2 (ja) | システム起動方式 | |
| CN120723188B (zh) | 一种调试信息的打印方法、电子设备 | |
| JP4788516B2 (ja) | 動的置き換えシステム、動的置き換え方法およびプログラム | |
| CN119620823A (zh) | 基于实时时钟的系统启动控制方法及装置 | |
| JP2001051854A (ja) | 情報管理システム | |
| JP4494263B2 (ja) | サービスシステムの冗長化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |