JP2000332108A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000332108A JP2000332108A JP11140507A JP14050799A JP2000332108A JP 2000332108 A JP2000332108 A JP 2000332108A JP 11140507 A JP11140507 A JP 11140507A JP 14050799 A JP14050799 A JP 14050799A JP 2000332108 A JP2000332108 A JP 2000332108A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- semiconductor device
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 バリアメタルの高いステップカバレッジが期
待できない高アスペクト比の溝埋め込み構造配線パター
ンにおいても、銅（Ｃｕ）などの金属に対して高いバリ
ア性を有する金属配線及びその形成方法を提供する。 【解決手段】 半導体基板１を含む下地基板に、少なく
とも金属の拡散を抑制する拡散防止膜７と、前記拡散防
止膜の上面に接する第３絶縁膜８と、前記拡散防止膜の
上面を底面とし、且つ前記絶縁膜を側面に有する配線溝
１０と、前記配線溝に埋め込まれた金属配線膜１３と、
前記配線溝と前記金属配線膜との間に設けられたバリア
メタルと、前記配線溝の側面の前記絶縁膜表面に設けら
れたリン（Ｐ）ドープ層１１と、を具備する。
待できない高アスペクト比の溝埋め込み構造配線パター
ンにおいても、銅（Ｃｕ）などの金属に対して高いバリ
ア性を有する金属配線及びその形成方法を提供する。 【解決手段】 半導体基板１を含む下地基板に、少なく
とも金属の拡散を抑制する拡散防止膜７と、前記拡散防
止膜の上面に接する第３絶縁膜８と、前記拡散防止膜の
上面を底面とし、且つ前記絶縁膜を側面に有する配線溝
１０と、前記配線溝に埋め込まれた金属配線膜１３と、
前記配線溝と前記金属配線膜との間に設けられたバリア
メタルと、前記配線溝の側面の前記絶縁膜表面に設けら
れたリン（Ｐ）ドープ層１１と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に半導体装置の溝埋め込み構造を有
する金属配線及びその形成方法に関する。
製造方法に関し、特に半導体装置の溝埋め込み構造を有
する金属配線及びその形成方法に関する。
【０００２】
【従来の技術】半導体装置の溝埋め込み構造配線、特に
銅（Ｃｕ）などの、絶縁膜中や基板中の拡散係数の大き
い金属を主配線材料とした配線形成技術においては、配
線膜となる金属の、絶縁膜や基板中への拡散を防止する
ことが重要である。そのため従来は、これらの金属配線
膜の下層にバリアメタルを形成することにより、これら
金属の絶縁膜中や基板中への拡散を防止していた。
銅（Ｃｕ）などの、絶縁膜中や基板中の拡散係数の大き
い金属を主配線材料とした配線形成技術においては、配
線膜となる金属の、絶縁膜や基板中への拡散を防止する
ことが重要である。そのため従来は、これらの金属配線
膜の下層にバリアメタルを形成することにより、これら
金属の絶縁膜中や基板中への拡散を防止していた。
【０００３】図２は、この従来の技術による半導体装置
の金属配線の製造工程を示した縦断面図である。まず、
図２（ａ）に示すように、半導体基板１上に第１絶縁膜
２を形成し、第１絶縁膜２に溝埋め込み構造を有する下
層配線４を形成する。さらに、例えばプラズマＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法により、シリコン窒化膜などからなるエッチング
ストッパ５、シリコン酸化膜などからなる第２絶縁膜
６、シリコン窒化膜などからなる拡散防止膜７、シリコ
ン酸化膜などからなる第３絶縁膜８を順次形成する。
の金属配線の製造工程を示した縦断面図である。まず、
図２（ａ）に示すように、半導体基板１上に第１絶縁膜
２を形成し、第１絶縁膜２に溝埋め込み構造を有する下
層配線４を形成する。さらに、例えばプラズマＣＶＤ
（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法により、シリコン窒化膜などからなるエッチング
ストッパ５、シリコン酸化膜などからなる第２絶縁膜
６、シリコン窒化膜などからなる拡散防止膜７、シリコ
ン酸化膜などからなる第３絶縁膜８を順次形成する。
【０００４】そして図２（ｂ）に示すように、反応性イ
オンエッチング法により、下層配線４上のエッチングス
トッパ５に達する接続孔９を、第３絶縁膜８、拡散防止
膜７および第２絶縁膜６に開口する。ついで図２（ｃ）
のごとく、第３絶縁膜８を反応性イオンエッチング法に
よりエッチングし、配線溝１０を開口する。この際、拡
散防止膜７およびエッチングストッパ５が除去されない
ようにする。
オンエッチング法により、下層配線４上のエッチングス
トッパ５に達する接続孔９を、第３絶縁膜８、拡散防止
膜７および第２絶縁膜６に開口する。ついで図２（ｃ）
のごとく、第３絶縁膜８を反応性イオンエッチング法に
よりエッチングし、配線溝１０を開口する。この際、拡
散防止膜７およびエッチングストッパ５が除去されない
ようにする。
【０００５】続いて図２（ｄ）に示すように、下層配線
４上に露出しているエッチングストッパ５を異方性エッ
チバック法により除去して下層配線４表面を露出させ
る。その後、窒化タンタル（ＴａＮ）膜などのバリアメ
タル１２とＣｕなどの金属配線膜１３をスパッタ法によ
り堆積し、続いてエキシマレーザー照射により金属配線
膜１３をリフローさせ、接続孔９および配線溝１０を埋
設する。さらに第３絶縁膜８上のバリアメタル１２およ
び金属配線膜１３をＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により除去する
ことにより、下層配線４上にＣｕなどの金属を主配線材
料とする溝埋め込み構造配線を形成するものである。
４上に露出しているエッチングストッパ５を異方性エッ
チバック法により除去して下層配線４表面を露出させ
る。その後、窒化タンタル（ＴａＮ）膜などのバリアメ
タル１２とＣｕなどの金属配線膜１３をスパッタ法によ
り堆積し、続いてエキシマレーザー照射により金属配線
膜１３をリフローさせ、接続孔９および配線溝１０を埋
設する。さらに第３絶縁膜８上のバリアメタル１２およ
び金属配線膜１３をＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈ
ａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により除去する
ことにより、下層配線４上にＣｕなどの金属を主配線材
料とする溝埋め込み構造配線を形成するものである。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の溝埋め込み構造を有する金属配線
及びその形成方法においては、次のような問題があっ
た。半導体装置の高速動作化の必須要件である層間容量
・配線間容量の低減のために、配線溝や接続孔のアスペ
クト比を大きくすることがある。あるいは、エッチング
プロセスの不安定性により、接続孔の形状が逆テーパー
になることもある。これらのような場合には、バリアメ
タルのステップカバレッジが低下するという問題が生じ
る。特に配線溝や接続孔の側壁部において、バリアメタ
ルの薄膜化が顕著となり、そのためバリアメタルとして
の機能である金属配線膜に対するバリア性が損なわれる
可能性がある。かかる問題を解決する策として、配線溝
や接続孔の側壁部において必要最低限の膜厚を確保する
ために、バリアメタルを厚く堆積する方法が考えられ
る。しかしこの方法によれば、同じ半導体装置中に混在
する低アスペクト比の配線溝や接続孔の中に占める金属
配線膜の割合が減少して配線の比抵抗が増大するという
問題が発生する。あるいは、ＣＭＰによる溝配線化工程
におけるバリアメタル研磨量が増加するために金属配線
膜のディッシングやエロージョンが発生しやすくなり、
配線抵抗のウエハ面内ばらつきが大きくなる、またはプ
ロセスマージンが狭くなる、という問題が発生してく
る。そこで他の解決策として、Ｃｕなどの金属をトラッ
プして拡散を抑制する効果があることで知られているリ
ン（Ｐ）を含有するＰＳＧ膜やＢＰＳＧ膜を絶縁膜とし
て用いる方法がある。この方法によれば、仮にバリアメ
タルが薄膜化した場合においても、配線膜中の金属の、
絶縁膜や基板中への拡散を抑制する効果は得られる。し
かしながら、ＰＳＧ膜やＢＰＳＧ膜は、シリコン酸化膜
よりも比誘電率が高い、吸湿性が高い、溝埋め込み配線
化する際のＣＭＰにおいてスクラッチなどの欠陥が発生
しやすい、等の問題があり、得られる半導体装置の性能
・長期信頼性・製造歩留などの面において不利となる。
このため、上述の問題を根本的に解決することはできな
い。
た従来の半導体装置の溝埋め込み構造を有する金属配線
及びその形成方法においては、次のような問題があっ
た。半導体装置の高速動作化の必須要件である層間容量
・配線間容量の低減のために、配線溝や接続孔のアスペ
クト比を大きくすることがある。あるいは、エッチング
プロセスの不安定性により、接続孔の形状が逆テーパー
になることもある。これらのような場合には、バリアメ
タルのステップカバレッジが低下するという問題が生じ
る。特に配線溝や接続孔の側壁部において、バリアメタ
ルの薄膜化が顕著となり、そのためバリアメタルとして
の機能である金属配線膜に対するバリア性が損なわれる
可能性がある。かかる問題を解決する策として、配線溝
や接続孔の側壁部において必要最低限の膜厚を確保する
ために、バリアメタルを厚く堆積する方法が考えられ
る。しかしこの方法によれば、同じ半導体装置中に混在
する低アスペクト比の配線溝や接続孔の中に占める金属
配線膜の割合が減少して配線の比抵抗が増大するという
問題が発生する。あるいは、ＣＭＰによる溝配線化工程
におけるバリアメタル研磨量が増加するために金属配線
膜のディッシングやエロージョンが発生しやすくなり、
配線抵抗のウエハ面内ばらつきが大きくなる、またはプ
ロセスマージンが狭くなる、という問題が発生してく
る。そこで他の解決策として、Ｃｕなどの金属をトラッ
プして拡散を抑制する効果があることで知られているリ
ン（Ｐ）を含有するＰＳＧ膜やＢＰＳＧ膜を絶縁膜とし
て用いる方法がある。この方法によれば、仮にバリアメ
タルが薄膜化した場合においても、配線膜中の金属の、
絶縁膜や基板中への拡散を抑制する効果は得られる。し
かしながら、ＰＳＧ膜やＢＰＳＧ膜は、シリコン酸化膜
よりも比誘電率が高い、吸湿性が高い、溝埋め込み配線
化する際のＣＭＰにおいてスクラッチなどの欠陥が発生
しやすい、等の問題があり、得られる半導体装置の性能
・長期信頼性・製造歩留などの面において不利となる。
このため、上述の問題を根本的に解決することはできな
い。
【０００７】本発明は、このような従来技術における問
題に鑑みてなされたものであって、バリアメタルの高い
ステップカバレッジが期待できない高アスペクト比の溝
埋め込み構造配線パターンにおいても、Ｃｕなどの金属
に対して高いバリア性を有する金属配線及びその形成方
法を提供することを目的とする。
題に鑑みてなされたものであって、バリアメタルの高い
ステップカバレッジが期待できない高アスペクト比の溝
埋め込み構造配線パターンにおいても、Ｃｕなどの金属
に対して高いバリア性を有する金属配線及びその形成方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、半導体基板を含む下地基板に、少なく
とも金属の拡散を抑制する拡散防止膜と、前記拡散防止
膜の上面に接する絶縁膜と、前記拡散防止膜の上面を底
面とし、且つ前記絶縁膜を側面に有する配線溝と、前記
配線溝に埋め込まれた金属配線膜と、前記配線溝と前記
金属配線膜との間に設けられたバリアメタルと、前記配
線溝の側面の前記絶縁膜表面に設けられたＰドープ層
と、を具備して成ることを特徴とする半導体装置であ
る。このように、本出願第１の発明の半導体装置によれ
ば、半導体基板上に下層配線などが形成された下地基板
の、バリアメタルと接触する配線溝側面の絶縁膜の表面
に、金属の拡散を抑制するＰドープ層が具備される。ま
た、半導体基板上に下層配線などが形成された下地基板
の、バリアメタルと接触する配線溝底面には、金属の拡
散を抑制する拡散防止膜が具備される。したがって、仮
に配線溝や、配線溝に延長して形成されうる接続孔の高
アスペクト比化や形状の悪化によりバリアメタルのステ
ップカバレッジが低下して、配線溝や接続孔の側壁部ま
たは底部においてバリアメタルが薄膜化した場合におい
ても、バリアメタルの表面に設けられた金属配線膜中の
金属の、絶縁膜中や基板中への拡散を抑制することがで
きる。さらに、半導体装置の配線間リークやｐｎ接合リ
ークなどの特性劣化を防止することができる。
願第１の発明は、半導体基板を含む下地基板に、少なく
とも金属の拡散を抑制する拡散防止膜と、前記拡散防止
膜の上面に接する絶縁膜と、前記拡散防止膜の上面を底
面とし、且つ前記絶縁膜を側面に有する配線溝と、前記
配線溝に埋め込まれた金属配線膜と、前記配線溝と前記
金属配線膜との間に設けられたバリアメタルと、前記配
線溝の側面の前記絶縁膜表面に設けられたＰドープ層
と、を具備して成ることを特徴とする半導体装置であ
る。このように、本出願第１の発明の半導体装置によれ
ば、半導体基板上に下層配線などが形成された下地基板
の、バリアメタルと接触する配線溝側面の絶縁膜の表面
に、金属の拡散を抑制するＰドープ層が具備される。ま
た、半導体基板上に下層配線などが形成された下地基板
の、バリアメタルと接触する配線溝底面には、金属の拡
散を抑制する拡散防止膜が具備される。したがって、仮
に配線溝や、配線溝に延長して形成されうる接続孔の高
アスペクト比化や形状の悪化によりバリアメタルのステ
ップカバレッジが低下して、配線溝や接続孔の側壁部ま
たは底部においてバリアメタルが薄膜化した場合におい
ても、バリアメタルの表面に設けられた金属配線膜中の
金属の、絶縁膜中や基板中への拡散を抑制することがで
きる。さらに、半導体装置の配線間リークやｐｎ接合リ
ークなどの特性劣化を防止することができる。
【０００９】また本出願第２の発明は、本出願第１の発
明の半導体装置において、前記金属配線膜が、Ｃｕを含
むことを特徴とする。したがって本出願第２の発明の半
導体装置によれば、配線溝や接続孔の側壁部または底部
においてバリアメタルが薄膜化した場合においても、バ
リアメタルの表面に設けられた金属配線膜中のＣｕの、
絶縁膜中や基板中への拡散を抑制することができ、且つ
半導体装置の配線間リークやｐｎ接合リークなどの特性
劣化を防止することができる。さらに、抵抗値の低いＣ
ｕを含む金属配線膜を用いることにより、高速動作をす
る半導体装置を実現することが可能となる。
明の半導体装置において、前記金属配線膜が、Ｃｕを含
むことを特徴とする。したがって本出願第２の発明の半
導体装置によれば、配線溝や接続孔の側壁部または底部
においてバリアメタルが薄膜化した場合においても、バ
リアメタルの表面に設けられた金属配線膜中のＣｕの、
絶縁膜中や基板中への拡散を抑制することができ、且つ
半導体装置の配線間リークやｐｎ接合リークなどの特性
劣化を防止することができる。さらに、抵抗値の低いＣ
ｕを含む金属配線膜を用いることにより、高速動作をす
る半導体装置を実現することが可能となる。
【００１０】また本出願第３の発明は、本出願第１また
は第２の発明の半導体装置において、前記Ｐドープ層
の、前記配線溝の側面からの深さが１０〜２５ｎｍ、且
つＰ濃度が１×１０２０〜１×１０２２ａｔｏｍｓ／ｃ
ｍ３の範囲であることを特徴とする。したがって本出願
第３の発明の半導体装置によれば、金属をトラップして
拡散を抑制するＰの効果を十分発揮することが可能とな
る。
は第２の発明の半導体装置において、前記Ｐドープ層
の、前記配線溝の側面からの深さが１０〜２５ｎｍ、且
つＰ濃度が１×１０２０〜１×１０２２ａｔｏｍｓ／ｃ
ｍ３の範囲であることを特徴とする。したがって本出願
第３の発明の半導体装置によれば、金属をトラップして
拡散を抑制するＰの効果を十分発揮することが可能とな
る。
【００１１】また本出願第４の発明は、本出願第１乃至
第３の何れか一の発明の半導体装置において、前記拡散
防止膜が、シリコン窒化膜またはシリコン酸窒化膜から
成ることを特徴とする。したがって、本出願第４の発明
の半導体装置によれば、前記拡散防止膜の、Ｃｕなどの
金属に対する拡散抑制に対して優れた効果を発揮するこ
とが可能となる。
第３の何れか一の発明の半導体装置において、前記拡散
防止膜が、シリコン窒化膜またはシリコン酸窒化膜から
成ることを特徴とする。したがって、本出願第４の発明
の半導体装置によれば、前記拡散防止膜の、Ｃｕなどの
金属に対する拡散抑制に対して優れた効果を発揮するこ
とが可能となる。
【００１２】また本出願第５の発明は、半導体基板を含
む下地基板上に、少なくとも金属の拡散を抑制する拡散
防止膜を形成する工程と、前記拡散防止膜上に絶縁膜を
形成する工程と、前記絶縁膜の所定の領域に前記拡散防
止膜に達する配線溝を開口する工程と、前記絶縁膜の露
出部表面にＰを導入する工程と、前記下地基板上に、前
記配線溝の凹部を残すようにバリアメタルを形成する工
程と、前記バリアメタル上に金属配線膜を形成し、前記
配線溝を埋設する工程と、を具備して成ることを特徴と
する半導体装置の製造方法である。このように、本出願
第５の発明の半導体装置の製造方法によれば、バリアメ
タルと接触する配線溝側面の絶縁膜の表面にあらかじめ
金属の拡散を抑制するＰを導入して、Ｐドープ層が形成
される。また、半導体基板上に下層配線などが形成され
た下地基板の、バリアメタルと接触する配線溝底面に
は、金属の拡散を抑制する拡散防止膜が形成される。し
たがって、仮に配線溝や、配線溝に延長して形成されう
る接続孔の高アスペクト比化や形状の悪化によりバリア
メタルのステップカバレッジが低下して、配線溝や接続
孔の側壁部または底部においてバリアメタルが薄膜化し
た場合においても、バリアメタルの表面に設けられた金
属配線膜中の金属の、絶縁膜中や基板中への拡散を抑制
する半導体装置を製造することができる。さらに、この
ようにして製造される半導体装置の、配線間リークやｐ
ｎ接合リークなどの特性劣化を防止することができる。
む下地基板上に、少なくとも金属の拡散を抑制する拡散
防止膜を形成する工程と、前記拡散防止膜上に絶縁膜を
形成する工程と、前記絶縁膜の所定の領域に前記拡散防
止膜に達する配線溝を開口する工程と、前記絶縁膜の露
出部表面にＰを導入する工程と、前記下地基板上に、前
記配線溝の凹部を残すようにバリアメタルを形成する工
程と、前記バリアメタル上に金属配線膜を形成し、前記
配線溝を埋設する工程と、を具備して成ることを特徴と
する半導体装置の製造方法である。このように、本出願
第５の発明の半導体装置の製造方法によれば、バリアメ
タルと接触する配線溝側面の絶縁膜の表面にあらかじめ
金属の拡散を抑制するＰを導入して、Ｐドープ層が形成
される。また、半導体基板上に下層配線などが形成され
た下地基板の、バリアメタルと接触する配線溝底面に
は、金属の拡散を抑制する拡散防止膜が形成される。し
たがって、仮に配線溝や、配線溝に延長して形成されう
る接続孔の高アスペクト比化や形状の悪化によりバリア
メタルのステップカバレッジが低下して、配線溝や接続
孔の側壁部または底部においてバリアメタルが薄膜化し
た場合においても、バリアメタルの表面に設けられた金
属配線膜中の金属の、絶縁膜中や基板中への拡散を抑制
する半導体装置を製造することができる。さらに、この
ようにして製造される半導体装置の、配線間リークやｐ
ｎ接合リークなどの特性劣化を防止することができる。
【００１３】また本出願第６の発明は、本出願第５の発
明の半導体装置の製造方法において、前記金属配線膜
が、Ｃｕを含むことを特徴とする。したがって本出願第
６の発明の半導体装置の製造方法によれば、配線溝や接
続孔の側壁部または底部においてバリアメタルが薄膜化
した場合においても、バリアメタルの表面に設けられた
金属配線膜中のＣｕの、絶縁膜中や基板中への拡散を抑
制する半導体装置を製造することができ、且つこのよう
にして製造される半導体装置の配線間リークやｐｎ接合
リークなどの特性劣化を防止することができる。さら
に、抵抗値の低いＣｕを含む金属配線膜を用いることに
より、高速動作をする半導体装置を実現することが可能
となる。
明の半導体装置の製造方法において、前記金属配線膜
が、Ｃｕを含むことを特徴とする。したがって本出願第
６の発明の半導体装置の製造方法によれば、配線溝や接
続孔の側壁部または底部においてバリアメタルが薄膜化
した場合においても、バリアメタルの表面に設けられた
金属配線膜中のＣｕの、絶縁膜中や基板中への拡散を抑
制する半導体装置を製造することができ、且つこのよう
にして製造される半導体装置の配線間リークやｐｎ接合
リークなどの特性劣化を防止することができる。さら
に、抵抗値の低いＣｕを含む金属配線膜を用いることに
より、高速動作をする半導体装置を実現することが可能
となる。
【００１４】また本出願第７の発明は、本出願第５また
は第６の発明の半導体装置の製造方法において、前記Ｐ
を導入する工程が、少なくともＰを含むガス中で熱処理
を行うことによりなることを特徴とする。したがって本
出願第７の発明の半導体装置の製造方法によれば、仮に
配線溝や、配線溝に延長して形成されうる接続孔が、高
アスペクト比化したり形状が悪化した場合においても、
配線溝や、配線溝に延長して形成されうる接続孔の側面
の絶縁膜の表面に均一に、かつ絶縁膜の表面にダメージ
を与えることなく、Ｐを導入することが可能となる。
は第６の発明の半導体装置の製造方法において、前記Ｐ
を導入する工程が、少なくともＰを含むガス中で熱処理
を行うことによりなることを特徴とする。したがって本
出願第７の発明の半導体装置の製造方法によれば、仮に
配線溝や、配線溝に延長して形成されうる接続孔が、高
アスペクト比化したり形状が悪化した場合においても、
配線溝や、配線溝に延長して形成されうる接続孔の側面
の絶縁膜の表面に均一に、かつ絶縁膜の表面にダメージ
を与えることなく、Ｐを導入することが可能となる。
【００１５】また本出願第８の発明は、本出願第７の発
明の半導体装置の製造方法において、前記Ｐを含むガス
が、フォスフィン（ＰＨ３）であることを特徴とする。
したがって本出願第８の発明の半導体装置の製造方法に
よれば、従来行われているＰＨ３を用いた拡散を行うこ
とにより、Ｐを導入する工程を容易にかつ効果的に行う
ことが可能となる。
明の半導体装置の製造方法において、前記Ｐを含むガス
が、フォスフィン（ＰＨ３）であることを特徴とする。
したがって本出願第８の発明の半導体装置の製造方法に
よれば、従来行われているＰＨ３を用いた拡散を行うこ
とにより、Ｐを導入する工程を容易にかつ効果的に行う
ことが可能となる。
【００１６】また本出願第９の発明は、本出願第７また
は第８の発明の半導体装置の製造方法において、前記熱
処理が、３００℃から５００℃の範囲で行われることを
特徴とする。したがって本出願第９の発明の半導体装置
の製造方法によれば、３００℃以上という絶縁膜にＰが
最も効果的に拡散する温度で、かつ５００℃以下という
下地基板に損傷を与えることのない温度の範囲において
Ｐを導入することが可能となる。
は第８の発明の半導体装置の製造方法において、前記熱
処理が、３００℃から５００℃の範囲で行われることを
特徴とする。したがって本出願第９の発明の半導体装置
の製造方法によれば、３００℃以上という絶縁膜にＰが
最も効果的に拡散する温度で、かつ５００℃以下という
下地基板に損傷を与えることのない温度の範囲において
Ｐを導入することが可能となる。
【００１７】また本出願第１０の発明は、本出願第５乃
至第９の何れか一の発明の半導体装置の製造方法におい
て、前記拡散防止膜が、シリコン窒化膜またはシリコン
酸窒化膜から成ることを特徴とする。したがって、本出
願第１０の発明の半導体装置の製造方法によれば、前記
拡散防止膜の、Ｃｕなどの金属に対する拡散抑制に対し
て優れた効果を発揮することが可能となる。
至第９の何れか一の発明の半導体装置の製造方法におい
て、前記拡散防止膜が、シリコン窒化膜またはシリコン
酸窒化膜から成ることを特徴とする。したがって、本出
願第１０の発明の半導体装置の製造方法によれば、前記
拡散防止膜の、Ｃｕなどの金属に対する拡散抑制に対し
て優れた効果を発揮することが可能となる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態におけ
る半導体装置及びその製造方法を図を参照して詳細に説
明する。図１は、本発明の実施の形態による半導体装置
の金属配線の製造工程を示した縦断面図である。
る半導体装置及びその製造方法を図を参照して詳細に説
明する。図１は、本発明の実施の形態による半導体装置
の金属配線の製造工程を示した縦断面図である。
【００１９】はじめに、従来技術と同様の工程により、
接続孔と配線溝とを形成する。すなわち、図１（ａ）に
示すように、半導体基板１上にシリコン酸化膜からなる
第１絶縁膜２を形成し、これに既知の手法であるレジス
トをマスクとした反応性イオンエッチング法により下層
配線溝３を開口する。そして下層配線４用の膜、例えば
バリアメタルとＣｕ膜をスパッタ法やメッキ法を用いて
順次堆積して下層配線溝３を埋設後、ＣＭＰ法により第
１絶縁膜２上の下層配線４用の膜を除去して、溝埋め込
み構造を有する下層配線４を形成する。さらに、例えば
プラズマＣＶＤ法により、シリコン窒化膜からなる厚さ
１０〜５０ｎｍのエッチングストッパ５、シリコン酸化
膜からなる厚さ４００〜８００ｎｍの第２絶縁膜６、シ
リコン窒化膜からなる厚さ１０〜５０ｎｍの拡散防止膜
７、シリコン酸化膜からなる厚さ４００〜８００ｎｍの
第３絶縁膜８を順次形成する。第１絶縁膜２、第２絶縁
膜６、及び第３絶縁膜８の主材料はシリコン酸化膜に限
定されるものではなく、これに弗素（Ｆ）が添加され
た、比誘電率が小さなシリコン酸弗化膜などを用いても
良い。
接続孔と配線溝とを形成する。すなわち、図１（ａ）に
示すように、半導体基板１上にシリコン酸化膜からなる
第１絶縁膜２を形成し、これに既知の手法であるレジス
トをマスクとした反応性イオンエッチング法により下層
配線溝３を開口する。そして下層配線４用の膜、例えば
バリアメタルとＣｕ膜をスパッタ法やメッキ法を用いて
順次堆積して下層配線溝３を埋設後、ＣＭＰ法により第
１絶縁膜２上の下層配線４用の膜を除去して、溝埋め込
み構造を有する下層配線４を形成する。さらに、例えば
プラズマＣＶＤ法により、シリコン窒化膜からなる厚さ
１０〜５０ｎｍのエッチングストッパ５、シリコン酸化
膜からなる厚さ４００〜８００ｎｍの第２絶縁膜６、シ
リコン窒化膜からなる厚さ１０〜５０ｎｍの拡散防止膜
７、シリコン酸化膜からなる厚さ４００〜８００ｎｍの
第３絶縁膜８を順次形成する。第１絶縁膜２、第２絶縁
膜６、及び第３絶縁膜８の主材料はシリコン酸化膜に限
定されるものではなく、これに弗素（Ｆ）が添加され
た、比誘電率が小さなシリコン酸弗化膜などを用いても
良い。
【００２０】そして図１（ｂ）のように、レジストをマ
スクとした反応性イオンエッチング法により、下層配線
４上のエッチングストッパ５に達する接続孔９を、第３
絶縁膜８、拡散防止膜７および第２絶縁膜６に開口す
る。この際、２段階エッチングを行うことが望ましい。
すなわち、最初はシリコン酸化膜とシリコン窒化膜が同
等の速度でエッチングされる条件により、第３絶縁膜８
と拡散防止膜７を完全にエッチングし、次にシリコン窒
化膜のエッチング速度がシリコン酸化膜のエッチング速
度よりはるかに遅いエッチング条件に変更して、エッチ
ングストッパ５が除去されないように第２絶縁膜６をエ
ッチングすることが望ましい。
スクとした反応性イオンエッチング法により、下層配線
４上のエッチングストッパ５に達する接続孔９を、第３
絶縁膜８、拡散防止膜７および第２絶縁膜６に開口す
る。この際、２段階エッチングを行うことが望ましい。
すなわち、最初はシリコン酸化膜とシリコン窒化膜が同
等の速度でエッチングされる条件により、第３絶縁膜８
と拡散防止膜７を完全にエッチングし、次にシリコン窒
化膜のエッチング速度がシリコン酸化膜のエッチング速
度よりはるかに遅いエッチング条件に変更して、エッチ
ングストッパ５が除去されないように第２絶縁膜６をエ
ッチングすることが望ましい。
【００２１】ついで図１（ｃ）のごとく、レジストをマ
スクとした反応性イオンエッチング法により第３絶縁膜
８をエッチングして、配線溝１０を開口する。この際、
シリコン窒化膜に対して高選択比でエッチングを行い、
拡散防止膜７およびエッチングストッパ５が除去されな
いようにする。下層配線４上のエッチングストッパ５を
除去しないで残すのは、エッチングマスクであるレジス
トを除去する際の酸素（Ｏ２）プラズマによる下層配線
４の酸化を防止する必要があるからである。以上の工程
により、接続孔９と配線溝１０とが形成される。
スクとした反応性イオンエッチング法により第３絶縁膜
８をエッチングして、配線溝１０を開口する。この際、
シリコン窒化膜に対して高選択比でエッチングを行い、
拡散防止膜７およびエッチングストッパ５が除去されな
いようにする。下層配線４上のエッチングストッパ５を
除去しないで残すのは、エッチングマスクであるレジス
トを除去する際の酸素（Ｏ２）プラズマによる下層配線
４の酸化を防止する必要があるからである。以上の工程
により、接続孔９と配線溝１０とが形成される。
【００２２】次に、露出している第２絶縁膜６および第
３絶縁膜８の表面にＰを導入して、Ｐドープ層１１を形
成する。ＰはＰＳＧ膜やＢＰＳＧ膜において知られてい
るように、Ｃｕなどの金属をトラップして拡散を抑制す
る効果があり、このＰドープ層１１が、後で形成するバ
リアメタル１２の外側で、絶縁膜中やシリコン基板中へ
のＣｕなどの金属の第２の拡散防止層として働くことに
なる。この効果を十分発揮するためには、Ｐドープ層１
１の深さは１０ｎｍ以上、Ｐ濃度は１×１０２ ０〜１×
１０２２ａｔｏｍｓ／ｃｍ３の範囲であることが望まし
い。ここで、Ｐドープ層１１は配線溝１０の外側最表面
にも形成されるが、高濃度のＰが第３絶縁膜８の表面に
存在していると、従来のＰＳＧ膜やＢＰＳＧ膜の場合と
同様の問題が発生する。すなわち、シリコン酸化膜より
も比誘電率が高い、吸湿性が高い、溝埋め込み配線化す
る際のＣＭＰにおいてスクラッチなどの欠陥が発生しや
すい、等の問題が発生してくる。そのため、後のエッチ
ングストッパ５を異方性エッチバック法により除去して
下層配線４の表面を露出させる工程の際に、配線溝１０
の外側最表面に形成されたＰドープ層１１も同時に除去
する必要がある。この理由のためＰドープ層１１の深さ
は２５ｎｍ以下であることが望ましい。この工程におい
て、下層配線４の表面は、Ｐとは反応しにくいシリコン
窒化膜からなるエッチングストッパ５に覆われているた
め、Ｐとは反応せずに保護されることになる。エッチン
グストッパ５の主材料はシリコン窒化膜に限定されるも
のではなく、シリコン窒化膜と同様に、Ｐや酸素の拡散
抑制効果があり、かつシリコン酸化膜とのエッチング選
択比の高い材料、例えばシリコン酸窒化膜などを用いて
も構わない。Ｐドープ層１１を形成するこの工程は、半
導体基板１を、ＰＨ３を含むガス中、例えばＰＨ３とア
ルゴン（Ａｒ）や窒素（Ｎ２）の混合ガス中で、１０〜
１００Ｔｏｒｒ、３００〜５００℃、３０分程度の熱処
理を行うことにより、第２絶縁膜６および第３絶縁膜８
の表面にＰを拡散する方法によることが望ましい。
３絶縁膜８の表面にＰを導入して、Ｐドープ層１１を形
成する。ＰはＰＳＧ膜やＢＰＳＧ膜において知られてい
るように、Ｃｕなどの金属をトラップして拡散を抑制す
る効果があり、このＰドープ層１１が、後で形成するバ
リアメタル１２の外側で、絶縁膜中やシリコン基板中へ
のＣｕなどの金属の第２の拡散防止層として働くことに
なる。この効果を十分発揮するためには、Ｐドープ層１
１の深さは１０ｎｍ以上、Ｐ濃度は１×１０２ ０〜１×
１０２２ａｔｏｍｓ／ｃｍ３の範囲であることが望まし
い。ここで、Ｐドープ層１１は配線溝１０の外側最表面
にも形成されるが、高濃度のＰが第３絶縁膜８の表面に
存在していると、従来のＰＳＧ膜やＢＰＳＧ膜の場合と
同様の問題が発生する。すなわち、シリコン酸化膜より
も比誘電率が高い、吸湿性が高い、溝埋め込み配線化す
る際のＣＭＰにおいてスクラッチなどの欠陥が発生しや
すい、等の問題が発生してくる。そのため、後のエッチ
ングストッパ５を異方性エッチバック法により除去して
下層配線４の表面を露出させる工程の際に、配線溝１０
の外側最表面に形成されたＰドープ層１１も同時に除去
する必要がある。この理由のためＰドープ層１１の深さ
は２５ｎｍ以下であることが望ましい。この工程におい
て、下層配線４の表面は、Ｐとは反応しにくいシリコン
窒化膜からなるエッチングストッパ５に覆われているた
め、Ｐとは反応せずに保護されることになる。エッチン
グストッパ５の主材料はシリコン窒化膜に限定されるも
のではなく、シリコン窒化膜と同様に、Ｐや酸素の拡散
抑制効果があり、かつシリコン酸化膜とのエッチング選
択比の高い材料、例えばシリコン酸窒化膜などを用いて
も構わない。Ｐドープ層１１を形成するこの工程は、半
導体基板１を、ＰＨ３を含むガス中、例えばＰＨ３とア
ルゴン（Ａｒ）や窒素（Ｎ２）の混合ガス中で、１０〜
１００Ｔｏｒｒ、３００〜５００℃、３０分程度の熱処
理を行うことにより、第２絶縁膜６および第３絶縁膜８
の表面にＰを拡散する方法によることが望ましい。
【００２３】続いて図１（ｄ）に示すように、露出して
いるエッチングストッパ５を異方性エッチバック法によ
り除去して下層配線４の表面を露出させる。この際、配
線溝１０の外側最表面に形成されたＰドープ層１１も同
時に除去される。最後に、従来技術と同様の工程によ
り、接続孔９および配線溝１０にバリアメタル１２と金
属配線膜１３を埋設し、溝埋め込み構造配線を形成す
る。すなわち、厚さ１０〜１００ｎｍの例えばＴａＮ膜
からなるバリアメタル１２をＤ．Ｃ．マグネトロンスパ
ッタ法あるいはＣＶＤ法により堆積し、さらに厚さ４０
０〜１０００ｎｍの例えばＣｕからなる金属配線膜１３
をＤ．Ｃ．マグネトロンスパッタ法、ＣＶＤ法、メッキ
法などの手法を用いて堆積して接続孔９と配線溝１０を
埋設する。そして非酸化性雰囲気中で３００〜４００
℃、３０分程度の熱処理を行い、金属配線膜１３を安定
化させる。続いて第３絶縁膜８上のバリアメタル１２お
よび金属配線膜１３をＣＭＰ法などにより除去する。以
上の工程により、Ｃｕなどの金属を主配線材料とする溝
埋め込み構造配線が形成される。
いるエッチングストッパ５を異方性エッチバック法によ
り除去して下層配線４の表面を露出させる。この際、配
線溝１０の外側最表面に形成されたＰドープ層１１も同
時に除去される。最後に、従来技術と同様の工程によ
り、接続孔９および配線溝１０にバリアメタル１２と金
属配線膜１３を埋設し、溝埋め込み構造配線を形成す
る。すなわち、厚さ１０〜１００ｎｍの例えばＴａＮ膜
からなるバリアメタル１２をＤ．Ｃ．マグネトロンスパ
ッタ法あるいはＣＶＤ法により堆積し、さらに厚さ４０
０〜１０００ｎｍの例えばＣｕからなる金属配線膜１３
をＤ．Ｃ．マグネトロンスパッタ法、ＣＶＤ法、メッキ
法などの手法を用いて堆積して接続孔９と配線溝１０を
埋設する。そして非酸化性雰囲気中で３００〜４００
℃、３０分程度の熱処理を行い、金属配線膜１３を安定
化させる。続いて第３絶縁膜８上のバリアメタル１２お
よび金属配線膜１３をＣＭＰ法などにより除去する。以
上の工程により、Ｃｕなどの金属を主配線材料とする溝
埋め込み構造配線が形成される。
【００２４】上述のように、本発明の実施の形態におけ
る半導体装置およびその製造方法によれば、バリアメタ
ル１２の外側側面にはＣｕなどの金属に対して拡散抑制
効果のあるＰドープ層１１が存在している。さらに、バ
リアメタル１２の外側の配線溝１０底面にもＣｕなどの
金属に対して拡散抑制効果のあるシリコン窒化膜からな
る拡散防止膜７が存在している。このため、仮に配線溝
１０や接続孔９の高アスペクト比化や形状悪化によりバ
リアメタル１２のステップカバレッジが低下して、配線
溝１０や接続孔９の側壁部においてバリアメタル１２が
一部薄膜化した場合においても、Ｃｕなどの金属の拡散
を抑制することができ、そのためさらに耐熱性も従来の
手法よりも高くなる。その結果、半導体装置の配線間リ
ークやｐｎ接合リークなどの特性劣化を防止することが
可能になる。
る半導体装置およびその製造方法によれば、バリアメタ
ル１２の外側側面にはＣｕなどの金属に対して拡散抑制
効果のあるＰドープ層１１が存在している。さらに、バ
リアメタル１２の外側の配線溝１０底面にもＣｕなどの
金属に対して拡散抑制効果のあるシリコン窒化膜からな
る拡散防止膜７が存在している。このため、仮に配線溝
１０や接続孔９の高アスペクト比化や形状悪化によりバ
リアメタル１２のステップカバレッジが低下して、配線
溝１０や接続孔９の側壁部においてバリアメタル１２が
一部薄膜化した場合においても、Ｃｕなどの金属の拡散
を抑制することができ、そのためさらに耐熱性も従来の
手法よりも高くなる。その結果、半導体装置の配線間リ
ークやｐｎ接合リークなどの特性劣化を防止することが
可能になる。
【００２５】上述した実施の形態においては、拡散防止
膜７としてシリコン窒化膜を用いたが、これに限定され
るものではない。シリコン窒化膜と同様に、Ｃｕなどの
金属に対して拡散抑制効果があり、かつシリコン酸化膜
とのエッチング選択比の高い材料、例えばシリコン酸窒
化膜などを拡散防止膜７として用いても構わない。ま
た、バリアメタル１２としてＴａＮ膜を用いたが、これ
に限定されるものではなく、窒化チタン（ＴｉＮ）、タ
ンタル（Ｔａ）、タングステン（Ｗ）、窒化タングステ
ン（ＷＮ）等を用いても構わない。また、金属配線膜１
３としてＣｕ膜を用いたが、これに限定されるものでは
なく、Ｃｕを含む膜、あるいはまた、絶縁膜中や基板中
の拡散係数の大きい他の金属、例えば金（Ａｕ）を含む
膜を用いても構わない。また、下層配線４としてバリア
メタルとＣｕ膜を用いたが、これに限定されるものでは
なく、他の金属、シリコン、シリサイド等を用いても構
わない。
膜７としてシリコン窒化膜を用いたが、これに限定され
るものではない。シリコン窒化膜と同様に、Ｃｕなどの
金属に対して拡散抑制効果があり、かつシリコン酸化膜
とのエッチング選択比の高い材料、例えばシリコン酸窒
化膜などを拡散防止膜７として用いても構わない。ま
た、バリアメタル１２としてＴａＮ膜を用いたが、これ
に限定されるものではなく、窒化チタン（ＴｉＮ）、タ
ンタル（Ｔａ）、タングステン（Ｗ）、窒化タングステ
ン（ＷＮ）等を用いても構わない。また、金属配線膜１
３としてＣｕ膜を用いたが、これに限定されるものでは
なく、Ｃｕを含む膜、あるいはまた、絶縁膜中や基板中
の拡散係数の大きい他の金属、例えば金（Ａｕ）を含む
膜を用いても構わない。また、下層配線４としてバリア
メタルとＣｕ膜を用いたが、これに限定されるものでは
なく、他の金属、シリコン、シリサイド等を用いても構
わない。
【００２６】以上のように本発明の半導体装置及びその
製造方法によれば、配線溝や接続孔の高アスペクト比化
や形状に依存せずにＣｕなどの金属に対する拡散防止特
性を保持できるため、高い耐熱性と優れたリーク特性を
有する半導体装置およびその製造方法を提供することが
可能となる。
製造方法によれば、配線溝や接続孔の高アスペクト比化
や形状に依存せずにＣｕなどの金属に対する拡散防止特
性を保持できるため、高い耐熱性と優れたリーク特性を
有する半導体装置およびその製造方法を提供することが
可能となる。
【図１】本発明の実施の形態における半導体装置の金属
配線の製造工程の縦断面図である。
配線の製造工程の縦断面図である。
【図２】従来の技術における半導体装置の金属配線の製
造工程の縦断面図である。
造工程の縦断面図である。
１ 半導体基板 ２ 第１絶縁膜 ３ 下層配線溝 ４ 下層配線 ５ エッチングストッパ ６ 第２絶縁膜 ７ 拡散防止膜 ８ 第３絶縁膜 ９ 接続孔 １０ 配線溝 １１ Ｐドープ層 １２ バリアメタル １３ 金属配線膜
フロントページの続き Ｆターム(参考） 5F033 HH11 HH22 JJ01 KK11 MM02 MM12 MM13 PP06 PP15 PP27 QQ09 QQ13 QQ23 QQ31 QQ37 QQ48 QQ60 QQ65 QQ79 RR06 RR08 TT03 TT07 WW02 WW03 WW04 5F058 BA05 BA20 BD01 BD04 BD06 BD10 BD15 BF33 BH01 BH04 BH20 BJ01 BJ02
Claims (10)
- 【請求項１】 半導体基板を含む下地基板に、 少なくとも金属の拡散を抑制する拡散防止膜と、 前記拡散防止膜の上面に接する絶縁膜と、 前記拡散防止膜の上面を底面とし、且つ前記絶縁膜を側
面に有する配線溝と、前記配線溝に埋め込まれた金属配
線膜と、 前記配線溝と前記金属配線膜との間に設けられたバリア
メタルと、 前記配線溝の側面の前記絶縁膜表面に設けられたリン
（Ｐ）ドープ層と、 を具備して成ることを特徴とする半導体装置。 - 【請求項２】 前記金属配線膜が、銅（Ｃｕ）を含むこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記Ｐドープ層の、前記配線溝の側面か
らの深さが１０〜２５ｎｍ、且つＰ濃度が１×１０２０
〜１×１０２２ａｔｏｍｓ／ｃｍ３の範囲であることを
特徴とする請求項１または請求項２に記載の半導体装
置。 - 【請求項４】 前記拡散防止膜が、シリコン窒化膜また
はシリコン酸窒化膜から成ることを特徴とする請求項１
乃至請求項３の何れか一に記載の半導体装置。 - 【請求項５】 半導体基板を含む下地基板上に、少なく
とも金属の拡散を抑制する拡散防止膜を形成する工程
と、 前記拡散防止膜上に絶縁膜を形成する工程と、 前記絶縁膜の所定の領域に前記拡散防止膜に達する配線
溝を開口する工程と、前記絶縁膜の露出部表面にＰを導
入する工程と、 前記下地基板上に、前記配線溝の凹部を残すようにバリ
アメタルを形成する工程と、 前記バリアメタル上に金属配線膜を形成し、前記配線溝
を埋設する工程と、 を具備して成ることを特徴とする半導体装置の製造方
法。 - 【請求項６】 前記金属配線膜が、Ｃｕを含むことを特
徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】 前記Ｐを導入する工程が、少なくともＰ
を含むガス中で熱処理を行うことによりなることを特徴
とする請求項５または請求項６に記載の半導体装置の製
造方法。 - 【請求項８】 前記Ｐを含むガスが、フォスフィン（Ｐ
Ｈ３）であることを特徴とする請求項７に記載の半導体
装置の製造方法。 - 【請求項９】 前記熱処理が、３００℃から５００℃の
範囲で行われることを特徴とする請求項７または請求項
８に記載の半導体装置の製造方法。 - 【請求項１０】 前記拡散防止膜が、シリコン窒化膜ま
たはシリコン酸窒化膜から成ることを特徴とする請求項
５乃至請求項９の何れか一に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140507A JP2000332108A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140507A JP2000332108A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332108A true JP2000332108A (ja) | 2000-11-30 |
Family
ID=15270266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140507A Pending JP2000332108A (ja) | 1999-05-20 | 1999-05-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332108A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
| JP2012164942A (ja) * | 2011-02-09 | 2012-08-30 | Canon Inc | 半導体装置の製造方法、及び固体撮像装置の製造方法 |
| KR20220005657A (ko) * | 2019-06-08 | 2022-01-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기-형성 배리어 층을 갖는 로우-k 유전체 |
-
1999
- 1999-05-20 JP JP11140507A patent/JP2000332108A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2010074173A (ja) * | 2009-10-08 | 2010-04-02 | Mitsubishi Electric Corp | 電極構造 |
| JP2012164942A (ja) * | 2011-02-09 | 2012-08-30 | Canon Inc | 半導体装置の製造方法、及び固体撮像装置の製造方法 |
| KR20220005657A (ko) * | 2019-06-08 | 2022-01-13 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기-형성 배리어 층을 갖는 로우-k 유전체 |
| CN113939896A (zh) * | 2019-06-08 | 2022-01-14 | 应用材料公司 | 具有自成型阻挡层的低k电介质 |
| JP2022535146A (ja) * | 2019-06-08 | 2022-08-04 | アプライド マテリアルズ インコーポレイテッド | 自己形成バリア層を備えた低誘電率誘電体 |
| JP7465287B2 (ja) | 2019-06-08 | 2024-04-10 | アプライド マテリアルズ インコーポレイテッド | 自己形成バリア層を備えた低誘電率誘電体 |
| KR102747363B1 (ko) | 2019-06-08 | 2024-12-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기-형성 배리어 층을 갖는 로우-k 유전체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6143645A (en) | Reduced temperature contact/via filling | |
| US6359160B1 (en) | MOCVD molybdenum nitride diffusion barrier for CU metallization | |
| US6013578A (en) | Method for forming a metal wiring structure of a semiconductor device | |
| JPH09199443A (ja) | 集積回路におけるランディングパッド構成体の製造方法 | |
| US20070197015A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
| US6908857B2 (en) | Method of manufacturing semiconductor device | |
| KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
| US6159835A (en) | Encapsulated low resistance gate structure and method for forming same | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| TWI872508B (zh) | 半導體裝置及其製造方法 | |
| US20120146225A1 (en) | Damascene structure | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| JP2000332108A (ja) | 半導体装置及びその製造方法 | |
| US6597042B1 (en) | Contact with germanium layer | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| US6875684B2 (en) | Method for forming a bit line of a semiconductor device | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| US20050142833A1 (en) | Method of fabricating semiconductor device | |
| US9153485B2 (en) | Methods of processing substrates and methods of forming conductive connections to substrates | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| US7344974B2 (en) | Metallization method of semiconductor device | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| US6624073B2 (en) | Optimized TaCN thin film diffusion barrier for copper metallization |