JPH09199443A - 集積回路におけるランディングパッド構成体の製造方法 - Google Patents

集積回路におけるランディングパッド構成体の製造方法

Info

Publication number
JPH09199443A
JPH09199443A JP8336735A JP33673596A JPH09199443A JP H09199443 A JPH09199443 A JP H09199443A JP 8336735 A JP8336735 A JP 8336735A JP 33673596 A JP33673596 A JP 33673596A JP H09199443 A JPH09199443 A JP H09199443A
Authority
JP
Japan
Prior art keywords
landing pad
polysilicon
layer
tungsten
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8336735A
Other languages
English (en)
Inventor
O Miller Robert
オー． ミラー ロバート
C Smith Gregory
シー． スミス グレゴリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH09199443A publication Critical patent/JPH09199443A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路のランディングパッドを形成
する方法及びその結果得られる集積回路を提供する。 【解決手段】 基板（１０）上に複数個の導電性領域
（３４，３８）を形成する。これら複数個の導電性領域
のうちの少なくとも１つの上にポリシリコンランディン
グパッド（６２）を形成する。ポリシリコン（６０）を
パターン形成し且つエッチングしてランディングパッド
（６２）を形成した後に、タングステン（６６）を該ポ
リシリコン上に選択的に付着形成して複合ポリシリコン
（タングステンランディングパッド（６４）を形成す
る。該複合ランディングパッドは良好なエッチストップ
で、アルミニウム／シリコン相互拡散に対する良好なバ
リアであり且つ良好な導体である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、半導体集積
回路及びその製造方法に関するものであって、更に詳細
には、集積回路における相互接続体及びランディングパ
ッド構成体の改良した製造方法及びその結果得られる構
成体に関するものである。
【０００２】
【従来の技術】集積回路の設計においては、壊滅的な障
害に対して保護を与え且つ半導体装置の電気的なパラメ
ータを保証するために製造プロセスにおける変動を許容
する設計規則が必要であり、尚、該電気的パラメータは
特徴部の物理的寸法に関連している。デバイス間の電気
的完全性を維持するために、デバイス間においてある種
の特徴寸法及び最小スペース即ち設計トリランス（許容
値）が維持されねばならない。形状及び寸法は、例え
ば、マスクの不整合又はホトレジスト露光における変動
の結果として変化する場合がある。従って、使用される
種々のタイプの物質及びチップ上のデバイスの特定の位
置に対して設計規則が確立されている。例えば、ゲート
に対するメタルコンタクトのスペース等のコンタクト開
口に対してのみならずメタル（金属）、拡散及びポリシ
リコン物質に対して幅規則及びスペーシング（間隔）規
則が存在している。例えば拡散領域に対するメタルコン
タクトの形成における何等かの不整合は該コンタクトと
ポリシリコンゲート等の周囲のデバイスとの間の所要の
スペース（空間）を侵略する場合がある。従って、最小
の必要とされるスペーシング即ち間隔が減少されること
は与えられたタイプの物質及び位置に対する設計許容値
を必ずしも満足するものではなく、且つデバイスの電気
的特性を確保するものでもない。
【０００３】メタルコンタクトによって発生される問題
を回避するために、例えば、メタルコンタクトとゲート
との間に不整合又はその他のスペーシング即ち間隔に関
する問題が発生する場合には、該メタルコンタクトとそ
の下側に存在する拡散領域との間にランディングパッド
を形成することが可能である。典型的に、ランディング
パッドはドープ済ポリシリコン層から形成され、該ドー
プ済ポリシリコン層の上にシリサイド層を形成してシー
ト抵抗を許容可能なレベルへ減少させることが可能であ
る。コンタクトスペース対ゲートに対しポリシリコンに
対する設計基準の厳格性がより少ないものであるので、
ランディングパッドはセルの寸法を減少することを可能
とし且つより大きな不整合問題を許容する。
【０００４】然しながら、従来のランディングパッドの
場合に遭遇する１つの問題は、ランディングパッドに対
するコンタクト開口をエッチングする場合にランディン
グパッドが良好なエッチストップでなければならないと
いう点である。従来のランディングパッドは、特にポリ
シリコンの上にシリサイドが形成される場合には、コン
タクトエッチに対する良好なエッチストップではない。
ランディングパッドをエッチングするために使用される
エッチング物質は周囲の酸化物に対して充分に選択性を
有するものではなく、且つランディングパッドに対して
形成されたコンタクト開口はコンタクト開口の完全性を
維持するために夫々のエッチング物質によって著しく幅
狭のものとされねばならない。
【０００５】集積回路製造分野において遭遇する別の問
題は、特により小さな集積回路特徴寸法に対する継続的
な傾向の場合には、メタリゼーション層と半導体要素と
の間の高い信頼性のある導電性電気的コンタクトの製造
であって、特に、アルミニウムと単結晶シリコン内の拡
散接合との間のコンタクトの製造である。このような困
難性は、アルミニウムとシリコンとが互いに接触してい
る場合にそれらが相互拡散する傾向があることに起因し
ており、且つ集積回路を製造する場合に必要とされる高
温度に露呈される場合に発生する。当該技術分野におい
て公知の如く、従来の集積回路処理ステップは、アルミ
ニウム内のシリコンの溶解度を満足させんとして純粋な
アルミニウム内に基板からシリコンを迅速に拡散させる
ことが可能である。従って、基板から出るシリコンは新
たに形成されたアルミニウム＋シリコン合金によって置
換される。このアルミニウム＋シリコン合金の基板内へ
の逆拡散は、シリコン内の浅いＰＮ接合を短絡させるよ
うな深さへ拡散することが可能である。この現象は接合
スパイキングとして知られている。接合スパイキングを
防止しながら集積回路メタリゼーションを形成する場合
にシリコンをドープしたアルミニウムを使用すること
は、コンタクト接合においてシリコンのノジュール即ち
塊を形成させることが知られており、このようなシリコ
ンの塊は、実効的に、コンタクト区域を減少させ、従っ
てコンタクトの導電性を著しく減少させる。
【０００６】上側にシリサイドを具備するドープ済ポリ
シリコンランディングパッドはアルミニウム／シリコン
相互拡散問題に対して不適切なバリアであることが判明
した。従って、集積回路の製造における最近の進展は、
アルミニウム−シリコン界面に付加的なバリア層を導入
することによってなされている。従来、このバリア層
は、例えばチタン−タンブグテン（ＴｉＷ）等の耐火性
金属物質、又は窒化チタン（ＴｉＮ）等の耐火性金属窒
化物である。該バリア層はシリコンと上側に存在するア
ルミニウム層との間に配設されるようにコンタクト位置
に形成される。この付加的なバリア層はアルミニウム原
子とシリコン原子との相互拡散を禁止し、従って上述し
たような接合スパイキング及びシリコン塊形成等の問題
を取除いている。
【０００７】バリア層はシリコンと直接的に接触してい
るアルミニウムに関連する問題を取除いているが、例え
ばランディングパッドと接触しているもののように大き
なアスペクト比を有するコンタクト開口内に一様なバリ
アを形成することは困難である。ＣＶＤ及びコリメート
型スパッタリングを包含する今日の付着技術をもってし
ても、開口内の全ての側部、特に開口の角部において一
様にコーティングを行なうことが困難なことが多い。バ
リア層が充分に厚いものでない場合には、不適切なカバ
レッジ即ち被覆によってピンホールが発生する場合があ
り、上述した接合スパイキング問題が発生する可能性が
ある。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、適切なエッチストップ層であるランディン
グパッドを有する集積回路及びその製造方法を提供する
ことを目的とする。
【０００９】本発明の別の目的とするところは、アルミ
ニウム／シリコン相互拡散に対する良好なバリアである
ランディングパッド及びその製造技術を提供することで
ある。
【００１０】本発明の更に別の目的とするところは、付
加的なバリア層に対する必要性を減少させるか又は取除
いたランディングパッドを提供することである。
【００１１】本発明の更に別の目的とするところは、後
に形成されるコンタクト開口の不整合を許容するランデ
ィングパッドを提供することである。
【００１２】
【課題を解決するための手段】本発明は、半導体装置構
成体を製造する方法及びそれによって製造される半導体
装置構成体へ組込むことが可能である。基板上に複数個
の導電性領域を形成し、少なくとも１個の導電性領域は
該導電性領域に隣接し該基板内に活性区域を有してい
る。該集積回路上にドープしたポリシリコン層を形成
し、パターン形成すると共にエッチングして該活性区域
及び隣接する導電性領域の一部の上にポリシリコンラン
ディングパッドを形成する。次いで、該ポリシリコンラ
ンディングパッド上にタングステンを選択的に付着させ
て複合ドープ済ポリシリコン／タングステンランディン
グパッドを形成する。貫通する開口を有する誘電体層を
該ランディングパッドの一部の上に形成し、該開口は実
質的に該活性区域の上方に存在している。該複合ランデ
ィングパッドはアルミニウム／シリコン相互拡散に対す
る良好なバリアであり、良好なエッチストップを与え、
且つ下側に存在する活性区域に対する良好な導体であ
る。隣接するデバイスとランディングパッドとの間の距
離は最小とされており、一方ポリシリコンランディング
パッドを使用してサブミクロン幾何学形状に対する設計
規則基準を維持している。
【００１３】
【発明の実施の形態】図１乃至３を参照して、本発明の
第一実施例に基づくランディングパッドを有する集積回
路の製造方法について説明する。図１乃至３の概略断面
図は、この方法を、集積回路を製造するための全体的な
処理の流れの一部として図示している。当業者にとって
明らかなように、本明細書において説明する部分的な処
理の流れは多くのタイプの集積回路の製造に適用可能な
ものであって、その場合に、完全な処理の流れは当該技
術分野において公知のその他の多くの処理ステップを包
含するものである。
【００１４】図１は、途中まで製造した集積回路の一部
を示した概略断面図である。本明細書に説明する実施例
によれば、本発明は、例えばアルミニウム等のメタリゼ
ーション層と例えば単結晶シリコン内のドープした半導
体領域等の導電性領域との間のランディングパッドを形
成する技術に向けられている。何故ならば、このような
コンタクトは、通常、ランディングパッドによって対処
されるスペーシング即ち間隔に対する不整合及び設計規
則及びバリア層によって対処されるスパイキング問題及
び塊形成問題に対して最も影響を受け易いものだからで
ある。勿論、本発明は、例えば、メタリゼーションとポ
リシリコンとの間のコンタクトを包含するその他のコン
タクトの形成にも適用可能なものである。
【００１５】図１の構成体は、シリコン基板１０を有し
ている。基板及びデバイスを分離するために形成するこ
との可能なその上に存在するフィールド酸化物領域の表
面内又は表面上に種々の活性デバイス（装置）を形成す
ることが可能である。特定の適用例においては、基板ト
ランジスタ１２及び２０がゲート酸化物層１４及び２
２、そのゲート酸化物層の上側に存在し且つ典型的に第
一ポリシリコン層から形成されるゲート電極１６及び２
４を有するものとして示されている。当該技術分野にお
いて公知の如く、典型的に、ゲート電極１６，２４は側
壁スペーサ２８、軽度にドープしたドレイン領域３０及
びトランジスタ１２に対して示したソース及びドレイン
即ち拡散領域３２，３４及びトランジスタ２０に対して
示した拡散領域３４，３８を有している。拡散領域即ち
活性領域３４は当該技術分野において公知の如くデバイ
ス間の共用コンタクト３６を形成することが可能であ
る。特定の適用例においては、拡散領域３４は１個のト
ランジスタのソース及び隣接するトランジスタのドレイ
ンを形成する。トランジスタ１２，２０は、更に、ゲー
ト電極のシート抵抗を減少させるために、ゲート電極１
６，２４の上側に存在するシリサイド又はポリサイド４
０，４２を有することが可能である。図１は、更に、フ
ィールド酸化物領域１１の上側に存在する相互接続線５
０を有するものとして示されている相互接続体４８を有
しており、それは、典型的に、第一ポリシリコン層から
形成され、第一ポリシリコン層は、更に、図面の外側に
存在する別のトランジスタのゲート電極を形成する場合
もある。相互接続体４８は、典型的に、側壁スペーサ２
８を有しており、且つトランジスタ１２，２０に関して
上述したようにポリサイド又はシリサイド層５２を有す
ることが可能である。
【００１６】拡散領域即ち活性領域３４，３８は基板１
０の導電型と反対の導電型で形成される。例えば、基板
１０は軽度にドープしたＰ型シリコンとすることが可能
であり、且つ拡散領域３４，３８は高度にドープしたＮ
型シリコンとすることが可能である。勿論、上述したよ
うに、その他の構成体（同一又は反対の導電側を選択）
を使用することが可能であり、例えば、基板１０はＣＭ
ＯＳプロセスにおけるウエル即ちタブ領域とすることが
可能であり、その中に拡散領域即ち活性領域３４，３８
を形成することが可能である。図１の実施例において
は、拡散領域３４は基板トランジスタ１２，２０の両方
によって取囲まれており且つ拡散領域３８はトランジス
タ２０とフィールド酸化物領域１１とに取囲まれてい
る。この実施例においては、拡散領域３４は非常に浅
く、サブミクロン特徴寸法を有する最近の集積回路にと
って一般的であるように、０．１５μｍの程度である。
そうであるから、拡散領域３４，３８はドーパントをイ
オン注入し、次いで高温アニールを行なって接合を形成
することにより形成することが可能である。一方、該イ
オン注入は爾後の層を形成する前に行なうことが可能で
あり、そのドライブインアニールは、所望により、プロ
セスの後の方で行なうことが可能である。
【００１７】好適実施例においては、トランジスタ１
２，２０は、更に、夫々キャッピング層４４，４６を有
することが可能であり、且つ相互接続体４８はキャッピ
ング層５４を有することが可能である。該キャッピング
層はポリシリコンゲート上又はポリサイド上に直接的に
形成することが可能である。該キャッピング層は、好適
には、１９９４年１０月３１日付で出願した米国特許出
願第０８／３３１，６９１号（代理人ドケット番号９４
−Ｃ−８６／８８）においてより詳細に記載されている
ように、ゲート電極を取囲むために形成される酸化物又
は窒化物であり、該米国特許出願は引用により本明細書
に取込む。該キャッピング層は、好適には、ポリシリコ
ンをパターン形成し且つエッチングしてゲート電極を形
成する前に、ポリシリコン上に約５００乃至２，０００
Åの間の深さへ形成する。次いで、該キャッピング層を
パターン形成し且つエッチングして、ゲート電極を形成
すべく残存するポリシリコンのみをキャップ即ち冠着さ
せる。次いで、キャッピング層を形成した後に、ゲート
電極を更に取囲み且つ設計規則に対するトリランス即ち
許容値を増加させ且つゲート電極とトランジスタゲート
に隣接して後に形成される導電性領域との間に充分な距
離を与えるために、側壁スペーサを形成することが可能
である。
【００１８】図２を参照すると、付着形成した酸化物又
は別の適宜の誘電体層とすることの可能な誘電体層５６
を拡散領域３４，３８の上及び例えばトランジスタ１
２，２０及び相互接続体４８等のその他の既に形成され
ているデバイスの上に形成する。上側に存在する導電性
構成体を拡散領域３４及びコンタクトが所望される位置
を除いてその他のデバイスから上側に存在する導電性構
成体を電気的に分離する目的のために形成される誘電体
層５６は、約５００乃至３，０００Åの間の厚さを有す
ることが可能である。
【００１９】図３を参照すると、例えば反応性イオンエ
ッチング又は別のタイプの異方性エッチングによって誘
電体層５６を貫通してコンタクト開口５８を形成し、以
下の説明から明らかなように、本発明のこの実施例は、
後に形成される上側に存在するメタリゼーション層の下
側であって拡散領域３４，３８と接触しており上側に存
在するランディングパッドを形成することに関連してい
る。誘電体層５６を貫通して主に開口５８のみをエッチ
ングするために誘電体層５６をマスクする。マスクする
ことなしに誘電体層５６をエッチングした場合には、誘
電体層５６の上側表面は開口と基本的に同一の速度で垂
直方向にエッチングされる。この場合には、図４に示し
たように、側壁スペーサ２８の側部に沿って第二側壁酸
化物スペーサ２９が形成される。これらの第二側壁スペ
ーサ２９は活性領域即ち拡散領域３４，３８へ形成され
るべき自己整合型のコンタクトを与え且つゲート１６，
２４及び相互接続体５０の端部とコンタクト開口５８の
端部との間の距離を増加させる。然しながら、ゲート１
６，２４及び相互接続体５０のトップ即ち上部から上側
に存在する層への距離は残存するキャッピング層４４，
４６，５４の厚さに夫々依存する。
【００２０】図３を参照すると、例えば側壁スペーサ２
８上の開口のような拡散領域３４，３８上のコンタクト
開口５８の不整合はゲート１２，２０，４８の端部とコ
ンタクト開口５８の側部との間のコンタクト空間を減少
させる場合がある。コンタクト開口、実効的には、トラ
ンジスタ１２，２０又は相互接続体４８のいずれかの側
壁スペーサ２８又は２９上の開口の何等かの不整合のた
めに、これらのデバイスと開口５８内に後に形成される
メタルコンタクトとの間の誘電体の厚さが充分に減少さ
れて、メタルコンタクト空間対ゲートに対する設計規則
が充足されず且つデバイスの歩留まりが減少する場合が
ある。更に、コンタクト開口５８の不整合は該開口のア
スペクト比を増加させ、メタルコンタクトに対するステ
ップカバレッジ即ち段差被覆の問題を増加させる。開口
５８の何等かの不整合が側壁スペーサを除去することを
防止するために、これらの側壁スペーサ２８は窒化物か
ら形成することが可能である。好適実施例においては、
導電性物質がコンタクト開口５８内に形成され、それに
よって、コンタクト空間即ちコンタクト５８の側部から
ゲート１２，２０及び相互接続体４８の端部への空間に
対する設計規則が充足され、一方表面トポグラフィ（地
形的特性）の平坦化が向上されてバリア層及びメタルコ
ンタクトを一様に形成することを可能としている。
【００２１】図５乃至９を参照して、本発明を図３から
続いて説明する。然しながら、当業者によって理解され
るように、本発明は図４に示したような第二側壁スペー
サを使用して実施することも可能である。図５を参照す
ると、ポリシリコン層６０が誘電体層５６上及び拡散領
域３４，３８と接触してコンタクト開口５８内に形成さ
れている。ポリシリコン層６０は、好適には、拡散領域
３４，３８と同様のドーパントでドープされる現場でド
ープされたポリシリコンとして付着形成される。この実
施例においては、拡散領域３４，３８がＮ＋である場合
には、ポリシリコン層６０はこの層の接触抵抗を減少さ
せ且つ拡散領域３４，３８へ適切な電気的経路を与える
ために、充分なドーピングレベルで付着形成されるＮ＋
へ現場でドープしたポリシリコンとすることが可能であ
る。この実施例においては、現場でのドーピングレベル
は形成された場合に約１０20イオン数／ｃｍ3 である。
ポリシリコン層６０は約３００乃至２，０００Åの間の
程度の厚さを有している。一方、ポリシリコン層６０
は、例えば、イオン注入又はその他の適宜の方法によっ
て付着形成した後にドーピングすることが可能である。
ポリシリコン層全体にわたって単一のブランケット即ち
一様なイオン注入を行なうことが可能であり、又は選択
した領域をマスクして選択しなかった領域をカウンタド
ープすることを可能とすることが可能である。典型的
に、１０15／ｃｍ3 乃至１０22／ｃｍ3 の間のドーピン
グ濃度が達成される。
【００２２】図６を参照すると、ポリシリコン層６０を
パターン形成し且つエッチングして導電性ランディング
パッド６２を形成する。本実施例においては、ランディ
ングパッド６２は開口５８内を拡散領域３４，３８へ延
在しており且つ開口に隣接する誘電体層５６の一部の上
を延在している。ポリシリコンランディングパッド６２
はより小さな幾何学的形状に対して必要とされる開口５
８におけるコンタクト端部とゲート１２，２０及び相互
接続体４８の端部との間の間隔等の間隔に対する適切な
設計規則を提供する。活性領域３４，３８上のコンタク
ト開口の幾らかの不整合はポリシリコンランディングパ
ッド６２を使用することによって許容される。
【００２３】ポリシリコン層をパターン形成し且つエッ
チングしてポリシリコンランディングパッド６２を形成
した後に、ランディングパッド上に導電層を形成する
が、該導電層は、例えば、基板と該基板に対して形成さ
れるべきアルミニウムコンタクトとの間のアルミニウム
／シリコン相互拡散を防止するために、良好な導体であ
ると共に良好なバリアである。更に、該ランディングパ
ッドは、良好なエッチストップでなければならず、即
ち、エッチング物質はランディングパッドと例えば酸化
物等の周囲の層との間で選択性を有するものでなければ
ならない。上述したように、典型的にシート抵抗を減少
させるためにポリシリコン上に形成される耐火性金属シ
リサイドは良好なバリアでもないしまた良好なエッチス
トップでもない。ポリシリコンは、殆どのエッチング物
質によって、シリサイドよりも一層速くエッチングす
る。ウエハ表面にわたってのトポグラフィが変化するも
のである場合に、シリサイドがエッチングされる場合に
は、ポリシリコンもより薄い領域においてエッチングさ
れる場合がある。ポリシリコンがある区域において部分
的に除去されると、次のポリシリコンエッチがポリシリ
コンのエッチング速度と同様のエッチング速度を有して
おりポリシリコンの下側に存在するか又は隣接する酸化
物を除去する。本適用例においては、導電層はポリシリ
コン上にのみ形成され且つポリシリコンをエッチングし
た後に形成する。従って、エッチングステップは２層エ
ッチから１層エッチへ簡単化されている。従って、ポリ
シリコンはより薄い領域においてオーバーエッチされる
ことはなく、その際に周囲の酸化物をエッチングする可
能性を減少させている。
【００２４】再度図６を参照すると、タングステンをＣ
ＶＤによって選択的に付着形成させて、ポリシリコンラ
ンディングパッド６２と選択的に付着形成したタングス
テン６６とを有する複合ランディングパッド６４を形成
する。本発明の１つの重要な側面は、ポリシリコンラン
ディングパッド６２上にタングステン層６６を形成する
ことである。ポリシリコン上のタングステンは低抵抗の
コンフォーマルな（即ち、適合的な）層を提供し、該層
はアルミニウム／シリコン相互拡散問題に対する良好な
バリアとして機能し且つ良好なエッチストップとして作
用する。タングステンは、更に、良好な耐エレクトロマ
イグレーション物質でもある。更に、タングステンは周
囲の酸化物上ではなくポリシリコンランディングパッド
上に選択的に付着形成させることが可能である。選択的
なタングステンの付着形成は、一般的に、２ステッププ
ロセスに従う。それは、最初に、シリコンによって減少
されてポリシリコン上に薄いタングステン層を形成し、
その厚さは約１００Åである。該シリコンの減少は次式
で与えられる。
【００２５】２ＷＦ6 （蒸気）＋３Ｓｉ（固体）→２Ｗ
（固体）＋３ＳｉＦ4 （蒸気） この反応は自己限定的となる。即ち、薄いタングステン
層が形成されると、それは下側に存在するシリコン（Ｓ
ｉ）、即ち本実施例においてはポリシリコン、と６弗化
タングステン（ＷＦ6 ）蒸気との間の拡散バリアとな
る。次のステップは、前に形成した薄いタングステン層
上にタングステンを付着形成することを可能とする条件
下で実施する水素還元である。タングステンは酸化物層
５６の上には形成されない。該水素還元は次式で与えら
れる。
【００２６】 ＷＦ6 （蒸気）＋３Ｈ2 （蒸気）→Ｗ（固体）＋６ＨＦ 本適用例においては、約２００℃乃至７００℃の間の温
度、より好適には４５０℃の温度で且つ約２乃至５トー
ルの圧力範囲内においてタングステンを付着形成するこ
とが望ましい。約９０乃至１００ＳＣＣＭ以下の６弗化
タングステンの流れ及び約６００ＳＣＣＭ以上のＨ2 の
流れの場合には、ポリシリコンランディングパッド６２
上に結果的に得られるタングステン層６６の付着厚さは
約４００乃至１，０００Åの間である。付着形成した後
に、窒素又はアルゴン雰囲気中において約８５０℃でア
ニールを行なうことが可能であり、それはタングステン
を爾後の処理ステップ期間中に約１，０００℃まで安定
なものとさせる。
【００２７】図７を参照すると、ポリシリコンランディ
ングパッド６２の端部に沿ってタングステンが形成され
ないことを所望する場合には、従来の方法によってポリ
シリコンランディングパッド６２の端部に沿って最初に
側壁スペーサ６８を形成することが可能である。次いで
タングステンを選択的に付着形成させると、それはポリ
シリコンランディングパッド６２の端部における側壁ス
ペーサ６８上に形成されることはない。該側壁スペーサ
は、典型的に、酸化物又は窒化物から形成することが可
能である。
【００２８】図８を参照すると、爾後の処理ステップが
示されている。然しながら、図４を参照して上述したよ
うにランディングパッド６４を参照すると、これらの爾
後の処理ステップは図６を参照して説明したような複合
ランディングパッド６４から追従することも可能である
ことが理解される。ランディングパッド６４及び第一誘
電体層５６の上に第二誘電体層７０を形成する。この第
二誘電体層７０は、例えば、多層膜とするか、又はこの
処理段階においてウエハの表面の平坦化を助けるために
例えばスピン・オン・ガラス又はボロン燐硅酸ガラス
（ＢＰＳＧ）等のガラス層とすることが可能である。多
層膜の一例としてはＢＰＳＧ層７４の下側に形成した薄
いドープしていない酸化物７２とすることが可能であ
る。このドープしていない酸化物は爾後の処理ステップ
期間中にチップの区域を保護することに貢献し、且つ、
特に、第一誘電体層５６によって被覆されない場合のあ
る活性区域上にＢＰＳＧ層が直接的に形成されることを
防止することに貢献することが可能である。誘電体層７
０は下側に存在するトポグラフィに依存した厚さを有し
且つ約３，０００乃至８，５００Åの間とすることが可
能である。
【００２９】図９を参照すると、誘電体層７０を貫通し
て開口７６を形成しランディングパッド６４の一部を露
出させる。当該技術分野において公知の如く、第二誘電
体層７０としてＢＰＳＧを使用した場合には、それをリ
フローさせて開口７６における角部を丸くさせることが
可能である。ここでは説明の便宜上基板１０内の活性区
域３４上側のランディングパッド６４に対する１つの開
口７６のみが示されている。然しながら、当業者等に理
解されるように、コンタクト開口７６はランディングパ
ッド位置のいずれかを露出させるために形成することが
可能なものである。開口７６内に後に形成されるメタル
コンタクト下側にバリア層７８を形成してストレス誘起
型マイグレーション及びエレクトロマイグレーションと
して呼称される公知の消耗障害メカニズムを減少させる
ことが可能である。この薄いバリア層７８は耐火性金属
又は耐火性窒化金属とすることが可能であり、スパッタ
リング又はその他の適宜の方法によって約４００乃至
１，０００Åの厚さに形成することが可能である。当該
技術分野において公知の如く、バリア層７８は、好適に
は、窒化チタン又はその他の適宜の耐火性金属窒化物で
形成されるか、又はチタン、チタン−タングステン、又
はその他の適宜の耐火性金属から形成することが可能で
ある。該バリア層は、一方、耐火性金属の上に耐火性金
属窒化物を形成することが可能であり、例えば、チタン
層の上に窒化チタンを形成することが可能である。バリ
ア層７８の物質及び厚さは、上側に存在する導電層と下
側に存在するポリシリコンランディングパッド６４との
間での原子の拡散を防止するための処理条件を最適化す
べく選択されている。然しながら、本発明の１つの利点
は、既にコンタクト開口の底部に選択的なタングステン
が存在しているので、該タングステンがランディングパ
ッドを貫通して基板内へのアルミニウムスパイキングの
危険性を減少させるので、バリア層の使用を減少させる
か又は不必要な場合がある。バリア層７８が必要とされ
ない場合には、この段階においてより少ない処理ステッ
プとなる。開口７６内のバリア層７８の上に導電層を形
成し、パターン形成すると共にエッチングして導電性コ
ンタクト８０を形成する。コンタクト８０は、典型的
に、当該技術分野において公知の如くアルミニウム合金
である。コンタクト８０は、本実施例においては、複合
ランディングパッド６４を介して、拡散領域３４への電
気的接続を形成している。ランディングパッド上のコン
タクト開口７６の幅及び位置の何等かの不整合は従来の
拡散領域３４に対するコンタクト開口３８ほど臨界的な
ものではない。ランディングパッドがコンタクト８０と
活性区域３４との間に形成されているので、コンタクト
対ゲート間隔に対する設計規則が維持される。例えばア
ルミニウム又はその他の適宜のコンタクト金属のコンタ
クトメタルの付着形成を容易とさせるために、ランディ
ングパッド６４上のより幅広及び／又はより幅狭のコン
タクト開口８０を形成することが可能である。該バリア
層は、必要な場合には、コンタクト開口の側部及び底部
に沿ってより一様に且つもっと詳しくは角部においてよ
り一様に形成することが可能である。更に、ランディン
グパッド６４上のコンタクト開口８０の何等かの不整合
は設計規則を侵すことなしに許容することが可能であ
り、このようなメタルコンタクトに対するコンタクト開
口８０の不整合は拡散領域３４、本実施例においてはト
ランジスタ１２と２０との間において許容されるもので
はない。
【００３０】複合タングステン／ポリシリコンランディ
ングパッドは導電度を向上させる利点を有すると共に、
アルミニウム／シリコン相互拡散に対する良好なバリア
及び良好なエッチストップの両方を提供している。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図２】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図３】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図４】 本発明の別の実施例に基づく半導体集積回路
の製造の一段階における状態を示した概略断面図。
【図５】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図６】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図７】 本発明の別の実施例に基づく半導体集積回路
の製造の一段階における状態を示した概略断面図。
【図８】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【図９】 本発明の一実施例に基づく半導体集積回路の
製造の一段階における状態を示した概略断面図。
【符号の説明】
１０ シリコン基板 １２，２０ 基板トランジスタ １４，２２ ゲート酸化物層 １６，２４ ゲート電極 ２８ 側壁スペーサ ３０ 軽度にドープしたドレイン領域 ３２，３４，３８ 拡散領域 ３６ 共用コンタクト ４０，４２ シリサイド（ポリサイド） ４４，４６，５４ キャッピング層 ４８ 相互接続体 ５６ 第一誘電体層 ５８ コンタクト開口 ６０ ポリシリコン層 ６２ ランディングパッド ６４ 複合ランディングパッド ６６ タングステン層 ６８ 側壁スペーサ ７０ 第二誘電体層 ７２ 未ドープ酸化物 ７４ ＢＰＳＧ層 ７６ 開口 ７８ バリア層 ８０ 導電性コンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート オー． ミラー アメリカ合衆国， テキサス 75007， カーロルトン， キャノン ゲート サー クル 3727 (72)発明者 グレゴリー シー． スミス アメリカ合衆国， テキサス 75007， カーロルトン， ションカ ドライブ 1505

Claims (55)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の一部の製造方法におい
    て、 基板上に複数個の導電性領域を形成し、 前記複数個の導電性領域のうちの少なくとも１つの上に
    ポリシリコンランディングパッドを形成し、 前記ポリシリコンランディングパッド上に選択的にタン
    グステンを付着させて複合ポリシリコン／タングステン
    ランディングパッドを形成する、上記各ステップを有す
    ることを特徴とする方法。
  2. 【請求項２】 請求項１において、前記複数個の導電性
    領域が前記基板における活性区域を有していることを特
    徴とする方法。
  3. 【請求項３】 請求項２において、前記活性区域が埋込
    コンタクトを有していることを特徴とする方法。
  4. 【請求項４】 請求項３において、前記活性区域がソー
    ス／ドレイン領域を有していることを特徴とする方法。
  5. 【請求項５】 請求項１において、前記複数個の導電性
    領域が前記基板の上側に存在するトランジスタを有して
    いることを特徴とする方法。
  6. 【請求項６】 請求項５において、前記トランジスタが
    ポリシリコンゲート電極の下側に存在するゲート酸化物
    と、前記ゲート電極の上側に存在するポリサイドと、前
    記ゲート電極に隣接した側壁スペーサとを有することを
    特徴とする方法。
  7. 【請求項７】 請求項６において、前記トランジスタ
    が、更に、前記ポリサイドの上側に存在するキャッピン
    グ酸化物層を有することを特徴とする方法。
  8. 【請求項８】 請求項１において、前記複数個の導電性
    領域が相互接続体を有することを特徴とする方法。
  9. 【請求項９】 請求項１において、更に、前記ランディ
    ングパッドを形成する前に前記複数個の導電性領域の選
    択部分の上に酸化物層を形成するステップを有すること
    を特徴とする方法。
  10. 【請求項１０】 請求項９において、前記酸化物層が約
    ５００乃至３，０００Åの間の程度の厚さを有している
    ことを特徴とする方法。
  11. 【請求項１１】 請求項１において、前記ポリシリコン
    ランディングパッドが約３００乃至２，０００Åの間の
    程度の厚さを有していることを特徴とする方法。
  12. 【請求項１２】 請求項１において、前記ポリシリコン
    が現場でドーピングされることを特徴とする方法。
  13. 【請求項１３】 請求項１において、前記ポリシリコン
    が形成後にドーピングされることを特徴とする方法。
  14. 【請求項１４】 請求項１３において、ドーパントがイ
    オン注入されることを特徴とする方法。
  15. 【請求項１５】 請求項１において、更に、前記選択的
    タングステン付着を行なう前に前記ポリシリコンランデ
    ィングパッドの端部上に側壁スペーサを形成するステッ
    プを有していることを特徴とする方法。
  16. 【請求項１６】 請求項１において、前記選択的タング
    ステン層が約４００乃至１，０００Åの間の程度の厚さ
    を有していることを特徴とする方法。
  17. 【請求項１７】 請求項１において、前記選択的タング
    ステンが約２００℃乃至７００℃においてＣＶＤによっ
    て形成されることを特徴とする方法。
  18. 【請求項１８】 請求項１において、更に、前記複合ポ
    リシリコン／タングステンランディングパッド上に層間
    誘電体層を形成するステップを有していることを特徴と
    する方法。
  19. 【請求項１９】 請求項１８において、更に、前記層間
    誘電体層を平坦化させるために前記層間誘電体層をリフ
    ローさせるステップを有していることを特徴とする方
    法。
  20. 【請求項２０】 請求項１８において、前記層間誘電体
    層が、約３，０００乃至７，０００Åの間の程度の厚さ
    を有するＢＰＳＧを有していることを特徴とする方法。
  21. 【請求項２１】 請求項１８において、前記層間誘電体
    層が、約３，０００乃至８，５００Åの程度の全体的な
    厚さを有するＢＰＳＧ層の下側に存在するドープしてい
    ない酸化物層を有していることを特徴とする方法。
  22. 【請求項２２】 請求項１８において、更に、前記層間
    誘電体層に開口を形成して前記複合ランディングパッド
    の一部を露出させるステップを有していることを特徴と
    する方法。
  23. 【請求項２３】 請求項２２において、更に、前記開口
    内に導電性コンタクトを形成するステップを有している
    ことを特徴とする方法。
  24. 【請求項２４】 請求項２３において、更に、前記導電
    性コンタクトの下側に存在して前記開口内にバリア層を
    形成するステップを有していることを特徴とする方法。
  25. 【請求項２５】 請求項２３において、前記導電性コン
    タクトがアルミニウムを有していることを特徴とする方
    法。
  26. 【請求項２６】 半導体集積回路の一部の製造方法にお
    いて、 基板上に複数個の導電性領域を形成し、尚少なくとも１
    つの導電性領域は前記導電性領域に隣接する前記基板内
    の活性区域を有しており、 集積回路上にドープしたポリシリコン層を形成し、 前記ポリシリコン層をパターン形成すると共にエッチン
    グして前記活性区域上にポリシリコンランディングパッ
    ドを形成すると共に前記隣接する導電性領域の一部を形
    成し、 前記ポリシリコンランディングパッド上に選択的にタン
    グステンを付着させて複合ドープ済ポリシリコン／タン
    グステンランディングパッドを形成し、 前記ランディングパッドの一部の上で且つ前記活性区域
    の実質的上方に貫通する開口を持った誘電体層を形成す
    る、上記各ステップを有することを特徴とする方法。
  27. 【請求項２７】 請求項２６において、前記導電性領域
    がゲート電極とソース／ドレイン領域とを有するトラン
    ジスタゲートであり、且つ前記ゲート電極に最も近い前
    記活性区域に対する前記開口の端部との間の距離がポリ
    シリコンランディングパッドを使用するサブミクロン幾
    何学形状に対する設計規則基準を維持するのに充分なも
    のであることを特徴とする方法。
  28. 【請求項２８】 請求項２６において、前記複合ランデ
    ィングパッドがアルミニウム／シリコン相互拡散に対し
    て実質的なバリアであることを特徴とする方法。
  29. 【請求項２９】 請求項２６において、前記複合ランデ
    ィングパッドが、前記活性区域に対して貫通する開口を
    有する前記誘電体層を形成するステップの期間中に実質
    的なエッチストップ層であることを特徴とする方法。
  30. 【請求項３０】 請求項２６において、前記複合ランデ
    ィングパッドが約７００乃至３，０００Åの間の程度の
    厚さを有していることを特徴とする方法。
  31. 【請求項３１】 請求項２６において、更に、前記選択
    的タングステン付着の前に前記ポリシリコンランディン
    グパッドの端部上に側壁スペーサを形成するステップを
    有することを特徴とする方法。
  32. 【請求項３２】 請求項２６において、更に、前記誘電
    体層を形成する前に前記ランディングパッドをアニール
    するステップを有することを特徴とする方法。
  33. 【請求項３３】 請求項３２において、前記アニールス
    テップが約８５０℃で行なわれることを特徴とする方
    法。
  34. 【請求項３４】 請求項３２において、前記アニールス
    テップが窒素雰囲気中で行なわれることを特徴とする方
    法。
  35. 【請求項３５】 請求項３２において、前記アニールス
    テップがアルゴン雰囲気中で行なわれることを特徴とす
    る方法。
  36. 【請求項３６】 本体表面に形成される半導体集積回路
    の一部の構成体において、 基板内における活性区域、 前記活性区域の一部の上側に存在するドープ済ポリシリ
    コンランディングパッド、 複合ポリシリコン／タングステンランディングパッドを
    形成するために前記ポリシリコンの上側に存在する選択
    的に付着させたタングステン、を有することを特徴とす
    る構成体。
  37. 【請求項３７】 請求項３６において、更に、前記ポリ
    シリコンランディングパッドの端部上に側壁スペーサを
    有することを特徴とする構成体。
  38. 【請求項３８】 請求項３７において、前記側壁スペー
    サが酸化物を有していることを特徴とする構成体。
  39. 【請求項３９】 請求項３６において、前記活性区域が
    ソース／ドレイン領域を有していることを特徴とする構
    成体。
  40. 【請求項４０】 請求項３６において、更に、前記基板
    内の活性区域上の前記ランディングパッドの一部の下側
    に存在する酸化物層を有することを特徴とする構成体。
  41. 【請求項４１】 請求項４０において、前記酸化物層が
    約５００乃至３，０００Åの間の程度の厚さを有してい
    ることを特徴とする構成体。
  42. 【請求項４２】 請求項３６において、前記ポリシリコ
    ンランディングパッドが約３００乃至２，０００Åの間
    の程度の厚さを有していることを特徴とする構成体。
  43. 【請求項４３】 請求項３６において、前記選択的タン
    グステンが約４００乃至１，０００Åの間の程度の厚さ
    を有していることを特徴とする構成体。
  44. 【請求項４４】 請求項３６において、更に、前記複合
    ランディングパッドの上側に存在する層間誘電体層を有
    しており、前記層間誘電体層を貫通して開口が設けられ
    ており前記複合ランディングパッドの一部を露出してい
    ることを特徴とする構成体。
  45. 【請求項４５】 請求項４４において、前記層間誘電体
    がＢＰＳＧを有していることを特徴とする構成体。
  46. 【請求項４６】 請求項４４において、前記層間誘電体
    層がドープしていない酸化物層の上側に存在するＢＰＳ
    Ｇを有することを特徴とする構成体。
  47. 【請求項４７】 請求項４４において、更に、前記開口
    内に導電性コンタクトを有することを特徴とする構成
    体。
  48. 【請求項４８】 請求項４７において、前記導電性コン
    タクトがアルミニウムを有することを特徴とする構成
    体。
  49. 【請求項４９】 請求項４７において、前記導電性コン
    タクトがバリア層の上側に存在するアルミニウムを有す
    ることを特徴とする構成体。
  50. 【請求項５０】 請求項４４において、前記開口が前記
    基板内における前記活性区域の実質的に上方に設けられ
    ていることを特徴とする構成体。
  51. 【請求項５１】 本体表面に形成した半導体集積回路の
    一部の構成体において、 基板上の複数個の導電性領域、 前記導電性領域のうちの少なくとも１つに隣接して前記
    基板内に存在する活性領域、 前記活性領域の一部の上側に存在するドープ済ポリシリ
    コンランディングパッド、 複合ポリシリコン／タングステンランディングパッドを
    形成するために前記ポリシリコンの上側に存在する選択
    的に付着されたタングステン、を有することを特徴とす
    る構成体。
  52. 【請求項５２】 請求項５０において、前記導電性領域
    のうちの少なくとも１つがトランジスタゲートであり、
    且つ前記複合ランディングパッドが前記トランジスタゲ
    ートの一部の上側に存在していることを特徴とする構成
    体。
  53. 【請求項５３】 請求項５２において、更に、前記ゲー
    トの側部に沿う酸化物側壁と、前記ゲート上側に存在す
    る酸化物キャッピング層とを有することを特徴とする構
    成体。
  54. 【請求項５４】 請求項５２において、前記複合ランデ
    ィングパッドがサブミクロン幾何学形状に対するコンタ
    クトスペース対ゲート設計規則を充足するために前記ゲ
    ートからの最小距離であることを特徴とする構成体。
  55. 【請求項５５】 請求項５０において、さらに、前記ポ
    リシリコンランディングパッドの端部上に側壁スペーサ
    が設けられていることを特徴とする構成体。
JP8336735A 1995-12-22 1996-12-17 集積回路におけるランディングパッド構成体の製造方法 Pending JPH09199443A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/577565 1995-12-22
US08/577,565 US5719071A (en) 1995-12-22 1995-12-22 Method of forming a landing pad sturcture in an integrated circuit

Publications (1)

Publication Number Publication Date
JPH09199443A true JPH09199443A (ja) 1997-07-31

Family

ID=24309271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8336735A Pending JPH09199443A (ja) 1995-12-22 1996-12-17 集積回路におけるランディングパッド構成体の製造方法

Country Status (2)

Country Link
US (3) US5719071A (ja)
JP (1) JPH09199443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504234B2 (en) 2000-02-04 2003-01-07 Nec Corporation Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit
US6438430B1 (en) * 1996-05-06 2002-08-20 Pavilion Technologies, Inc. Kiln thermal and combustion control
JP3253552B2 (ja) * 1996-05-31 2002-02-04 三洋電機株式会社 半導体装置の製造方法
JPH10173046A (ja) * 1996-12-10 1998-06-26 Sony Corp 半導体装置の製造方法
US6376348B1 (en) * 1997-09-30 2002-04-23 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance and thickness
US6369423B2 (en) * 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
KR100306372B1 (ko) 1998-06-29 2001-10-19 박종섭 반도체소자의 게이트전극 형성방법
KR100433509B1 (ko) 1998-08-21 2004-05-31 미크론 테크놀로지,인코포레이티드 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법
US6140688A (en) * 1998-09-21 2000-10-31 Advanced Micro Devices Inc. Semiconductor device with self-aligned metal-containing gate
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6153517A (en) * 1999-03-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Low resistance poly landing pad
JP2000332242A (ja) * 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6399284B1 (en) 1999-06-18 2002-06-04 Advanced Micro Devices, Inc. Sub-lithographic contacts and vias through pattern, CVD and etch back processing
KR100341182B1 (ko) * 1999-11-30 2002-06-20 윤종용 반도체소자의 모스 트랜지스터 형성방법
US6483144B2 (en) 1999-11-30 2002-11-19 Agere Systems Guardian Corp. Semiconductor device having self-aligned contact and landing pad structure and method of forming same
JP2002208695A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6712983B2 (en) * 2001-04-12 2004-03-30 Memsic, Inc. Method of etching a deep trench in a substrate and method of fabricating on-chip devices and micro-machined structures using the same
JP2003100769A (ja) * 2001-09-20 2003-04-04 Nec Corp 半導体装置およびその製造方法
US20060007772A1 (en) * 2002-03-19 2006-01-12 O2Ic, Inc. Non-volatile memory device
US7186612B2 (en) * 2004-01-28 2007-03-06 O2Ic, Inc. Non-volatile DRAM and a method of making thereof
US20050173799A1 (en) * 2004-02-05 2005-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for its fabricating
US20050219913A1 (en) * 2004-04-06 2005-10-06 O2Ic, Inc. Non-volatile memory array
JP4944402B2 (ja) * 2005-07-13 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7560335B2 (en) * 2005-08-30 2009-07-14 Micron Technology, Inc. Memory device transistors
JP2007305681A (ja) * 2006-05-09 2007-11-22 Elpida Memory Inc 半導体装置の製造方法
US20080083955A1 (en) * 2006-10-04 2008-04-10 Kanarsky Thomas S Intrinsically stressed liner and fabrication methods thereof
US8440533B2 (en) * 2011-03-04 2013-05-14 Globalfoundries Singapore Pte. Ltd. Self-aligned contact for replacement metal gate and silicide last processes
KR102369509B1 (ko) * 2018-01-08 2022-03-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10622406B2 (en) 2018-07-03 2020-04-14 International Business Machines Corporation Dual metal nitride landing pad for MRAM devices
US11024344B2 (en) 2018-10-09 2021-06-01 International Business Machines Corporation Landing pad in interconnect and memory stacks: structure and formation of the same
KR102763816B1 (ko) 2020-07-02 2025-02-05 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
US4180666A (en) * 1978-12-26 1979-12-25 G. D. Searle & Co. 3,9-Dihydro-3,9-dioxo-2H-indeno(2,1-c)-pyridine-4-(carbonitriles/carboxamides)
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS6116571A (ja) * 1984-07-03 1986-01-24 Ricoh Co Ltd 半導体装置の製造方法
JPS62136856A (ja) * 1985-12-11 1987-06-19 Toshiba Corp 半導体装置の製造方法
US5247199A (en) * 1986-01-15 1993-09-21 Harris Corporation Process for forming twin well CMOS integrated circuits
US4707457A (en) * 1986-04-03 1987-11-17 Advanced Micro Devices, Inc. Method for making improved contact for integrated circuit structure
JPS62272555A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体装置の製造方法
US4782030A (en) * 1986-07-09 1988-11-01 Kabushiki Kaisha Toshiba Method of manufacturing bipolar semiconductor device
US4789885A (en) * 1987-02-10 1988-12-06 Texas Instruments Incorporated Self-aligned silicide in a polysilicon self-aligned bipolar transistor
US5071783A (en) * 1987-06-17 1991-12-10 Fujitsu Limited Method of producing a dynamic random access memory device
JPH07114214B2 (ja) * 1987-08-03 1995-12-06 三菱電機株式会社 半導体装置
JPS6451685A (en) * 1987-08-22 1989-02-27 Sumitomo Electric Industries Formation of superconducting circuit
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
US4844776A (en) * 1987-12-04 1989-07-04 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making folded extended window field effect transistor
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
JPH0797928B2 (ja) * 1988-06-03 1995-10-25 井関農機株式会社 移動農作業機のローリング装置
EP0369336A3 (en) * 1988-11-14 1990-08-22 National Semiconductor Corporation Process for fabricating bipolar and cmos transistors on a common substrate
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate
JPH0316220A (ja) * 1989-06-14 1991-01-24 Matsushita Electron Corp 半導体装置の製造方法
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
JPH06105726B2 (ja) * 1989-10-13 1994-12-21 三菱電機株式会社 半導体集積回路装置
US5036378A (en) * 1989-11-01 1991-07-30 At&T Bell Laboratories Memory device
US5275972A (en) * 1990-02-19 1994-01-04 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US5210429A (en) * 1990-06-29 1993-05-11 Sharp Kabushiki Kaisha Static RAM cell with conductive straps formed integrally with thin film transistor gates
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
DE69225082T2 (de) * 1991-02-12 1998-08-20 Matsushita Electronics Corp Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
JPH04307732A (ja) * 1991-04-04 1992-10-29 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH04320330A (ja) * 1991-04-19 1992-11-11 Sharp Corp 半導体装置のコンタクト部の形成方法
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram
US5298463A (en) * 1991-08-30 1994-03-29 Micron Technology, Inc. Method of processing a semiconductor wafer using a contact etch stop
US5298792A (en) * 1992-02-03 1994-03-29 Micron Technology, Inc. Integrated circuit device with bi-level contact landing pads
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JP3413876B2 (ja) * 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
KR950011983B1 (ko) * 1992-11-23 1995-10-13 삼성전자주식회사 반도체 장치의 제조방법
US5359226A (en) * 1993-02-02 1994-10-25 Paradigm Technology, Inc. Static memory with self aligned contacts and split word lines
US5420058A (en) * 1993-12-01 1995-05-30 At&T Corp. Method of making field effect transistor with a sealed diffusion junction
US5674782A (en) * 1993-12-31 1997-10-07 Samsung Electronics Co., Ltd. Method for efficiently removing by-products produced in dry-etching
US5514622A (en) * 1994-08-29 1996-05-07 Cypress Semiconductor Corporation Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
DE69531170T2 (de) * 1994-11-30 2004-05-06 Micron Technology, Inc. Unebener Halbleiter-Speicherkondensator
JP3016220U (ja) 1995-03-24 1995-09-26 巌 長沢 簡易ガスコンロの着火不良防止装置
US5719071A (en) * 1995-12-22 1998-02-17 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad sturcture in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504234B2 (en) 2000-02-04 2003-01-07 Nec Corporation Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate

Also Published As

Publication number Publication date
US5719071A (en) 1998-02-17
US6025265A (en) 2000-02-15
US5828130A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
US5828130A (en) Method of forming a landing pad structure in an integrated circuit
KR100272523B1 (ko) 반도체소자의배선형성방법
EP0506426B1 (en) Integrated circuit metallization with zero contact enclosure requirements and method of making the same
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US4948755A (en) Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
EP0718879B1 (en) Method of forming a landing pad structure in an integrated circuit
JP4101315B2 (ja) 集積回路におけるランディングパッド構成体の製造方法
US6383911B2 (en) Semiconductor device and method for making the same
US5006484A (en) Making a semiconductor device with contact holes having different depths
US5851912A (en) Modified tungsten-plug contact process
US5956615A (en) Method of forming a metal contact to landing pad structure in an integrated circuit
US6908857B2 (en) Method of manufacturing semiconductor device
US5793111A (en) Barrier and landing pad structure in an integrated circuit
JPH09102545A (ja) 集積回路における平坦化多層メタリゼーション形成方法
EP0388075B1 (en) Contacts for semiconductor devices
US5571752A (en) Method of forming a planar contact with a void
JPH1187529A (ja) 集積回路コンタクト
US6107190A (en) Method of fabricating semiconductor device
US5945738A (en) Dual landing pad structure in an integrated circuit
JP4156044B2 (ja) 集積回路におけるランディングパッド構成体の製造方法
JPH1070190A (ja) 部分重複相互接続構造および製造方法
JPH09293781A (ja) 半導体装置の製造方法
KR20000007368A (ko) 반도체 소자의 배선 형성방법