JP2000340687A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2000340687A
JP2000340687A JP11148692A JP14869299A JP2000340687A JP 2000340687 A JP2000340687 A JP 2000340687A JP 11148692 A JP11148692 A JP 11148692A JP 14869299 A JP14869299 A JP 14869299A JP 2000340687 A JP2000340687 A JP 2000340687A
Authority
JP
Japan
Prior art keywords
sealing region
semiconductor element
conductor layer
lid
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11148692A
Other languages
English (en)
Other versions
JP3873145B2 (ja
Inventor
Koji Kinomura
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14869299A priority Critical patent/JP3873145B2/ja
Publication of JP2000340687A publication Critical patent/JP2000340687A/ja
Application granted granted Critical
Publication of JP3873145B2 publication Critical patent/JP3873145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体と金属製の蓋体とを接合する導電性
接着剤が絶縁基体から剥離してしまいやすい。 【解決手段】 セラミックスから成る絶縁基体1の上面
に、半導体素子3の搭載部1aおよびこれを取り囲む枠
状の封止領域1bならびに封止領域1bの一部に配設さ
れた接地用メタライズ導体層5aを有し、金属製の蓋体
2が封止領域1b導電性接着剤6により接合され、半導
体素子3を封止するとともに接地用メタライズ導体層5
aに電気的に接続される半導体素子収納用パッケージで
あって、封止領域1bの上面に、接地用メタライズ導体
層5aの一部を封止領域1b内に露出させる狭幅部7a
または開口部7bを設けた枠状のセラミック厚膜7を被
着してある。セラミック厚膜7により絶縁基体1と蓋体
2とを強固に接合できるとともに、接地用メタライズ導
体層5aと蓋体2とを電気的に良好に接続できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージに関するもので
ある。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージとして、図4に斜視図で、図5
に断面図で示すように、酸化アルミニウム質焼結体等の
セラミックスから成り、上面に半導体素子13が搭載され
る搭載部11aを有するとともに、この搭載部11aの周囲
からビアホールを介して下面に導出し、さらに側面に延
出する複数個のメタライズ導体層15を有する絶縁基体11
と、この絶縁基体11の上面に接合され、半導体素子13を
封止する金属製の蓋体12とから成る半導体素子収納用パ
ッケージが知られている。
【0003】このような半導体素子収納用パッケージに
おいては、絶縁基体11の上面に搭載部11aを取り囲むよ
うにして枠状の封止領域11bが設けられており、この封
止領域11bには封止用のメタライズ金属層17が被着され
ている。そして、封止用のメタライズ金属層17に金属製
の蓋体12を金−錫合金等の低融点ろう材16を介してろう
付けすることにより絶縁基体11と蓋体12とが接合され
る。
【0004】また、メタライズ導体層15のうち、接地用
のメタライズ導体層15aがメタライズ金属層17に電気的
に接続されており、これにより、蓋体12をろう材16を介
してメタライズ金属層17に接合すると、蓋体12が接地電
位に接続されて半導体素子13に対する電磁的シールドと
して機能するようになっている。
【0005】
【発明が解決しようとする課題】ところが、金−錫合金
から成るろう材は、金を約80重量%程度含み高価である
という問題点、およびその溶融温度が約280 ℃程度と高
く、絶縁基体と蓋体とを接合する際にパッケージ内部の
半導体素子に対する熱負荷が大きいという問題点があっ
た。
【0006】そこで、金−錫合金から成るろう材に代え
て、例えば銀−エポキシ樹脂等の導電性接着剤により絶
縁基体の封止領域に被着されたメタライズ金属層と金属
製の蓋体とを接合することが考えられる。この導電性接
着剤によれば、銀は金と比較して安価であり、またエポ
キシ樹脂は100 〜150 ℃程度の温度で熱硬化するので、
絶縁基体と蓋体とを接合する際にパッケージの内部の半
導体素子に対する熱負荷が小さいという利点がある。
【0007】しかしながら、絶縁基体の封止領域に被着
させたメタライズ金属層は、その酸化腐食を防止するた
めに一般的にはその表面にニッケルめっき層および金め
っき層が順次被着されており、エポキシ樹脂はこのよう
な表面にニッケルめっき層および金めっき層が被着され
たメタライズ金属層に対する接着力が劣ることから、半
導体素子が作動時に発生する熱等が絶縁基体と金属製の
蓋体との両者に印加されると、この両者の熱膨張係数の
相違に起因して熱応力が発生し、これが両者間に繰り返
し印加されると銀−エポキシ樹脂から成る導電性接着材
とメタライズ金属層との間に剥離が発生し、その結果、
半導体素子の封止が不完全なものとなり、内部に収容す
る半導体素子を長期間にわたり、安定かつ正常に作動さ
せることができなくなるという問題点を招来する。
【0008】本発明はかかる従来の問題点に鑑み案出さ
れたものであり、その目的は、絶縁基体と金属製の蓋体
とを銀−エポキシ樹脂等の安価でかつ低温封止が可能な
導電性接着剤を使って強固に接合し、かつ接地用メタラ
イズ導体層と金属製の蓋体とを電気的に良好に接続する
ことが可能な半導体素子収納用パッケージを提供するこ
とにある。
【0009】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、セラミックスから成る絶縁基体の上面
に、半導体素子が搭載される搭載部およびこの搭載部を
取り囲む枠状の封止領域ならびにこの封止領域の一部に
配設された接地用メタライズ導体層を有し、金属製の蓋
体が前記封止領域に前記半導体素子を覆うようにして導
電性接着剤により接合され、前記半導体素子を封止する
とともに前記接地用メタライズ導体層に電気的に接続さ
れる半導体素子収納用パッケージであって、前記封止領
域の上面に、前記接地用メタライズ導体層の一部を前記
封止領域内に露出させる狭幅部または開口部を設けた枠
状のセラミック厚膜を被着せしめたことを特徴とするも
のである。
【0010】本発明の半導体素子収納用パッケージによ
れば、封止領域の上面に枠状のセラミック厚膜を、接地
用メタライズ導体層の一部を封止領域内に露出させる狭
幅部または開口部を設けて被着していることから、この
セラミック厚膜と蓋体とを導電性接着剤により極めて強
固に接合することができるとともに、封止領域内に露出
した接地用メタライズ導体層に金属製の蓋体を導電性接
着剤により電気的に良好に接続させることができる。
【0011】
【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージを添付の図面を基に詳細に説明する。
【0012】図1は本発明の半導体素子収納用パッケー
ジの実施の形態の一例を示す斜視図であり、図2は図1
に示す半導体素子収納用パッケージの断面図である。本
発明の半導体素子収納用パッケージは、絶縁基体1と金
属製の蓋体2とから主に構成されており、これらの間に
半導体素子3を封止するようになっている。
【0013】絶縁基体1は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・炭化
珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス
等のセラミックス材料から成る略四角形の平板であり、
搭載される半導体素子3を支持するための支持部材とし
て機能する。
【0014】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等の原料粉末
に適当な有機バインダ・溶剤を添加混合して泥漿状とな
すとともにこれを従来周知のドクターブレード法を採用
することによってシート状となすことによりセラミック
グリーンシートを得、このセラミックグリーンシートに
適当な打ち抜き加工を施すとともに必要に応じて複数枚
を積層して生セラミック積層体となし、最後にこの生セ
ラミック体を還元雰囲気中、約1600℃の温度で焼成する
ことによって製作される。
【0015】絶縁基体1の上面中央部には半導体素子3
を搭載するための搭載部1aが形成されている。搭載部
1aには、メタライズ金属層4が被着されており、この
メタライズ金属層4の上に半導体素子3が例えば銀−エ
ポキシ樹脂等の導電性接着剤(図示せず)を介して接着
固定される。
【0016】メタライズ金属層4は、半導体素子3の下
面を所定の接地電位に接続するために設けられているも
のであり、後述するメタライズ配線導体5のうち、接地
用メタライズ配線導体5aにスルーホールやビアホール
等の貫通導体を介して電気的に接続されている。
【0017】また、絶縁基体1の搭載部1aの周辺には
半導体素子3の各電極(接地電極・電源電極・信号電
極)に電気的に接続される複数のメタライズ導体層5が
導出されており、このメタライズ導体層5には、半導体
素子3の各電極がボンディングワイヤ8を介して接続さ
れる。
【0018】メタライズ導体層5は、半導体素子3の電
極を外部の電気回路に接続するための導電路として機能
し、搭載部1aの周辺から絶縁基体1を上下に貫通する
貫通導体(図示せず)を介して絶縁基体1の下面に導出
され、そこから絶縁基体1の側面にまで延出している。
そして、メタライズ導体層5の絶縁基体1の下面部位お
よび側面部位は、外部接続用の端子として機能し、例え
ば半田を介して外部電気回路基板の配線導体に電気的に
接続される。
【0019】これらのメタライズ金属層4およびメタラ
イズ導体層5は、いずれもタングステンやモリブデン・
銅・銀・銀−パラジウム・モリブデン−マンガン等の金
属粉末メタライズから成り、例えばタングステンメタラ
イズから成る場合であれば、タングステン粉末に適当な
有機バインダ・溶剤を添加混合して得た金属ペーストを
絶縁基体1となるセラミックグリーンシートに従来周知
のスクリーン印刷法を採用して所定のパターンに印刷塗
布し、これをセラミックグリーンシートとともに焼成す
ることによって、絶縁基体1の所定位置に所定のパター
ンに被着形成される。
【0020】なお、これらのメタライズ金属層4および
メタライズ導体層5の露出表面には、ニッケルめっき層
および金めっき層を順次被着させておくとよい。これに
よって、メタライズ金属層4やメタライズ導体層5の酸
化腐食が有効に防止されるとともにメタライズ導体層5
とボンディングワイヤ8との接続およびメタライズ導体
層5と外部電気回路基板の配線導体との接続を容易かつ
強固なものとすることができる。
【0021】また、絶縁基体1の上面外周部には、搭載
部1aを取り囲むようにして、幅が0.5 〜5mm程度の
四角枠状の封止領域1bが設けられている。
【0022】封止領域1bは、蓋体2を絶縁基体1に接
合するための領域であり、この封止領域1b上に金属製
の蓋体2が導電性接着剤6を介して接合される。
【0023】この封止領域1bにはその一部に接地用メ
タライズ導体層5aが延出してきて配設されており、さ
らにその上に枠状のセラミック厚膜7が被着されてい
る。
【0024】封止領域1bに配設した接地用メタライズ
導体層5aは、封止領域1bに導電性接着剤6を介して
接合される蓋体2を所定の接地電位に接続するためのも
のであり、その一部がセラミック厚膜7に覆われずに封
止領域1bの表面に露出している。このように、封止領
域1bに延出した接地用メタライズ導体層5aの一部が
セラミック厚膜7に覆われずに封止領域1bに露出して
いることから、蓋体2を導電性接着剤6を介して封止領
域1bに接合すると、封止領域1bに接合する導電性接
着剤6と接地用メタライズ導体層5aとが電気的に接触
し、これにより蓋体2を接地電位とすることが可能とな
る。
【0025】なお、接地用メタライズ導体層5aが封止
領域1bに露出する幅および長さは、それぞれ0.1 mm
以上であることが好ましい。接地用メタライズ導体層5
aが封止領域1bに露出する幅および長さがそれぞれ0.
1 mm未満では、蓋体2を導電性接着剤6を介して封止
領域1bに接合した場合に、導電性接着剤6と接地用メ
タライズ導体層5aとが良好に接触せずに接地用メタラ
イズ導体層5aと蓋体2とを電気的に良好に接続するこ
とができなくなる危険性が大きなものとなる。
【0026】また、セラミック厚膜7は、酸化アルミニ
ウム質焼結体や窒化アルミニウム質焼結体・ムライト質
焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラス
セラミックス等のセラミックスから成る厚膜であり、そ
の一部を除いて封止領域1bと実質的に同じ幅を有して
いる。そして、その厚みは10〜100 μm程度である。
【0027】セラミック厚膜7は、封止領域1bと導電
性接着剤6とを強固に接合するための接合力向上部材と
して機能し、これを形成するセラミックスが金属と比較
してエポキシ樹脂等の接着剤と強固に接着することか
ら、銀−エポキシ樹脂等から成る導電性接着剤6と強固
に接合する。
【0028】なお、セラミック厚膜7は、その上面の中
心線平均粗さ(Ra)をRa≧0.65μmとしておくと、
セラミック被膜7の表面の凹凸と導電性接着剤6とが係
止し合って両者をさらに強固に接合させることが可能と
なる。したがって、セラミック膜7は、その上面の中心
線平均粗さ(Ra)をRa≧0.65μmとしておくことが
好ましい。
【0029】さらに、セラミック厚膜7は、絶縁基体1
と実質的に同じ組成のセラミックス材料で形成しておく
と、絶縁基体1とセラミック厚膜7との熱膨張係数が略
同一となり、絶縁基体1とセラミック厚膜7とに例えば
半導体素子3が作動時に発生する熱が繰り返し印加され
たとしても、両者間に熱膨張係数の相違に起因する熱応
力が発生することはなく、セラミック厚膜7に剥離やク
ラックが発生することを有効に防止できる。従って、セ
ラミック厚膜7は、絶縁基体1と実質的に同じ組成のセ
ラミックス材料で形成することが好ましい。
【0030】また、セラミック厚膜7には、封止領域1
bに延出した接地用メタライズ導体層5aの一部を封止
領域1bに露出させる、例えばその内周側に切り欠き状
に形成した狭幅部7aを設けている。
【0031】セラミック厚膜7は、封止領域1bに配設
した接地用メタライズ導体層5aの一部を封止領域1b
に露出させる狭幅部7aを有していることから、金属製
の蓋体2を導電性接着剤6により封止領域1bに接合す
ると、接地用メタライズ導体層5aと金属製の蓋体2と
がこの狭幅部7aにおいて導電性接着剤6を介して電気
的に接続されることとなる。そして、これにより金属製
の蓋体2を接地電位とすることが可能となり、蓋体2を
半導体素子3に対する電磁的シールドとして機能させる
ことができる。
【0032】なお、セラミック厚膜7が封止領域1bに
おいて接地用メタライズ導体層5aを覆う幅は、0.1 m
m以上あることが好ましい。セラミック厚膜7が封止領
域1bにおいて接地用メタライズ導体層5aを覆う幅が
0.1 mm未満では、封止領域1bに蓋体2を導電性接着
剤6により接合した場合に、この部分における封止領域
1bと導電性接着剤6との接着が弱いものとなり、絶縁
基体1と蓋体2とを強固に接合することができなくなっ
てしまう危険性が大きなものとなる。
【0033】セラミック厚膜7は、例えば酸化アルミニ
ウム質焼結体から成る場合であれば、酸化アルミニウム
・酸化珪素・酸化カルシウム・酸化マグネシウム等の原
料粉末に適当な有機バインダ・溶剤を添加混合して得た
セラミックペーストを絶縁基体1となるセラミックグリ
ーンシートに従来周知のスクリーン印刷法を採用して枠
状に印刷し、これをセラミックグリーンシートとともに
焼成することによって絶縁基体1の上面の封止領域1b
に所定の枠状に被着形成される。
【0034】なお、セラミックペーストをスクリーン印
刷法により印刷塗布するとともにこれを焼成することに
よって得られるセラミック厚膜7の上面の表面粗さは、
セラミックグリーンシートを焼成して得られる絶縁基体
1と比較して粗いものとなりやすく、中心線平均粗さ
(Ra)でRa≧0.65μmとなる表面粗さを容易に得る
ことができる。
【0035】他方、封止領域1bに接合される金属製の
蓋体2は、例えば鉄−ニッケル−コバルト合金や鉄−ニ
ッケル合金等の板を椀状にプレス加工したものであり、
開口部につば部が形成されている。そして、このつば部
を封止領域1bに導電性接着剤6を介して接合すること
により、蓋体2が絶縁基体1に接合されるとともに接地
用メタライズ導体層5aに電気的に接続される。
【0036】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基体1の搭載部1aに半導体素子
3を接着固定するとともに半導体素子3の各電極をそれ
ぞれ対応するメタライズ導体層5に電気的に接続し、最
後に絶縁基体1の封止領域1bに蓋体2を導電性接着剤
6を介して接合することにより、蓋体2が絶縁基体1に
強固に接合されるとともに蓋体2と接地用メタライズ導
体層5aとが電気的に接続される。
【0037】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば、上述の実
施の形態の一例では、セラミック厚膜7の内周側を切り
欠き状に除いた狭幅部7aを設けることにより、封止領
域1bに接地用メタライズ導体層5aの一部を露出させ
るようになしたが、狭幅部7aをセラミック厚膜7の外
周側を切り欠き状に除いて設けることによって封止領域
1bに接地用メタライズ導体層5aの一部を露出させる
ようになしてもよい。あるいは図3に斜視図で示すよう
に、セラミック厚膜7の内周辺と外周辺との間に開口部
7bを設けることによって封止領域1bに接地用メタラ
イズ導体層5aの一部を露出させるようになしてもよ
い。
【0038】さらに、上述の実施の形態の一例では、接
地用メタライズ導体層5aは絶縁基体の側面から封止領
域1bに延出させて配設していたが、接地用メタライズ
導体層5aは、同じく図3に示すように、封止領域1b
の内側に位置する接地用メタライズ導体層5aから封止
領域1bに延出させて配設してもよいし、メタライズ金
属層4を接地用メタライズ導体層5aに電気的に接続さ
せるとともにこのメタライズ金属層4から封止領域1b
に延出させるようにして配設してもよい。また、絶縁基
体1の内部や裏面側に設けた接地用導体層から封止領域
1b内に導出させた貫通導体に接続することによって、
パッド状に形成して配設してもよい。
【0039】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、封止領域の上面に枠状のセラミック厚膜を、封
止領域の一部に配設された接地用メタライズ導体層の一
部が封止領域内に露出するようにして被着させたことか
ら、このセラミック厚膜と導電性接着剤とが極めて強固
に接合させることができるとともに、封止領域内に露出
した接地用メタライズ導体層と金属製の蓋体とを導電性
接着剤を介して電気的に良好に接続させることができる
ため、封止信頼性が高く、かつ金属製の蓋体による電磁
シールド性に優れた半導体素子収納用パッケージを提供
することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す斜視図である。
【図2】図1に示す半導体素子収納用パッケージの断面
図である。
【図3】本発明の半導体素子収納用パッケージの他の実
施の形態の例における絶縁基体を示す斜視図である。
【図4】従来の半導体素子収納用パッケージを示す斜視
図である。
【図5】図4に示す半導体素子収納用パッケージの断面
図である。
【符号の説明】
1・・・・・・絶縁基体 1a・・・・・・搭載部 1b・・・・・・封止領域 2・・・・・・金属製の蓋体 3・・・・・・半導体素子 5・・・・・・メタライズ導体層 5a・・・・・・接地用メタライズ導体層 6・・・・・・導電性接着剤 7・・・・・・セラミック厚膜 7a・・・・・・狭幅部 7b・・・・・・開口部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミックスから成る絶縁基体の上面
    に、半導体素子が搭載される搭載部および該搭載部を取
    り囲む枠状の封止領域ならびに該封止領域の一部に配設
    された接地用メタライズ導体層を有し、金属製の蓋体が
    前記封止領域に前記半導体素子を覆うようにして導電性
    接着剤により接合され、前記半導体素子を封止するとと
    もに前記接地用メタライズ導体層に電気的に接続される
    半導体素子収納用パッケージであって、前記封止領域の
    上面に、前記接地用メタライズ導体層の一部を前記封止
    領域内に露出させる狭幅部または開口部を設けた枠状の
    セラミック厚膜を被着せしめたことを特徴とする半導体
    素子収納用パッケージ。
  2. 【請求項2】 前記セラミック厚膜は、前記絶縁基体と
    実質的に同一の材料から成り、その上面の中心線平均粗
    さ(Ra)がRa≧0.65μmであることを特徴とする請
    求項1記載の半導体素子収納用パッケージ。
JP14869299A 1999-05-27 1999-05-27 半導体素子収納用パッケージ Expired - Fee Related JP3873145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14869299A JP3873145B2 (ja) 1999-05-27 1999-05-27 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14869299A JP3873145B2 (ja) 1999-05-27 1999-05-27 半導体素子収納用パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005288176A Division JP4203501B2 (ja) 2005-09-30 2005-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2000340687A true JP2000340687A (ja) 2000-12-08
JP3873145B2 JP3873145B2 (ja) 2007-01-24

Family

ID=15458475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14869299A Expired - Fee Related JP3873145B2 (ja) 1999-05-27 1999-05-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3873145B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
JP2006059872A (ja) * 2004-08-17 2006-03-02 Murata Mfg Co Ltd 高周波用電子部品および送受信装置
CN100440490C (zh) * 2003-12-05 2008-12-03 松下电器产业株式会社 封装的电子元件、及电子元件封装的制造方法
JP2009302248A (ja) * 2008-06-12 2009-12-24 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US8624386B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Bottom port multi-part surface mount silicon condenser microphone package
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
CN104952854A (zh) * 2010-08-26 2015-09-30 乾坤科技股份有限公司 电子封装结构及其封装方法
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
CN105873384A (zh) * 2015-02-10 2016-08-17 罗伯特·博世有限公司 壳体和具有壳体的控制器
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
JP2021019134A (ja) * 2019-07-22 2021-02-15 アルプスアルパイン株式会社 電子回路モジュール
JPWO2021210214A1 (ja) * 2020-04-17 2021-10-21
CN115642131A (zh) * 2022-10-14 2023-01-24 南通大学 一种二维材料异质结器件

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040360B1 (en) 2000-11-28 2015-05-26 Knowles Electronics, Llc Methods of manufacture of bottom port multi-part surface mount MEMS microphones
US8633064B1 (en) 2000-11-28 2014-01-21 Knowles Electronics, Llc Methods of manufacture of top port multipart surface mount silicon condenser microphone package
US9061893B1 (en) 2000-11-28 2015-06-23 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphones
US9338560B1 (en) 2000-11-28 2016-05-10 Knowles Electronics, Llc Top port multi-part surface mount silicon condenser microphone
US9156684B1 (en) 2000-11-28 2015-10-13 Knowles Electronics, Llc Methods of manufacture of top port surface mount MEMS microphones
US8617934B1 (en) 2000-11-28 2013-12-31 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount silicon condenser microphone packages
US8624386B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Bottom port multi-part surface mount silicon condenser microphone package
US8624384B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Bottom port surface mount silicon condenser microphone package
US8623709B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of top port surface mount silicon condenser microphone packages
US8623710B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of bottom port multi-part surface mount silicon condenser microphone packages
US8624387B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Top port multi-part surface mount silicon condenser microphone package
US8624385B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Top port surface mount silicon condenser microphone package
US8629552B1 (en) 2000-11-28 2014-01-14 Knowles Electronics, Llc Top port multi-part surface mount silicon condenser microphone package
US8629005B1 (en) 2000-11-28 2014-01-14 Knowles Electronics, Llc Methods of manufacture of bottom port surface mount silicon condenser microphone packages
US8629551B1 (en) 2000-11-28 2014-01-14 Knowles Electronics, Llc Bottom port surface mount silicon condenser microphone package
US9051171B1 (en) 2000-11-28 2015-06-09 Knowles Electronics, Llc Bottom port surface mount MEMS microphone
US8652883B1 (en) 2000-11-28 2014-02-18 Knowles Electronics, Llc Methods of manufacture of bottom port surface mount silicon condenser microphone packages
US8704360B1 (en) 2000-11-28 2014-04-22 Knowles Electronics, Llc Top port surface mount silicon condenser microphone package
US8765530B1 (en) 2000-11-28 2014-07-01 Knowles Electronics, Llc Methods of manufacture of top port surface mount silicon condenser microphone packages
US9006880B1 (en) 2000-11-28 2015-04-14 Knowles Electronics, Llc Top port multi-part surface mount silicon condenser microphone
US9024432B1 (en) 2000-11-28 2015-05-05 Knowles Electronics, Llc Bottom port multi-part surface mount MEMS microphone
US9023689B1 (en) 2000-11-28 2015-05-05 Knowles Electronics, Llc Top port multi-part surface mount MEMS microphone
US9150409B1 (en) 2000-11-28 2015-10-06 Knowles Electronics, Llc Methods of manufacture of bottom port surface mount MEMS microphones
US9148731B1 (en) 2000-11-28 2015-09-29 Knowles Electronics, Llc Top port surface mount MEMS microphone
US9139421B1 (en) 2000-11-28 2015-09-22 Knowles Electronics, Llc Top port surface mount MEMS microphone
US9067780B1 (en) 2000-11-28 2015-06-30 Knowles Electronics, Llc Methods of manufacture of top port surface mount MEMS microphones
US9139422B1 (en) 2000-11-28 2015-09-22 Knowles Electronics, Llc Bottom port surface mount MEMS microphone
US9096423B1 (en) 2000-11-28 2015-08-04 Knowles Electronics, Llc Methods of manufacture of top port multi-part surface mount MEMS microphones
US9133020B1 (en) 2000-11-28 2015-09-15 Knowles Electronics, Llc Methods of manufacture of bottom port surface mount MEMS microphones
US7692292B2 (en) 2003-12-05 2010-04-06 Panasonic Corporation Packaged electronic element and method of producing electronic element package
CN100440490C (zh) * 2003-12-05 2008-12-03 松下电器产业株式会社 封装的电子元件、及电子元件封装的制造方法
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
JP2006059872A (ja) * 2004-08-17 2006-03-02 Murata Mfg Co Ltd 高周波用電子部品および送受信装置
JP2009302248A (ja) * 2008-06-12 2009-12-24 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
CN104952854B (zh) * 2010-08-26 2018-07-17 乾坤科技股份有限公司 电子封装结构及其封装方法
CN104952854A (zh) * 2010-08-26 2015-09-30 乾坤科技股份有限公司 电子封装结构及其封装方法
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
CN105873384A (zh) * 2015-02-10 2016-08-17 罗伯特·博世有限公司 壳体和具有壳体的控制器
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
JP2021019134A (ja) * 2019-07-22 2021-02-15 アルプスアルパイン株式会社 電子回路モジュール
JP7382750B2 (ja) 2019-07-22 2023-11-17 アルプスアルパイン株式会社 電子回路モジュール
JPWO2021210214A1 (ja) * 2020-04-17 2021-10-21
WO2021210214A1 (ja) * 2020-04-17 2021-10-21 株式会社村田製作所 圧電振動子及びその製造方法
JP7497754B2 (ja) 2020-04-17 2024-06-11 株式会社村田製作所 圧電振動子及びその製造方法
CN115642131A (zh) * 2022-10-14 2023-01-24 南通大学 一种二维材料异质结器件

Also Published As

Publication number Publication date
JP3873145B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
JP3873145B2 (ja) 半導体素子収納用パッケージ
JPH11126847A (ja) 電子部品収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2851732B2 (ja) 電子部品収納用パッケージ
JP4203501B2 (ja) 半導体装置
JP3464138B2 (ja) 電子部品収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP3464137B2 (ja) 電子部品収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2746802B2 (ja) 半導体装置
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2784129B2 (ja) 半導体素子収納用パッケージ
JPH08316366A (ja) 半導体素子収納用パッケージ
JPH0982825A (ja) 半導体素子収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ
JPH0922958A (ja) 半導体素子収納用パッケージの製造方法
JPH0888449A (ja) セラミック配線基板
JP2003046024A (ja) 配線基板
JPH09162337A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050930

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051011

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees