JP2000340801A

JP2000340801A - 半導体装置およびその作製方法

Info

Publication number: JP2000340801A
Application number: JP2000081378A
Authority: JP
Inventors: Ritsuko Kawasaki; 律子河崎; Hideto Kitakado; 英人北角; Kenji Kasahara; 健司笠原; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-03-23
Filing date: 2000-03-23
Publication date: 2000-12-08
Anticipated expiration: 2020-03-23
Also published as: JP4801238B2

Abstract

(57)【要約】【課題】半導体装置の各回路に配置されるボトムゲー
ト型または逆スタガ型のＴＦＴの構造を、回路の機能に
応じて適切なものとすることにより、半導体装置の動作
特性および信頼性を向上させることを目的とする。【解決手段】制御回路のｎチャネル型ＴＦＴには少なくと
もゲート電極とオーバーラップするＬＤＤ領域を設け、
画素マトリクス回路のｎチャネル型ＴＦＴにはゲート電
極とオーバーラップしないＬＤＤ領域を設け、その両者
のＬＤＤ領域の濃度を異ならせた構成とすることにより
最適な回路動作を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成
された回路を有する半導体装置およびその作製方法に関
する。特に本発明は、画素部（または画素マトリクス回
路）とその周辺に設けられる駆動回路を同一基板上に設
けた液晶表示装置に代表される電気光学装置、および電
気光学装置を搭載した電子機器に好適に利用できる。
尚、本願明細書において半導体装置とは、半導体特性を
利用することで機能する装置全般を指し、上記電気光学
装置およびその電気光学装置を搭載した電子機器をその
範疇に含んでいる。

【０００２】

【従来の技術】絶縁表面を有する基板上に、ＴＦＴで形
成した回路を有する半導体装置の開発が進んでいる。ア
クティブマトリクス型液晶表示装置はその代表例として
よく知られている。特に結晶質シリコン膜で活性層を形
成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は
電界効果移動度が高いことから、いろいろな機能回路を
形成することが可能であり、それを同一基板上に一体形
成した上記電気光学装置が開発されている。

【０００３】例えば、アクティブマトリクス型液晶表示
装置には、画像表示を行う画素部や、画像表示を行うた
めの駆動回路などが設けられている。駆動回路はＣＭＯ
Ｓ回路を基本として形成されるシフトレジスタ回路、レ
ベルシフタ回路、バッファ回路、サンプリング回路など
から構成され、このような回路が同一基板上に混載され
る。

【０００４】個別に見るとこれらの回路の動作条件は必
ずしも同一ではなく、そのことからＴＦＴに要求される
特性も少なからず異なっている。例えば、画素部におい
ては、ｎチャネル型ＴＦＴから成る画素ＴＦＴと保持容
量を設けた構成であり、画素ＴＦＴをスイッチ素子とし
て液晶に電圧を印加して駆動させるものである。液晶は
交流で駆動させるので、フレーム反転駆動と呼ばれる方
式が多く採用されている。この方式では消費電力を低く
抑えるために、画素ＴＦＴに要求される特性は、オフ電
流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十
分低くすることであった。一方、駆動回路のバッファ回
路は高い駆動電圧が印加されるため、高電圧が印加され
ても壊れないように耐圧を高めておく必要があった。ま
た電流駆動能力を高めるために、オン電流値（ＴＦＴが
オン動作時に流れるドレイン電流）を十分確保する必要
があった。

【０００５】しかし、結晶質シリコンＴＦＴのオフ電流
値は高くなりやすいといった問題点があった。また、Ｉ
Ｃなどで使われるＭＯＳトランジスタと同様に、結晶質
シリコンＴＦＴにはオン電流値の低下といった劣化現象
が観測される。その主たる原因はホットキャリア注入で
あり、ドレイン近傍の高電界によぅて発生したホットキ
ャリアが劣化現象を引き起こすものと考えられている。

【０００６】オフ電流値を低減するためのＴＦＴの構造
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Dr
ain）構造が知られている。この構造はチャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域
と呼んでいる。

【０００７】また、ホットキャリアによる劣化を防ぐた
めの手段として、ＬＤＤ領域をゲート絶縁膜を介してゲ
ート電極と重なるように配置させた、いわゆるＧＯＬＤ
（Gate-drain Overlapped LDD）構造が知られてい
る。このような構造とすることで、ドレイン近傍の高電
界が緩和されてホットキャリア注入を防ぎ、劣化現象の
防止に有効である。例えば、「Mutuko Hatano,Hajime
Akimoto and TakeshiSakai,IEDM97 TECHNICAL DIG
EST,p523-526,1997」では、シリコンで形成したサイド
ウオールにより形成したＧＯＬＤ構造を開示している
が、他の構造のＴＦＴと比べ、きわめて優れた信頼性が
得られることが確認されている。

【０００８】

【発明が解決しようとする課題】しかしながら、画素部
の画素ＴＦＴと、シフトレジスタ回路やバッファ回路な
どの駆動回路のＴＦＴとでは、その要求される特性は必
ずしも同じではない。例えば、画素ＴＦＴにおいてはゲ
ートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の
電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆
バイアス状態で動作することはない。また、動作速度に
関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００
以下で良い。

【０００９】また、ＧＯＬＤ構造はオン電流値の劣化を
防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べ
てオフ電流値が大きくなってしまう問題があった。従っ
て、画素ＴＦＴに適用するには好ましい構造ではなかっ
た。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は
高いが、ドレイン近傍の電界を緩和してホットキャリア
注入による劣化を防ぐ効果は低かった。このように、ア
クティブマトリクス型液晶表示装置のような動作条件の
異なる複数の集積回路を有する半導体装置において、全
てのＴＦＴを同じ構造で形成することは必ずしも好まし
くなかった。このような問題点は、特に結晶質シリコン
ＴＦＴにおいて、その特性が高まり、またアクティブマ
トリクス型液晶表示装置に要求される性能が高まるほど
顕在化してきた。

【００１０】本発明はこのような問題点を解決するため
の技術であり、半導体装置の各回路に配置されるＴＦＴ
の構造を、回路の機能に応じて適切なものとすることに
より、半導体装置の動作特性および信頼性を向上させる
ことを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
の本発明の構成は、同一の基板上に画素部と該画素部の
駆動回路とを有する半導体装置において、前記画素部と
前記駆動回路とには、活性層と、該活性層に設けられた
ＬＤＤ領域と、該活性層と前記基板との間に設けられた
ゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設
けられたゲート電極とを有するｎチャネル型ＴＦＴを少
なくとも備え、前記画素部のｎチャネル型ＴＦＴのＬＤ
Ｄ領域は、該画素部のｎチャネル型ＴＦＴのゲート電極
と重ならないように配置され、前記駆動回路のｎチャネ
ル型ＴＦＴのＬＤＤ領域は、該駆動回路のｎチャネル型
ＴＦＴのゲート電極と重なるように配置され、前記駆動
回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素
部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度で
ｎ型を付与する不純物元素が含まれることを特徴として
いる。

【００１２】また、前記駆動回路のｎチャネル型ＴＦＴ
のＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴの
ＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型
を付与する不純物元素が含まれることを特徴としてい
る。

【００１３】少なくとも、前記画素部のｎチャネル型Ｔ
ＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成
された遮光膜と、該遮光膜に密接して形成された誘電体
膜と、一部が前記遮光膜と重なるように設けられ前記画
素部のｎチャネル型ＴＦＴに接続する画素電極とから、
容量を設けることを特徴とする。

【００１４】また、半導体装置の作製方法に関し、本発
明の構成は、同一の基板上に画素部と該画素部の駆動回
路とを有する半導体装置の作製方法において、前記画素
部と前記駆動回路とに、活性層と、該活性層のＬＤＤ領
域と、該活性層と前記基板との間に設けたゲート絶縁膜
と、該ゲート絶縁膜と前記基板との間に設けたゲート電
極とを備えたｎチャネル型ＴＦＴを形成する工程を有
し、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、
該画素部のｎチャネル型ＴＦＴのゲート電極と重ならな
いように配置され、前記駆動回路のｎチャネル型ＴＦＴ
のＬＤＤ領域は、該駆動回路のｎチャネル型ＴＦＴのゲ
ート電極と重なるように配置され、前記駆動回路のｎチ
ャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャ
ネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与
する不純物元素を添加することを特徴としている。

【００１５】前記駆動回路のｎチャネル型ＴＦＴのＬＤ
Ｄ領域に、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領
域に比べて２倍以上、１０倍以下の濃度でｎ型を付与す
る不純物元素を添加することを特徴としている。

【００１６】少なくとも、前記画素部のｎチャネル型Ｔ
ＦＴ上に有機樹脂膜を形成する工程と、該有機樹脂膜上
に遮光膜を形成する工程と、該遮光膜に密接して誘電体
膜を形成する工程と、一部が前記遮光膜と重なるように
設けられ前記画素部のｎチャネル型ＴＦＴに接続する画
素電極を形成する工程とから容量を形成することを特徴
としている。

【００１７】図５は本発明の構成を説明するための図で
あり、活性層と、その活性層に設けられたＬＤＤ領域
と、その活性層の基板側に設けられたゲート絶縁膜と、
ゲート絶縁膜と基板との間に設けられたゲート電極とを
有するボトムゲート型または逆スタガ型のＴＦＴにおい
て、ゲート電極とＬＤＤ領域の位置関係を説明してい
る。

【００１８】図５（Ａ）において、チャネル形成領域５
０３、ＬＤＤ領域５０４、ドレイン領域５０５を有する
活性層と、活性層の下にゲート絶縁膜５０２とゲート電
極５０１が設けられた構成を示している。ＬＤＤ領域５
０４はゲート絶縁膜５０２を介してゲート電極５０１と
重なるように設けられている。このようなＬＤＤ領域を
本明細書中ではＬovと記す。Ｌovはドレイン近傍で発生
する高電界を緩和する作用があり、ホットキャリアによ
る劣化を防ぐことができ、駆動回路のｎチャネル型ＴＦ
Ｔに用いるのに適している。

【００１９】図５（Ｂ）は、ゲート絶縁膜５０７上の活
性層に、チャネル形成領域５０８、ＬＤＤ領域５０９、
ドレイン領域５１０が設けられている。ＬＤＤ領域５０
９は、ゲート電極５０６と重ならないように設けられて
いる。このようなＬＤＤ領域を本明細書中ではＬoffと
記す。Ｌoffはオフ電流値を低減させるのに効果的であ
り、画素部のｎチャネル型ＴＦＴに用いるのに適してい
る。

【００２０】以上の様に、本発明は画素部とその駆動回
路とを有する半導体装置において、画素部にはＬoffを
有するｎチャネル型ＴＦＴを設け、駆動回路にはＬovを
有するｎチャネル型ＴＦＴを設けた構成とし、かつ、そ
のようなＴＦＴをボトムゲート型または逆スタガ型で形
成することに特徴がある。

【００２１】

【発明の実施の形態】本発明の実施の形態について、以
下に示す実施例により詳細な説明を行う。

【００２２】［実施例１］本発明の実施例を図１と図２
を用いて説明する。ここでは、画素部とその周辺に設け
られる駆動回路のＴＦＴを同時に作製する方法について
工程に従って詳細に説明する。

【００２３】（ゲート電極、ゲート絶縁膜、半導体層の
形成：図１（Ａ））図１（Ａ）において、基板１０１に
は低アルカリガラス基板や石英基板を用いる。この基板
１０１のＴＦＴが形成される表面には、酸化シリコン
膜、窒化シリコン膜または窒化酸化シリコン膜などの下
地膜を形成しておいても良い（図示せず）。ゲート電極
１０２〜１０４は、タンタル（Ｔａ）、チタン（Ｔ
ｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アル
ミニウム（Ａｌ）から選ばれた元素またはいずれかを主
成分とする材料を用い、スパッタ法や真空蒸着法などの
公知の成膜法を用いて被膜を形成した後、端面がテーパ
形状となるようにエッチング処理してパターン形成し
た。例えば、スパッタ法でＴａ膜を２００ｎｍの厚さに
形成し、所定の形状にレジストマスクを形成した後、Ｃ
Ｆ₄とＯ₂の混合ガスでプラズマエッチング処理をすれば
所望の形状に加工することができた。また、ゲート電極
は窒化タンタル（ＴａＮ）とＴａまたは窒化タングステ
ン（ＷＮ）とＷの２層構造としても良い（図示せず）。
図示はしてないがゲート電極に接続するゲート配線も同
時に形成する。

【００２４】ゲート絶縁膜１０５は酸化シリコン、窒化
シリコンを成分とする材料で、１０〜２００ｎｍ、好ま
しくは５０〜１５０ｎｍの厚さで形成する。例えばプラ
ズマＣＶＤ法で、ＳｉＨ₄、ＮＨ₃、Ｎ₂を原料とした窒
化シリコン膜１０５ａを５０ｎｍ、ＳｉＨ₄とＮ₂Ｏを原
料とした窒化酸化シリコン膜１０５ｂを７５ｎｍの厚さ
に積層形成してゲート絶縁膜としても良い。勿論、窒化
シリコン膜や酸化シリコン膜からなる一層としても何ら
差し支えない。また、清浄な表面を得るために、ゲート
絶縁膜の成膜の前にプラズマ水素処理を施すと良かっ
た。

【００２５】次に、ゲート絶縁膜１０５に密接して、２
０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣ
ＶＤ法やスパッタ法などの公知の成膜法で形成した。非
晶質シリコン膜の作製条件に限定されるものはないが、
膜中に含まれる酸素、窒素の不純物元素を５×１０¹⁸ｃ
ｍ^-3以下に低減させておくことが望ましい。また、ゲー
ト絶縁膜と非晶質シリコン膜とは同じ成膜法で形成する
ことが可能なので、両者を連続形成しても良い。ゲート
絶縁膜を形成した後、一旦大気雰囲気に晒さないことで
その表面の汚染を防ぐことが可能となり、作製するＴＦ
Ｔの特性バラツキやしきい値電圧の変動を低減させるこ
とができる。そして公知の結晶化技術を使用して結晶質
シリコン膜１０６を形成する。例えば、レーザー結晶化
法や、熱結晶化法（固相成長法）、または触媒元素を用
いる結晶化法を使用することができる。

【００２６】結晶質シリコン膜１０６には、ｎチャネル
型ＴＦＴが形成される領域に、しきい値電圧を制御する
目的で１×１０¹⁶〜５×１０¹⁷ｃｍ^-3程度のボロン
（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加は
イオンドープ法で実施しても良いし、非晶質シリコン膜
を成膜するときに同時に添加しておくこともできる。

【００２７】（スペーサ膜形成、ｎ^--領域の形成：図１
（Ｂ））次に、画素部のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素の添加
を行った。まず、結晶質シリコン膜１０６の全面に酸化
シリコン膜や窒化シリコン膜を１００〜２００ｎｍ、例
えば１２０ｎｍの厚さに形成した。この表面にフォトレ
ジスト膜を全面に形成した後、裏面からの露光法により
ゲート電極１０２〜１０４をマスクとしてフォトレジス
ト膜を感光させ、ゲート電極上にレジストマスクを形成
した（図示せず）。このとき、露光時間や照射光強度を
最適化することにより、ゲート電極とほぼ同じ幅にレジ
ストマスクを形成することができた。そして、このレジ
ストマスクを使用して不要な部分をエッチング除去し、
酸化シリコン膜や窒化シリコン膜から成る第１のスペー
サ膜１０７〜１０９を形成した。さらに、この上に５０
ｎｍの厚さで第２のスペーサ膜１１０を形成した。

【００２８】そして、第２のスペーサ膜１１０を介して
その下側にある結晶質シリコン膜にｎ型を付与する不純
物元素をイオンドープ法で添加した。こうして形成され
た不純物領域１１１〜１１５のリン（Ｐ）濃度は１×１
０¹⁷〜２．５×１０¹⁸ｃｍ^-3の範囲とすることが望まし
く、ここでは、２×１０¹⁷ｃｍ^-3とした。本明細書中で
は、不純物領域１１１〜１１５に含まれるｎ型を付与す
る不純物元素の濃度を（ｎ^--）と表す。

【００２９】（ｎ^-領域とｎ⁺領域の形成：図１（Ｃ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはド
レイン領域として機能する不純物領域の形成と、駆動回
路のｎチャネル型ＴＦＴのＬＤＤ領域を形成する工程を
行った。ここでは、通常の露光法でレジストによるマス
ク１１６〜１１８を形成した。マスク１１６は、少なく
ともｐチャネル型ＴＦＴのチャネル形成領域となる部分
を覆うように形成した。画素部のｎチャネル型ＴＦＴに
設けるマスク１１８は、チャネル形成領域とＬＤＤ領域
となる部分を覆うように形成した。また、マスク１１７
は、駆動回路のｎチャネル型ＴＦＴのチャネル形成領域
となる部分を覆うように形成した。そして、第２のスペ
ーサ膜１１０を介してｎ型を付与する不純物元素が添加
される不純物領域１１９〜１２３と、第２のスペーサ膜
１１０と第１のスペーサ膜１０８とを介してｎ型を付与
する不純物元素が添加される不純物領域１２４、１２５
とをイオンドープ法（イオン注入法でも良い）で形成し
た。不純物領域１１９〜１２３には１×１０²⁰〜１×１
０²¹ｃｍ^-3とすれば良く、ここでは５×１０²⁰ｃｍ^-3の
濃度で不純物元素を含ませた。この濃度を本明細書中で
は（ｎ⁺）と表す。不純物領域１２４、１２５には２×
１０¹⁷〜５×１０¹⁸ｃｍ^-3の濃度で不純物元素を含ませ
れば良く、本実施例では、６×１０¹⁷ｃｍ^-3とした。こ
の濃度を本明細書中では（ｎ^-）と表す。

【００３０】（ｐ⁺領域の形成：図２（Ａ））次に、駆
動回路のｐチャネル型ＴＦＴのソース領域およびドレイ
ン領域を形成するために、ｐ型を付与する不純物元素を
添加する工程を行った。ここでは、ｐチャネル型ＴＦＴ
のチャネル形成領域を確定するために、第２のスペーサ
膜１１０上に新たなレジストマスク１２６を形成し、第
１のスペーサ膜と第２のスペーサ膜に対してエッチング
処理を施して新たなスペーサ膜１２９、１３０を形成す
ると共に結晶質シリコン膜の表面を露出させた。このと
き、ｎチャネル型ＴＦＴが形成される領域はレジストマ
スク１２７、１２８で被覆した。そして、ジボラン（Ｂ
₂Ｈ₆）を用いたイオンドープ法（イオン注入法を用いて
も良い）で不純物領域１３１、１３２を形成した。この
領域のボロン（Ｂ）濃度は１．５×１０²⁰〜３×１０²¹
ｃｍ^-3とすれば良く、ここでは１×１０²¹ｃｍ^-3とし
た。本明細書中では、ここで形成された不純物領域１３
１、１３２に含まれるｐ型を付与する不純物元素の濃度
を（ｐ⁺）と表す。尚、図１（Ｂ）〜図１（Ｃ）で示した
ように、この不純物領域１３１、１３２の一部には、リ
ン（Ｐ）が混在した領域が形成されるが、この工程で添
加するボロン（Ｂ）濃度をその１．５〜３倍とすること
でｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を
与えることはなかった。

【００３１】（第１の層間絶縁膜の形成、熱活性化の工
程、水素化の工程：図２（Ｂ））結晶質シリコン膜にそ
れぞれの不純物元素を選択的に添加したら、第１および
第２のスペーサ膜を除去して、結晶質シリコン膜をエッ
チング処理により島状に分割し、後に第１の層間絶縁膜
の一部となる保護絶縁膜１５０を形成した。保護絶縁膜
１５０は窒化シリコン膜、酸化シリコン膜、窒化酸化シ
リコン膜またはそれらを組み合わせた積層膜で形成すれ
ば良い。また、膜厚は１００〜４００ｎｍとすれば良
い。

【００３２】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行った。この工程はファーネスアニール法、
レーザーアニール法、またはラピッドサーマルアニール
法（ＲＴＡ法）などで行うことができる。ここではファ
ーネスアニール法で活性化工程を行った。加熱処理は、
窒素雰囲気中において３００〜６５０℃、好ましくは５
００〜５５０℃、ここでは５２５℃で４時間の熱処理を
行った。さらに、３〜１００％の水素を含む雰囲気中
で、３００〜４５０℃で１〜１２時間の熱処理を行い、
活性層を水素化する工程を行った。この工程は熱的に励
起された水素により活性層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化（プラズマにより励起された水素を用いる）を行っ
ても良い。

【００３３】活性層となる結晶質シリコン膜１０６を、
非晶質シリコン膜から触媒元素を用いる結晶化の方法で
作製した場合、結晶質シリコン膜１０６中には微量の触
媒元素が残留した。勿論、そのような状態でもＴＦＴを
完成させ動作させることに問題はないが、残留する触媒
元素を少なくともチャネル形成領域から除去する方がよ
り好ましかった。この触媒元素を除去する手段の一つに
リン（Ｐ）によるゲッタリング作用を利用する手段があ
った。ゲッタリングに必要なリン（Ｐ）の濃度は図１
（Ｃ）で形成した不純物領域（ｎ⁺）と同程度であり、
ここで実施される活性化工程の熱処理により、ｎチャネ
ル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領
域から、リン（Ｐ）が添加されている周辺の不純物領域
へ触媒元素をゲッタリングをすることができた。

【００３４】（層間絶縁膜の形成、ソース・ドレイン配
線の形成、パッシベーション膜の形成、画素電極の形
成：図２（Ｃ））活性化工程を終えたら、保護絶縁膜１
５０の上に５００〜１５００ｎｍの厚さの層間絶縁膜１
５１を形成した。前記保護絶縁膜１５０と層間絶縁膜１
５１とでなる積層膜を第１の層間絶縁膜とした。その
後、それぞれのＴＦＴのソース領域またはドレイン領域
に達するコンタクトホールを形成して、ソース配線１５
２、１５３、１５４と、ドレイン配線１５５、１５６を
形成した。図示していないが、本実施例ではこの電極
を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３
００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形
成した３層構造の積層膜とした。

【００３５】保護絶縁膜１５０と層間絶縁膜１５１と
は、窒化シリコン膜、酸化シリコン膜または窒化酸化シ
リコン膜などで形成すれば良いが、いずれにしても膜の
内部応力を圧縮応力としておくと良かった。

【００３６】次に、窒化シリコン膜、酸化シリコン膜、
または窒化酸化シリコン膜を用い、パッシベーション膜
１５７を５０〜５００ｎｍ（代表的には１００〜３００
ｎｍ）の厚さで形成した。その後、この状態で水素化処
理を行うとＴＦＴの特性向上に対して好ましい結果が得
られた。例えば、３〜１００％の水素を含む雰囲気中
で、３００〜４５０℃で１〜１２時間の熱処理を行うと
良く、あるいはプラズマ水素化法を用いても同様の効果
が得られた。なお、ここで後に画素電極とドレイン配線
を接続するためのコンタクトホールを形成する位置にお
いて、パッシベーション膜１５７に開口部を形成してお
いても良い。

【００３７】その後、有機樹脂膜からなる第２の層間絶
縁膜１５８を約１μｍの厚さに形成した。適用できる有
機樹脂材料としては、ポリイミド、アクリル、ポリアミ
ド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）
等を使用することができる。ここでは、基板に塗布後、
熱重合するタイプのポリイミドを用い、３００℃で焼成
して形成した。次に、画素部となる領域において、第２
の層間絶縁膜１５８上に遮光膜１５９を形成した。遮光
膜１５９はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複
数種の元素を主成分とする膜で、１００〜３００ｎｍの
厚さで成膜をし、所定の形状にパターン形成した。さら
に、この上に第２の層間絶縁膜と同様に有機樹脂膜を用
いて第３の層間絶縁膜１６０を形成した。第３の層間絶
縁膜１６０の厚さは０．５〜１μｍとした。そして、第
３の層間絶縁膜１６０、第２の層間絶縁膜１５８、パッ
シベーション膜１５７にソース配線１６８に達するコン
タクトホールを形成し、画素電極１６１を設けた。画素
電極１６１は、透過型液晶表示装置とする場合には透明
導電膜を用い、反射型の液晶表示装置とする場合には金
属膜を用いれば良い。ここでは透過型の液晶表示装置と
するために、酸化インジウム・スズ（ＩＴＯ）膜を１０
０ｎｍの厚さにスパッタ法で形成した。

【００３８】以上の工程で、同一の基板上に画素部とそ
の駆動回路とを有したアクティブマトリクス基板が形成
される。駆動回路には、ｎチャネル型ＴＦＴ１６３とｐ
チャネル型ＴＦＴ１６２が形成され、ＣＭＯＳ回路を基
本としたロジック回路を形成することも可能である。画
素部にはｎチャネル型ＴＦＴ１６４が形成され、さらに
遮光膜１５９と第３の層間絶縁膜１６０と画素電極１６
１とから保持容量１６５が形成されている。

【００３９】駆動回路のｐチャネル型ＴＦＴ１６２は、
チャネル形成領域１３３、ソース領域１３４、ドレイン
領域１３５を有している。ｎチャネル型ＴＦＴ１６３
は、チャネル形成領域１３６と、ソース領域１３９およ
びドレイン領域１４０と、ゲート電極と重なるＬＤＤ領
域（Ｌov領域）１３７、１３８とを有している。画素部
のｎチャネル型ＴＦＴ１６４には、チャネル形成領域１
４１、１４２と、ソース領域１４７およびドレイン領域
１４８、１４９と、ゲート電極と重ならないＬＤＤ領域
（Ｌoff）１４３〜１４６とを有している。駆動回路の
ｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高
電界を緩和してホットキャリア注入によるオン電流値の
劣化を防ぐことを主な目的として設けるものであり、そ
のために適したｎ型を付与する不純物元素の濃度は５×
１０¹⁷〜５×１０¹⁸ｃｍ^-3とすれば良かった。一方、画
素部のｎチャネル型ＴＦＴのＬＤＤ領域は、オフ電流値
を低減することを主たる目的とするために設けられる。

【００４０】駆動回路のｎチャネル型ＴＦＴのＬov領域
のチャネル長方向の長さは、チャネル長３〜８μｍに対
して０．５〜３．０μｍ、好ましくは１．０〜１．５μ
ｍとすれば良い。また、画素部のＬoff領域のチャネル
長方向の長さは、０．５〜３．５μｍ、代表的には１．
５〜２．５μｍとすれば良い。図２（Ｃ）では画素部の
ｎチャネル型ＴＦＴ１６４をダブルゲート構造として完
成したが、シングルゲート構造でも良いし、複数のゲー
ト電極を設けたマルチゲート構造としても差し支えな
い。

【００４１】以上の様に本発明は、画素部および駆動回
路が要求する仕様に応じて各回路を構成するＴＦＴの構
造を最適化し、半導体装置の動作性能と信頼性を向上さ
せることを可能とすることができた。具体的には、各回
路仕様に応じてｎチャネル型ＴＦＴのＬＤＤ領域の設計
をそれぞれ異ならせ、Ｌov領域またはＬoff領域を適宣
設けることによって、同一の基板上にホットキャリア対
策を重視したＴＦＴ構造と、低オフ電流値を重視したＴ
ＦＴ構造とを実現した。

【００４２】［実施例２］本実施例を図３と図４を用
い、実施例１とは異なる方法で画素部とその周辺に設け
られる駆動回路のＴＦＴを同時に作製する場合について
説明する。

【００４３】まず、実施例１と同様にして図１（Ｂ）に
示す工程まで行い、基板１０１にゲート電極１０２〜１
０４、ゲート配線（図示せず）、ゲート絶縁膜１０５、
結晶質シリコン膜１０６を形成し、さらに、第１のスペ
ーサ膜１０７〜１０９と第２のスペーサ膜１１０を設
け、ｎ^--の濃度でｎ型を付与する元素が添加された不純
物領域１１１〜１１５を形成した。

【００４４】そして、図３（Ａ）に示すようにに駆動回
路のｐチャネル型ＴＦＴのソース領域およびドレイン領
域となる結晶質シリコン膜の領域に、ｐ型を付与する不
純物元素を添加する工程を行った。まず、ｎチャネル型
ＴＦＴが形成される領域はレジストマスク３０１、３０
２で被覆した。そして、第１のスペーサ膜１０７をマス
クとして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法
で不純物領域（ｐ⁺）３０３、３０４を形成した。この
領域のボロン（Ｂ）濃度は１×１０²¹ｃｍ^-3となるよう
にした。

【００４５】次に、実施例１と同様に、ｎチャネル型Ｔ
ＦＴにおいて、ソース領域またはドレイン領域として機
能する不純物領域の形成と、駆動回路のｎチャネル型Ｔ
ＦＴのＬＤＤ領域を形成する工程を行った。レジストに
よるマスク３０５〜３０７を形成し、イオンドープ法で
第２のスペーサ膜１１０を通してｎ型を付与する不純物
元素が添加される形成される不純物領域３０８〜３１１
と、第２のスペーサ膜１１０と第１のスペーサ膜１０８
とを介してｎ型を付与する不純物元素が添加される不純
物領域３１２、３１３が形成した。不純物領域３０８〜
３１１はｎ⁺の濃度とすべく、ここでは５×１０²⁰ｃｍ
^-3の濃度で不純物元素を含ませた。不純物領域３１２、
３１３はｎ^-の濃度とすべくここでは６×１０¹⁷ｃｍ^-3
の濃度となるようにした。

【００４６】以降の工程は実施例１と同様にして行わ
れ、図４（Ａ）に示すように保護絶縁膜３３２を形成
し、ファーネスアニール法で活性化工程を行った。さら
に水素化処理を施した後、図４（Ｂ）に示すように層間
絶縁膜３３３を形成し、前記保護絶縁膜３３２と２層構
造で成る第１の層間絶縁膜を形成した。そして、ソース
配線３３４〜３３６とドレイン配線３３７、３３８を形
成し、パッシベーション膜３３９、第２の層間絶縁膜３
４０を積層形成した。そして、第２の層間絶縁膜３４０
上に遮光膜３４１を形成し、第３の層間絶縁膜３４２、
ドレイン電極３３８に接続する画素電極３４３を設け
た。

【００４７】以上の工程により、駆動回路のｐチャネル
型ＴＦＴ３４４には、チャネル形成領域３１２、ソース
領域３１３、ドレイン領域３１４を有している。ｎチャ
ネル型ＴＦＴ３４５には、チャネル形成領域３１５、Ｌ
ov領域３１６、３１７とソース領域３１８、ドレイン領
域３１９を有している。画素部のｎチャネル型ＴＦＴ３
４６には、チャネル形成領域３２０、３２１と、Ｌoff
領域３２２〜３２５とを有している。さらに遮光膜３４
１と第３の層間絶縁膜３４２と画素電極３４３とから、
ｎチャネル型ＴＦＴ３４６に接続する保持容量３４７が
形成されている。

【００４８】［実施例３］本実施例では実施例１と実施
例２で示したＴＦＴの活性層となる結晶質半導体膜を形
成する工程について図１１を用いて説明する。まず、基
板（本実施例ではガラス基板）１１０１上に１００〜４
００ｎｍの厚さのゲート電極１１０２、１１０３を形成
する。ゲート電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選
ばれた一種または複数種の元素を含む材料から形成し、
端面がテーパー形状となるようにパターン形成する。ま
た、図示していないが、前記材料の積層構造としても良
い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａ
の２層構造としても良い。さらに、ゲート電極の表面に
陽極酸化法などで酸化物を被覆形成しておいても良い。
ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコ
ン膜または窒酸化シリコン膜で形成し、その厚さは２０
〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成す
る。そして、ゲート絶縁膜１１０４上に５０ｎｍ厚の非
晶質半導体膜（本実施例では非晶質シリコン膜）１１０
５を大気解放しないで連続的に形成する。

【００４９】次に、重量換算で１０ｐｐｍの触媒元素
（本実施例ではニッケル）を含む水溶液（酢酸ニッケル
水溶液）をスピンコート法で塗布して、触媒元素含有層
１１０６を非晶質半導体膜１１０５の全面に形成する。
ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外に
も、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム
（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃ
ｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といっ
た元素がある。また、本実施例ではスピンコート法でニ
ッケルを添加する方法を用いたが、蒸着法やスパッタ法
などにより触媒元素でなる薄膜（本実施例の場合はニッ
ケル膜）を非晶質半導体膜上に形成する手段をとっても
良い。（図１１（Ａ））

【００５０】次に、結晶化の前に４００〜５００℃で１
時間程度の熱処理工程を行い、水素を膜中から脱離させ
た後、５００〜６５０℃（好ましくは５５０〜５７０
℃）で４〜１２時間（好ましくは４〜６時間）の熱処理
を行う。本実施例では、５５０℃で４時間の熱処理を行
い、結晶質半導体膜（本実施例では結晶質シリコン膜）
１１０７を形成する。(図１１（Ｂ）)

【００５１】以上のようにして形成された活性層１１０
７は、結晶化を助長する触媒元素（ここではニッケル）
を用いることによって、結晶性の優れた結晶質半導体膜
を形成することができる。また、さらにその結晶性を高
めるために、レーザー結晶化法を併用しても良い。例え
ば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用
い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、
エネルギー密度１００〜５００ｍＪ／ｃｍ²として線状
ビームのオーバーラップ割合を８０〜９８％として、図
１１（Ｂ）で作製された結晶質半導体膜１１０７に照射
した。その結果、さらに結晶性の優れた結晶質半導体膜
１１０８を形成することができた。

【００５２】このようにして基板１１０１上に作製され
た結晶質半導体膜を用い、実施例１〜実施例２に示した
手順でＴＦＴを作製すると良好な特性を得ることができ
る。ＴＦＴの特性は、代表的には電界効果移動度で表す
ことができるが、本実施例のようにして作製する結晶質
半導体膜から形成するＴＦＴの特性は、ｎチャネル型Ｔ
ＦＴで１５０〜２２０ｃｍ²／Ｖ・ｓｅｃ、ｐチャネル
型ＴＦＴで９０〜１２０ｃｍ²／Ｖ・ｓｅｃが得られ、
しかも連続動作させても初期値からの特性劣化は殆ど観
測されず、信頼性の観点からも優れた特性が得られた。

【００５３】［実施例４］本実施例では、アクティブマ
トリクス基板の画素部のｎチャネル型ＴＦＴに接続され
る保持容量の他の構成について図９と図１０を用いて説
明する。ここで、図９および図１０の断面構造は実施例
１で説明した作製工程に従って、有機樹脂膜から成る第
２の層間絶縁膜１５８を形成するところまでは同一であ
るので、そこまでの構造は図１と図２で既に説明されて
いる。従って、本実施例では実施例１と異なる点のみに
注目して説明を行うこととする。

【００５４】図９（Ａ）において、まず実施例１の工程
に従って第２の層間絶縁膜１５８を形成したら、Ａｌ、
Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜２０１
を形成する。そして、遮光膜２０１の表面に陽極酸化法
により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）
の厚さの誘電体膜２０２（酸化膜）を形成する。

【００５５】陽極酸化法で誘電体膜２０２を形成する場
合には、まず十分にアルカリイオン濃度の小さい酒石酸
エチレングリコール溶液を作製した。これは１５％の酒
石酸アンモニウム水溶液とエチレングリコールとを２：
８で混合した溶液であり、これにアンモニア水を加え、
ｐＨが７±０．５となるように調節した。そして、この
溶液中に陰極となる白金電極を設け、遮光膜２０１が形
成されている基板を溶液に浸し、遮光膜２０１を陽極と
して、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。
溶液中の陰極と陽極との間の電圧は酸化物の成長に従い
時間と共に変化するが、電流が一定となるように電圧を
調整し、１５０Ｖとなったところでその電圧を保持する
ことなく、或いはその保持時間を数秒〜数十秒として陽
極酸化処理を終了させた。こうすることにより、遮光膜
２０１が第２の層間絶縁膜に接する面にまで誘電体膜を
回り込ませることなく形成することができる。

【００５６】ここでは遮光膜表面のみに誘電体膜を設け
る構成としたが、誘電体膜をプラズマＣＶＤ法、熱ＣＶ
Ｄ法またはスパッタ法などの気相法によって形成しても
良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは
５０〜７５ｎｍ）とすることが好ましい。また、酸化シ
リコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬ
Ｃ（Diamond like carbon）膜または有機樹脂膜を用
いても良い。さらに、これらを組み合わせた積層膜を用
いても良い。

【００５７】その後、実施例１と同様に画素電極２０３
を形成する。こうして、遮光膜２０１と画素電極２０３
が誘電体膜２０２を介して重なった領域で保持容量２０
４が形成される。

【００５８】図９（Ｂ）の構造は、図９（Ａ）と同様に
遮光膜２０１、誘電体膜２０２を形成した後、有機樹脂
でなるスペーサー２０５を形成する。有機樹脂膜として
は、ポリイミド、ポリアミド、ポリイミドアミド、アク
リル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を
用いることができる。その後、スペーサー２０５、第２
の層間絶縁膜１５８、パッシベーション膜１５７をエッ
チングしてコンタクトホールを形成し、実施例１と同一
の材料で画素電極２０６を形成する。こうして、遮光膜
２０１と画素電極２０６が酸化物２０２を介して重なっ
た領域において保持容量２０７が形成される。このよう
にスペーサー２０５を設けることにより、遮光膜２０１
と画素電極２０６との間で発生するショート（短絡）を
防止することができる。

【００５９】図９（Ｃ）の構造は、図９（Ａ）と同様に
遮光膜２０１を形成し、遮光膜２０１の端部を覆うよう
にして有機樹脂でなるスペーサー２０８を形成する。有
機樹脂としては、ポリイミド、ポリアミド、ポリイミド
アミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から
選ばれた膜を用いることができる。次に、陽極酸化法に
より遮光膜２０１の露出した表面に誘電体膜２０９を形
成する。なお、スペーサー２０８と接した部分には誘電
体膜は形成されない。そして、スペーサー２０８、第２
の層間絶縁膜１５８、パッシベーション膜１５７をエッ
チングしてコンタクトホールを形成し、実施例１と同一
の材料で画素電極２１０を形成する。こうして、遮光膜
２０１と画素電極２１０が酸化物２０９を介して重なっ
た領域において保持容量２１１が形成される。このよう
にスペーサー２０８を設けることにより、遮光膜２０１
と画素電極２１０との間で発生するショート（短絡）を
防止することができる。

【００６０】図１０（Ａ）では、まず実施例１の工程に
従って第２の層間絶縁膜１５８を形成したら、その上に
窒化シリコン膜、酸化シリコン膜または窒化酸化シリコ
ン膜などの材料で絶縁膜２１２を形成する。絶縁膜２１
２は公知の成膜法で形成するが、そのなかでもスパッタ
法を用いると良かった。以降は図９（Ａ）と同様にして
遮光膜、誘電体膜、画素電極を形成して保持容量２１３
を設ける。絶縁膜２１２を設けることにより、遮光膜の
下地との密着性が向上し、陽極酸化法で誘電体膜を形成
するときに、遮光膜の下地との界面への誘電体膜の回り
込み形成を防止できる。

【００６１】図１０（Ｂ）では、同様に絶縁膜と遮光膜
を形成した後、絶縁膜の遮光膜と密接しない領域をエッ
チング除去して、遮光膜の下に重なるように絶縁膜２１
４を形成した。そして、画素電極２１５を設けた。この
ような構成にすることにより、遮光膜の下地との密着性
が向上し、陽極酸化法で誘電体膜を形成するときに、遮
光膜の下地との界面への誘電体膜の回り込み形成を防止
でき、また、遮光膜が形成される画素領域の光の透過率
を向上させることができる。

【００６２】図１０で示した構成は、図９（Ｂ）と
（Ｃ）で示したスペーサを設ける構成と組み合わせるこ
とも可能である。また、図９と図１０で示した本実施例
の構成は、実施例１または実施例２の構成と組み合わせ
ることが可能である。

【００６３】［実施例５］実施例１および実施例２に記
載した画素部とその周辺に設けられる駆動回路のＴＦＴ
を備えたアクティブマトリクス基板の作製方法におい
て、活性層とする半導体膜、ゲート絶縁膜や層間絶縁膜
および下地膜などの絶縁膜、ゲート電極、ソース配線、
ドレイン配線および画素電極などの導電膜はいずれもス
パッタ法を用いて作製することができる。スパッタ法を
用いることの利点は、導電膜などの成膜においてＤＣ
（直流）放電方式が採用できるので大面積基板に均一な
膜を形成するのに適している。また、非晶質シリコン膜
や窒化シリコン膜などのシリコン系の材料を成膜するの
に取り扱いに多大な注意を要するシラン（ＳｉＨ4）を
使用しなくて済み、作業の安全性が確保される。このよ
うな点は、特に生産の現場において非常にメリットとし
て生かすことができる。以下に、スパッタ法を用いた作
製工程を実施例１に従い説明する。

【００６４】図１（Ａ）のゲート電極１０２〜１０４は
Ｔａ、Ｔｉ、Ｗ、Ｍｏなどのターゲット材を用い、公知
のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍ
ｏなどの化合物材料とする場合には、同様に化合物のタ
ーゲットを用いれば良い。また、ＴａＮやＷＮを形成す
る場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他
に窒素（Ｎ₂）やアンモニア（ＮＨ₃）を適宣添加すると
作製することができる。また、スパッタ用のガスにＡｒ
に加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノ
ン（Ｘｅ）を加え、作製する被膜の内部応力を制御する
方法もある。

【００６５】ゲート絶縁膜１０５に用いる窒化シリコン
膜１０５ａは、シリコン（Ｓｉ）ターゲットを用い、Ａ
ｒ、Ｎ₂、水素（Ｈ₂）、ＮＨ₃を適宣混合すれば形成で
きる。または、窒化シリコンのターゲット材を用いても
同様に形成することができる。窒化酸化シリコン膜１０
５ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ₂、Ｈ₂、Ｎ ₂
Ｏを適宣混合してスパッタすることにより作製する。

【００６６】非晶質シリコン膜も同様に、Ｓｉターゲッ
トを用い、Ａｒ、Ｈ₂をスパッタガスに用い作製する。
また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加
したい場合には、あらかじめターゲット中に数十ｐｐｍ
〜数千ｐｐｍのボロン（Ｂ）を添加しておいても良い
し、スパッタガス中にジボラン（Ｂ₂Ｈ₆）を添加するこ
ともできる。

【００６７】第１のスペーサ膜１０７〜１０９と第２の
スペーサ膜１１０に用いる酸化シリコン膜は、酸化シリ
コン（または石英）をターゲット材にして、Ａｒまたは
Ａｒと酸素（Ｏ2）の混合ガスでスパッタすることによ
り作製できる。保護絶縁膜１５０、層間絶縁膜１５１、
パッシベーション膜１５７に用いる窒化シリコン膜、酸
化シリコン膜、窒化酸化シリコン膜は前述のように作製
すれば良い。

【００６８】ソース配線１５２〜１５４、及びドレイン
配線１５５、１５６において、Ａｌを用いる場合にはＴ
ｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、
Ｃｕなどを０．０１〜５重量％程度含有させるとヒロッ
クの防止に効果的である。遮光膜１５９に用いるＡｌ、
Ｔａ、Ｔｉから選ばれた元素を含む材料や、画素電極１
６１に用いるＩＴＯ、ＺｎＯ、ＳｎＯ₂などはいずれも
公知のスパッタ法で成膜すれば良い。

【００６９】このように、有機樹脂からなる第２の層間
絶縁膜１５８と第３の層間絶縁膜１６０以外はいずれも
スパッタ法を用いて膜形成が可能である。尚、詳細な実
験条件は実施者が適宣決定すれば良い。

【００７０】［実施例６］本実例では、アクティブマト
リクス基板から、アクティブマトリクス型液晶表示装置
を作製する工程を説明する。図６に示すように、実施例
１で作製した図１（Ｃ）の状態のアクティブマトリクス
基板に対し、配向膜６０１を形成する。通常液晶表示素
子の配向膜にはポリイミド樹脂が多く用いられている。
対向側の基板６０２には、透明導電膜６０３および配向
膜６０４を形成した。配向膜を形成した後、ラビング処
理を施して液晶分子がある一定のプレチルト角を持って
配向するようにした。そして、画素部と、ＣＭＯＳ回路
が形成されたアクティブマトリクス基板と対向基板と
を、公知のセル組み工程によってシール材やスペーサ
（共に図示せず）などを介して貼りあわせる。その後、
両基板の間に液晶材料６０５を注入し、封止剤（図示せ
ず）によって完全に封止した。液晶材料には公知の液晶
材料を用いれば良い。このようにして図６に示すアクテ
ィブマトリクス型液晶表示装置が完成した。

【００７１】次にこのアクティブマトリクス型液晶表示
装置の構成を、図７の斜視図および図８の上面図を用い
て説明する。尚、図７と図８は、図１〜図２と図６の断
面構造図と対応付けるため、共通の符号を用いている。
また、図８で示すＡ―Ａ’に沿った断面構造は、図２
（Ｃ）に示す画素部の断面図に対応している。

【００７２】アクティブマトリクス基板は、ガラス基板
１０１上に形成された、画素部７０１と、走査（ゲー
ト）線駆動回路７０２と、信号(ソース)線駆動回路７０
３で構成される。画素部にはｎチャネル型ＴＦＴ１６４
が設けられ、周辺に設けられるドライバー回路はＣＭＯ
Ｓ回路を基本として構成されている。走査（ゲート）線
駆動回路７０２と、信号（ソース）線駆動回路７０３は
それぞれゲート配線１０４（ゲート電極に接続し、延在
して形成される意味で同じ符号を用いて表す）とソース
配線１５６で画素部７０１に接続されている。また、Ｆ
ＰＣ７３１が外部入出力端子７３４に接続される。

【００７３】図８は画素部７０１の一部分（一画素）を
示す上面図である。ゲート配線１０４は、図示されてい
ないゲート絶縁膜を介してその下の活性層と交差してい
る。図示はしていないが、活性層には、ソース領域、ド
レイン領域、ｎ^--領域でなるＬov領域とＬoff領域が形
成されている。また、１６６はソース配線１５４とソー
ス領域１４７とのコンタクト部、１６７はドレイン配線
１５６とドレイン領域１４９とのコンタクト部、１６８
はドレイン配線１５６と画素電極１６１のコンタクト部
である。保持容量１６５は、ｎチャネル型ＴＦＴ１６４
上で遮光膜１５９と画素電極１６１が重なる領域で形成
される。

【００７４】なお、本実施例のアクティブマトリクス型
液晶表示装置は、実施例１で説明した構造と照らし合わ
せて説明したが、実施例１〜５のいずれの構成とも自由
に組み合わせてアクティブマトリクス型液晶表示装置を
作製することができる。

【００７５】［実施例７］本発明を実施して作製された
画素部や駆動回路を同一の基板上に一体形成したアクテ
ィブマトリクス基板は、さまざまな電気光学装置（アク
ティブマトリクス型液晶表示装置、アクティブマトリク
ス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装
置）に用いることができる。即ち、これらの電気光学装
置を表示媒体として組み込んだ電子機器全てに本発明を
実施できる。

【００７６】そのような電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯電話または電子書籍など）が上げられ
る。それらの一例を図１２に示す。

【００７７】図１２（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本願発明は音声出力部９００
２、音声入力部９００３、及びアクティブマトリクス基
板を備えた表示装置９００４に適用することができる。

【００７８】図１２（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本願発明は音声入力部９１０３、
及びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。

【００７９】図１２（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本願発明は受像部９２０３、及びアクティブ
マトリクス基板を備えた表示装置９２０５に適用するこ
とができる。

【００８０】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体９３０１、表示装置９３０２、アーム部９３
０３で構成される。本願発明は表示装置９３０２に適用
することができる。また、表示されていないが、その他
の信号制御用回路に使用することもできる。

【００８１】図１２（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。

【００８２】図１２（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの適用することができる。

【００８３】図１３（Ａ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。

【００８４】図１３（Ｂ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【００８５】図１４（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【００８６】図１４（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【００８７】なお、図１４（Ｃ）は、図１４（Ａ）及び
図１４（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１４（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【００８８】また、図１４（Ｄ）は、図１４（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１４（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【００８９】ただし、図１４に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【００９０】また、ここでは図示しなかったが、本発明
はその他にも、カーナビゲーションシステムやイメージ
センサパーソナルコンピュータの表示部に適用すること
も可能である。このように、本願発明の適用範囲はきわ
めて広く、あらゆる分野の電子機器に適用することが可
能である。また、本実施例の電子機器は実施例１〜６の
どのような組み合わせから成る構成を用いても実現する
ことができる。

【００９１】[実施例８]本実施例では、図２（Ｃ）で示
すアクティブマトリクス基板を応用してエレクトロルミ
ネッセンス（ＥＬ：Electro Luminescence）材料を用い
た自発光型の表示パネル（以下、ＥＬ表示装置と記す）
を作製する例について説明する。図１５（Ａ）は本発明
を用いたＥＬ表示パネルの上面図である。図１５（Ａ）
において、２０１０は基板、２０１１は画素部、２０１
２はソース側駆動回路、２０１３はゲート側駆動回路で
あり、それぞれの駆動回路は配線２０１４、２０１６を
経てＦＰＣ２０１７に至り外部機器へと接続される。

【００９２】図１５（Ｂ）は図２０（Ａ）のＡ−Ａ'断
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板２０８０を設け
る。対向板２０８０はシール材２０１９でＴＦＴとＥＬ
層が形成されているアクティブマトリクス基板と貼り合
わされている。シール剤２０１９にはフィラー（図示せ
ず）が混入されていて、このフィラーによりほぼ均一な
間隔を持って２枚の基板が貼り合わせられている。さら
に、シール材２０１９の外側とＦＰＣ２０１７の上面及
び周辺は封止剤２０８１で密封する構造とする。封止剤
２０８１はシリコーン樹脂、エポキシ樹脂、フェノール
樹脂、ブチルゴムなどの材料を用いる。

【００９３】このように、シール剤２０１９によりアク
ティブマトリクス基板２０１０と対向基板２０８０とが
貼り合わされると、その間には空間が形成される。その
空間には充填剤２０８３が充填される。この充填剤２０
８３は対向板２０８０を接着する効果も合わせ持つ。充
填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポ
キシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）などを
用いることができる。また、ＥＬ層は水分をはじめ湿気
に弱く劣化しやすいので、この充填剤２０８３の内部に
酸化バリウムなどの乾燥剤を混入させておくと吸湿効果
を保持できるので望ましい。また、ＥＬ層上に窒化シリ
コン膜や酸化窒化シリコン膜などで形成するパッシベー
ション膜２０８２を形成し、充填剤２０８３に含まれる
アルカリ元素などによる腐蝕を防ぐ構造としていある。

【００９４】対向板２０８０にはガラス板、アルミニウ
ム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced
Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、マイラーフィルム（デュポン社の商品名）、ポリ
エステルフィルム、アクリルフィルムまたはアクリル板
などを用いることができる。また、数十μｍのアルミニ
ウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構
造のシートを用い、耐湿性を高めることもできる。この
ようにして、ＥＬ素子は密閉された状態となり外気から
遮断されている。

【００９５】また、図１５（Ｂ）において基板２０１
０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、こ
こではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み
合わせたＣＭＯＳ回路を図示している。）２０２２及び
画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への
電流を制御するＴＦＴだけ図示している。）が形成され
ている。これらのＴＦＴの内特にｎチャネル型ＴＦＴに
ははホットキャリア効果によるオン電流の低下や、Ｖth
シフトやバイアスストレスによる特性低下を防ぐため、
本実施形態で示す構成のＬＤＤ領域が設けられている。

【００９６】例えば、駆動回路用ＴＦＴ２０２２とし、
図２（Ｃ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴ１
６２とｎチャネル型ＴＦＴ１６３を用いれば良い。ま
た、画素部用ＴＦＴ２０２３には図２（Ｃ）に示すｎチ
ャネル型ＴＦＴ１６４またはそれと同様な構造を有する
ｐチャネル型ＴＦＴを用いれば良い。

【００９７】但し、ＥＬ表示装置を作製するためのアク
ティブマトリクス基板を作製するためには画素電極２０
２７上にＥＬ材料を用いて自発光層２０２９を形成す
る。自発光層２０２９は公知のＥＬ材料（正孔注入層、
正孔輸送層、発光層、電子輸送層または電子注入層）を
自由に組み合わせて積層構造または単層構造とすれば良
い。どのような構造とするかは公知の技術を用いれば良
い。また、ＥＬ材料には低分子系材料と高分子系（ポリ
マー系）材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピン
コート法、印刷法またはインクジェット法等の簡易な方
法を用いることが可能である。

【００９８】自発光層２０２９はシャドーマスクを用い
て蒸着法、またはインクジェット法、ディスペンサー法
などで形成する。いずれにしても、画素毎に波長の異な
る発光が可能な発光層（赤色発光層、緑色発光層及び青
色発光層）を形成することで、カラー表示が可能とな
る。その他にも、色変換層（ＣＣＭ）とカラーフィルタ
ーを組み合わせた方式、白色発光層とカラーフィルター
を組み合わせた方式があるがいずれの方法を用いても良
い。勿論、単色発光のＥＬ表示装置とすることもでき
る。

【００９９】自発光層２０２９を形成したら、その上に
陰極２０３０を形成する。陰極２０３０と自発光層２０
２９の界面に存在する水分や酸素は極力排除しておくこ
とが望ましい。従って、真空中で自発光層２０２９と陰
極２０３０を連続して形成するか、自発光層２０２９を
不活性雰囲気で形成し、大気解放しないで真空中で陰極
２０３０を形成するといった工夫が必要である。本実施
例ではマルチチャンバー方式（クラスターツール方式）
の成膜装置を用いることで上述のような成膜を可能とす
る。

【０１００】なお、本実施例では陰極２０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的には自発光層２０２９上に
蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００nm厚のアルミニウム膜を形成する。
勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良
い。そして陰極２０３０は２０３１で示される領域にお
いて配線２０１６に接続される。配線２０１６は陰極２
０３０に所定の電圧を与えるための電源供給線であり、
異方性導電性ペースト材料２０３２を介してＦＰＣ２０
１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層
２０８０が形成され、この部分の接着強度を高めてい
る。

【０１０１】２０３１に示された領域において陰極２０
３０と配線２０１６とを電気的に接続するために、層間
絶縁膜２０２６及び絶縁膜２０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜２０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜２０
２８をエッチングする際に、層間絶縁膜２０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜２０
２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１０２】また、配線２０１６はシール２０１９と基
板２０１０との間を隙間（但し封止剤２０８１で塞がれ
ている。）を通ってＦＰＣ２０１７に電気的に接続され
る。なお、ここでは配線２０１６について説明したが、
他の配線２０１４、２０１５も同様にしてシーリング材
２０１８の下を通ってＦＰＣ２０１７に電気的に接続さ
れる。

【０１０３】ここで画素部のさらに詳細な断面構造を図
２１に、上面構造を図１７（Ａ）に、回路図を図１７
（Ｂ）に示す。図１６（Ａ）において、基板２１０１上
に設けられたスイッチング用ＴＦＴ２１０２は図２
（Ｃ）の画素部のｎチャネル型ＴＦＴ１６４と同じ構造
で形成される。ダブルゲート構造とすることで実質的に
二つのＴＦＴが直列された構造となり、オフ電流値を低
減することができるという利点がある。なお、本実施例
ではダブルゲート構造としているがトリプルゲート構造
やそれ以上のゲート本数を持つマルチゲート構造でも良
い。

【０１０４】また、電流制御用ＴＦＴ２１０３は図２
（Ｃ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴ１６３
を用いて形成する。このとき、スイッチング用ＴＦＴ２
１０２のドレイン線２１３５は配線２１３６によって電
流制御用ＴＦＴのゲート電極２１３７に電気的に接続さ
れている。また、２１３８で示される配線は、スイッチ
ング用ＴＦＴ２１０２のゲート電極２１３９a、２１３
９bを電気的に接続するゲート線である。

【０１０５】電流制御用ＴＦＴ２１０３やスイッチング
用ＴＦＴ２１０２を本発明の方法を用いて水素化する
と、電界効果移動度、サブスレッショルド定数（Ｓ
値）、オン電流などのＴＦＴの主要特性を向上させるこ
とができ、また個々のＴＦＴの特性のバラツキを低減さ
せることができるので、ＥＬ表示素子を作製する上で非
常に効果的である。上記の様な諸特性が向上することで
階調表示を容易なものとし、ＴＦＴの特性のバラツキを
低減させることで画像表示の斑をなくすことができ、表
示品位を向上させることができる。

【０１０６】また、本実施例では電流制御用ＴＦＴ２１
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。

【０１０７】また、図１７（Ａ）に示すように、電流制
御用ＴＦＴ２１０３のゲート電極２１３７となる配線は
２１０４で示される領域で、電流制御用ＴＦＴ２１０３
のドレイン線２１４０と絶縁膜を介して重なる。このと
き、２１０４で示される領域ではコンデンサが形成され
る。このコンデンサ２１０４は電流制御用ＴＦＴ２１０
３のゲートにかかる電圧を保持するためのコンデンサと
して機能する。なお、ドレイン線２１４０は電流供給線
（電源線）２２０１に接続され、常に一定の電圧が加え
られている。

【０１０８】スイッチング用ＴＦＴ２１０２及び電流制
御用ＴＦＴ２１０３の上には第１パッシベーション膜２
１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜
２１４２が形成される。平坦化膜２１４２を用いてＴＦ
Ｔによる段差を平坦化することは非常に重要である。後
に形成される自発光層は非常に薄いため、段差が存在す
ることによって発光不良を起こす場合がある。従って、
ＥＬ層をできるだけ平坦面上に形成できるように画素電
極を形成する前に平坦化しておくことが望ましい。

【０１０９】また、２１４３は反射性の高い導電膜でな
る画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦ
Ｔ２１０３のドレインに電気的に接続される。画素電極
２１４３としてはアルミニウム合金膜、銅合金膜または
銀合金膜など低抵抗な導電膜またはそれらの積層膜を用
いることが好ましい。勿論、他の導電膜との積層構造と
しても良い。また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク２１４４a、２１４４bにより形成された溝
（画素に相当する）の中に発光層２１４４が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料と
しては様々な型のものがあるが、例えば「H. Shenk,H.B
ecker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,
“Polymers for Light Emitting Diodes”,Euro Displa
y,Proceedings,1999,p.33-37」や特開平１０−９２５７
６号公報に記載されたような材料を用いれば良い。

【０１１０】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せてＥＬ層（発光及びそのためのキャリアの移動を行わ
せるための層）を形成すれば良い。例えば、本実施例で
はポリマー系材料を発光層として用いる例を示したが、
低分子系有機ＥＬ材料を用いても良い。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機ＥＬ材料や無機材料は公
知の材料を用いることができる。

【０１１１】本実施例では発光層２１４５の上にＰＥＤ
ＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリ
ン）でなる正孔注入層２１４６を設けた積層構造のＥＬ
層としている。そして、正孔注入層２１４６の上には透
明導電膜でなる陽極２１４７が設けられる。本実施例の
場合、発光層２１４５で生成された光は上面側に向かっ
て（ＴＦＴの上方に向かって）放射されるため、陽極は
透光性でなければならない。透明導電膜としては酸化イ
ンジウムと酸化スズとの化合物や酸化インジウムと酸化
亜鉛との化合物を用いることができるが、耐熱性の低い
発光層や正孔注入層を形成した後で形成するため、可能
な限り低温で成膜できるものが好ましい。

【０１１２】陽極２１４７まで形成された時点でＥＬ素
子２１０５が完成する。なお、ここでいうＥＬ素子２１
０５は、画素電極（陰極）２１４３、発光層２１４５、
正孔注入層２１４６及び陽極２１４７で形成されたコン
デンサを指す。図１７（Ａ）に示すように画素電極２１
４３は画素の面積にほぼ一致するため、画素全体がＥＬ
素子として機能する。従って、発光の利用効率が非常に
高く、明るい画像表示が可能となる。

【０１１３】ところで、本実施例では、陽極２１４７の
上にさらに第２パッシベーション膜２１４８を設けてい
る。第２パッシベーション膜２１４８としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。

【０１１４】以上のように本願発明のＥＬ表示パネルは
図２２のような構造の画素からなる画素部を有し、スイ
ッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そし
て、本発明の水素化方法を用いて作製されたこれらのＴ
ＦＴはきわめて安定な特性を示し、ＥＬ表示装置におい
て良好な画像表示を可能とする。

【０１１５】図１６（Ｂ）は自発光層からの光の放射方
向が図１６（Ａ）と逆の例を示す。電流制御用ＴＦＴ２
６０１は図２（Ｃ）のＣＭＯＳ回路のｐチャネル型ＴＦ
Ｔ１６２を用いて形成する。作製プロセスは実施例１を
参照すれば良い。本実施例では、画素電極（陽極）２１
５０として透明導電膜を用いる。具体的には酸化インジ
ウムと酸化亜鉛との化合物でなる導電膜を用いる。勿
論、酸化インジウムと酸化スズとの化合物でなる導電膜
を用いても良い。

【０１１６】そして、絶縁膜でなるバンク２１５１a、
２１５１bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層２１５２が形成される。その
上にはカリウムアセチルアセトネート（ａｃａｃＫと表
記される）でなる電子注入層２１５３、アルミニウム合
金でなる陰極２１５４が形成される。この場合、陰極２
１５４がパッシベーション膜としても機能する。こうし
てＥＬ素子２６０２が形成される。本実施例の場合、発
光層２１５３で発生した光は、矢印で示されるようにＴ
ＦＴが形成された基板の方に向かって放射される。本実
施例のような構造とする場合、電流制御用ＴＦＴ２６０
１はｐチャネル型ＴＦＴで形成することが好ましい。そ
して、このようなＥＬ表示素子は実施例７で示す半導体
装置に適用することができる。

【０１１７】［実施例９］本実施例では、図１７（Ｂ）
に示した回路図とは異なる構造の画素とした場合の例に
ついて図１８に示す。なお、本実施例において、２７０
１はスイッチング用ＴＦＴ２７０２のソース配線、２７
０３はスイッチング用ＴＦＴ２７０２のゲート配線、２
７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２
７０６、２７０８は電流供給線、２７０７はＥＬ素子と
する。

【０１１８】図１８（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１１９】また、図１８（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。なお、図１８（Ｂ）では電流供給線２７０８とゲー
ト配線２７０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線２７０８とゲート配線２７０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０１２０】また、図１８（Ｃ）は、図１８（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図１８（Ｂ）
では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を
保持するためにコンデンサ２７０５を設ける構造として
いるが、コンデンサ２７０５を省略することも可能であ
る。

【０１２１】電流制御用ＴＦＴ２７０４として図１６
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極と重な
るように設けられたＬＤＤ領域を有している。この重な
り合った領域には一般的にゲート容量と呼ばれる寄生容
量が形成されるが、本実施例ではこの寄生容量をコンデ
ンサ２７０５の代わりとして積極的に用いる点に特徴が
ある。この寄生容量のキャパシタンスは上記ゲート電極
とＬＤＤ領域とが重なり合った面積で変化するため、そ
の重なり合った領域に含まれるＬＤＤ領域の長さによっ
て決まる。また、図１８（Ａ）、（Ｂ）、（Ｃ）の構造
においても同様にコンデンサ２７０５を省略することは
可能である。

【０１２２】

【発明の効果】本発明を用いることで、同一の基板上に
複数の機能回路が形成された半導体装置（ここでは具体
的には電気光学装置）において、その機能回路が要求す
る仕様に応じて適切な性能のＴＦＴを配置することが可
能となり、その動作特性や信頼性を大幅に向上させるこ
とができる。

【０１２３】特に、ＬＤＤ領域が設けられたボトムゲー
ト型または逆スタガ型のＴＦＴにおいて、画素部のｎチ
ャネル型ＴＦＴのＬＤＤ領域をｎ^--の濃度でかつＬoff
のみとして形成することにより、大幅にオフ電流値を低
減でき、画素部の低消費電力化に寄与することができ
る。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域
をｎ^-の濃度でかつＬovのみとして形成することによ
り、電流駆動能力を高め、かつ、ホットキャリアによる
劣化を防ぎ、オン電流値の劣化を低減することができ
る。

【０１２４】また、そのような電気光学装置を表示媒体
として有する半導体装置（ここでは具体的に電子機器）
の動作性能と信頼性も向上させることができる。

【図面の簡単な説明】

【図１】画素部、駆動回路の作製工程を示す断面図。

【図２】画素部、駆動回路の作製工程を示す断面図。

【図３】画素部、駆動回路の作製工程を示す断面図。

【図４】画素部、駆動回路の作製工程を示す断面図。

【図５】ゲート電極とＬＤＤ領域の位置関係を説明す
る図。

【図６】アクティブマトリクス型液晶表示装置の断面
構造図。

【図７】アクティブマトリクス型液晶表示装置の斜視
図。

【図８】画素部の上面図。

【図９】保持容量の構成を示す断面図。

【図１０】保持容量の構成を示す断面図。

【図１１】結晶質半導体層の作製工程を示す断面図。

【図１２】半導体装置の一例を示す図。

【図１３】半導体装置の一例を示す図。

【図１４】プロジェクタの一例を示す図。

【図１５】ＥＬ表示装置の構造を示す上面図及び断面
図。

【図１６】ＥＬ表示装置の画素部の断面図。

【図１７】ＥＬ表示装置の画素部の上面図と回路図。

【図１８】ＥＬ表示装置の画素部の回路図の例。

【符号の説明】

１０１基板１０２〜１０４ゲート電極１０５ゲート絶縁膜１０６結晶質シリコン膜１０７〜１０９第１のスペーサ膜１１０第２のスペーサ膜１５０、３３２保護絶縁膜１５１、３３３層間絶縁膜１５２〜１５４、３３４〜３３６ソース配線１５５、１５６、３３７、３３８ドレイン配線１５７、３３９パッシベーション膜１５８、３４０第２の層間絶縁膜１５９、３４１遮光膜１６０、３４２第３の層間絶縁膜１６１、３４３画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 29/78 ６１２Ｂ 27/08 ３３１６１９Ｂ (72)発明者山崎舜平神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】同一の基板上に画素部と該画素部の駆動回
路とを有する半導体装置において、前記画素部と前記駆動回路とには、活性層と、該活性層
に設けられたＬＤＤ領域と、該活性層と前記基板との間
に設けられたゲート絶縁膜と、該ゲート絶縁膜と前記基
板との間に設けられたゲート電極とを有するｎチャネル
型ＴＦＴを少なくとも備え、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画
素部のｎチャネル型ＴＦＴのゲート電極と重ならないよ
うに配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該
駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるよ
うに配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、
前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高
い濃度でｎ型を付与する不純物元素が含まれることを特
徴とする半導体装置。
【請求項２】請求項１において、前記駆動回路のｎチャ
ネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネ
ル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下
の濃度でｎ型を付与する不純物元素が含まれることを特
徴とする半導体装置。
【請求項３】請求項１または請求項２において、少なく
とも、前記画素部のｎチャネル型ＴＦＴ上に有機樹脂膜
が形成され、該有機樹脂膜上に形成された遮光膜と、該
遮光膜に密接して形成された誘電体膜と、一部が前記遮
光膜と重なるように設けられ前記画素部のｎチャネル型
ＴＦＴに接続する画素電極とから、容量が形成されてい
ることを特徴とする半導体装置。
【請求項４】請求項３において、前記遮光膜は、アルミ
ニウム、タンタル、チタンから選ばれた一種または複数
種を含む材料から成り、前記誘電体膜は、前記遮光膜を
形成する材料の酸化物から成ることを特徴とする半導体
装置。
【請求項５】請求項１乃至請求項４のいずれか一項にお
いて、前記半導体装置は、携帯電話、ビデオカメラ、モ
バイルコンピュータ、ゴーグル型ディスプレイ、プロジ
ェクター、携帯書籍、デジタルカメラ、カーナビゲーシ
ョン、パーソナルコンピュータから選ばれた一つである
ことを特徴とする半導体装置。
【請求項６】同一の基板上に画素部と該画素部の駆動回
路とを有する半導体装置の作製方法において、前記画素部と前記駆動回路とに、活性層と、該活性層の
ＬＤＤ領域と、該活性層と前記基板との間に設けられた
ゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設
けられたゲート電極とを備えたｎチャネル型ＴＦＴを形
成する工程を有し、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画
素部のｎチャネル型ＴＦＴのゲート電極と重ならないよ
うに配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該
駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるよ
うに配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、
前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高
い濃度でｎ型を付与する不純物元素を添加することを特
徴とする半導体装置の作製方法。
【請求項７】請求項６において、前記駆動回路のｎチャ
ネル型ＴＦＴのＬＤＤ領域に、前記画素部のｎチャネル
型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の
濃度でｎ型を付与する不純物元素を添加することを特徴
とする半導体装置の作製方法。
【請求項８】請求項６または請求項７のいずれか一項に
おいて、少なくとも、前記画素部のｎチャネル型ＴＦＴ
上に有機樹脂層を形成する工程と、該有機樹脂上に遮光
膜を形成する工程と、該遮光膜に密接して誘電体膜を形
成する工程と、一部が前記遮光膜と重なるように設けら
れ前記画素部のｎチャネル型ＴＦＴに接続する画素電極
を形成する工程とから容量を形成することを特徴とする
半導体装置の作製方法。
【請求項９】請求項８において、前記遮光膜は、アルミ
ニウム、タンタル、チタンから選ばれた一種または複数
種を含む材料で形成し、前記誘電体膜は、前記遮光膜を
形成する材料の酸化物で形成することを特徴とする半導
体装置の作製方法。
【請求項１０】請求項９において、前記誘電体膜を陽極
酸化法で形成することを特徴とする半導体装置の作製方
法。
【請求項１１】請求項６乃至請求項１０のいずれか一項
において、前記半導体装置は、携帯電話、ビデオカメラ、モバイル
コンピュータ、ゴーグル型ディスプレイ、プロジェクタ
ー、携帯書籍、デジタルカメラ、カーナビゲーション、
パーソナルコンピュータから選ばれた一つであることを
特徴とする半導体装置の作製方法。