JP2000340921A - 電子部品実装用配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 電子部品をフリップチップ実装した場合に、
配線基板表面との空隙が小さいため高周波特性に悪影響
を受け、所望の特性が得られない。 【解決手段】 電子部品実装用配線基板として、絶縁基
板24上に、下面に複数の端子電極22を備えた電子部品21
が実装される実装部を有し、この実装部は、電子部品21
の下面と対向する絶縁基板24の表面と、この表面から壇
状に設けられ、その上面に端子電極22に対応する電極パ
ッド25が形成された電極壇部27とから成るものとする。
電子部品21と配線基板24表面との空隙を大きくとって電
子部品21の表面近傍の誘電率の変化を抑制することがで
き、実装後の電子部品21について所望の良好な高周波特
性を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報通信分野や半導
体分野等において回路基板や電子部品収納用パッケージ
等に用いられる、半導体素子をはじめとする電子部品を
いわゆるフリップチップ実装法により実装するのに好適
な、実装後の電子部品に優れた高周波特性を発揮させる
ことができる電子部品実装用配線基板に関するものであ
る。

【０００２】

【従来の技術】回路基板や電子部品収納用パッケージ等
に用いられる配線基板に半導体素子等の電子部品を搭載
実装する方法として、いわゆるフリップチップ実装法が
ある。

【０００３】この方法は、一般的には、電子部品の実装
面側の電極上に金やはんだ材料によって突起電極を設
け、この電子部品が実装される配線基板にはその突起電
極に対向する位置に電極パッドを設けておき、これら電
子部品の突起電極と配線基板の電極パッドとを位置合わ
せして電子部品を載置した後に加熱加圧することによ
り、電子部品を配線基板にフェースダウンで実装するも
のである。

【０００４】このようなフリップチップ実装において、
配線基板の電極パッドと電子部品の突起電極とを機械的
かつ電気的に接続する方法には様々な方法が用いられて
いる。例えば、図５（ａ）に断面図で示すように、半導
体素子等の電子部品１の下面に形成された突起電極２の
先端に銀ペースト等の導電性ペースト３を塗布し、これ
を配線基板４の搭載部に形成された電極パッド５と当接
させて載置した後、同図（ｂ）に同様の断面図で示すよ
うに、電子部品１の上からコレット６等により加熱加圧
して突起電極２と電極パッド５とを導電性ペースト３を
介して接続する方法がある。

【０００５】また、図６（ａ）に断面図で示すように、
下面にはんだからなる突起電極12を備えた電子部品11に
対して、配線基板14の電極パッド15上にはんだ13を付与
しておき、この電極パッド15に突起電極12を当接させて
載置した後に加熱してはんだ13および突起電極12を溶融
させ、同図（ｂ）に同様の断面図で示すように、溶融し
たはんだ16を介して配線基板14の電極パッド15と電子部
品11の電極とを接続する方法もある。

【０００６】また、電子部品と配線基板との間に接続用
部材として異方性導電材を用いて両者を接続する方法等
もある。

【０００７】さらに、半導体素子等の電子部品の下面に
形成された金から成る突起電極と配線基板上の金から成
る配線パターンとを、加熱と超音波とを併用することに
より接続する方法もある。

【０００８】従来、これらの方法によってフリップチッ
プ実装を行なう場合には、突起電極の高さが非常に低い
ため、配線基板の凹凸や配線パターンの厚さバラツキに
起因する突起電極と配線基板上の電極パッドの接合不良
を防ぐため、配線基板にはその実装面ができるだけ凹凸
の無い平面度の良好なものを用いて電極パッドをはじめ
とする配線パターンを形成することが望ましいと考えら
れていた。

【０００９】

【発明が解決しようとする課題】しかしながら、実装表
面が凹凸のない平面度の良好な配線基板を用いてフリッ
プチップ実装で電子部品を実装すると、電子部品の電極
形成面である素子表面が下を向いて配線基板表面と対向
するように実装され、配線基板表面と素子表面とのギャ
ップは突起電極の高さ分のみの極めて狭いものとなる。

【００１０】これに対し、フリップチップ実装が多用さ
れる電子部品、例えばＧａＡｓ等を用いた高周波用半導
体素子においては、素子表面の配線やトランジスタ・Ｆ
ＥＴ等の能動素子は、素子表面が空気中に露出している
ことを想定して高周波特性が満足するように設計されて
いるため、従来のフリップチップ実装用の配線基板を用
いてフリップチップ実装を行なった場合には、素子表面
の近傍に配線基板の誘電体が存在することとなり、空気
中に素子表面が露出している場合と比べて表面近傍の誘
電率が大きく異なることとなってしまう。

【００１１】このために、実装後の電子部品では本来の
設計値と異なった、ほとんどの場合は低下した高周波特
性しか得ることができなくなり、それによって例えば半
導体素子のウエハ評価では所望の高周波特性が得られる
が、配線基板に実装して回路基板や電子部品収納用パッ
ケージ等に用いると所望の高周波特性が得られなくなる
結果となってしまうという問題点があった。

【００１２】高周波、特にマイクロ波・ミリ波帯の回路
において電子部品を配線基板にフリップチップ実装する
場合には、絶縁基板と電子部品とのギャップをできるだ
け大きくとることによってウエハ評価の状態や電子部品
の設計時に想定している状態に近くできることから、突
起電極の高さはできるだけ高くなるように形成すること
が望ましい。

【００１３】しかし、電子部品の高集積化が進むなかで
電極の大きさも小さくせざるを得ず、それにより突起電
極の直径は制約を受け、直径が決まると突起電極の高さ
の限界も決まってくるため、十分な高さを確保すること
ができないという問題点があった。従って、フリップチ
ップ実装した場合の電子部品と配線基板間のギャップを
所望の高周波特性が得られるように十分大きくとるとい
うことについては、対応することが困難であるという問
題点があった。

【００１４】本発明は上記従来技術における問題点に鑑
みてなされたものであり、その目的は、半導体素子をは
じめとする電子部品をフリップチップ実装により実装す
る配線基板であって、実装後にその高周波特性を悪化さ
せることなく所望の高周波特性を得ることができる、高
周波用の回路基板や電子部品収納用パッケージに好適な
電子部品実装用配線基板を提供することにある。

【００１５】

【課題を解決するための手段】本発明の電子部品実装用
配線基板は、絶縁基板上に、下面に複数の端子電極を備
えた電子部品が実装される実装部を有し、この実装部
は、前記電子部品の下面と対向する前記絶縁基板の表面
と、この表面から壇状に設けられ、その上面に前記端子
電極に対応する電極パッドが形成された電極壇部とから
成ることを特徴とするものである。

【００１６】すなわち、本発明の電子部品実装用配線基
板は、実装部に電子部品の突起電極に対応して形成され
た電極パッドが、電子部品の下面と対向する絶縁基板表
面から壇状に設けられた電極壇部の上面に形成されてお
り、電極パッドが絶縁基板表面より段差を設けた高い位
置に形成されていることを特徴とするものである。

【００１７】

【発明の実施の形態】本発明の電子部品実装用配線基板
によれば、下面に複数の端子電極を備えた電子部品が実
装される絶縁基板上の実装部を、電子部品の下面と対向
する絶縁基板の表面と、この表面から壇状に設けられ、
その上面に電子部品の端子電極に対応する電極パッドが
形成された電極壇部とから成るものとしたことから、電
子部品の下面である素子面と配線基板の絶縁基板表面と
が対向する部分の空隙は、通常は突起電極として設けら
れる端子電極の高さと電極壇部の絶縁基板表面からの高
さとの合計になるために、従来のように表面に凹凸の無
い平坦な絶縁基板による配線基板の場合と比較して、電
子部品の素子面と配線基板表面との空隙を大きくとるこ
とが可能になる。その結果、電子部品の設計時と同じく
素子面が空気中に露出している状態とほぼ同じ状態とす
ることができるので、実装後の電子部品について設計通
りの良好な高周波特性を得ることのできる電子部品実装
用配線基板となる。

【００１８】このような本発明の電子部品実装用配線基
板における電極壇部は、その側面の一部が絶縁基板の表
面から壇状の上面にかけてなだらかな斜面をなすように
形成すれば、その斜面に絶縁基板表面の配線導体から壇
状の上面の電極パッドにかけて配線導体を形成すること
により、配線の断線を生じさせずに配線導体と電極パッ
ドとの良好な電気的接続を行なうことができる。

【００１９】また、電極壇部は、その内部に貫通導体を
形成して絶縁基板内部の配線導体と壇状の上面の電極パ
ッドとを電気的に接続することにより、配線の断線を生
じさせずに配線導体と電極パッドとの電気的接続を行な
うことができるとともに、電極パッドや配線導体の高密
度化にも容易に対応させることができる。

【００２０】以下、図面に墓づいて本発明の電子部品実
装用配線基板を詳細に説明する。

【００２１】図１は本発明の電子部品実装用配線基板の
実施の形態の一例を示す、実装前の状態の斜視図であ
り、図２はその実装後の状態の断面図である。これらの
図において、21は半導体素子等の電子部品、22はその下
面に形成された複数の端子電極であり、これら端子電極
22は通常は突起電極として形成されている。24は本発明
の電子部品実装用配線基板を構成する絶縁基板であり、
25は電子部品21の端子電極に対応して配線基板の実装部
に配設された電極パッド、26は配線基板24の表面に形成
された配線導体、27は配線基板の実装部に形成された電
極壇部である。

【００２２】電極壇部27は、絶縁基板24の表面から壇状
に設けられ、その上面に電極パッド25が形成されてい
る。また、この例では電子部品21の端子電極22の配置に
合わせて電子部品21の周囲の三方に対応させた電極壇部
27を設け、それらで囲まれる内側に電子部品21の下面と
対向する絶縁基板24の表面を有する実装部となるように
している。

【００２３】この例では、電極壇部27の一側面を絶縁基
板24の表面から壇状の上面にかけてなだらかな斜面をな
すように形成し、その斜面に絶縁基板24表面の配線導体
26から壇状の上面の電極パッド25にかけて配線導体を形
成して、両者を電気的に接続している。これにより、配
線の断線を生じさせずに電極パッド25と配線導体26との
良好な電気的接続を行なうことができる。

【００２４】また、23は端子電極22と電極パッド25との
電気的接続および固定のためのはんだや導電性ペースト
等の導電性接着剤であり、従来の導電性ペースト３やは
んだ13のように、端子電極22や電極パッド25に付加して
用いればよい。なお、この導電性接着剤23を用いず、図
６に示したように、端子電極22をはんだ等により形成
し、これを溶融させて直接に電極パッド25と接合させる
ようにしてもよい。

【００２５】そして、本発明の電子部品実装用配線基板
によれば、図２に電子部品21を実装した後の状態で示す
ように、電極パッド25を電極壇部27の上面に設けたこと
から、電子部品21の下面と、それと対向する絶縁基板24
の表面との間に電極壇部27の高さと端子電極22の高さと
の合計分の空隙を設けることができるので、電子部品21
の素子面である下面に対する絶縁基板24の誘電体による
誘電率への影響を除くことができ、実装後の電子部品21
の高周波特性に悪影響を与えることなく所望の高周波特
性を得ることができる。

【００２６】このような電極壇部27の高さは、電子部品
21の下面と絶縁基板24の表面との間に十分な空隙を設け
るためにできるだけ高くした方がよい。しかし、電極壇
部27の高さを高くすることにより配線の特性インピーダ
ンスがずれたり、不連続点が発生したり、配線の線幅の
制約が出てきたりするので、そのような場合にはそれら
の問題を回避できるように適宜調整すればよい。

【００２７】また、このような電極壇部27の形成は、例
えば絶縁基板24がアルミナセラミックスから成る場合で
あれば、アルミナコートを施すことにより行なえばよ
い。また、この電極壇部27に配線導体を形成する際にそ
の特性インピーダンスを50Ωとすることができれば、絶
縁基板24と異なる材料により形成してもよい。

【００２８】また、電子部品21の下面と対向させる絶縁
基板24の表面は、電子部品21の下面には通常は端子電極
22が周辺部に形成され、その内側には半導体素子等の機
能素子が形成されているため、その近くには誘電体が存
在せずできるだけ十分な空気の層があることが好ましい
ことから、電子部品21の下面の端子電極22が形成されて
いる部分以外ができるだけ広い面積にわたって絶縁基板
24に近づかない構造となるように設定するとよい。

【００２９】次に、図３は本発明の電子部品実装用配線
基板の実施の形態の他の例を示す、実装前の状態の斜視
図であり、図４はその実装後の状態の断面図である。こ
れらの図において、31は半導体素子等の電子部品、32は
その下面に形成された複数の端子電極であり、これら端
子電極32は通常は突起電極として形成されている。34は
本発明の電子部品実装用配線基板を構成する絶縁基板で
あり、35は電子部品31の端子電極に対応して配線基板の
実装部に配設された電極パッド、36は配線基板34の表面
に形成された配線導体、37は配線基板の実装部に形成さ
れた電極壇部である。

【００３０】電極壇部37は、絶縁基板34の表面から壇状
に設けられ、その上面に電極パッド35が形成されてい
る。また、この例でも電子部品31の端子電極32の配置に
合わせて電子部品31の周囲の三方に対応させた電極壇部
37を設け、それらで囲まれる内側に電子部品31の下面と
対向する絶縁基板34の表面を有する実装部となるように
している。

【００３１】この例では、電極壇部37の内部に貫通導体
38を形成して、絶縁基板34表面から電極壇部37の下部に
かけて配設した配線導体36と壇状の上面の電極パッド35
とをこの貫通導体38により電気的に接続している。これ
により、配線の断線を生じさせずに電極パッド35と配線
導体36との良好な電気的接続を行なうことができるとと
もに、電極パッド35や配線導体36の高密度化にも容易に
対応させることができる。なお、配線導体36は、絶縁基
板34の内部に配設されたものとして、それぞれ電極パッ
ド35に貫通導体38を介して電気的に接続するようにした
ものであってもよい。

【００３２】また、33は導電性接着剤23と同様の導電性
接着剤である。これも前述の例と同様に、この導電性接
着剤33を用いず、はんだ等により形成した端子電極32を
溶融させて直接に電極パッド35と接合させるようにして
もよい。

【００３３】そして、この例においても、図４に電子部
品31を実装した後の状態で示すように、電極パッド35を
電極壇部37の上面に設けたことから、電子部品31の下面
と、それと対向する絶縁基板34の表面との間に電極壇部
37の高さと端子電極32の高さとの合計分の空隙を設ける
ことができるので、電子部品31の素子面である下面に対
する絶縁基板34の誘電体による誘電率への影響を除くこ
とができ、実装後の電子部品31の高周波特性に悪影響を
与えることなく所望の高周波特性を得ることができる。

【００３４】

【実施例】〔例１〕図１および図２に示した本発明の電
子部品実装用配線基板を以下のようにして作製した。絶
縁基板24にはアルミナセラミックスを用い、その表面の
実装部に対して、電子部品21の端子電極22に対応する複
数の電極パッド25を設ける部分に壇状の電極壇部27を形
成するために、厚さ20〜50μｍ程度のアルミナコートを
施した。このアルミナコートによる電極壇部27には、そ
の側面に被着形成して電極パッド25と絶縁基板24表面の
配線導体26とを電気的に接続する配線パターンの断線を
防止するため、絶縁基板24の表面と電極壇部27の上面と
の間の一側面をなだらかな斜面、例えばその斜面に形成
する配線導体の厚みや材料によっても異なるが、目安と
して絶縁基板24表面に対して30度程度の角度の斜面にな
るように形成した。その後、この斜面とした側面に電極
パッド25と配線導体26とを電気的に接続する配線パター
ンをチタン／パラジウム／金や、クロム／銅／ニッケル
／金等を用いて形成し、図１および図２に示すような本
発明の電子部品実装用配線基板を得た。

【００３５】この電子部品実装用配線基板に、80μｍφ
×高さ50μｍの金バンプから成る端子電極22を形成した
半導体素子を電子部品21として実装し、その特性インピ
ーダンスを計算して高周波特性を評価し、従来の実装部
表面が平坦な配線基板に同じ半導体素子を実装した場合
と比較した。なお、この評価において特性インピーダン
スの計算は、厚み100 μｍの基板上にマイクロストリッ
プ線路を形成した半導体素子を実装した場合について行
なった。

【００３６】その結果、従来の配線基板では半導体素子
を実装した後は配線基板の表面と半導体素子の下面との
空隙は30μｍ程度になり、半導体素子の素子面の近傍に
絶縁基板が存在することから、半導体素子21のマイクロ
ストリップ線路の特性インピーダンスは約43Ωとなり、
50Ωからはかなりはずれた値となり、所望通りの良好な
特性が十分に得られなかった。

【００３７】これに対し、本発明の電子部品実装用配線
基板によれば、実装後の絶縁基板24と半導体素子21の下
面との間の空隙は電極壇部27の高さ分だけ大きくするこ
とができて、50〜80μｍ程度の大きな空隙を設定するこ
とができ、半導体素子22の設計時の仕様と同様に素子面
が空気中に露出している状態とすることができたことか
ら、半導体素子21のマイクロストリップ線路の特性イン
ピーダンスを50Ωに近づいた値とすることができ、所望
通りの良好な特性を引き出すことが可能であった。

【００３８】〔例２〕図３および図４に示した本発明の
電子部品実装用配線基板を以下のようにして作製した。
絶縁基板34にはアルミナセラミックスを用い、その表面
の実装部に対して図３に示すように絶縁基板34上に配線
導体36を形成した後に、電子部品31の端子電極32に対応
する複数の電極パッド35を設ける部分に壇状の電極壇部
37を形成するために、厚さ20〜50μｍ程度のアルミナコ
ートを施した。このアルミナコートには、絶縁基板34上
の配線導体36と壇状の上面に形成する電極パッド35とを
電気的に接続するために、貫通孔を設けておいた。そし
て、その貫通孔に導電材料を埋め込んで貫通導体38を形
成し、その端部が露出した電極壇部37の上面に電極パッ
ド35を形成して、この電極パッド35と配線導体36とを電
気的に接続した。

【００３９】なお、配線導体36にはチタン／パラジウム
／金やクロム／銅／ニッケル／金等を用い、貫通導体38
にはタングステンや銅等を用いた。

【００４０】この電子部品実装用配線基板に、〔例１〕
と同様に80μｍφ×高さ50μｍの金バンプから成る端子
電極22を形成した半導体素子を電子部品21として実装
し、その高周波特性の評価方法として特性インピーダン
スを計算して、従来の実装部表面が平坦な配線基板に同
じ半導体素子を実装した場合と比較した。

【００４１】その結果、従来の配線基板では半導体素子
を実装した後は配線基板の表面と半導体素子の下面との
空隙は30μｍ程度となって前述のように半導体素子の高
周波特性が所望通りに得られなかったのに対し、本発明
の電子部品実装用配線基板によれば、実装後の絶縁基板
34と半導体素子31の下面との間の空隙は電極壇部37の高
さ分だけ大きくすることができて、50〜80μｍ程度の大
きな空隙を設定することができ、半導体素子32の設計時
の仕様と同様に素子面が空気中に露出している状態とす
ることができたことから、〔例１〕と同様に半導体素子
32の高周波特性は所望通りの良好な特性を引き出すこと
が可能であった。

【００４２】なお、以上はあくまで本発明の実施の形態
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。

【００４３】

【発明の効果】本発明の電子部品実装用配線基板によれ
ば、下面に複数の端子電極を備えた電子部品が実装され
る絶縁基板上の実装部を、電子部品の下面と対向する絶
縁基板の表面と、この表面から壇状に設けられ、その上
面に電子部品の端子電極に対応する電極パッドが形成さ
れた電極壇部とから成るものとしたことから、電子部品
の下面である素子面と配線基板の絶縁基板表面とが対向
する部分の空隙は、通常は突起電極として設けられる端
子電極の高さと電極壇部の絶縁基板表面からの高さとの
合計になるために、従来のように表面に凹凸の無い平坦
な絶縁基板による配線基板の場合と比較して、電子部品
の素子面と配線基板表面との空隙を大きくとることが可
能になる。その結果、電子部品の表面近傍の誘電率の変
化を抑制することができ、電子部品の設計時と同じく素
子面が空気中に露出している状態とほぼ同じ状態とする
ことができるので、実装後の電子部品について設計通り
の良好な高周波特性を得ることのできる電子部品実装用
配線基板となる。

【００４４】以上のように、本発明によれば、半導体素
子をはじめとする電子部品をフリップチップ実装により
実装する配線基板であって、実装後にその高周波特性を
悪化させることなく所望の高周波特性を得ることができ
る、高周波用の回路基板や電子部品収納用パッケージに
好適な電子部品実装用配線基板を提供することができ
た。

【図面の簡単な説明】

【図１】本発明の電子部品実装用配線基板の実施の形態
の一例を示す、実装前の状態の斜視図である。

【図２】図１に示す電子部品実装用配線基板の実装後の
状態の断面図である。

【図３】本発明の電子部品実装用配線基板の実施の形態
の他の例を示す、実装前の状態の斜視図である。

【図４】図３に示す電子部品実装用配線基板の実装後の
状態の断面図である。

【図５】（ａ）は従来の電子部品実装用配線基板の例に
おける実装前の状態を示す断面図、（ｂ）は実装時の状
態を示す断面図である。

【図６】（ａ）は従来の電子部品実装用配線基板の他の
例における実装前の状態を示す断面図、（ｂ）は実装後
の状態を示す断面図である。

【符号の説明】

21、31・・・・・電子部品 22、32・・・・・端子電極 24、34・・・・・絶縁基板 25、35・・・・・電極パッド 27、37・・・・・電極壇部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に、下面に複数の端子電極を
   備えた電子部品が実装される実装部を有し、該実装部
   は、前記電子部品の下面と対向する前記絶縁基板の表面
   と、該表面から壇状に設けられ、その上面に前記端子電
   極に対応する電極パッドが形成された電極壇部とから成
   ることを特徴とする電子部品実装用配線基板。