JPS59146362A - インタフエ−ス切換え制御方式 - Google Patents
インタフエ−ス切換え制御方式Info
- Publication number
- JPS59146362A JPS59146362A JP58020142A JP2014283A JPS59146362A JP S59146362 A JPS59146362 A JP S59146362A JP 58020142 A JP58020142 A JP 58020142A JP 2014283 A JP2014283 A JP 2014283A JP S59146362 A JPS59146362 A JP S59146362A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpu1
- state
- interface
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ） 発明の技術分野
本発明は複数の中央処理装置が入出力制御装置を共有す
るコンビーータシステムに関する。
るコンビーータシステムに関する。
（Ｂ） 技術の背景
中央処理装置（以下ＣＰＵと記す）ｌこよる周辺装置の
制御は周辺装置側に設けられている入出力制御装置（以
下ＩＯＣと記す）を介しておこなわれ、例えば、ＣＰＵ
からＩＯＣに対しコマンドが発せられ、周辺装置が該コ
マンドによって定められた処理を実行すると該周辺装置
はＩＯＣを介しＣＰＵ１こ対しコマンド実行終了報告を
おこなう。
制御は周辺装置側に設けられている入出力制御装置（以
下ＩＯＣと記す）を介しておこなわれ、例えば、ＣＰＵ
からＩＯＣに対しコマンドが発せられ、周辺装置が該コ
マンドによって定められた処理を実行すると該周辺装置
はＩＯＣを介しＣＰＵ１こ対しコマンド実行終了報告を
おこなう。
コマンド実行終了報告は、コマンドの実行が正常ｌこお
こなわれたか否かｔこ応じて、予め定められた、例えば
、１バイトのコードによって「正常」あるいは「異常１
：簡単（こおこなう方法、あるいは、特に「異常」の場
合、例えば、外部記憶装置からＣＰＵへのデータの転送
において、ＣＰＵが指定したアドレスのデータが記憶媒
体の損傷によって読取れないような場合には、「異常」
の状況を、例えば、１０バイトのデータｌこよって具体
的ζこ報告する方法が用いられているが、通常、前者の
ように１バイトのコードによって報告する方法において
も、ｌ０ＣＩこは具体的な「異常」の状況を記憶し、次
にＣＰＵから発せられるコマンドを待って必要に応じ具
体的ζこ状況報告するよ徨こしている。
こなわれたか否かｔこ応じて、予め定められた、例えば
、１バイトのコードによって「正常」あるいは「異常１
：簡単（こおこなう方法、あるいは、特に「異常」の場
合、例えば、外部記憶装置からＣＰＵへのデータの転送
において、ＣＰＵが指定したアドレスのデータが記憶媒
体の損傷によって読取れないような場合には、「異常」
の状況を、例えば、１０バイトのデータｌこよって具体
的ζこ報告する方法が用いられているが、通常、前者の
ように１バイトのコードによって報告する方法において
も、ｌ０ＣＩこは具体的な「異常」の状況を記憶し、次
にＣＰＵから発せられるコマンドを待って必要に応じ具
体的ζこ状況報告するよ徨こしている。
一方、コンピュータシステム（こは、データの共同利用
あるいは処理能力の向上等を図るため、マルチプロセッ
サシステム伊ファイル共用システム等、複数のＣＰＵが
周辺装置を共用できるようｆこ構成されたものが非常に
多く、したがって、このようなシステムにおいては、通
常複数のＣＰＵとＩＯＣとの間−こインタフェースの接
続状態を切換えるため切換え部等を備えている。
あるいは処理能力の向上等を図るため、マルチプロセッ
サシステム伊ファイル共用システム等、複数のＣＰＵが
周辺装置を共用できるようｆこ構成されたものが非常に
多く、したがって、このようなシステムにおいては、通
常複数のＣＰＵとＩＯＣとの間−こインタフェースの接
続状態を切換えるため切換え部等を備えている。
（ｃ） 従来技術と問題点
前記のように、ＣＰＵとＩＯＣとの間−こ切換え部を設
けたコンピータシステム（こおいては、例を待った後ζ
こ必要に応じ報告する事項すなわち保留事項がある場合
には、該保留事項の報告が終了するまで、切換部は邑該
ＣＰＵ１こ切換わった状態を維持するようにしていた。
けたコンピータシステム（こおいては、例を待った後ζ
こ必要に応じ報告する事項すなわち保留事項がある場合
には、該保留事項の報告が終了するまで、切換部は邑該
ＣＰＵ１こ切換わった状態を維持するようにしていた。
このような場合、もし５該ＣＰＵの制御プログラム等Ｆ
こ故障があって、保留事項があるにもか＼わらず該報告
ｌこ関し何等の処置もおこなわない場合ζこは、該ＣＰ
Ｕが何時までもＩＯＣを専有することになジ、したがっ
て他のＣＰＵはｆｆｌ０ｃｉこ接続される周辺装置を利
用することができなかった。
こ故障があって、保留事項があるにもか＼わらず該報告
ｌこ関し何等の処置もおこなわない場合ζこは、該ＣＰ
Ｕが何時までもＩＯＣを専有することになジ、したがっ
て他のＣＰＵはｆｆｌ０ｃｉこ接続される周辺装置を利
用することができなかった。
（至）発明の目的
本発明の目的は、複数のＣＰＵが周辺装置を共用するコ
ンピュータシステムにおいて、一方のＣＰＵの制御プロ
グラムの故障等によって周辺装置が＃ＣＰＵに専有され
る状態ｆこなることを防止することＩこある。
ンピュータシステムにおいて、一方のＣＰＵの制御プロ
グラムの故障等によって周辺装置が＃ＣＰＵに専有され
る状態ｆこなることを防止することＩこある。
■ 発明の構成
本発明ｌこなるインタフェース切換え制御方式は複数の
ＣＰＵと、ＩＯＣと、前記複数のＣＰＵの各々と前記Ｉ
ＯＣとの間のインタフェースのいずれをも接続できる状
態と前記複数のＣＰＵのいずれか一つと前記ＩＯＣとの
間のインタフェースのみを接続できる状態とを切換える
切換え部と、前記複数のＣＰＵの各々と前記ＩＯＣとの
間のインタフェースの接続もしくは切離しを指定する指
定部とを備える装置ｆこおいて、前記切換え部が前記複
数のＣＰＵのいずれか一つと接続できる状態ζこ切換え
られているとき前記指定部が該ＣＰＵと前記ＩＯＣとの
間のインタフェースの切離しを指定した場合ｌこは、所
定時間を経過したのち前記切換え部を切離しを指定した
ＣＰＵを除く前記複数のＣＰＵの各々と前記ＩＯＣとの
間のインタフェースのいずれをも接続できる状態に復旧
させるようにしたものである。
ＣＰＵと、ＩＯＣと、前記複数のＣＰＵの各々と前記Ｉ
ＯＣとの間のインタフェースのいずれをも接続できる状
態と前記複数のＣＰＵのいずれか一つと前記ＩＯＣとの
間のインタフェースのみを接続できる状態とを切換える
切換え部と、前記複数のＣＰＵの各々と前記ＩＯＣとの
間のインタフェースの接続もしくは切離しを指定する指
定部とを備える装置ｆこおいて、前記切換え部が前記複
数のＣＰＵのいずれか一つと接続できる状態ζこ切換え
られているとき前記指定部が該ＣＰＵと前記ＩＯＣとの
間のインタフェースの切離しを指定した場合ｌこは、所
定時間を経過したのち前記切換え部を切離しを指定した
ＣＰＵを除く前記複数のＣＰＵの各々と前記ＩＯＣとの
間のインタフェースのいずれをも接続できる状態に復旧
させるようにしたものである。
（ト）発明の実施例
以下、本発明の要旨を実施例によって具体的に説明する
。
。
図は本発明一実施例のシステムブロック図を示し、１と
２は後記ＩＯＣを共有するＣＰＵ、３はＣＰＵ１および
ＣＰＵ２の各々と後記ＩＯＣとの間のインタフェースの
接続もしくは切離しを指定する指定部、４はＣＰＵ１と
後記切換え部との間に設けられるゲート、５はＣＰＵ２
と後記切換え部との間ｌこ設けられるゲート、６はタイ
マ、７は後記切換え部を制御する切換え制御部、８はＣ
ＰＵ１およびＣＰＵ２の各々と後記ＩＯＣとの間のイン
タフェースのいずれをも接続できる状態とＣＰＵＩおよ
びＣＰＵ２のいずれか一方と後記ＩＯＣとの間のインタ
フェースのみを接続でさる状態とを切換える切換え部、
９はｌ０Ｃ１１０は周辺装置である。
２は後記ＩＯＣを共有するＣＰＵ、３はＣＰＵ１および
ＣＰＵ２の各々と後記ＩＯＣとの間のインタフェースの
接続もしくは切離しを指定する指定部、４はＣＰＵ１と
後記切換え部との間に設けられるゲート、５はＣＰＵ２
と後記切換え部との間ｌこ設けられるゲート、６はタイ
マ、７は後記切換え部を制御する切換え制御部、８はＣ
ＰＵ１およびＣＰＵ２の各々と後記ＩＯＣとの間のイン
タフェースのいずれをも接続できる状態とＣＰＵＩおよ
びＣＰＵ２のいずれか一方と後記ＩＯＣとの間のインタ
フェースのみを接続でさる状態とを切換える切換え部、
９はｌ０Ｃ１１０は周辺装置である。
以上のような構成において、例えば、指定部３によりＣ
ＰＵＩとの接続が可能であるよう指示されている場合ゲ
ート４は信号を通過させ得る状態にあり、ＣＰＵの制御
をうけてコマンドを実行するとき、切換え部８はＣＰＵ
Ｉとｌ０Ｃ９との間のインタフェースのみを接続できる
状態ｒこ切換えられているが、前記コマンドの実行が終
ってＩＯＣ９がＣＰＵＩに対しコマンド終了報告を送出
し且つｌ０Ｃ９＋こ保留事項が残っていない場合には切
換え部８はＣＰＵＩおよびＣＰＵ２の各々とｌ０Ｃ９と
の間のインタフェースのいずれをも接続できる状態ｔこ
復旧する。
ＰＵＩとの接続が可能であるよう指示されている場合ゲ
ート４は信号を通過させ得る状態にあり、ＣＰＵの制御
をうけてコマンドを実行するとき、切換え部８はＣＰＵ
Ｉとｌ０Ｃ９との間のインタフェースのみを接続できる
状態ｒこ切換えられているが、前記コマンドの実行が終
ってＩＯＣ９がＣＰＵＩに対しコマンド終了報告を送出
し且つｌ０Ｃ９＋こ保留事項が残っていない場合には切
換え部８はＣＰＵＩおよびＣＰＵ２の各々とｌ０Ｃ９と
の間のインタフェースのいずれをも接続できる状態ｔこ
復旧する。
これに対し、前記コマンドの実行が終って工ＯＣ９がＣ
ＰＵ１１こ対しコマンド終了報告を送出し且つｌ０Ｃ９
！こ報告残留事項が残っている場合ｆこは、ＣＰＵＩか
ら送られるコマンドを受は該保留事項の報告を終るまで
、切換え部８はＣＰＵＩと１０Ｃ９との間のインタフェ
ースのみを接続できる状態を保つ。この状態で指定部３
がＣＰＵＩとの切離しを指定したあとタイマ６！こ設定
した所定時間が経過すると、ゲート４は切断状態となり
、切換え部８はＣＰＵ２に対しても接続できる状態ｔこ
復旧される。したがって、ＣＰＵＩの制御プログラム等
の故障によって保留事項報告のコマンドが発せられず、
何時までもｌ０Ｃ９がＣＰＵＩＩこ専有されることがな
い。
ＰＵ１１こ対しコマンド終了報告を送出し且つｌ０Ｃ９
！こ報告残留事項が残っている場合ｆこは、ＣＰＵＩか
ら送られるコマンドを受は該保留事項の報告を終るまで
、切換え部８はＣＰＵＩと１０Ｃ９との間のインタフェ
ースのみを接続できる状態を保つ。この状態で指定部３
がＣＰＵＩとの切離しを指定したあとタイマ６！こ設定
した所定時間が経過すると、ゲート４は切断状態となり
、切換え部８はＣＰＵ２に対しても接続できる状態ｔこ
復旧される。したがって、ＣＰＵＩの制御プログラム等
の故障によって保留事項報告のコマンドが発せられず、
何時までもｌ０Ｃ９がＣＰＵＩＩこ専有されることがな
い。
尚実施例ではコマンド終了後のエラー情報が保留されて
いる状態での説明を行なったが、切換え部８が、一方の
ＣＰＵサイドに倒れている他の状デ 態たとえば、ＩＯＣよりの割込要求状態あるいはコマン
ド動作中などζこ於いても、故障によってサービスを受
けられない状態は起シ得るがこの様な場合でも本特許が
有効であることは云う寸でもない。
いる状態での説明を行なったが、切換え部８が、一方の
ＣＰＵサイドに倒れている他の状デ 態たとえば、ＩＯＣよりの割込要求状態あるいはコマン
ド動作中などζこ於いても、故障によってサービスを受
けられない状態は起シ得るがこの様な場合でも本特許が
有効であることは云う寸でもない。
（Ｇｌ 発明の詳細
な説明したように、本発明によれば、複数のＣＰＵが周
辺装置を共用するコンビーータシステムｌこおいて、Ｃ
ＰＵの制御プログラムの故障等ζこよって周辺装置が該
ＣＰＵに専有される状態に陥ることを防止することがで
きる。
辺装置を共用するコンビーータシステムｌこおいて、Ｃ
ＰＵの制御プログラムの故障等ζこよって周辺装置が該
ＣＰＵに専有される状態に陥ることを防止することがで
きる。
図は本発明一実施例のシステムブロック図を示し、１と
２はＣＰＵ、３は指定部、８は切換え部、９はＩＯＣで
ある。
２はＣＰＵ、３は指定部、８は切換え部、９はＩＯＣで
ある。
Claims (1)
- 複数の中央処理装置と、入出力制御装置と、前記複数の
中央処理装置の各々と前記入出力制御装置との間のイン
タフェースのいずれをも接続できる状態と前記複数の中
央処理装置のいずれか一つと１記入出力制御装置との間
のインタフェースのみを接続できる状態とを切換える切
換え部と、前記複数の中央処理装置の各々と前記入出力
制御装置との間のインタフェースの接続もしくは切離し
を指定する指定部とを備える装置ｌこおいて、前記切換
え部が前記複数の中央処理装置のいずれか一つと接続で
きる状態ｔこ切換えられているとき前記指定部が膠中央
処理装置と前記入出力制御装置との間のインタフェース
の切離しを指定後、所定時間を経過したのち前記切換え
部を切離しを指定した中央処理装置を除く前記複数の中
央処理装置の各々と前記入出力制御装置との間のインタ
フェースのいずれをも接続できる状態に復旧させること
を特徴とするインタフェース切換え制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020142A JPS59146362A (ja) | 1983-02-09 | 1983-02-09 | インタフエ−ス切換え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020142A JPS59146362A (ja) | 1983-02-09 | 1983-02-09 | インタフエ−ス切換え制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59146362A true JPS59146362A (ja) | 1984-08-22 |
Family
ID=12018888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020142A Pending JPS59146362A (ja) | 1983-02-09 | 1983-02-09 | インタフエ−ス切換え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146362A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192448U (ja) * | 1986-05-21 | 1987-12-07 | ||
| JPS63150753A (ja) * | 1986-12-16 | 1988-06-23 | Hitachi Ltd | マルチプロセツサシステムのバス切替装置 |
| JPH04273561A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 入出力装置の占有制御方法および占有制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622118A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Input/output control device |
-
1983
- 1983-02-09 JP JP58020142A patent/JPS59146362A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622118A (en) * | 1979-07-31 | 1981-03-02 | Fujitsu Ltd | Input/output control device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192448U (ja) * | 1986-05-21 | 1987-12-07 | ||
| JPS63150753A (ja) * | 1986-12-16 | 1988-06-23 | Hitachi Ltd | マルチプロセツサシステムのバス切替装置 |
| JPH04273561A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 入出力装置の占有制御方法および占有制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
| US6412078B2 (en) | External storage | |
| JPH0283601A (ja) | プログラマブル・コントローラ | |
| EP0502214B1 (en) | Message control method for data communication system | |
| EP0446077B1 (en) | A control system for multi-processor system | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| JPS6113627B2 (ja) | ||
| JPS59161743A (ja) | 構成切替方式 | |
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| JPH01283657A (ja) | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JP3903688B2 (ja) | バンク切替システム | |
| JPS59221702A (ja) | デジタル式制御装置 | |
| JPH0346855B2 (ja) | ||
| JPS638500B2 (ja) | ||
| JPS589444B2 (ja) | 共用入出力機器制御装置 | |
| JPH06337742A (ja) | マルチプロセッサシステム | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH06119305A (ja) | 構成制御方法 | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPH03206528A (ja) | 情報処理システム | |
| JP2876676B2 (ja) | プロセッサ間通信制御方法 |