JP2000357928A - 多出力カレントミラー回路 - Google Patents
多出力カレントミラー回路Info
- Publication number
- JP2000357928A JP2000357928A JP11171251A JP17125199A JP2000357928A JP 2000357928 A JP2000357928 A JP 2000357928A JP 11171251 A JP11171251 A JP 11171251A JP 17125199 A JP17125199 A JP 17125199A JP 2000357928 A JP2000357928 A JP 2000357928A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】出力トランジスタの数に依存しないようにベー
ス電流による誤差を補正して、正確に入力電流に比例し
た多出力の出力電流を得ることが可能な多出力カレント
ミラー回路を提供する。 【解決手段】入力トランジスタＱＣと出力トランジスタ
Ｑ１〜Ｑｍとから構成される第１のカレントミラー回路
１０１と、トランジスタＱＤとトランジスタＱＢとから
構成される第２のカレントミラー回路１０２と、入力ト
ランジスタＱＣのコレクタと入力端子１０との間に接続
した定電流回路１０３と、トランジスタＱＢに入力端子
１０４Ａを接続し、この入力端子１０４Ａから補正電流
Ｉｘを流し込み、ベース電流による入力電流Ｉａと出力
電流Ｉ１’〜Ｉｍ’との誤差を補正するベース電流補正
回路１０４とを備えて構成される。
ス電流による誤差を補正して、正確に入力電流に比例し
た多出力の出力電流を得ることが可能な多出力カレント
ミラー回路を提供する。 【解決手段】入力トランジスタＱＣと出力トランジスタ
Ｑ１〜Ｑｍとから構成される第１のカレントミラー回路
１０１と、トランジスタＱＤとトランジスタＱＢとから
構成される第２のカレントミラー回路１０２と、入力ト
ランジスタＱＣのコレクタと入力端子１０との間に接続
した定電流回路１０３と、トランジスタＱＢに入力端子
１０４Ａを接続し、この入力端子１０４Ａから補正電流
Ｉｘを流し込み、ベース電流による入力電流Ｉａと出力
電流Ｉ１’〜Ｉｍ’との誤差を補正するベース電流補正
回路１０４とを備えて構成される。
Description
【０００１】
【発明の属する技術分野】本発明は多出力のカレントミ
ラー回路に関し、特にベース電流を補償することによ
り、入力電流に対して高精度の比で出力電流を得ること
が可能な多出力カレントミラー回路に関する。
ラー回路に関し、特にベース電流を補償することによ
り、入力電流に対して高精度の比で出力電流を得ること
が可能な多出力カレントミラー回路に関する。
【０００２】
【従来の技術】図５に示す従来の多出力カレントミラー
回路は、ベースとコレクタを接続した入力トランジスタ
ＱＣと、各ベースを入力トランジスタＱＣのベースに共
通接続した出力トランジスタＱ１〜Ｑｍ（ｍは２以上の
整数）とから構成される第１のカレントミラー回路１０
１と、ベースとコレクタを接続したトランジスタＱＤ
と、ベースをトランジスタＱＤのベースに共通接続した
トランジスタＱＢとから構成される第２のカレントミラ
ー回路１０２と、入力トランジスタＱＣのコレクタと入
力端子１０との間に接続した定電流回路１０３と、出力
トランジスタＱ１，Ｑ２〜Ｑｍの各コレクタに接続した
出力端子１１，１２〜１ｍからなる。
回路は、ベースとコレクタを接続した入力トランジスタ
ＱＣと、各ベースを入力トランジスタＱＣのベースに共
通接続した出力トランジスタＱ１〜Ｑｍ（ｍは２以上の
整数）とから構成される第１のカレントミラー回路１０
１と、ベースとコレクタを接続したトランジスタＱＤ
と、ベースをトランジスタＱＤのベースに共通接続した
トランジスタＱＢとから構成される第２のカレントミラ
ー回路１０２と、入力トランジスタＱＣのコレクタと入
力端子１０との間に接続した定電流回路１０３と、出力
トランジスタＱ１，Ｑ２〜Ｑｍの各コレクタに接続した
出力端子１１，１２〜１ｍからなる。
【０００３】ここで、トランジスタＱＤのエミッタ面積
はトランジスタＱＢのｍ倍とする。また、定電流回路５
０３を流れる入力電流をＩａ、出力トランジスタＱ１〜
Ｑｍの各コレクタを流れる出力電流及び各ベース電流を
それぞれ、Ｉ１〜Ｉｍ及びＩｂ、トランジスタＱＢのベ
ース電流をＩｂ１（ Ｉｂ）とする。
はトランジスタＱＢのｍ倍とする。また、定電流回路５
０３を流れる入力電流をＩａ、出力トランジスタＱ１〜
Ｑｍの各コレクタを流れる出力電流及び各ベース電流を
それぞれ、Ｉ１〜Ｉｍ及びＩｂ、トランジスタＱＢのベ
ース電流をＩｂ１（ Ｉｂ）とする。
【０００４】次に、従来の多出力カレントミラー回路の
動作について説明する。
動作について説明する。
【０００５】入力トランジスタＱＣのエミッタに流れる
電流Ｉｅ（ＱＣ）は、 Ｉｅ（ＱＣ）＝Ｉａ−ｍ・Ｉｂ ・・・（１） となり、トランジスタＱＢのエミッタに流れる電流Ｉｅ
（ＱＢ）は、次式により求められる。
電流Ｉｅ（ＱＣ）は、 Ｉｅ（ＱＣ）＝Ｉａ−ｍ・Ｉｂ ・・・（１） となり、トランジスタＱＢのエミッタに流れる電流Ｉｅ
（ＱＢ）は、次式により求められる。
【０００６】 Ｉｅ（ＱＢ）＝Ｉａ−ｍ・Ｉｂ＋Ｉｂ１ ・・・（２） ここで、トランジスタＱＢとトランジスタＱＤのそれぞ
れのベース・エミッタ間電圧は互いに等しく、トランジ
スタＱＤのエミッタ面積は、トランジスタＱＢのエミッ
タ面積のｍ倍であるので、トランジスタＱＤのエミッタ
には、次の（３）式で示すエミッタ電流Ｉｅ（ＱＤ）が
流れる。
れのベース・エミッタ間電圧は互いに等しく、トランジ
スタＱＤのエミッタ面積は、トランジスタＱＢのエミッ
タ面積のｍ倍であるので、トランジスタＱＤのエミッタ
には、次の（３）式で示すエミッタ電流Ｉｅ（ＱＤ）が
流れる。
【０００７】 Ｉｅ（ＱＤ）＝ｍ・（Ｉａ−ｍ・Ｉｂ＋Ｉｂ１） ・・・（３） 従って、出力トランジスタＱ１〜Ｑｍのエミッタの共通
接点Ｐには、（４）式で示す電流Ｉｐが流れる。
接点Ｐには、（４）式で示す電流Ｉｐが流れる。
【０００８】 Ｉｐ＝ｍ・（Ｉａ−ｍ・Ｉｂ＋Ｉｂ１）＋Ｉｂ１ ・・・（４） これより、出力トランジスタＱ１〜Ｑｍのエミッタ電流
Ｉｅ（Ｑ１）＝・・＝Ｉｅ（Ｑｍ）は、 Ｉｅ（Ｑ１）＝・・＝Ｉｅ（Ｑｍ）＝Ｉｐ／ｍ ・・・（５） となる。従って、出力トランジスタＱ１〜Ｑｍの各コレ
クタを流れる出力電流Ｉ１〜Ｉｍは、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉｐ／ｍ−Ｉｂ ・・・（６） となる。（４）式及び（６）式より、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉａ−ｍ・Ｉｂ＋Ｉｂ１＋Ｉｂ１／ｍ−Ｉｂ ・・・（７） を得る。ここで、Ｉｂ１＝Ｉｂとすると、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉａ−（ｍ2−１）・Ｉｂ／ｍ ・・・（８） となる。これより、入力電流Ｉａと出力電流Ｉ１〜Ｉｍ
とは、（８）式の第２項、すなわち、（ｍ2−１）・Ｉ
ｂ／ｍの分だけ誤差が発生することがわかる。
Ｉｅ（Ｑ１）＝・・＝Ｉｅ（Ｑｍ）は、 Ｉｅ（Ｑ１）＝・・＝Ｉｅ（Ｑｍ）＝Ｉｐ／ｍ ・・・（５） となる。従って、出力トランジスタＱ１〜Ｑｍの各コレ
クタを流れる出力電流Ｉ１〜Ｉｍは、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉｐ／ｍ−Ｉｂ ・・・（６） となる。（４）式及び（６）式より、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉａ−ｍ・Ｉｂ＋Ｉｂ１＋Ｉｂ１／ｍ−Ｉｂ ・・・（７） を得る。ここで、Ｉｂ１＝Ｉｂとすると、 Ｉ１＝Ｉ２＝・・・＝Ｉｍ＝Ｉａ−（ｍ2−１）・Ｉｂ／ｍ ・・・（８） となる。これより、入力電流Ｉａと出力電流Ｉ１〜Ｉｍ
とは、（８）式の第２項、すなわち、（ｍ2−１）・Ｉ
ｂ／ｍの分だけ誤差が発生することがわかる。
【０００９】
【発明が解決しようとする課題】上述した従来のウィル
ソンタイプの多出力カレントミラー回路において、入力
電流と出力電流のベース電流による誤差は、整数ｍが１
の場合は０となるが、出力数を表す整数ｍが大きくなる
と、整数ｍにほぼ比例して誤差が増大する。
ソンタイプの多出力カレントミラー回路において、入力
電流と出力電流のベース電流による誤差は、整数ｍが１
の場合は０となるが、出力数を表す整数ｍが大きくなる
と、整数ｍにほぼ比例して誤差が増大する。
【００１０】このため、本発明の主な目的は、ベース電
流による誤差を補正して、正確に入力電流に比例した多
出力の出力電流を得ることができる多出力カレントミラ
ー回路を提供することにある。
流による誤差を補正して、正確に入力電流に比例した多
出力の出力電流を得ることができる多出力カレントミラ
ー回路を提供することにある。
【００１１】
【課題を解決するための手段】このため、本発明による
多出力カレントミラー回路は、ベース及びエミッタをそ
れぞれ共通接続し、各トランジスタのコレクタから出力
電流を取り出す第１乃至第ｍ（ｍは２以上の整数）の出
力トランジスタと、ベース及びコレクタを前記第１乃至
第ｍの出力トランジスタの各ベースと入力電流を供給す
る定電流回路に接続する入力トランジスタとを含む第１
のカレントミラー回路と、コレクタを前記入力トランジ
スタのエミッタに接続する第１のトランジスタ（ＱＢ）
と、ベース及びコレクタを前記第１のトランジスタ（Ｑ
Ｂ）のベースと前記第１乃至第ｍの出力トランジスタの
各エミッタに接続する第２のトランジスタ（ＱＤ）とを
含む第２のカレントミラー回路と、入力端子を前記第１
のトランジスタ（ＱＢ）のベースに接続し、前記入力端
子から補正電流を引き込むベース電流補正回路と、を備
える。
多出力カレントミラー回路は、ベース及びエミッタをそ
れぞれ共通接続し、各トランジスタのコレクタから出力
電流を取り出す第１乃至第ｍ（ｍは２以上の整数）の出
力トランジスタと、ベース及びコレクタを前記第１乃至
第ｍの出力トランジスタの各ベースと入力電流を供給す
る定電流回路に接続する入力トランジスタとを含む第１
のカレントミラー回路と、コレクタを前記入力トランジ
スタのエミッタに接続する第１のトランジスタ（ＱＢ）
と、ベース及びコレクタを前記第１のトランジスタ（Ｑ
Ｂ）のベースと前記第１乃至第ｍの出力トランジスタの
各エミッタに接続する第２のトランジスタ（ＱＤ）とを
含む第２のカレントミラー回路と、入力端子を前記第１
のトランジスタ（ＱＢ）のベースに接続し、前記入力端
子から補正電流を引き込むベース電流補正回路と、を備
える。
【００１２】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１を参照して説明する。
について図１を参照して説明する。
【００１３】なお、図５と共通の構成要素には共通の参
照文字／数字を付してある。
照文字／数字を付してある。
【００１４】本実施の形態による多出力カレントミラー
回路は、図５の回路構成に加えて、トランジスタＱＢ及
びトランジスタＱＤのベースに入力端子１０４Ａを接続
し、この入力端子１０４Ａから補正電流Ｉｘを流し込む
ベース電流補正回路１０４を備えている。
回路は、図５の回路構成に加えて、トランジスタＱＢ及
びトランジスタＱＤのベースに入力端子１０４Ａを接続
し、この入力端子１０４Ａから補正電流Ｉｘを流し込む
ベース電流補正回路１０４を備えている。
【００１５】次に、本実施の形態による多出力カレント
ミラー回路の回路動作について説明する。
ミラー回路の回路動作について説明する。
【００１６】入力トランジスタＱＣのエミッタに流れる
電流Ｉｅ（ＱＣ）、トランジスタＱＢのエミッタに流れ
る電流Ｉｅ（ＱＢ）及びトランジスタＱＤのエミッタに
流れる電流Ｉｅ（ＱＤ）は、それぞれ（１）式、（２）
式及び（３）式と同様である。
電流Ｉｅ（ＱＣ）、トランジスタＱＢのエミッタに流れ
る電流Ｉｅ（ＱＢ）及びトランジスタＱＤのエミッタに
流れる電流Ｉｅ（ＱＤ）は、それぞれ（１）式、（２）
式及び（３）式と同様である。
【００１７】また、出力トランジスタＱ１〜Ｑｍのエミ
ッタの共通接点Ｐには、（４）’式で示す電流Ｉｐ’が
流れる。
ッタの共通接点Ｐには、（４）’式で示す電流Ｉｐ’が
流れる。
【００１８】 Ｉｐ’＝ｍ・（Ｉａ−ｍ・Ｉｂ＋Ｉｂ１）＋Ｉｂ１＋Ｉｘ＝Ｉｐ＋Ｉｘ ・・・（４）’ これより、出力トランジスタＱ１〜Ｑｍのエミッタ電流
Ｉｅ（Ｑ１）’＝・・＝Ｉｅ（Ｑｍ）’は、 Ｉｅ（Ｑ１）’＝・・＝Ｉｅ（Ｑｍ）’＝Ｉｐ’／ｍ ・・・（５）’ となる。従って、出力トランジスタＱ１〜Ｑｍの各コレ
クタに流れる出力電流Ｉ１’〜Ｉｍ’は、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉｐ’／ｍ−Ｉｂ ・・・（６）’ となる。（４）’式及び（６）’式より、 Ｉ１’＝Ｉ２’＝・・＝Ｉｍ’＝Ｉａ−ｍ・Ｉｂ＋Ｉｂ１＋（Ｉｂ１＋Ｉｘ） ／ｍ−Ｉｂ ・・・（７）’ を得る。ここで、Ｉｂ１＝Ｉｂとすると、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉａ−（ｍ2−１−Ｉｘ／Ｉｂ）・Ｉｂ／ ｍ ・・・（８）’ となる。これより、ｍ2−１−Ｉｘ／Ｉｂ＝０すなわ
ち、 Ｉｘ＝（ｍ2−１）・Ｉｂ ・・・（９） であれば、（８）’式の第２項は０となり、入力電流Ｉ
ａと出力電流Ｉ１’〜Ｉｍ’のベース電流による誤差は
０となる。
Ｉｅ（Ｑ１）’＝・・＝Ｉｅ（Ｑｍ）’は、 Ｉｅ（Ｑ１）’＝・・＝Ｉｅ（Ｑｍ）’＝Ｉｐ’／ｍ ・・・（５）’ となる。従って、出力トランジスタＱ１〜Ｑｍの各コレ
クタに流れる出力電流Ｉ１’〜Ｉｍ’は、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉｐ’／ｍ−Ｉｂ ・・・（６）’ となる。（４）’式及び（６）’式より、 Ｉ１’＝Ｉ２’＝・・＝Ｉｍ’＝Ｉａ−ｍ・Ｉｂ＋Ｉｂ１＋（Ｉｂ１＋Ｉｘ） ／ｍ−Ｉｂ ・・・（７）’ を得る。ここで、Ｉｂ１＝Ｉｂとすると、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉａ−（ｍ2−１−Ｉｘ／Ｉｂ）・Ｉｂ／ ｍ ・・・（８）’ となる。これより、ｍ2−１−Ｉｘ／Ｉｂ＝０すなわ
ち、 Ｉｘ＝（ｍ2−１）・Ｉｂ ・・・（９） であれば、（８）’式の第２項は０となり、入力電流Ｉ
ａと出力電流Ｉ１’〜Ｉｍ’のベース電流による誤差は
０となる。
【００１９】従って、ベース電流補正回路１０４によ
り、（９）式を満たすように補正電流Ｉｘを設定するこ
とにより、ｍが２以上の任意の整数であっても、ベース
電流による誤差を補正して、正確に入力電流に比例した
多出力の出力電流を得ることができる。
り、（９）式を満たすように補正電流Ｉｘを設定するこ
とにより、ｍが２以上の任意の整数であっても、ベース
電流による誤差を補正して、正確に入力電流に比例した
多出力の出力電流を得ることができる。
【００２０】なお、補正電流Ｉｘを（９）式を満たすよ
うに設定するのが好適であるが、応用上（９）式で算出
される補正電流Ｉｘの±３０％以内であっても、差し支
えない用途が存在する。
うに設定するのが好適であるが、応用上（９）式で算出
される補正電流Ｉｘの±３０％以内であっても、差し支
えない用途が存在する。
【００２１】次に、本発明の第２の実施の形態について
図２を参照して説明する。
図２を参照して説明する。
【００２２】本実施の形態の多出力カレントミラー回路
は、ベース電流補正回路１０４として、ベースをトラン
ジスタＱＢ，ＱＤの各ベースに共通接続し、エミッタを
接地し、コレクタをバイアス端子１０４Ｂに接続するト
ランジスタＱＡを含んで構成される。ここで、トランジ
スタＱＡのエミッタ面積は、トランジスタＱＢのエミッ
タ面積のＮ倍とする。
は、ベース電流補正回路１０４として、ベースをトラン
ジスタＱＢ，ＱＤの各ベースに共通接続し、エミッタを
接地し、コレクタをバイアス端子１０４Ｂに接続するト
ランジスタＱＡを含んで構成される。ここで、トランジ
スタＱＡのエミッタ面積は、トランジスタＱＢのエミッ
タ面積のＮ倍とする。
【００２３】次に、本実施の形態による多出力カレント
ミラー回路の回路動作について説明する。
ミラー回路の回路動作について説明する。
【００２４】補正電流Ｉｘは、トランジスタＱＡのエミ
ッタ面積が、トランジスタＱＢのエミッタ面積のＮ倍で
あり、トランジスタＱＡとトランジスタＱＢの各エミッ
タ・ベース電圧は互いに等しいので、 Ｉｘ＝Ｎ・Ｉｂ１ ・・・（１０） となる。Ｉｂ１＝Ｉｂとし、（１０）式を（８）’式を
代入すると、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉａ−（ｍ2−１−Ｎ）・Ｉｂ／ｍ ・・・（１１） となり、 ｍ2−１−Ｎ＝０ ・・・（１２） すなわち、 Ｎ＝ｍ2−１ ・・・（１３ ） となるように整数Ｎを設定することにより、ｍが２以上の任意の整数であっ ても、ベース電流による誤差を補正して、正確に入力電
流に比例した多出力の出力電流を得ることができる。
ッタ面積が、トランジスタＱＢのエミッタ面積のＮ倍で
あり、トランジスタＱＡとトランジスタＱＢの各エミッ
タ・ベース電圧は互いに等しいので、 Ｉｘ＝Ｎ・Ｉｂ１ ・・・（１０） となる。Ｉｂ１＝Ｉｂとし、（１０）式を（８）’式を
代入すると、 Ｉ１’＝Ｉ２’＝・・・＝Ｉｍ’＝Ｉａ−（ｍ2−１−Ｎ）・Ｉｂ／ｍ ・・・（１１） となり、 ｍ2−１−Ｎ＝０ ・・・（１２） すなわち、 Ｎ＝ｍ2−１ ・・・（１３ ） となるように整数Ｎを設定することにより、ｍが２以上の任意の整数であっ ても、ベース電流による誤差を補正して、正確に入力電
流に比例した多出力の出力電流を得ることができる。
【００２５】なお、整数Ｎを（１３）式を満たすように
設定するのが好適であるが、応用上（１３）式で算出さ
れる整数Ｎの±３０％以内であっても、差し支えない用
途が存在する。
設定するのが好適であるが、応用上（１３）式で算出さ
れる整数Ｎの±３０％以内であっても、差し支えない用
途が存在する。
【００２６】次に、本発明の第３の実施の形態について
図３を参照して説明する。
図３を参照して説明する。
【００２７】本実施の形態の多出力カレントミラー回路
は、図２に示す回路構成に加えて、出力トランジスタＱ
１〜Ｑｍの各エミッタと共通接点Ｐ間とに抵抗Ｒ１〜Ｒ
ｍを挿入している。
は、図２に示す回路構成に加えて、出力トランジスタＱ
１〜Ｑｍの各エミッタと共通接点Ｐ間とに抵抗Ｒ１〜Ｒ
ｍを挿入している。
【００２８】一般的に同一集積回路上に形成されたトラ
ンジスタ間のベース・エミッタ間電圧オフセットは、ト
ランジスタを隣接配置することにより小さくできるが、
通常数ｍＶのオフセットが発生する。
ンジスタ間のベース・エミッタ間電圧オフセットは、ト
ランジスタを隣接配置することにより小さくできるが、
通常数ｍＶのオフセットが発生する。
【００２９】本実施の形態では、出力トランジスタＱ１
〜Ｑｍの各エミッタと共通接点Ｐ間とに同じ値の抵抗Ｒ
１〜Ｒｍを挿入することにより、出力トランジスタＱ１
〜Ｑｍのベース・エミッタ間電圧オフセットによる出力
電流Ｉ１”〜Ｉｍ”間ばらつきを軽減している。
〜Ｑｍの各エミッタと共通接点Ｐ間とに同じ値の抵抗Ｒ
１〜Ｒｍを挿入することにより、出力トランジスタＱ１
〜Ｑｍのベース・エミッタ間電圧オフセットによる出力
電流Ｉ１”〜Ｉｍ”間ばらつきを軽減している。
【００３０】入力トランジスタＱＣのエミッタに接続し
ている抵抗ＲＣは、抵抗Ｒ１〜Ｒｍを挿入したことによ
り、トランジスタＱＢとトランジスタＱＤのコレクタ・
ベース間電圧に差が生じることによる入力電流Ｉａと出
力電流Ｉ１”〜Ｉｍ”間のオフセット電流を補正するた
めに挿入している。
ている抵抗ＲＣは、抵抗Ｒ１〜Ｒｍを挿入したことによ
り、トランジスタＱＢとトランジスタＱＤのコレクタ・
ベース間電圧に差が生じることによる入力電流Ｉａと出
力電流Ｉ１”〜Ｉｍ”間のオフセット電流を補正するた
めに挿入している。
【００３１】また、出力トランジスタＱ１〜Ｑｍ及び入
力トランジスタＱＣの各エミッタに抵抗Ｒ１〜Ｒｍ及び
抵抗ＲＣを接続することにより、出力トランジスタＱ１
〜Ｑｍの各出力インピーダンスを大きくし、各トランジ
スタのベース電圧の変動に対する出力電流変動の利得を
下げている。
力トランジスタＱＣの各エミッタに抵抗Ｒ１〜Ｒｍ及び
抵抗ＲＣを接続することにより、出力トランジスタＱ１
〜Ｑｍの各出力インピーダンスを大きくし、各トランジ
スタのベース電圧の変動に対する出力電流変動の利得を
下げている。
【００３２】これにより、ｍ個の出力トランジスタＱ１
〜Ｑｍに発生するベース・エミッタ間電圧のオフセット
電圧が、出力電流Ｉ１”〜Ｉｍ”に与える影響を小さく
することができる。
〜Ｑｍに発生するベース・エミッタ間電圧のオフセット
電圧が、出力電流Ｉ１”〜Ｉｍ”に与える影響を小さく
することができる。
【００３３】次に、出力トランジスタＱ１〜Ｑｍのベー
ス・エミッタ間電圧が、出力電流Ｉ１”〜Ｉｍ”にどれ
だけ影響を及ぼすかについて定量的に説明する。なお、
説明を簡略化するため、出力トランジスタＱ１〜Ｑｍが
出力トランジスタＱ１と出力トランジスタＱ２の２個の
場合に限定して説明する。
ス・エミッタ間電圧が、出力電流Ｉ１”〜Ｉｍ”にどれ
だけ影響を及ぼすかについて定量的に説明する。なお、
説明を簡略化するため、出力トランジスタＱ１〜Ｑｍが
出力トランジスタＱ１と出力トランジスタＱ２の２個の
場合に限定して説明する。
【００３４】最初に、抵抗Ｒ１，Ｒ２が挿入されていな
い場合の回路動作について説明する。
い場合の回路動作について説明する。
【００３５】出力トランジスタＱ１と出力トランジスタ
Ｑ２のベース・エミッタ間電圧ＶＢＥ１，ＶＢＥ２は次
式のように表される。
Ｑ２のベース・エミッタ間電圧ＶＢＥ１，ＶＢＥ２は次
式のように表される。
【００３６】 ＶＢＥ１＝（Ｋ・Ｔ／ｑ）・ｌｎ（Ｉ１／ＩＳ） ・・・（１４） ＶＢＥ２＝（Ｋ・Ｔ／ｑ）・ｌｎ（Ｉ２／ＩＳ） ・・・（１５） ここで、Ｋはボルツマン常数、Ｔは絶対温度、ｑは電子
の電荷絶対値、ＩＳは逆飽和電流である。
の電荷絶対値、ＩＳは逆飽和電流である。
【００３７】ＶＢＥ１−ＶＢＥ２＝２ｍＶのオフセット
電圧が、出力トランジスタＱ１と出力トランジスタＱ２
間にあるすると、次の（１６）式式が成立する。
電圧が、出力トランジスタＱ１と出力トランジスタＱ２
間にあるすると、次の（１６）式式が成立する。
【００３８】 （Ｋ・Ｔ／ｑ）・ｌｎ（Ｉ１／ＩＳ）−（Ｋ・Ｔ／ｑ）・ｌｎ（Ｉ２／ＩＳ） ＝０．００２ ・・・（１６） 上式より、 （Ｋ・Ｔ／ｑ）・ｌｎ（Ｉ１／Ｉ２）＝０．００２ ・・・（１７） を得る。
【００３９】Ｔ＝３００°Ｋとすると、Ｋ・Ｔ／ｑ≒２
６ｍＶとなり、この値を（１７）式に代入すると、次の
（１８）式を得る。
６ｍＶとなり、この値を（１７）式に代入すると、次の
（１８）式を得る。
【００４０】 Ｉ１／Ｉ２＝１．０８ ・・・（１８） （１８）式より、出力電流Ｉ１と出力電流Ｉ２間に８％
の電流オフセットを生じてしまうことがわかる。
の電流オフセットを生じてしまうことがわかる。
【００４１】次に抵抗Ｒ１，Ｒ２を出力トランジスタＱ
１，Ｑ２の各エミッタと共通接点Ｐ間との間に挿入した
場合について、図３を参照して説明する。
１，Ｑ２の各エミッタと共通接点Ｐ間との間に挿入した
場合について、図３を参照して説明する。
【００４２】図３において、トランジスタＱＢとトラン
ジスタＱＤのベース・エミッタ間電圧は互いに等しいた
め、トランジスタＱＢとトランジスタＱＤの単位面積当
たりのエミッタに流れる電流は等しくなり、トランジス
タＱＢのコレクタと、トランジスタＱＤのコレクタは同
一電位となっているため、ベース・コレクタ間電圧の差
による電流オフセットは発生しない。
ジスタＱＤのベース・エミッタ間電圧は互いに等しいた
め、トランジスタＱＢとトランジスタＱＤの単位面積当
たりのエミッタに流れる電流は等しくなり、トランジス
タＱＢのコレクタと、トランジスタＱＤのコレクタは同
一電位となっているため、ベース・コレクタ間電圧の差
による電流オフセットは発生しない。
【００４３】一例として図３において、ＲＣ＝Ｒ１＝Ｒ
２＝５００Ω、Ｉａ＝５００μＡとし、出力トランジス
タＱ１と出力トランジスタＱ２の間に２ｍＶのベース・
エミッタ間電圧オフセットがある場合、出力電流Ｉ１”
と出力電流Ｉ２”間の電流オフセットは約０．７％に大
幅に減少する。
２＝５００Ω、Ｉａ＝５００μＡとし、出力トランジス
タＱ１と出力トランジスタＱ２の間に２ｍＶのベース・
エミッタ間電圧オフセットがある場合、出力電流Ｉ１”
と出力電流Ｉ２”間の電流オフセットは約０．７％に大
幅に減少する。
【００４４】従って、出力トランジスタＱ１〜Ｑｍの各
エミッタと共通接点Ｐ間、及び入力トランジスタＱＣの
エミッタとトランジスタＱＢのコレクタ間とに同一抵抗
値の抵抗を挿入することにより、出力トランジスタのベ
ース・エミッタ間電圧オフセットによる入力電流に対す
る出力電流の誤差を軽減することができる。
エミッタと共通接点Ｐ間、及び入力トランジスタＱＣの
エミッタとトランジスタＱＢのコレクタ間とに同一抵抗
値の抵抗を挿入することにより、出力トランジスタのベ
ース・エミッタ間電圧オフセットによる入力電流に対す
る出力電流の誤差を軽減することができる。
【００４５】次に、本発明の第４の実施の形態について
図４を参照して説明する。
図４を参照して説明する。
【００４６】本実施の形態の多出力カレントミラー回路
は、図２に示す回路構成に加えて、トランジスタＱＢ，
ＱＤの各エミッタと接地間とに抵抗ＲＢ，ＲＤを挿入し
ている。
は、図２に示す回路構成に加えて、トランジスタＱＢ，
ＱＤの各エミッタと接地間とに抵抗ＲＢ，ＲＤを挿入し
ている。
【００４７】本実施の形態の多出力カレントミラー回路
は、トランジスタＱＢのエミッタ・ベース間電圧と、ト
ランジスタＱＤのエミッタ・ベース間電圧にオフセット
電圧が発生した場合、図３に示した第３の実施の形態と
同様に、入力電流に対する出力電流の誤差を軽減するこ
とができる。
は、トランジスタＱＢのエミッタ・ベース間電圧と、ト
ランジスタＱＤのエミッタ・ベース間電圧にオフセット
電圧が発生した場合、図３に示した第３の実施の形態と
同様に、入力電流に対する出力電流の誤差を軽減するこ
とができる。
【００４８】なお、上記の説明において、トランジスタ
ＱＡ，ＱＤは、トランジスタＱＢのエミッタ面積のＮ倍
及びｍ倍のエミッタ面積を有するとして説明したが、単
にエミッタ面積をＮ倍及びｍ倍するのではなく、トラン
ジスタＱＡ，ＱＤの単位エミッタ形状をトランジスタＱ
Ｂのエミッタ形状と同一とし、このエミッタ形状をそれ
ぞれＮ個及びｍ個配列する方が、トランジスタＱＡとト
ランジスタＱＤ及びトランジスタＱＢとトランジスタＱ
Ｄの整合性が改善される。
ＱＡ，ＱＤは、トランジスタＱＢのエミッタ面積のＮ倍
及びｍ倍のエミッタ面積を有するとして説明したが、単
にエミッタ面積をＮ倍及びｍ倍するのではなく、トラン
ジスタＱＡ，ＱＤの単位エミッタ形状をトランジスタＱ
Ｂのエミッタ形状と同一とし、このエミッタ形状をそれ
ぞれＮ個及びｍ個配列する方が、トランジスタＱＡとト
ランジスタＱＤ及びトランジスタＱＢとトランジスタＱ
Ｄの整合性が改善される。
【００４９】また、使用トランジスタとしてＮＰＮトラ
ンジスタを用いて説明したが、ＰＮＰトランジスタを用
いても同様な回路構成が可能である。
ンジスタを用いて説明したが、ＰＮＰトランジスタを用
いても同様な回路構成が可能である。
【００５０】この場合、ＰＮＰトランジスタで形成され
るトランジスタＱＡ，ＱＢ，ＱＤの各エミッタは電源に
接続される。
るトランジスタＱＡ，ＱＢ，ＱＤの各エミッタは電源に
接続される。
【００５１】さらに、図４において抵抗ＲＢと抵抗ＲＤ
を挿入したが、図２又は図３に示す実施の形態におい
て、この方法を適用した場合には、トランジスタＱＡと
接地間に抵抗ＲＡ（図示せず）を挿入して、トランジス
タ間のエミッタ・ベース間電圧オフセットによる入力電
流に対する出力電流の誤差を軽減する。
を挿入したが、図２又は図３に示す実施の形態におい
て、この方法を適用した場合には、トランジスタＱＡと
接地間に抵抗ＲＡ（図示せず）を挿入して、トランジス
タ間のエミッタ・ベース間電圧オフセットによる入力電
流に対する出力電流の誤差を軽減する。
【００５２】
【発明の効果】以上説明したように、本発明による多出
力カレントミラー回路は、出力トランジスタの数に依存
しないようにベース電流による誤差を補正して、正確に
入力電流に比例した多出力の出力電流を得ることができ
る。
力カレントミラー回路は、出力トランジスタの数に依存
しないようにベース電流による誤差を補正して、正確に
入力電流に比例した多出力の出力電流を得ることができ
る。
【００５３】また、出力トランジスタ間にベース・エミ
ッタ間電圧オフセットが発生しても、このベース・エミ
ッタ間電圧オフセットによる入力電流に対しての出力電
流の誤差を軽減することができる。
ッタ間電圧オフセットが発生しても、このベース・エミ
ッタ間電圧オフセットによる入力電流に対しての出力電
流の誤差を軽減することができる。
【００５４】さらに、複雑な計算及び作業を要せず、容
易に出力トランジスタの数に依存しないようにベース電
流による誤差を補正して、正確に入力電流に比例した多
出力の出力電流を得ることが可能である。
易に出力トランジスタの数に依存しないようにベース電
流による誤差を補正して、正確に入力電流に比例した多
出力の出力電流を得ることが可能である。
【図１】本発明の多出力カレントミラー回路の第１の実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図２】本発明の多出力カレントミラー回路の第２の実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図３】本発明の多出力カレントミラー回路の第３の実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図４】本発明の多出力カレントミラー回路の第４の実
施の形態を示す回路図である。
施の形態を示す回路図である。
【図５】従来の多出力カレントミラー回路の一例を示す
回路図である。
回路図である。
【符号の説明】 １０，１０４Ａ 入力端子 １１〜１ｍ 出力端子 １０１ 第１のカレントミラー回路 １０２ 第２のカレントミラー回路 １０３ 定電流回路 １０４ ベース電流補正回路 １０４Ｂ バイアス端子 Ｑ１〜Ｑｍ，ＱＡ〜ＱＤ トランジスタ Ｒ１〜Ｒｍ，ＲＢ，ＲＣ，ＲＤ 抵抗
Claims (8)
- 【請求項１】 ベース及びエミッタをそれぞれ共通接続
し、各トランジスタのコレクタから出力電流を取り出す
第１乃至第ｍ（ｍは２以上の整数）の出力トランジスタ
と、ベース及びコレクタを前記第１乃至第ｍの出力トラ
ンジスタの各ベースと入力電流を供給する定電流回路に
接続する入力トランジスタとを含む第１のカレントミラ
ー回路と、 コレクタを前記入力トランジスタのエミッタに接続する
第１のトランジスタ（ＱＢ）と、ベース及びコレクタを
前記第１のトランジスタ（ＱＢ）のベースと前記第１乃
至第ｍの出力トランジスタの各エミッタに接続する第２
のトランジスタ（ＱＤ）とを含む第２のカレントミラー
回路と、 入力端子を前記第１のトランジスタ（ＱＢ）のベースに
接続し、前記入力端子から補正電流を引き込むベース電
流補正回路と、を備える多出力カレントミラー回路。 - 【請求項２】 前記第１乃至第ｍの出力トランジスタの
ベース電流をＩｂとすると、前記補正電流Ｉｘを、次式
により算出される設定値の±３０％以内とする請求項１
記載の多出力カレントミラー回路。 Ｉｘ＝（ｍ2−１）・Ｉｂ - 【請求項３】 前記第２のトランジスタ（ＱＤ）のエミ
ッタ面積は、前記第１のトランジスタ（ＱＢ）のエミッ
タ面積のｍ倍である請求項１記載の多出力カレントミラ
ー回路。 - 【請求項４】前記ベース電流補正回路は、ベースを前記
入力端子に接続した第３のトランジスタ（ＱＡ）を含ん
で構成される請求項１記載の多出力カレントミラー回
路。 - 【請求項５】 前記第３のトランジスタ（ＱＡ）のエミ
ッタ面積を第１のトランジスタ（ＱＢ）のエミッタ面積
のＮ（Ｎは整数）倍とすると、整数Ｎを次式により算出
される設定値の±３０％以内とする請求項４記載の多出
力カレントミラー回路。 Ｎ＝ｍ2−１ - 【請求項６】 前記入力トランジスタのエミッタと前記
第１のトランジスタ（ＱＢ）のコレクタ間、及び前記第
１乃至第ｍの出力トランジスタの各エミッタと前記第２
のトランジスタ（ＱＤ）のコレクタ間に、それぞれ同一
抵抗値を有する抵抗を挿入した請求項１記載の多出力カ
レントミラー回路。 - 【請求項７】 前記第１のトランジスタ（ＱＢ）のエミ
ッタと基準電圧間、及び前記第２のトランジスタ（Ｑ
Ｄ）のエミッタと前記基準電圧間に、それぞれ同一抵抗
値を有する抵抗を挿入した請求項１記載の多出力カレン
トミラー回路。 - 【請求項８】 前記第３のトランジスタ（ＱＡ）のエミ
ッタ形状は、前記第１のトランジスタ（ＱＢ）のエミッ
タ形状をＮ個配列して形成し、前記第２のトランジスタ
（ＱＤ）のエミッタ形状は、前記第１のトランジスタ
（ＱＢ）のエミッタ形状をｍ個配列して形成した請求項
４記載の多出力カレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17125199A JP3459795B2 (ja) | 1999-06-17 | 1999-06-17 | 多出力カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17125199A JP3459795B2 (ja) | 1999-06-17 | 1999-06-17 | 多出力カレントミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357928A true JP2000357928A (ja) | 2000-12-26 |
| JP3459795B2 JP3459795B2 (ja) | 2003-10-27 |
Family
ID=15919866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17125199A Expired - Fee Related JP3459795B2 (ja) | 1999-06-17 | 1999-06-17 | 多出力カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3459795B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0863247A (ja) * | 1994-08-24 | 1996-03-08 | Toyota Autom Loom Works Ltd | 電流源回路 |
-
1999
- 1999-06-17 JP JP17125199A patent/JP3459795B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0863247A (ja) * | 1994-08-24 | 1996-03-08 | Toyota Autom Loom Works Ltd | 電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3459795B2 (ja) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861593B2 (ja) | 基準電圧発生回路 | |
| JPH07141452A (ja) | 乗算回路 | |
| US6465998B2 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| US6384673B1 (en) | Current mirror arrangement | |
| JP3459795B2 (ja) | 多出力カレントミラー回路 | |
| US5670868A (en) | Low-constant voltage supply circuit | |
| CN114371758B (zh) | 基准电压电路及芯片 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0863247A (ja) | 電流源回路 | |
| JP2722663B2 (ja) | 基準電圧回路 | |
| JP2002108467A (ja) | 定電圧出力回路 | |
| JP2665285B2 (ja) | 半導体集積回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| JPS63102505A (ja) | カレントミラ−回路 | |
| JP2572755B2 (ja) | 定電圧回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPS6282805A (ja) | 入力回路 | |
| JP2001016040A (ja) | 絶対値検波回路 | |
| JPH0342535A (ja) | 温度センサ回路 | |
| JPH1063361A (ja) | 基準電圧源回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPS62133810A (ja) | 掛算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |