JP2000500266A

JP2000500266A - 電界エミッタ装置、およびそれを製作するためのベールプロセス

Info

Publication number: JP2000500266A
Application number: JP9511213A
Authority: JP
Inventors: ジョーンズ，ゲイリイ，ダブリュ．; ジマーマン，スチーブン，エム．; シルバーネイル，ジェフリー，エイ．; ジョーンズ，スーザン，ケイ．，シュワーツ
Original assignee: フェドコーポレイション
Priority date: 1995-08-24
Filing date: 1996-08-19
Publication date: 2000-01-11
Also published as: WO1997009731A3; WO1997009731A2; US5886460A; EP0876676A4; KR19990044109A; EP0876676A2; US5844351A

Abstract

(57)【要約】ベールプロセスによって作った電界エミッタ装置（図１５）であって、解放層を含む保護層をこの装置のゲート電極層６２上に堆積し、この保護層がゲート電極層６２の開口を取囲む外周縁に覆い被さって、基板１２上の誘電体材料層３０に電界エミッタキャビティ７２をエッチングする間およびこのキャビティ７２から電界エミッタ材料を堆積することによってこのキャビティ内に電界エミッタ素子４０を形成する間、このゲート電極層６２の縁を保護する。これらのキャビティエッチング形成工程完了後、この保護層を容易に除去して、電界エミッタ装置を得る。この電界エミッタ装置は、更に、低いターンオン電圧で電界エミッタ素子４０から電子の高周波放出を可能にするために、電流リミッタ構成物１４を含む。

Description

【発明の詳細な説明】電界エミッタ装置、およびそれを製作するためのベールプロセス発明の分野本発明は、電界エミッションに基づくフラットパネルディスプレーを含む電界エミッション構造体および電界エミッション装置、並びにそのような構造体および装置の製造方法および用途に関する。発明の背景電界エミッション構造体および装置の技術では、マイクロエレクトロニクスエミッション素子、またはそのような素子を複数（アレー）使って、一つ以上の電界エミッタから電子束を放出する。この電界エミッタは、しばしば“チップ”と称し、電子の効果的放出を容易にするように特に形作られ、表面輪郭は、例えば、円錐状、ピラミッド状、またはリッジ状でもよい。電界エミッタ構造体は、電子銃、電界エミッタ構造体と放出した電子が選択的に当る光ルミネセンス材料を組合わせて含むディスプレー装置、および関連する制御電極と結合したエミッタチップの組立体を含む真空集積回路を含むマイクロエレクトロニクス用途に広い可能性および実際の有用性がある。典型的な従来技術の装置では、特徴として、電界エミッションチップをエミッタ導体と電気的に接触し、引出し電極と離間した関係に配置し、それによって電子放出間隙を形成する。このエミッタチップと引出し電極の間に電圧を掛けると、電界エミッタチップが電子束を放出する。実用的マイクロエレクトロニクス装置を得るために、このチップまたはチップアレーを、よく知られたプレーナ技術によって、珪素またはその他の半導体材料のような適当な基板上に作ってもよく、関連する電極をこの基板の上および／または中に作ってもよい。この技術分野では、二つの一般的電界エミッタの型式が知られ、基板に対する水平と垂直の電子ビーム放出方向が配向型式を決める。水平電界エミッタは、水平に配置したエミッタおよび電極を利用して、基板（水平に整列した）に平行な電子ビームエミッションを発生する。対応して、垂直電界エミッタは、垂直に配置したエミッタおよび電極を使用して、基板に垂直な電子ビームエミッションを発生する。水平電界エミッタの例は、ランベの米国特許第４，７２８，８５１号およびリー外の米国特許第４，８２７，１７７号に開示されている。これらのランベおよびリー外の構造体は、基板上に単一水平層として形成されている。改良した水平電界エミッタがジョンズ外の米国特許第５，１４４，１９１号に開示されている。垂直電界エミッタの例は、レヴィーンの米国特許第３，９２１，０２２号；スミス外の米国特許第３，９７０，８８７号；フカセ外の米国特許第３，９９８，６７８号；ユイト外の米国特許第４，００８，４１２号；ヘーベレヒツの米国特許第４，０９５，１３３号；シェルトンの米国特許第４，１６３，９４９号；グレー外の米国特許第４，３０７，５０７号；グリーン外の米国特許第４，５１３，３０８号；グレー外の米国特許第４，５７８，６１４号；クリステンセンの米国特許第４，６６３，５５９号；ブローディの米国特許第４，７２１，８８５号；バプティスト外の米国特許第４，８３５，４３８号；ボレル外の米国特許第４，９４０，９１６号；グレー外の米国特許第４，９６４，９４６号；スミス外の米国特許第４，９９０，７６６号；およびグレーの米国特許第５，０３０，８９５号に記載されている。更なる例として、トミイ等の米国特許第５，０５３，６７３号は、基板上にカソード材料の長く平行な層を作り、続いて第２基板を取付けてこれらのカソード材料層をそれらの間にブロックマトリックス状にサンドイッチするようにして電界エミッション構造体を製作することを開示している。その代りに、このカソード材料層を、それらの間にブロックマトリックス状にサンドイッチするようにして電界エミッション構造体を製作することを開示している。その代りに、このカソード材料層を、そのような型式のブロックマトリックスにサンドイッチした電気的に絶縁性の材料の層に入れてもよい。次にこのブロックを切断して、少なくともその一面にカソード材料が露出した素子を作る。カソード材料を絶縁性材料の層に入れた実施例では、スライスした部材を、カソード材料が絶縁体ケースの上に突出するように処理してもよい。どちらの実施例でも、次に、露出したカソード材料をエミッタチップ（マイクロチップカソード）に形作る。スピント等の米国特許第３，６６５，２４１号は、円錐状またはピラミッド状のチップのような針状素子を基板（典型的には、導電性または半導電性の）状に作る、垂直電界エミッションカソード／電界イオナイザ構造体を開示している。このチップアレーの上に、スクリーンまたはメッシュのような有孔電極部材を配置し、その開口を関連するチップ素子と垂直に整列する。この特許で開示されている一実施例では、針状素子が円筒形下台座部および上円錐形先端を含み、この台座部が有孔電極または上円錐形先端のどちらよりも抵抗性が高く、絶縁体をこの円錐形チップ電極と有孔電極部材の間に配置してもよい。この特許の構造体は、有孔部材（それは対向電極としてその場に残しても、他の有孔部材と交換してもよい）を通して金属を堆積することによって作り、金属尖端の規則的アレーを得ることができる。スピント等の特許に記載されている型式の構造体を製作するために、この技術分野で従来使った金属マイクロチッププロセスは、最初にガラスのような材料の基板上に基本構造体を作り、その上にカソード材料層、絶縁体材料層およびゲート材料層を次々に堆積する。最上のゲート材料層は、フォトマスクし、ＲＩＥ処理をしてこのゲート材料層に開口を作って、下の絶縁体層を露出する。次に、絶縁体材料、例えばＳｉＯ₂の下の層を化学エッチまたはＲＥＩ法によってエッチングしてこのゲート層の開口の下にカソード材料層まで伸びるキャビティを得る。このキャビティは、重なるゲート層の下を半径方向に外方に伸び、後者がこのキャビティの外周の周りに張出しを作る。次に、このマイクロチップエミッタ構造体形成プロセスでは、ゲート層上に蒸着法によって浅い角度（例えば、キャビティの中心軸から７５°の方向に沿って）分離層を真空堆積する。次に、このカソード層上のキャビティ内にマイクロチップ素子を作り、同時にゲート構造体上のこの分離層に重なる閉鎖層を作る。最後に、この分離層を電気化学的にエッチングして閉鎖層を除き、ゲート層がキャビティの中の円錐形エミッタチップを覆い被さるように囲むゲート電極構造体を作る、最終構造体を得る。ジョンズ等の米国特許第５，３７１，４３１号は、垂直コラムエミッタ構造体を開示し、それらのコラムは、導電性上端部および抵抗性底部を含み、水平基板から上方に垂直に伸びている。この配置によって、エミッタチップがコラムの上末端にでき、このチップが長いコラムによって基板から分離されている。絶縁層がこれらのコラムの間で基板上に作られている。エミッタ電極をコラムのベースに作ってもよく、引出し電極をコラムの上端に隣接して作ってもよい。ジョンズ等の米国特許第５，３７１，４３１号に記載されているように、垂直コラムエミッタ構造体は、基板面上にチップを作り、続いてこれらのチップ周りにトレンチを作って、最上端にチップを有するコラムを作ることによって製作してもよい。その代りに、米国特許第５，３７１，４３１号の垂直コラムエミッタ構造体は、基板にトレンチを作ってコラムを形成し、続いてこれらのコラムの上端にチップを作ることによって製作可能であると記載してある。どちらの方法も、トレンチを誘電体で埋めてもよく、導体層をこの誘電体の上に作って引出し電極を設けてもよい。垂直電界エミッタ構造体および製作方法の更なる改善は、１９９６年４月３日出願の“電界エミッタ構造体およびその製作方法”という名称のジョンズの米国特許出願第０８／６２７，９２２号、１９９３年３月１１日出願の“エミッタチップ構造体およびそれを含む電界エミッション装置、およびその製作方法”という名称のジョンズの米国特許出願第０２９，８８０号、並びに１９９４年９月１５日に国際公開パンフレットＷＯ９４／２０９７５として発行された、同時係属中の国際出願番号ＰＣＴ／ＵＳ９４／０２６６９に記載されている。発明の概要本発明によって、電界エミッタ装置、特に電界エミッタディスプレーの性能および信頼性を向上する多数の構造体が提供される。本発明は、その上これらの構造体を製作する方法を提供する。更に詳しくは、本発明は、電界エミッタ素子の種々の改良された構造体および基本構造体にそのアレーを容易に製作するための方法を提供し、その電界エミッタ素子は、従来技術で作った電界エミッタ素子に比べて、形状および寸法特性が優れて均一で、その結果、電界エミッタディスプレーに対する有用性が増す。図面の簡単な説明図１ないし図３は、後にその上にエミッタチップ素子を作るための基本構造体を作るためのプロセスを示す。図４ないし図６は、後にその上にエミッタチップ素子を作るための基本構造体を作るための、図１ないし図３に示すプロセスの代替プロセスを示す。図７ないし図９は、図１ないし図３または図４ないし図６のプロセスによって作った型式の基本構造体の上のエミッタチップ素子をエッチング形成することを示す。図１０ないし図１６は、図１ないし図３または図４ないし図６のプロセスによって作った型式の基本構造体の上のエミッタチップ素子を蒸着形成することを示し、図１０ないし図１２および図１５ないし図１６は、このプロセスの流れの中での構造体を概略的に示し、図１３および図１４は、電界エミッションアレーのベールを付けた前駆構造体の、および最終電界エミッションアレー構造体の顕微鏡写真を示す。発明、およびその好適実施例の詳細な説明本発明は、電子エミッタとして電界エミッタを使うフラットパネル・ビデオディスプレー用のプレーナ構造体に関する。この構造（およびその変形）は、ＸおよびＹ格子線をマトリックスアドレス・ディスプレーの作用領域へ接続するのを容易にする。絶縁体積層の組合せが、誘電体の厚さの２〜５倍までの長い絶縁体表面の離隔キャビティを作ることによって、エミッタ付近でゲート線とエミッタ線の間の絶縁をよくし、それによってエミッタ近くで絶縁体の表面を横切る漏電の可能性を著しく減じる（誘電体壁を横切る電界が低減するため）。本発明の改良された電界エミッタ構造体のその他の利点には次のものがある： −上誘電体層を使ってゲート導体の物理的支持を増す −エミッタパターニング工程に使うために表面を滑らかにする −この構造体の製作中に導電性欠陥を被覆し、そのような導電性欠陥から生ずる電気的短絡の可能性を減らす −この電界エミッタ構造体の好適実施例は、絶縁体構造の一部としてスピンオンプレーナ酸化珪素を独特の方法で使う。本発明による典型的なプレーナ構造体の重要な構造的構成要素はつぎの通り： −スピンオンプレーナ絶縁体 −遅速エッチング誘電体の蒸着層 −上端に長い誘電体を備えるＣ形キャビティを創る、誘電体積層にエッチングしたキャビティ −複数材料層の収容、それによって収束電極を造る。もう一つの側面で、本発明は、基本構造体に作ったキャビティの中に蒸着エミッタを作るための剥離構造体を意図する。重要な構造的構成要素には、次のものを含む多層の方向性を持って堆積した積層がある：１．例えば、Ｃｒまたはその他の有用なゲート構成材料で作ったゲート導体（または導体の組合せ）２．ゲート材料を腐蝕せずに選択的にエッチングできる解放層（例えば、Ｃｕで作った）３．キャビティのエッチング中に解放層およびゲートの表面側壁を保護する作用をする随意の上／横ベール材料４．ゲート材料および解放／ベール材料を堆積するとき、孔のアレーを作るための中間リソグラフィー剥離コラム。前記の特徴および側面を、次の開示で、以下に示す典型的なプロセス実施例を参照して、更に十分に説明する。本発明の一実施例による典型的プロセスでは、電界エミッタアレーを、図１ないし図３を参照して、以下の工程段階によって作る。１．ガラス基板１２上に、例えば、ＳｉＯ、Ｓｉ₃Ｎ₄、またはＡｌ₂Ｏ₃のエッチング停止層１０（図１）を堆積し（例えば、エッチング停止層１０を厚さ０．１ないし２ミクロンに）、次に、このエッチング停止層の上にＳｉＯ₂またはその他の適当な絶縁物材質の層１４を、後に堆積する導体と電流リミッタ層との和にほぼ等しい厚さ（例えば、１ミクロン）に堆積する工程。２．工程１で作った構造体をフォトレジスト１６およびエッチングトレンチ１８で二酸化珪素層１４を通してエッチング停止層１０までパターニングする（ＲＩＥ、プラズマ、若しくは緩衝酸化物エッチング、またはこれらのエッチング法の組合せによって）工程。このトレンチの高さを正確に設定するように、エッチングしたキャビティのベースでＳｉＯ₂を除くためにオーバエッチングを十分に行う。３．底部導体材料２０、例えばクロムを厚さ１０００オングストロームに、および次に電流リミッタ材料の層２４、例えばＳｉＯ＋ＳｉＯの重量を基に１０重量％のクロムの層を、例えば６０００オングストロームの厚さに堆積する工程。この電流リミッタ材料層の堆積に随意に先行および追従して、例えば、金またはアルミのインジェクタ材料層２２および２４を、この製品構造に所望する特性に依って、２００オングストロームのオーダの厚さに堆積してもよい（図２参照）。そのような堆積は、何か適当な方法、例えば、スパッタリングまたは蒸着法によって実施してもよい。例えば、図２に示すようなＡｕ- （ＳｉＯ＋Ｃｒ）- Ａｕ膜層構造をピーク電流対電圧装置に使ってもよい。最上層は、エッチング停止層および／またはキャリヤインジェクタ層の組合せでもよい。この電流リミッタ層は、後にこの製品ディスプレイを関連するエレクトロニックス部品および回路装置に接続するのを容易にするために、リード線の端を遮蔽してもよい。４．レジスト１６を溶剤で除去し、堆積した層を剥離して、図２に示す構造体を得る工程。５．ダウコーニング・フォックスのような材料のプレーナ酸化物層３０（図３参照）をスピンオンし（例えば、０．５ないし２ミクロンの厚さに）、緩い温度勾配の後に４５０℃で１時間ベークして硬化する工程。このスピンオン材料は、この酸化物材料層を製作する間に中間のベーキング工程を入れて、多層被膜に堆積してもよい。出来た構造体を図３に示す。図４ないし図６は、図１ないし図３に示したプロセスから生ずるのと同じ一般的型式の基本構造体を作るための代替プロセスを示す。この代替プロセスでは、図４ないし図６を参照して説明するように、以下の工程を実施する：１．用意した基板（例えば、図４に示すように、二酸化珪素またはＳｉＯの随意の純粋被膜１０を有する清浄なガラス基板１２）の上にレジスト１６を塗被する工程。２．エミッタライン金属２０、例えば、クロム、および電流リミッタ層２４を堆積し、並びに過剰な金属と共にレジストを剥離して（ＮＭＰのような適当な溶剤で剥離し、ＩＰＡでリンスし）、図５に示す構造体を得る工程。この電流リミッタは、随意に、例えば、ＳｉＯ＋２０％クロムのインジェクタ層を含んでもよい（ここで、クロムのパーセントは、ＳｉＯの重量に基づく重量による）。３．工程２から得た構造体に厚さ〜２ミクロンのポジレジストを塗被し、このレジストを塗被したベースをベークし、およびこのレジストを光源（例えば、水銀灯）を使って裏側から露出し、露出したレジストを適当な基礎現像材で現像し、並びに出来た構造体をベーキングする工程。４．この基本構造体（例えば、厚さ１．５ミクロンのＳｉＯ₂）の前側に電流リミッタ２４とエミッタ金属２０を組合わせた厚さと同じ厚さに絶縁体１４を堆積し、次に、過剰な絶縁体と共にレジスト１６を、ＮＭＰのような溶剤で剥離してＩＰＡでリンスする工程。５．導体２０／電流リミッタ２４構造体と堆積した絶縁体１４の間の隙間２５を埋めるためにスピンオン酸化物（図６には示さず）を堆積し、図１ないし図３に関連して説明したプロセスのようにベーキング／アニーリングをして同様な基本構造体を得る工程。そこで、上に、それぞれ、図１ないし図３を参照し、および図４ないし図６を参照して説明した代替プロセスから得た基本構造体は、次に図７ないし図９を参照して説明するように、その上に電界エミッタ素子を形成するために利用することができる。このエッチングしたエミッタチップ形成プロセスは、以下に示す工程を含む：Ａ．１．電流リミッタ材料２４の上面またはインジェクタ層２６の表面（この電流リミッタ材料がそれに関連するインジェクタ層を含むかどうかによって）を露出するために、スピンオン酸化物３０をエッチバックし、または研磨する工程。Ａ．２．このエミッタ材料がこの目的に十分役立たないなら、もし、先の工程でしてないなら、インジェクタ層を随意に堆積し（例えば、金をドープした珪素がこの目的に役立つ）、次に、珪素またはモリブデンのようなエミッタ材料３６を堆積する工程（図７参照）。Ａ．３．エミッタ材料層３６を適当なパターニング材料でリフトオフ・パターニングし、図７に示すように、その上に耐エッチング性キャップ３８を（例えば、５０ｎｍないし２，０００ｎｍの厚さに）堆積する工程。Ａ．４．エミッタ材料３６を最初等方性に、次に非等方性にエッチングして、図８に示すように、エミッタ４０を作り、絶縁体層４２、４４、および４６（例えば、ＳｉＯの層４２および４６、並びにＳｉＯ₂の層４４）を堆積して、図９に示すように絶縁体積層ＳｉＯ₂／ＳｉＯ／ＳｉＯ₂を形成する工程。Ａ．５．ＮｂまたはＣｒのような金属を含むことのある導体４８を堆積するためにゲートラインをパターニングし、これらのゲートラインを剥離またはエッチングし、続いてエミッタ材料３６をエッチングして尖端５２を尖らせおよびキャップ３８を剥離し、このエミッタアレーを完成して、図９に示す、各々円筒形下部５４および尖った尖端部５２を有する多数のエミッタ素子４０を含む製品電界エミッタアレー品を得る工程。本発明のもう一つの側面によれば、電界エミッタ素子を、製作中に保護材料層によって発生しようとする構造体の部分を遮蔽して、蒸着プロセスによって基本構造体の上に作り、そのようなプロセスを以下に図１０ないし図１６を参照して説明し、以後本発明の“ベールプロセス”と称する。これらの図で、図１０ないし図１６は、図１ないし図３または図４ないし図６のプロセスで作った型式の基本構造体上にエミッタチップ素子を蒸着形成することを示し、図１０ないし図１２および図１５ないし図１６は、このプロセスの流れの中での構造体を概略的に示し、図１３および図１４は、電界エミッションアレーのベールを付けた前駆構造体（図１３）の、および最終電界エミッションアレー構造体（図１４）の顕微鏡写真を示す。このベールプロセスを実施する際に、上に図１ないし図３および図４ないし図６に関連して例示的に説明したプロセスによって作ったような基本構造体に始って（図１０参照）、随意に遅速エッチングＳｉＯ＋ＳｉＯ₂層７０によって増大した誘電体（スピンオン酸化物）材料、層３０の最上表面をフォトレジスト材料でパターニンク化、その後導体層６２（例えば、クロムの）および剥離層６４（例えば、銅の）をスパッタリングまたは蒸着によって堆積する。次に適当な溶剤を使って、ドットの上部のフォトレジストおよび金属のそのようなドットを剥離し、金属および剥離層膜に孔のアレーを残す。変った種類の堆積、パターン、およびエッチングプロセス順序を、対応する多様な異なる構造体を作る目的で使ってもよい。そのような製作法を実施する際に、ステッパ、スキャナ、またはホログラフィシステムと共に従来のリソグラフィー法を使って、画素のグループをパターン化してもよい。絶縁体層のフォトレジスト・パターニングから得る上記のパターンは、使用するスピンオン（酸化物堆積）プレーナ法のために基板に表面粗さがないので、干渉レーザビームを使って堆積したフォトレジストに露出してもよい。フォトレジスト塗被酸化物層上に干渉計型リソグラフィーを実施するための干渉レーザビームによるレーザ放射露出は、例としてクリプトンレーザ（波長＝〜４１６ｎｍ）またはアルゴンレーザ（波長＝〜３５１ｎｍ）から線と空間の干渉縞を露出し、基板を９０度回転し、および次にこの基板をレーザ放射に再露出することによって行ってもよい。レーザ干渉フィードバック展開システムを都合よく利用することができる。そのような製作方法の更なる好適な側面として、ポリイミドのような材料の反射防止層をホトレジストの下に使ってもよい。包括的ドットパターンアレーを使っても、エミッタリード線とゲートが重なるところでは、画素の自己整合を達成することができる。この干渉レーザビームリソグラフィー法では、ドットのアレーを群に形作るために、エミッタドットに加えてリソグラフィーマスクパターンを使ってもよい。このマスクは、次のエミッタ材料堆積中に閉じることのない大きいドットまたは線のパターンを作るために使ってもよく、それによってエミッタ剥離の速度および容易さを高める。誘電体の随意の第２層７０は、スピンオン誘電体（図１０に示す誘電体の第２層３０）の硬化後に堆積してもよく、ＳｉＯ、ＳｉＯ₂、ＳｉＯ＋ＳｉＯ₂混合物、またはその他の適当な誘電体材料でもよい。ゲート層６２、解放層６４、および随意の上剥離層６４／ベール層６６を、これらを堆積する基板の表面に対してわずかな角度で堆積することによって、図１０に示すような前駆品ができる。この前駆品は、後に蒸着で作るエミッタのために理想的剥離構造体と成り、浅い角度の蒸着を使ってマイクロチップエミッタアレーを作るための従来技術の方法より、実行するのがかなり簡単で容易な製作方法を可能にする。ゲート層６２、解放層６４、および随意の上剥離層６４／ベール層６６のスパッタリングは、当業者がそのような方法論のための最適圧力およびその他の作業条件を指定するために不当な実験作業を必要とすることなく容易に決められ、剥離コラムの壁に堆積した材料の蓄積を比較的低圧で制御ができる場合は、複数成分の層を作るためにも使ってよい。この方法論を実施する際に、解放層６４および保護層（随意の上剥離層６４およびベール層６６を含む）を、ゲート金属層６２の堆積に使う角度よりわずかに浅い蒸着角度で堆積することが一般的に有利であることが分った。保護層（随意の上剥離層６４およびベール層６６を含む）の上ベール層６６は、随意であるが、中間処理中に解放層の腐蝕に対する感度を減らす助けをする。このベール層６６は、剥離（解放）層６４と両立し、このベール層が受ける製作処理条件で、ゲート導体層６２を保護するのに有効である、任意の適当な構成材料で作ってもよい。好適なベール層６６種には、クロムおよびニッケルがある。図１０は、この構造体の上部が剥離キャビティ６８を含むのを示し、その剥離キャビティは、剥離層６４の形成後であるがベール層６６の形成前に使用するエッチング媒体を使って剥離層６４および導体層６２をエッチングし抜く適当な手法、例えばＲＩＥ、プラズマまたは湿式エッチング法によって作ることができ、それで後のベール層６６の堆積を、図１０に示すように、このベール材料が剥離層の上の剥離キャビティ６８の側壁上に保護部を作るような方法で実施できる。随意の上剥離層６４およびベール層６６を含む保護層を、関連するゲート導体層６２および遅速エッチング絶縁体層７０（それは上記のようにＳｉ＋ＳｉＯ₂ 、またはその他の適当な絶縁物材質を含んでもよい）と共に、図１１に更に詳細に示す。図１１に示すように、保護ベールおよび解放材料層がゲート導体層６２の縁を覆い、上保護ベール層６６が、ＲＩＥ、プラズマまたは湿式エッチングを使うキャビティエッチング中に解放層６４／ゲート層６２の縁を保護することを保証する。従って、後にエミッタ材料をこれらのキャビティに堆積するとき、過剰なエミッタ材料がベール層または剥離層に蓄積し、ゲート縁に蓄積せず、それによって後の過剰なエミッタ材料のきれいな剥離を促進する。この様にして、解放層６４とベール層６６の両方を使って薄いベール構造体を作り、それはエミッタキャビティの断面積をわずかに狭めるだけで、それにも拘らず後の処理で容易に剥離できる。次に、キャビティエッチング工程を、適当なエッチング媒体およびそのような目的に有効な手法を使って実施して誘電体層７０および３０にキャビティを作る。例として、そのようなエッチングをＲＩＥ（例えば、そのための試薬としてＣＦ４で）を使い、またはＢＯＥのような湿式処理法により、またはそれらの組合せによって実施することができる。電流リミッタ材料２４／インジェクタ層２６上でエッチングがきれいに停止することを保証するために、湿式エッチング工程を使ってそのようなエッチング作業を仕上げるのが好ましい。出来上がったキャビティ７２をエッチングした構造体を図１２に示す。誘電体（酸化物）層３０にキャビティ７２を作ってから、これらのキャビティにエミッタ材料を堆積する。このエミッタ材料は、この技術分野で電界エミッタ素子を作るために使って有用な、適当な構成材料のどれでもよい。例として、このエミッタ材料は、珪素、またはＳｉＯ＋５０％Ｃｒのような材料を含んでもよい。このエミッタ材料を蒸着によって低圧（例えば、＜１０^-5Torr）でこのキャビティ入口の“孔”が閉じるまで堆積し、それによって、図１３の顕微鏡写真に示すように、過剰なエミッタ材料で“閉じた”状態で尖ったエミッタチップを作り、その写真には、このエミッタ素子およびキャビティ構造の内部形態を見せるために切断した立面断面でこの前駆品を示す。この顕微鏡写真は、３５．０Ｋ倍で撮り、これらのエミッタ素子の極端に均一な構造特性、および剥離（解放）層およびベール層を含む保護層の重なる形態を示す。図１３の顕微鏡写真に示す構造体の形成後、剥離層（もしあれば、随意のベール層も一緒に）を除去して、キャビティ７２への入口を“再開”する。そのような保護層の除去は、そのような目的に有効な適当な試薬で行うことができ、その特定の試薬は、保護層の特定の成分に依って当業者が不当な実験作業を必要とすることなく容易に決めることができる。例として、もし、銅の剥離層を使っているなら、過剰なエミッタ材料を解放するために硝酸を使うことができ、他の酸または非酸の除去種を他の解放層材料に有利に使うことができる。構成要素たる剥離層および（随意の）ベール層をその上にオーバコートした過剰なエミッタ材料と共に含む保護層を除去する際に、ゲート縁に堆積したスプリアスエミッタ材料を分離するために、ゲート材料層の短いエッチングを使ってもよい。そのような除去のための例示的プロトコルは、クロムがゲートエミッタ層である場合に、厚さ〜０．２５ｎｍの材料をエッチングで除去するために、水に１０重量％の過マンガン酸カリウムを２５℃で超音波攪拌した溶液を利用する。図１４は、出来た電界エミッタアレー構造体の、４０．０Ｋ倍で撮った顕微鏡写真である。この顕微鏡写真は、基本構造体のキャビティの中のエミッタチップ素子を示し、このチップ素子がゲート電極層によって覆い被さるように囲まれ、キャビティの輪郭がこの顕微鏡写真に示す立面断面で滑らかな凹形である。このキャビティをスピンオン酸化物材料層にエッチバックして、重なる誘電体（遅速エッチング材料）が張出しを形成し、エミッタチップ素子とゲート電極の間に漏電経路を延すようにし、次にこの遅速エッチング誘電体層をゲート電極に関してエッチバックして、出来た電界エミッションアレー装置を作動する際、低ターンオン電圧で、電子放出を高効率に刺激するために、チップを含む開口でのゲート電極層の縁がこのチップ素子の上末端に適当に近接するようにする。図１４の顕微鏡写真に示す電界エミッタアレー構造体の詳細を図１５に概略的に示し、その構造体のキャビティ部の拡大立面図を図１６に示す。図１５および図１６に示すように、この電界エミッタアレー構造体は、スピンオン酸化物層３０に作ったキャビティ７２の中のインジェクタ層２６の上にエミッタチップ素子４０を含む。このエミッタチップ素子は、ゲート電極６２によって覆い被さるように囲まれ、その電極の下に、この電極とスピンオン酸化物層３０の間に遅速エッチング絶縁体層７０が介在する。絶縁体層７０は、キャビティ７２の上開口を囲むゲート電極の周辺から差分的にエッチバックして、ゲート電極が遅速エッチング絶縁体層７０の上に張出すようにする。次に、この遅速エッチング絶縁体層７０は、スピンオン酸化物層３０に比べてそのエッチング特性が遅い結果として、キャビティ７２の開口でこのスピンオン酸化物層の上に張出して、先に議論したように拡張漏電経路を作る。この様に、エミッタ素子４０は、底部導体２０、インジェクタ層２２、電流リミッタ層２４、およびインジェクタ層２６を含む台座構造の上に載っている。次に、その台座構造は、基板１０の上面に作られた誘電体層１０の上に載っている。誘電体層１０の上のエミッタ素子台座支持構造体は、層１０の表面を横断して絶縁物材質のメサ形台座１４が交互し、これらの連続して交互する台座の隙間がスピンオン酸化物層３０で埋められている。図１６は、この電界エミッションアレー構造体のエミッタチップ素子および周囲部のクローズアップ拡大図を示す。図１６に示すように、エミッタチップ素子４０が随意のインジェクタ層２６に支持され、そのような層のないところでは、エミッタチップ素子のベースの末端が電流リミッタ層２４の上面に載っているだろう。スピンオン絶縁体層３０に上絶縁体層７０が覆い被さって張出し、次にこの上絶縁体層にゲート電極層６２が覆い被さって張出している。このゲート電極層は、図１６に示すように、この構造体全体でのゲート電極の相対的電気分離を強化する目的のために、その上に絶縁物材質の層７６を有してもよい。本発明を実施する際、エミッタ素子を形成するとき、もし、最初に高仕事関数の材料（例えば、ＳｉＯ＋Ｃｒ、またはダイヤモンド状膜）を使ってエミッタを作ったなら、仕事関数を下げるために、ある場合にはエミッタチップ素子を適当な低仕事関数の材料のエミッタ被膜でオーバコートすることが有利かも知れない。次に、このオーバコートしたエミッタチップを含むキャビティの側壁の清掃は、低仕事関数の材料を堆積してから、過剰な低仕事関数の材料をキャビティの側壁から除去することによって有利に実施することができ、それによってゲートからエミッタへの漏電を減少し、それは、この過剰な低仕事関数の材料の除去がなければ、増したかも知れない。エミッタチップ素子をオーバコートするための適当な低仕事関数の被膜材料には：ＳｉＯ＋１５〜８０％（ＳｉＯに基づく重量で）のクロム；珪化クロム；珪化ニオブ；または空気中で３５０℃と１０００℃の間（例えば、１〜１２時間のオーダの期間につき）で酸化可能なその他の安定な低仕事関数の珪化物があるが、低コストガラスを基板材料として使用することとの処理条件の両立性のために、４００〜５００°と１〜１２時間のオーダの酸化処理時間が好ましい。上に説明したような電界エミッションアレーを完成してから、次に、エミッタ線をリソグラフィーでパターニングし、使用するエミッタ線材料に適当なエッチング媒体でエッチングする。例として、過マンガン酸カリウム水溶液をクロムのエミッタ線をエッチングするために使うことができる。電界エミッションアレー製品およびそれを含むフラットパネルディスプレー製品の製作に利用できる、本発明の広い範囲内のその他の変形および修正に関して、この電界エミッタアレー用のゲート線は、外部リード線への接触をよくするために薄い金層を伴い、クロムから何か適当な手法、例えば、蒸着またはスパッタリングによってクロムから堆積してもよい。薄いニッケル層をクロムゲート材料の上に、またはクロムゲート材料の代りに堆積し、次に金で浸漬被覆してもよい。産業上の適用可能性本発明の電界エミッタ構造体および製作技術は、電界エミッタを基にした種々のマイクロエレクトロニクス製品を製造するために使うことができ、それらには、電界エミッタ構造体とこれらの電界エミッタ素子から放出した電子が選択的に当る光ルミネセンス材料を組合わせて含むフラットパネルディスプレー、並びに、電子銃、関連する制御電極と結合したエミッタチップの組立体を含む真空集積回路、およびその他の電界エミッタを基にした製品がある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者シルバーネイル，ジェフリー，エイ. アメリカ合衆国12401 ニューヨーク州キングストン，フェアビューアベニュー 27 (72)発明者ジョーンズ，スーザン，ケイ．，シュワーツアメリカ合衆国12601 ニューヨーク州パウフキープシー，アカデミーストリートナンバー 503，181

Claims

【特許請求の範囲】１．基板上の支持構造体に載った電界エミッタ素子を含む電界エミッタ装置であって、ゲート電極がこの電界エミッタ素子を覆い被さるように囲む装置に於いて、この支持構造体が一酸化珪素を含む電流リミッタ材料で作った電流リミッタ支持部材を含み、この電流リミッタ材料がその中にある一酸化珪素の重量に基づいて約５ないし約８０重量％のクロムを含む装置。２．電界エミッタ装置であって：基板；底部導体および上記底部導体上の電流リミッタ本体を含み、この基板から一般的に平坦な表面を形成する上部末端まで上方に伸びる電界エミッタ支持構造体；上記支持構造体上の電界エミッタ素子；この電界エミッタ素子を囲み、中にこの電界エミッタ素子を含むキャビティを形成し、キャビティ側壁がこの電界エミッタ素子と離間した関係にあり、平坦な上端面を有する、プレーナスピンオン酸化物絶縁体材料の層；このプレーナスピンオン酸化物絶縁体材料の平坦な上端面上にある、このプレーナスピンオン酸化物絶縁体材料とは異なる第２絶縁体材料の層で、このキャビティの上に張出して拡張漏電経路を形成する層；並びにこの第２絶縁体材料の層の上にあり、この第２絶縁体材料の層の上およびこのキャビティの上に、縁がこの電界エミッタ素子を取囲むまで張出すように伸びるゲート電極層；を含む装置。３．請求項２による電界エミッタ装置に於いて、この第２絶縁体材料がプレーナスピンオン酸化物絶縁体材料に対して高いエッチング抵抗特性を有する装置。４．請求項２による電界エミッタ装置に於いて、この電界エミッタ支持構造体が上記基板上に載っていて、この基板と電界エミッタ支持構造体の間に誘電体材料の中間層がある装置。５．請求項２による電界エミッタ装置に於いて、この電界エミッタ支持構造体が絶縁体材料のブロック部材と横に隣接し、この電界エミッタ支持構造体と上記各横に隣接する絶縁体材料のブロック部材の間に間隔があり、このプレーナスピンオン酸化物絶縁体材料の層がこの電界リミッタおよび横に隣接する絶縁体材料のブロック部材に重なり、それらの間の間隔を埋める装置。６．請求項２による電界エミッタ装置に於いて、この電界エミッタ支持構造体がこの底部導体と電流リミッタ本体の間に電子注入材料の第１層、およびこの電流リミッタ本体と電界エミッタ素子の間に電子注入材料の第２層を含む装置。７．請求項６による電界エミッタ装置に於いて、この第１電子注入層および第２電子注入層をアルミと金から成るグループから選択した金属で作る装置。８．電界エミッタ装置前駆品であって：基板；中に電界エミッタ素子を気相堆積で形成するためのキャビティで、上記電界エミッタ素子からの電子を放出するために通る上開口を有するキャビティを形成する、この基板上の絶縁体材料；この電界エミッタ素子を取囲み、上記電界エミッタ素子と離間した関係に取囲む外周縁を形成するための、この絶縁体材料の上のゲート導体層で、上記取囲む外周縁が次にこのゲート電極層にこのキャビティの上開口と整列した開口を形成する導体層；並びにこのゲート導体層の上の保護層で、（ｉ）このゲート導体層の上に剥離層を含み、および（ii）上記電界エミッタ素子の上記気相堆積形成中に電界エミッタ素子形成材料が上記ゲート導体層の取囲む外周縁に堆積するのを制限するために、上記ゲート導体層の上記取囲む外周縁の上に伸びる保護層；を含む前駆品。９．請求項８による電界エミッタ前駆品に於いて、この保護層がこの剥離層の上にベール層を含み、上記ベール層が上記ゲート導体層の取囲む外周縁に重なる前駆品。 10．請求項８による電界エミッタ前駆品に於いて、この剥離層が銅を含み、このベール層がクロムとニッケルから成るグループから選択した金属を含む前駆品。 11．電界エミッタ装置前駆品であって：基板；中に電界エミッタ素子を含むキャビティで、上記電界エミッタ素子からの電子を放出するために通る上開口を有するキャビティを形成する、この基板上の絶縁体材料；この電界エミッタ素子を取囲み、上記電界エミッタ素子と離間した関係に取囲む外周縁を形成するための、この絶縁体材料の上のゲート導体層で、上記取囲む外周縁が次にこのゲート電極層にこのキャビティの上開口と整列した開口を形成する導体層；このゲート導体層の上の保護層で、（ｉ）このゲート導体層の上に剥離層を含み、および（ii）上記電界エミッタ素子の上記気相堆積形成中に電界エミッタ素子形成材料が上記ゲート導体層の取囲む外周縁に堆積するのを制限するために、上記ゲート導体層の上記取囲む外周縁の上に伸びる保護層；並びに上記保護層上に過度に堆積し、このキャビティの上記上開口少なくとも部分的に閉塞する電界エミッタ素子形成材料の蒸着層；を含む前駆品。 12．中に電子を放出するための電界エミッタ装置に使うための電界エミッタ構造体であって、上記電界エミッタ構造体が第１の比較的高い仕事関数特性を有する第１材料の本体部を含み、および第２の比較的低い仕事関数特性を有する第２材料でオーバコートされる構造体に於いて、この第２材料を：ＳｉＯ＋１５〜８０％（ＳｉＯに基づく重量で）のクロム；および空気中で約３５０℃ないし１０００℃の温度で約１ないし約１２時間の加熱時間中に酸化可能な金属珪化物；から成るグループから選択する構造体。 13．請求項１２による電界エミッタ構造体に於いて、上記第２材料を：ＳｉＯ＋１５〜８０％（ＳｉＯに基づく重量で）のクロム；珪化クロム；および珪化ニオブ；から成るグループから選択する構造体。 14．請求項１２による電界エミッタ構造体に於いて、上記第２材料が空気中で約３５０℃ないし１０００℃で約１ないし約１２時間の加熱時間中に酸化可能である構造体。 15．電界エミッタ装置を作る方法であって、（ｉ）基板上の誘電体材料層にキャビティをエッチングし、この誘電体材料層が、上記キャビティと通じるために開口のあるゲート電極層を覆い被され、上記開口が上記開口を形成する上記ゲート電極層の取囲む外周縁によって境界付けられる工程、および（ii）上記キャビティの中に上記開口から電界エミッタ材料を堆積することによって電界エミッタ素子を形成する工程を含む方法に於いて：上記工程（ｉ）および（ii）の間中上記ゲート電極層の縁を保護するために、上記ゲート電極層上に解放層を含む保護層を堆積し、この保護層が中に上記開口を形成する上記電極層の取囲む外周縁に覆い被さる工程、並びに上記工程（ｉ）および（ii）の完了後に上記保護層を除去して、上記電界エミッタ装置を得る工程を含む改良。 16．請求項１５による方法に於いて、この保護層が下にある銅で作った解放層および上にあるクロムまたはニッケルで作ったベール層を含む方法。