JPH0612976A - 電界放出陰極の形成方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、電界放出陰極の形成方法に関し、
エミッタティップとアノード電極間の距離を短くするこ
とができ、電子の走行距離を短くして、高速動作させる
ことができ、しかも容易に安定に形成することができる
電界放出陰極の形成方法を提供することを目的とする。 【構成】 基板１のゲート及びエミッタが形成される領
域以外の領域に第１の絶縁膜２を形成し、前面に導電性
膜３を形成し、該導電性膜３をエッチングして、パッド
部３ｂとサポート部３ｄとアノード部３ｃとからなるア
ノードパターン３ａを形成した後、該アノードパターン
３ａをマスクとし、該第１の絶縁膜２間の基板１を所定
のサイドエッチングが入る条件でエッチングして、アノ
ードパターン３ａのアノード部３ｃ直下に最上部が鋭角
なエミッタティップ１ａを形成し、次いで、該第１の絶
縁膜２と該エミッタティップ１ａ間の基板１上に第２の
絶縁膜４及びゲート電極５を順次形成する工程とを含む
ように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界放出陰極の形成方
法に係り、詳しくは、表示素子やマイクロ真空管等に用
いられる微小冷陰極の形成方法に適用することができ、
特に、エミッタティップとアノード電極間の距離を短く
して電子の走行距離を短くすることができる電界放出陰
極の形成方法に関する。

【０００２】近年、微小冷陰極は、表示素子やマイクロ
真空管等に用いられており、後者のマイクロ真空管にお
いては、半導体素子と比較して電子の移動度が大きく、
高速及び高温動作、放射損傷に強いという特徴を活かし
て、マイクロウェーブ素子、超高速演算素子、宇宙、原
子炉等の放射線環境、高温環境、表示素子等への応用が
期待されている。

【０００３】

【従来の技術】図４はマイクロ真空管に用いられる電界
放出陰極の構造を示す図である。図４（ａ）では、シリ
コン基板31上に円錐形状のエミッタティップ32を形成
し、このエミッタティップ32を取り囲むように離間させ
てシリコン酸化膜33を形成し、更にエミッタティップ32
上で開口部34を有するゲート電極35を形成して構成した
ものである。

【０００４】また、図４（ｂ）では、シリコン基板31上
に各々対向するように離間させてエミッタティップ32及
びゲート電極35を形成して構成したものである。この図
４（ａ）、（ｂ）の電界放出陰極では、エミッタティッ
プ32とゲート電極35間に電圧を印加することにより、エ
ミッタティップ32のコーン先端に大きな電界が加わって
電界放出を生じさせることができる。

【０００５】次に、図５は従来の電界放出陰極の形成方
法を説明する図である。図５において、図４と同一符号
は同一または相当部分を示し、41はシリコン基板31を熱
酸化して形成されたＳｉＯ₂ 等のシリコン酸化膜であ
り、41ａはシリコン酸化膜41がエッチングされ形成され
た円形形状のマスクパターンであり、42はシリコン基板
31のエミッタティップ32表面を熱酸化して形成されたＳ
ｉＯ₂ 等のシリコン酸化膜である。そして、43、44は各
々ＳｉＯ₂ 等の絶縁膜、Ｃｒ等の導電性膜であり、44ａ
は導電性膜44がエッチングされ形成されたゲート電極で
ある。

【０００６】次に、その電界放出陰極の形成方法を説明
する。まず、図５（ａ）に示すように、ｎ型シリコン基
板31を熱酸化してシリコン基板31上にシリコン酸化膜41
を形成した後、図５（ｂ）に示すように、シリコン酸化
膜41をリアクティブイオンエッチング（ＲＩＥ）により
円形形状になるようにエッチングして円形形状のマスク
パターン41ａを形成する。

【０００７】次に、図５（ｃ）に示すように、マスクパ
ターン41ａをマスクとしてＲＩＥによりマスクパターン
41ａ下部に適度なサイドエッチングが生じる条件でエッ
チングしてエミッタティップ32を形成する。この時、シ
リコン基板31上部のサイドエッチングが進んでコーンが
形成されてくるが、マスクパターン41ａが取れないよう
に残っている状態でエッチングを終了させる。この状態
では、エミッタティップ32先端は平坦で尖っていないた
め、マスクパターン41ａをエミッタティップ32先端の平
坦部上に残すことができる。この後、図５（ｄ）に示す
ように、シリコン基板31のエミッタティップ32にかけて
シリコンを熱酸化してエミッタティップ32表面にシリコ
ン酸化膜42を形成する。この処理によりエミッタティッ
プ32内部にシリコンの極めて鋭い先端が形成される。

【０００８】そして、Ｃｒ導電性膜44をパターニングし
てゲート電極44ａを形成することにより、図５（ｇ）に
示すような電界放出陰極を得ることができる。次に、図
５（ｅ）に示すように、ＳｉＯ₂ 、Ｃｒを順堆蒸着して
絶縁膜43及び導電性膜44を形成した後、図５（ｆ）に示
すように、フッ酸に浸漬してエミッタティップ32表面の
シリコン酸化膜42部分を除去して、マスクパターン41ａ
とその上にある絶縁膜43と導電性膜44をリフトオフによ
り除去する。

【０００９】上記した従来の電界放出陰極では、円形形
状のシリコン酸化膜41を用い、マスクパターン41ａ下部
でサイドエッチングが入るようにシリコン基板31上部を
エッチングしてエミッタティップ32を形成し、この際、
マスクパターン41ａが離脱しないようにエミッタティッ
プ32先端部が鋭角ではなく平坦な状態でエッチングを止
め、マスクパターン41ａが離脱しないように残した状態
でエミッタティップ32を熱酸化してエミッタティップ32
先端部を鋭角になるようにしている。エミッタティップ
32先端が鋭角になるまでエッチングしてしまうと、マス
クパターン41ａは離脱してしまい、この状態で全面に絶
縁膜43、導電性膜44を形成してエッチングしてもゲート
開口部を形成するのは非常に困難である。このため、上
記したように、マスクパターン41ａを残した状態で絶縁
膜43、導電性膜44を蒸着により形成し、リフトオフによ
りエミッタティップ32表面のシリコン酸化膜42部分を除
去して、マスクパターン41ａとその上の絶縁膜43及び導
電性膜44を除去することでゲート開口部を形成してい
る。

【００１０】

【発明が解決しようとする課題】しかしながら、上記し
た従来の電界放出陰極の形成方法では、図６に示すよう
に、アノード電極51はエミッタティップ32に対してゲー
ト電極44ａの外側の絶縁膜43上にゲート電極44ａと離間
（フォトリソグラフィー限界で１μｍ程度）させて形成
していたため、高速動作をさせようとすると、エミッタ
ティップ32とアノード電極51間の距離が長くて電子の走
行距離が長いため、高速動作させることができないとい
う問題があった。

【００１１】このため、エミッタティップ32とアノード
電極51間の距離を短くして電子の走行距離を短くするに
は、アノード電極51をエミッタティップ32の真上に配置
すればよいのは容易に推測されるところであり既に報告
されているが、上記した従来の電界放出陰極の形成方法
からその構造を実現するのは非常に困難であり、未だそ
の電界放出陰極の形成方法については報告されていな
い。

【００１２】そこで本発明は、エミッタティップとアノ
ード電極間の距離を短くすることができ、電子の走行距
離を短くして、高速動作させることができ、しかも容易
に安定に形成することができる電界放出陰極の形成方法
を提供することを目的としている。

【００１３】

【課題を解決するための手段】本発明による電界放出陰
極の形成方法は上記目的達成のため、基板上に鋭く尖っ
た部分を形成しそこからの電界放出により電子ビームを
取り出す電界放出型陰極の形成方法において、導電性膜
をマスクにしてエミッタをエッチングにより形成し、そ
の後絶縁膜、引き出し電極膜を形成し、マスクの導電性
膜を陽極として用いるものである。

【００１４】本発明による電界放出陰極の形成方法は上
記目的達成のため、基板のゲート及びエミッタが形成さ
れる領域以外の領域に第１の絶縁膜を形成する工程と、
次いで、全面に導電性膜を形成する工程と、次いで、該
導電性膜をエッチングして、該第１の絶縁膜上にパッド
部を形成するとともに、該パッド部間の該基板上にアノ
ード部を形成し、更に該アノード部と該パッド部間に該
アノード部幅よりも小さい幅のサポート部を形成するこ
とにより、該パッド部と該サポート部と該アノード部と
からなるアノードパターンを形成する工程と、次いで、
該アノードパターンをマスクとし、該第１の絶縁膜間の
基板１を所定のサイドエッチングが入る条件でエッチン
グして、アノードパターンのアノード部直下に最上部が
鋭角なエミッタティップを形成する工程と、次いで、該
第１の絶縁膜と該エミッタティップ間のシリコン基板上
に第２の絶縁膜及びゲート電極を順次形成する工程とを
含むものである。

【００１５】

【作用】本発明では、後述する実施例の図１〜３に示す
如く、アノードパターン３ａを、絶縁膜２上に形成した
パッド部３ｂと、シリコン基板１上に形成した略円形形
状（アノード部３ｃ直下に先端が鋭角なエミッタティッ
プ１ａを形成するため）のアノード部３ｃと、アノード
部３ｃとパッド部３ｂ間に形成したアノード部３ｃ幅よ
りも小さい幅（サポート部３ｄ下にエミッタティップ１
ａを形成しないため）のサポート部３ｄとからなるよう
に構成し、このアノードパターン３ａを用いてシリコン
基板１をサイドエッチングが適宜入る条件でエッチング
したため、アノードパターン３ａのアノード部３ｃ下の
みに先端が鋭角なエミッタティップ１ａを形成すること
ができる。この時、エミッタティップ１ａとパッド部３
ｂは、離間して配置されるが、エミッタティップ１ａは
絶縁膜２上に形成されたパッド部３ｂと一体的に形成さ
れたサポート部３ｄにより支持されているため、工程中
や実装後においても離脱させないで済ませることができ
る。

【００１６】しかも、アノードパターン３ａはパッド部
３ｂ、サポート部３ｄ及びアノード部３ｃで一体的に形
成されているため、エミッタティップ１ａから放出され
る電子を受けたアノード部３ｃは、サポート部３ｄを介
して外部回路と接続されたパッド部３ｂから電流として
引き出すことができる。

【００１７】

【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明の一実施例に則した電界放出陰極の構造を示
す図であり、図１（ａ）はその平面図、図１（ｂ）はＡ
１−Ａ２方向の断面図、図１（ｃ）はＢ１−Ｂ２方向の
断面図である。図２、３は本発明の一実施例に則した電
界放出陰極の形成方法を説明する図である。

【００１８】図１〜３において、１はシリコン基板であ
り、１ａはシリコン基板１上部がエッチングされ形成さ
れた先端が鋭角なエミッタティップであり、２はシリコ
ン基板１が熱酸化され形成されたＳｉＯ₂ 等の絶縁膜で
あり、３は絶縁膜２が形成されたシリコン基板１上全面
に形成されたＣｒ等の導電性膜である。次いで、３ａは
導電性膜３がエッチングされ形成されたアノードパター
ンであり、このアノードパターン３ａは、絶縁膜２上に
形成されたパッド部３ｂと、パッド部３ｂ間のシリコン
基板１上に形成された略円形形状のアノード部３ｃと、
アノード部３ｃとパッド部３ｂに形成されたアノード部
３ｃ幅よりも小さい幅のサポート部３ｄとからなってい
る。なお、パッド部３ｂは、外部回路に引き出すための
電極パッドを兼ねている。そして、４、５はエミッタテ
ィップ１ａと絶縁膜２間のシリコン基板１上にエミッタ
ティップ１ａを取り囲むように各々順次形成されたＳｉ
Ｏ ₂ 等の絶縁膜、Ｃｒ等のゲート電極である。

【００１９】次に、その電界放出陰極の形成方法を説明
する。まず、図２（ａ）に示すように、シリコン基板１
のゲート及びエミッタが形成される領域以外の領域（ア
ノードパターンのパッド部が形成される領域）を熱酸化
して膜厚１．５μｍ程度の絶縁膜２を形成する。次に、
図２（ｂ）に示すように、全面にＣｒを蒸着して膜厚３
０００Å程度の導電性膜３を形成する。

【００２０】次に、図２（ｃ）、（ｄ）（図２（ｄ）は
図２（ｃ）の平面図）に示すように、導電性膜３をエッ
チングして絶縁膜２間のシリコン基板１から絶縁膜２上
にかけてアノードパターン３ａを形成する。この時、ア
ノードパターン３ａは、絶縁膜２上に形成されたパッド
部３ｂと、パッド部３ｂ間のシリコン基板１上に形成さ
れた幅１．５μｍ程度の略円形形状のアノード部３ｃ
と、アノード部３ｃとパッド部３ｂ間に形成したアノー
ド部３ｃ幅よりも小さい幅のサポート部３ｄとからなる
ように形成される。

【００２１】次に、図３（ｅ）に示すように、アノード
パターン３ａをマスクとし、絶縁膜２間のシリコン基板
１をサイドエッチングが入る条件でエッチングして、ア
ノードパターン３ａのアノード部３ｃ直下にアノード部
３ｃから離間した最上部が鋭角なエミッタティップ１ａ
を形成する。この時、アノードパターン３ａのサポート
部３ｄ部では、アノードパターン３ａに比べて十分細い
パターンで形成されているため、図１（ｃ）に示す如
く、大きくサイドエッチングされてエミッタティップ１
ａは形成されない。また、パッド部３ｂ下地はＳｉＯ₂
絶縁膜２であるため、エッチングされない。

【００２２】そして、図３（ｆ）、（ｇ）に示すよう
に、アノードパターン３ａを残した状態でエミッタティ
ップ１ａと絶縁膜２間のシリコン基板１上にエミッタテ
ィップ１ａを取り囲むようにＳｉＯ₂ 、Ｃｒを順次蒸着
して膜厚１．０μｍ程度の絶縁膜４及び膜厚２０００Å
程度のゲート電極５を形成することにより、電界放出陰
極を得ることができる。この時、アノードパターン３ａ
上にも絶縁膜４及びゲート電極５が形成されるが、エミ
ッタティップ１ａ上にはアノードパターン３ａのアノー
ド部３ｃがマスクされているため、絶縁膜４及びゲート
電極５は形成されない。なお、アノードパターン３ａが
ない部分に形成されるゲート電極５は、絶縁膜４とゲー
ト電極５の膜厚を適宜調整することにより、エミッタテ
ィップ１ａを取り囲むように略同じ高さで形成すること
ができる。

【００２３】すなわち、本実施例では、アノードパター
ン３ａを、絶縁膜２上に形成したパッド部３ｂと、シリ
コン基板１上に形成した略円形形状（アノード部３ｃ直
下に先端が鋭角なエミッタティップ１ａを形成するた
め）のアノード部３ｃと、アノード部３ｃとパッド部３
ｂ間に形成したアノード部３ｃ幅よりも小さい幅（サポ
ート部３ｄ下にエミッタティップ１ａを形成しないた
め）のサポート部３ｄとからなるように構成し、このア
ノードパターン３ａを用いてシリコン基板１をサイドエ
ッチングが適宜入る条件でエッチングしたため、アノー
ドパターン３ａのアノード部３ｃ下のみに先端が鋭角な
エミッタティップ１ａを形成することができる。この
時、エミッタティップ１ａとパッド部３ｂは、離間して
配置されるが、エミッタティップ１ａは絶縁膜２上に形
成されたパッド部３ｂと一体的に形成されたサポート部
３ｄにより支持されているため、工程中や実装後におい
ても離脱させないで済ませることができる。

【００２４】しかも、アノードパッド３ａはパッド部３
ｂ、サポート部３ｄ及びアノード部３ｃと一体的に形成
されているため、エミッタティップ１ａから放出される
電子を受けたアノード部３ｃは、サポート部３ｄを介し
て外部回路と接続されたパッド部３ｂから電流として引
き出すことができる。このように、本実施例では、アノ
ードパターン３ａのアノード部３ｃをエミッタティップ
１ａの真上に配置することができるため、エミッタティ
ップ１ａとアノード電極となるアノード部３ｃ間の距離
を従来の平面的に配置していた場合よりも極端に短くす
ることができる。従って、電子の走行距離を短くして高
速動作させることができる。

【００２５】

【発明の効果】本発明によれば、エミッタティップとア
ノード電極間の距離を短くすることができ、電子の走行
距離を短くして、高速動作させることができ、しかも容
易に安定に形成することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に則した電界放出陰極の構造
を示す図である。

【図２】本発明の一実施例に則した電界放出陰極の形成
方法を説明する図である。

【図３】本発明の一実施例に則した電界放出陰極の形成
方法を説明する図である。

【図４】従来例の電界放出陰極の構造を示す図である。

【図５】従来例の電界放出陰極の形成方法を説明する図
である。

【図６】従来例の課題を説明する図である。

【符号の説明】

１ シリコン基板 １ａ エミッタティップ ２ 絶縁膜 ３ 導電性膜 ３ａ アノードパターン ３ｂ パッド部 ３ｃ アノード部 ３ｄ サポート部 ４ 絶縁膜 ５ ゲート電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に鋭く尖った部分を形成しそこか
   らの電界放出により電子ビームを取り出す電界放出型陰
   極の形成方法において、導電性膜をマスクにしてエミッ
   タをエッチングにより形成し、その後絶縁膜、引き出し
   電極膜を形成し、マスクの導電性膜を陽極として用いる
   ことを特徴とする電界放出型陰極の形成方法。
2. 【請求項２】 基板（１）のゲート及びエミッタが形成
   される領域以外の領域に第１の絶縁膜（２）を形成する
   工程と、 次いで、全面に導電性膜（３）を形成する工程と、 次いで、該導電性膜（３）をエッチングして、該第１の
   絶縁膜（２）上にパッド部（３ｂ）を形成するととも
   に、該パッド部（３ｂ）間の該基板１上にアノード部
   （３ｃ）を形成し、更に該アノード部（３ｃ）と該パッ
   ド部（３ｂ）間に該アノード部（３ｃ）幅よりも小さい
   幅のサポート部（３ｄ）を形成することにより、該パッ
   ド部（３ｂ）と該サポート部（３ｄ）と該アノード部
   （３ｃ）とからなるアノードパターン（３ａ）を形成す
   る工程と、 次いで、該アノードパターン（３ａ）をマスクとし、該
   第１の絶縁膜（２）間の基板（１）を所定のサイドエッ
   チングが入る条件でエッチングして、アノードパターン
   （３ａ）のアノード部（３ｃ）直下に最上部が鋭角なエ
   ミッタティップ（１ａ）を形成する工程と、 次いで、該第１の絶縁膜（２）と該エミッタティップ
   （１ａ）間のシリコン基板１上に第２の絶縁膜（４）及
   びゲート電極（５）を順次形成する工程とを含むことを
   特徴とする電界放出陰極の形成方法。