JP2000507045A

JP2000507045A - 導電ピンアレーで遮蔽された半導体デバイスとその製造方法

Info

Publication number: JP2000507045A
Application number: JP9533415A
Authority: JP
Inventors: ヤルスタッド，トマス; ノルストロム，ハンス
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン
Priority date: 1996-03-22
Filing date: 1997-03-21
Publication date: 2000-06-06
Also published as: CN1143386C; EP0888636A1; KR20000064650A; AU2187397A; CN1218576A; US6472723B1; TW320770B; WO1997035344A1

Abstract

(57)【要約】複数の低抵抗接点（２０５）が半導体コンポーネント（２０１）の表面から下向きに基板（２０３）の中へ、基板（２０３）へ下向きに孔をエッチングすることにより作られ、これはそれから例えばＣＶＤ沈積により金属、例えばタングステンで充填される。その上、そうした基板接点を、コンポーネント（２０１）またはコンポーネントのブロックまたはグループの周りに、密接した間隔で更に配置することにより、同一基板上に配置された他のコンポーネントまたはコンポーネントのブロックに対する非常に良好な電気的シールドが得られる。シールドはまた、コンポーネントの上に金属層を付けることにより、上方にも得られる。この方法で得られた金属プラグは、半導体構造内の電気信号導線の横方向のシールドのためにも使用し得る。

Description

【発明の詳細な説明】導電ピンアレーで遮蔽された半導体デバイスとその製造方法技術分野この発明は、半導体コンポーネントにおけるデバイスに関し、特に、基板接点とシールドデバイス、およびこれらの製造方法に関する。更に、この発明は、これらの基板接点の配列方法に関する。発明の背景と先行技術密にパックされたシリコンコンポーネントの製造において、同一シリコン基板上に配置されたコンポーネントの異なったブロックの間の望ましくない結合を避けることが、非常に重要である。異なったブロック間のそうした望ましくない結合すなわち「クロストーク」は、いわゆるミクストモードタイプのアナログディジタル集積回路（ＩＣ）の製造において、最もしばしば一層不都合になる。異なった回路ブロックの間のクロストークは、接続導体の間の結合を通じても、また基板の結合を通じても発生し得る。基板を通じてのクロストークを最小化するための多数の異なった方法が、文献に記述されているが、例えば、Ｋ．ジョーダー「集積回路内のクロストークをモデリングする簡単な方法」、ＩＥＥＥＪ．ソリッドステート回路．第２９巻、１９９４年、１２１２頁を参照されたい。クロストークを抑制するために、基板接点と組み合わせて、種々なタイプの絶縁方法を使用するのが、記述された全ての技法の特徴である。それぞれのブロックの間で良好な絶縁を有することに加えて、基板接点ができるだけ低抵抗に作られることもまた、最良の結果を得るために必要である。上記の論文に記述された方法の欠点は、ドープされたシリコンやＰ−プラグを接続に使用しているので、金属と基板の間の接触抵抗が比較的に高くなることである。Ｐ型の前記拡散もまた、高度にドープされた基板と金属の間の接触を確保するために、数μｍの深さを有するように作らなければならない。これは長時間の打ち込み拡散時間とともに高い打ち込み拡散温度を必要とし、これは低温の供給が目標とされる現代のコンポーネントの製造において、望ましくないことである。最後にであるが最小でないことは、Ｐ⁺拡散、すなわちいわゆるガードリングは、縦方向の拡散と同時に横方向の拡散が生ずるので、空間を必要とする。要約先行技術により基盤接点を形成するときに生ずる欠点を克服する半導体用低抵抗基板接点を提供することがこの発明の目的の一つである。異なったコンポーネントまたはコンポーネントのブロックの間で良好なシールドを得るために、コンポーネントまたはコンポーネントのブロックの周りにこれらの基板接点を配置し配列する方法を提供することが、この発明の更なる目的である。これらおよび他の諸目的は、基板の中を貫通して、下にある半導体物質の中へ深く伸びている金属製の基板接点により得られる。その上、コンポーネントまたはコンポーネントのブロックの周りに、そうした基板接点をいくつか密に間隔をとって配置することにより、好ましからざる結合すなわちクロストークに対して、効果的なシールドが得られる。こうして、半導体基板の中および／または上に異なった部分構造を使用することにより、通常の方法で半導体コンポーネントが得られる。基板と、半導体コンポーネントの面、またはこれに隣接する面との間に、良好な導電性のプラグの形の電気的接続が存在する。これの材料は、典型的に半導体である基板とは別のタイプであり得るし、異なったタイプのドーピングを有し得る。このプラグは、好ましくは金属のプラグであり、いずれの場合も基板の内部から、半導体コンポーネントの面または隣接した面に近接した領域へ延びている。更に、このプラグは、基板に導入および／または存在するＰＮ接合よりも深く、基板内で下へ延長している。いくつかのそうしたプラグは、好ましくは半導体コンポーネントの表面の周りの表面に配置されて、それから半導体コンポーネントの電気的シールドとしてはたらく。更に、プラグの上面は、好ましくは導電物質の層またはパスにより電気に接続されるとともに、上記は導電性に優れた物質、特に金属でありえる。プラグの製造において、適当に成形された孔が最初に作られ、それからこれを導電物質で充填する。この充填は好ましくは、半導体内の他の電極の電気接点のための他の接点孔を充填するときに、同時に供給される。それからこれらの孔は、直径すなわち最大差し渡し寸法が接点孔の対応する寸法と一致するようにされる。いずれの場合も、接点孔充填の加工ステップで完全に充填されるように、これらの孔の直径が決定されるべきである。上記した種類のプラグはまた、半導体構造内のシールドされた電気信号導線に沿って配列することもできる。これらのプラグは、電気信号導線の横方向の良好なシールドが得られるほどに、できるだけ近接して配列される。垂直方向におけるシールドは、信号導線の下方および／または上方の適当な金属平面により遂行でき、これらは半導体構造内の他の金属平面と同時に製造できる。これらのプラグは好ましくは、これらの金属平面と電気的に接続されている。図面の簡単な説明これからこの発明を非制限的な例示により添付図面を参照して説明する。図１ａないし図１ｃは、基板接点の製造中の種々のステップを示す。図２は、コンポーネントをシールドするために配列された多数の基板接点を示す。図３は、シールドされた信号導線を示す。図４は、同一基板上に配列された多数のコンポーネントの全体図を示す。図５は、縦方向にシールドする金属の上層と組み合わせた基板接点により得られる横方向のシールドを示す。好ましい実施例の説明図１ａから図１ｃにおいて、１つの基板接点の製造における種々の段階を示す。これらの図は、基本的なＮＭＯＳ工程の流れにおける基板接点の製造を示す。製造が特に重要なもう一つのアプリケーション領域は、無線通信用のバイポーラコンポーネントの製造においてである。その上、ＣＭＯＳコンポーネントとバイポーラコンポーネントの製造においては、この方法の種々な変形を使用し得る。図１ａは、シリコン基板上に例えばＬＯＣＯＳ（シリコンのローカル酸化）により限定される能動領域を示し、ここで、基板はまた、例えばゲルマニウム、ガリウム砒素、炭化珪素、燐化インジウムのような他の半導体物質からも作り得る。シリコン基板の上に、シリコンのエピタキシャル層１０３が生成されていて、これは典型的に５ないし１０μｍの厚さである。この図はまた、フィールド酸化物１０２の残留層をも示す。そこで図１ｂを参照すると、薄いゲート酸化物が熱により生成され、その上にポリシリコンのコーティング１０５が、Ｎ型のドーピングで強くドープされて、ゲートを形成するために生じる。このゲートは、リソグラフィおよびドライエッチングにより限定される。ソース／ドレイン領域１０７の、例えば砒素または燐による注入とドライブイン拡散は、ゲートをエッチングした後に、自己整列法により実行される。次に、不活性化層１０９および恐らくは将来のハードマスク１１１を、好ましくはシリコンの窒化物または酸化物で沈積し、その上に、フォトレジスト層１１２が水で塗布される。この層はそれから、コンポーネントの全部または一部の周りの離散接点のフレームの形に配置される基板接点を限定するために、リソグラフィ的にパターン化される。後者は、上に引用した論文に記述されたいわゆるＰ⁺ ガードリングに類似している。それから約１μｍの複数の開口を有するレジストパターンが、ドライエッチングによりハードマスクと酸化物層、この事例では沈積された不活性化層と熱で成長したフィールド酸化物との組み合わせへ移転する。異方性シリコン腐食は非常に深く、典型的に数μｍなされるので、それは下に横たわる強くドープしたＰ⁺ 基板の中にまで達する。エッチング完了後に、ポリマーや他の不純物のような、あり得るエッチング残留物を、ドライクリーニング（プラズマストリップ）とウェットケミカルクリーニングの組み合わせにより除去する。これらのステップの後の構造を図１ｂに示す。それからフォトレジストが再びウエハ上に塗布されて、次に接点孔がパターン化されて腐食される。接点孔のエッチングの後に、ウエハが洗浄されて、これによりレジストの残留物や他の有機的な不純物が、ドライクリーニング（プラズマストリップ）とウェットケミカルクリーニングの組み合わせにより除去されるが、この工程は従来公知の技法により進行する。しかしながら、基板接点のエッチングは、酸化物を非活性化することと、シリコンの中へ深く、約５μｍまたは少なくとも最も深いＰＮ接合よりも深く下へ腐食することの、両方を通じて腐食することにより達成される。しかしながら通常の接点孔エッチングにおいて、腐食がシリコンの表面で停止されることが要件であり、コンポーネントが作動するために、こうして非活性化のみが完遂する。図１ｃに示すように、厚さ約１０００Ａ．Ｕ．の厚みを有する接点金属１１３のような薄い層で、例えば接触のためのチタン、プラチナ、またはコバルトからなるものが、それから例えばイオン化金属プラズマ（ＩＭＰ）または物理的重合のようなコーヒレントスパッタリングで、後に珪化できるように、沈積される。直接接続において、もう一つの薄い金属層１１５が、例えば約５００Ａ．Ｕ．の厚さを有して、例えば反応スパッタリングまたはＣＶＤ技法により沈積される。このいわゆる拡散バリアは、好ましくは窒化チタンにより作られてウエハ上に沈積されるが、その理由は、ＣＶＤ技法によって、金属、好ましくはタングステンで、接点孔が等角的に充填されることが望ましいからである。シリコンウエハと良好な冶金学的接続を確保するために、前記接点金属を高められた温度においてシリコンと合金にすることができ、これにより珪化物を、上に指摘したような接点領域に生成することができる。接点金属とバリアを沈積した後に、ここで接点金属をＲＴＰ（急速熱処理）によるか、または代わりに伝統的なオーブン処理により、窒化物にすることができる。接点の形成の後に、例えばタングステンをＣＶＤテクニックによりウエハ上に沈積する。このＣＶＤコーティングは等角的に実行され、たとえ沈積された金属層の厚さが接点孔の寸法と同適度であるとしても、これにより接点孔１１９と基板接点１１７の両方が生いかぶさる（プラグされる）。通常、一つの回路への異なったコンポーネントの接続のための同一の金属被覆とパターン化が、処理を終了させる。この結果が図１ｃに示される。金属プラグ１２０で示すように、フィールド酸化物層１０２を有さない位置に金属プラグを配置することもできる。上記の方法を使用して、基板との金属による、低抵抗の接続が得られる。前記金属基板接点はまた、それぞれのコンポーネント、またはコンポーネントのブロックの周りの、シールドケージ、スクリーニングケージとして役立つ。これにより、クロストーク抑制のためのユニークな可能性が提供される。上記の実施例に対する代案として、例えば一様にドープされたＰ^-またはＮ^-シリコン基板を、Ｐ⁺／Ｐ^-ｅｐｉ物質と同様の仕方で使用できる。しかしながら、そうした一様に低ドープした物質を使用する場合は、低接続抵抗を確保するために、特別の拡散、すなわちドーピングを基板接点の底に形成すべきである。上記の実施例の結果として、基板への低抵抗金属接点が生じ、これは拡散により、先行の基板接点で得られるよりも、相当に改良された性能を有する。いくつかの場合、ドープされたシリコンはまた、基板への接点を構成し、またそのようにはたらく。２つの後者の場合、それでも比較的にかなり高い抵抗が得られる。基板の内側へ複数の孔を掘り下げて、次にこれを導電物質、金属、ポリシリコンなどで充填する方法は、既存のＣＭＯＳおよびまたはバイポーラのフローで容易に実施される。唯一の追加的マスクのステップが、後続の異方性シリコンエッチングとともに、追加される。典型的にほぼ６μｍの深さの複数の基板接点は、約１μｍの深さの他の標準的な複数の接点と同時的に充填され、この充填は、例えばＣＶＤタングステンにより行われる。例えばＡｌ、ＣｕなどのＣＶＤ技法で沈積可能な他の金属もまた、同様な方法で作用する。接続として金属を使用するので、金属と基板の間の接触抵抗が比較的に低くなるという事実は、更なる長所を構成する。更に、達成された低い温度の供給を維持することができる。最後だが最小でない方法は、横方向の拡散を全く生じないので、伝統的な技法よりも遥かに少ししか場所を必要としない。この方法は更に、基板接点と通常の接点を同時に充填するという意味においてエレガントである。こうして、この充填は、特別な処理ステップを何も必要としない。その上、基板のこの複数の深い接点を非常に密接に配置して、単数または複数のコンポーネント、コンポーネントのブロックまたはモジュールを、最大の電気的シールドを供給する密なスクリーニングケージの中にそれらが配置されているかのように、動作させることができる。こうして、この方法は、コンポーネントレベルでの電気的シールドに、ユニークな可能性を提供する。図２に、この原則によりシールドされた半導体コンポーネントを示す。こうして、１つのコンポーネント、または複数のコンポーネントの１つのブロック２０１が、基板２０３の上に示される。このコンポーネントまたはコンポーネントのブロックの周りに、多数の孔が作られて基板の中へ深く下に延び、そしてこれらの孔に次に上記の方法で金属が充填されて、これにより金属プラグが形成される。これらの金属プラグは更に導電物質２０７へ接続され、これは金属プラグ２０５の上部に接続する。これらの深い金属接点は更に、伝統的なトレンチアイソレーション２０９に容易に結合されて、これにより良好なシールドと組み合わされた最大のアイソレーションを得るが、これは無線のアプリケーションのための先進的な集積回路の製造における要件である。こうして得られた基板接点はまた、半導体構造の中の電気信号導線を横方向にシールドするために使用することもできる。これは、上述の方法で製造した金属プラグを、１つの電気信号導線の両隣に置くことにより得られる。電気信号導線はまた、好ましくは金属平面による通常の方法で、垂直方向にシールドされ得る。図３に、この原則によりシールドされた半導体構造内の導体３０１が示される。この導体３０１は、ここで二つの金属平面３０１と同３０５の間に配置されて、これらの金属平面はそれぞれ一つは上でまた一つは下で、この導体を垂直方向にシールドする。さらにこの導体の両側に多数の孔が作られていて、これらの孔は下側の金属平面３０５へ下って達し、また金属で充填されている。この方法で得られた金属プラグ３０７は、もしこれらが十分密に配置されるならば、横方向で導体をシールドする。金属プラグの上端はまた、図２に示す物質２０７のように、導電物質（図示なし）に接続することもできる。さらに図４は、共通の基板に配置され相互にシールドされた二つのグループの半導体コンポーネント４０１と同４０３、および上記の基板接点４０５による環境の全体図を示す。基板接点４０５はこの実施例においては、複数のコンポーネントグループの周りに三重の列で配置されている。これの目的は、更によりよいシールドを得ることである。更に信号導線はこの実施例においては、基板接点４０５の列のいくつかの間に配列され、これによっても信号導線が上記によりシールドされる。基板接点はさらに本質的に四角形の断面で形成され、一列のプラグの間の間隔は、たとえばプラグの太さの５０％から１００％の間にある。最後に図５において、上記の基板接点をコンポーネントの上に塗布した金属平面と組み合わせることにより、如何にしてコンポーネントおよびコンポーネントのブロックを互いにシールドできるかを示す。こうして図５は、多数のコンポーネントをその上に配置したシリコン基板５０１を示す。この場合は、これら複数のコンポーネントの互いに横方向のシールドは、絶縁ポリシリコンで充填した通常のトレンチ５０３と、上記により制作されたタングステンの金属基板接点５０５で基板の中へ深く下へ入っているものとの、両方により行われる。さらに不活性化酸化物の最上層５０７の上に、追加の金属層５０９を設け、これが接地に接続される。この金属層の目的は、基板上に設けられたコンポーネントの上向きの垂直シールドを提供することである。この方法により、コンポーネントの周りの電気的シールドのためのスクリーニングケージが得られる。金属のシールド層５０９は閉鎖される必要はなく、上向きの垂直方向の良好な電気的シールドを得るのに必要なコンポーネント上面の大部分をカバーするように配列されていれば良い。反対にミシン目または孔５１１をこの金属層に設けると有利であり、これらはこの金属が損なわれるのを防止し、またはその危険を低くするように作用する。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９８年４月２０日（１９９８．４．２０）【補正内容】請求の範囲１．半導体コンポーネント上および／またはにおける表面と半導電性基板の間の電気的接続を含んでなる前記基板の表面に配列された半導体コンポーネントであって、特徴として、前記接続は、良好な導電性を有する物質のプラグ、特に前記基板以外のタイプの物質、特に金属のプラグを有し、この金属プラグは基板の内部と前記半導体コンポーネント上またはにおける表面層の間に広がる、前記半導体コンポーネント。２．前記プラグはＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ延びていることを特徴とする請求項１のコンポーネント。３．前記半導体の電気的シールドのために、前記半導電性基板の前記内部から前記半導体コンポーネントの前記表面へ延びている多数のプラグを特徴とする、基板表面において配列された半導体コンポーネント。４．前記プラグはＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ延びていることを特徴とする請求項３のコンポーネント。５．前記複数のプラグの上端は、導電物質、特に良好な導電性を有する物質、特に金属物質により相互接続されていることを特徴とする請求項３または請求項４のいずれかによるコンポーネント。６．基板表面内および／またはにおいて半導体コンポーネントを製造することを含んでなる基板接続を有する半導体コンポーネントの製造方法であって、更に、半導体コンポーネント上または隣の表面から下にある半導電性基板の中へ下向きに、好ましくは前記基板の中へ下向きに深く少なくとも１つの孔を設けるステップと、それから前記孔を金属で充填するステップとを特徴とする、前記製造方法。７．前記孔はＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ作られることを特徴とする請求項６の方法。８．１つの基板接続を有する半導体コンポーネントの製造方法であって、半導電性基板の表面内およびまたはにおける半導体コンポーネントの異なった部分を得る処理ステップを含んでなり、半導体コンポーネント内の領域との接触を得るために、１つのステップは接点孔が導電物質で、特に良好な導電性を有する物質で、特に金属物質で充填されることを含んでなり、特徴として更に、前記複数の接点孔を充填する以前に、前記表面からまたは半導体コンポーネントの隣で、下にある基板の中へ下向きに、好ましくは基板の中へ下向きに深く、１つの孔を作るステップを含んでなる、前記方法。９．前記孔は、直径すなわち最大差し渡し寸法を有し、これは対応する接点孔に本質的に一致し、および／またはこの孔が接点を充填する処理ステップで充填されることを特徴とする請求項８の方法。１０．周囲のコンポーネントに対して電気的にシールドされた半導体コンポーネントまたは半導体コンポーネントのグループの製造方法であって、前記半導体コンポーネントおよび／または半導体コンポーネントのグループの全部または一部の周りで、下にある半導電性基板へ下向きに深く多数の孔を作ることと、前記孔を金属で充填することを特徴とする、前記製造方法。１１．前記孔はＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ作られることを特徴とする請求項１０の方法。１２．金属で充填された複数の孔の上端が、導電物質により接続されていることを特徴とする請求項１０または請求項１１のいずれかの方法。１３．半導電性基板を含んでなる半導体構造内のシールドされた電気信号導線であって、前記基板に接触する複数の金属プラグが前記信号導線の両側に沿って配列されていることと、前記金属導線の良好な横方向のシールドが得られるほど前記複数の金属プラグが密に配置されていることを特徴とする、前記電気信号導線。１４．前記信号導線はまた、半導体構造内に備えられる複数の金属平面により垂直方向にシールドされることを特徴とする請求項１３の信号導線。１５．半導電性基板を含んでなる半導体構造内のシールドされた電気信号導線の製造方法であって、前記電気信号導線の脇に前記基板の中へ下向きに前記複数の孔が作られることと、前記複数の孔は互いに密接して配置されることと、前記複数の孔はそれから金属で充填されることを特徴とする、前記製造方法。１６．電気信号導線が１つまたはいくつかの金属平面により垂直方向にシールドされる場合、少なくとも前記信号導線の下に最も近接して配置されている金属平面にまで深く、前記複数の孔が下向きに到達することを特徴とする、前記信号導線。１７．半導電性基板の表面に配列された半導体コンポーネントであって、前記基板と前記半導体コンポーネント上およびまたはにおける表面の間の電気的接続を含んでなるものにおいて、特徴として、前記接続は良好な導電性を有する物質のプラグ、特に前記基板以外のタイプの物質、特に金属プラグであって、基板の内部と半導体上またはにおける表面層の間に延びていて、コンポーネントの上に導電性物質、特に金属の層を備えている、前記半導体コンポーネント。１８．前記導電性の層が接地されていることを特徴とする請求項１７の半導体コンポーネント。１９．半導電性基板の表面に配列された半導体コンポーネントであって、前記半導体コンポーネントの電気的シールドために、前記基板の内部と前記半導体コンポーネントの表面の間に延びている多数のプラグと、前記コンポーネント上に導電物質、特に金属の層を備えていることを特徴とする、前記半導体コンポーネント。２０．前記導電性の層が接地されていることを特徴とする請求項１９の半導体コンポーネント。２１．周囲のコンポーネントに対して電気的にシールドされた半導体コンポーネントまたは半導体コンポーネントのグループを製造する方法であって、前記半導体コンポーネントおよび／または半導体コンポーネントのグループの全部または一部の周りで、下にある半導電性基板へ下向きに深く多数の孔を作ることと、前記孔を金属で充填することと、導電性物質、特に金属の層を、前記半導体コンポーネントまたは前記半導体コンポーネントの層のグループ上に備えたことを特徴とする、前記製造方法。２２．前記導電性の層が接地されていることを特徴とする請求項２１の方法。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ

Claims

【特許請求の範囲】１．半導体コンポーネント上および／またはにおける表面と基板の間の電気的接続を含んでなる前記基板の表面に配列された半導体コンポーネントであって、特徴として、前記接続は、良好な導電性を有する物質のプラグ、特に前記基板以外のタイプの物質、特に金属のプラグを有し、この金属プラグは基板の内部と前記半導体コンポーネント上またはにおける表面層の間に広がる、前記半導体コンポーネント。２．前記プラグはＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ延びていることを特徴とする請求項１のコンポーネント。３．前記半導体の電気的シールドのために、前記基板の前記内部から前記半導体コンポーネントの前記表面へ延びている多数のプラグを特徴とする、基板表面において配列された半導体コンポーネント。４．前記プラグはＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ延びていることを特徴とする請求項３のコンポーネント。５．前記複数のプラグの上端は、導電物質、特に良好な導電性を有する物質、特に金属物質により相互接続されていることを特徴とする請求項３または請求項４のいずれかによるコンポーネント。６．基板表面内および／またはにおいて半導体コンポーネントを製造することを含んでなる基板接続を有する半導体コンポーネントの製造方法であって、更に、半導体コンポーネント上または隣の表面から下にある基板の中へ下向きに、好ましくは前記基板の中へ下向きに深く少なくとも１つの孔を設けるステップと、それから前記孔を金属で充填するステップとを特徴とする、前記製造方法。７．前記孔はＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ作られることを特徴とする請求項６の方法。８．１つの基板接続を有する半導体コンポーネントの製造方法であって、基板の表面内およびまたはにおける半導体コンポーネントの異なった部分を得る処理ステップを含んでなり、半導体コンポーネント内の領域との接触を得るために、１つのステップは接点孔が導電物質で、特に良好な導電性を有する物質で、特に金属物質で充填されることを含んでなり、特徴として更に、前記複数の接点孔を充填する以前に、前記表面からまたは半導体コンポーネントの隣で、下にある基板の中へ下向きに、好ましくは基板の中へ下向きに深く、１つの孔を作るステップを含んでなる、前記方法。９．前記孔は、直径すなわち最大差し渡し寸法を有して、これは対応する接点孔に本質的に一致し、および／またはこの孔が接点を充填する処理ステップで充填されることを特徴とする請求項８の方法。１０．周囲のコンポーネントに対して電気的にシールドされた半導体コンポーネントまたは半導体コンポーネントのグループの製造方法であって、前記半導体コンポーネントおよび／または半導体コンポーネントのグループの全部または一部の周りで、下にある基板へ下向きに深く多数の孔を作ることと、前記孔を金属で充填するを特徴とする、前記製造方法。１１．前記孔はＰＮ接合を導入または存在させる基板内よりも深く下に前記基板内へ作られることを特徴とする請求項１０の方法。１２．金属で充填された複数の孔の上端が、導電物質により接続されていることを特徴とする請求項１０または請求項１１のいずれかの方法。１３．半導体構造内のシールドされた電気信号導線であって、複数の金属プラグが前記信号導線の両側に沿って配列されていることと、前記金属導線の良好な横方向のシールドが得られるほど前記複数の金属プラグが密に配置されていることを特徴とする、前記電気信号導線。１４．前記信号導線はまた、半導体構造内に備えられる複数の金属平面により垂直方向にシールドされることを特徴とする請求項１３の信号導線。１５．半導体構造内のシールドされた電気信号導線の製造方法であって、前記電気信号導線の脇に前記複数の孔が作られることと、前記複数の孔は互いに密接して配置されることと、前記複数の孔はそれから金属で充填されることを特徴とする、前記製造方法。１６．電気信号導線が１つまたはいくつかの金属平面により垂直方向にシールドされる場合、少なくとも前記信号導線の下に最も近接して配置されている金属平面にまで深く、前記複数の孔が下向きに到達することを特徴とする、前記信号導線。１７．基板の表面に配列された半導体コンポーネントであって、前記基板と前記半導体コンポーネント上およびまたはにおける表面の間の電気的接続を含んでなるものにおいて、特徴として、前記接続は良好な導電性を有する物質のプラグ、特に前記基板以外のタイプの物質、特に金属プラグであって、基板の内部と半導体上またはにおける表面層の間に延びていて、コンポーネントの上に導電性物質、特に金属の層を備えている、前記半導体コンポーネント。１８．前記導電性の層が接地されていることを特徴とする請求項１７の半導体コンポーネント。１９．基板の表面に配列された半導体コンポーネントであって、前記半導体コンポーネントの電気的シールドために、前記基板の内部と前記半導体コンポーネントの表面の間に延びている多数のプラグと、前記コンポーネント上に導電物質、特に金属の層を備えていることを特徴とする、前記半導体コンポーネント。２０．前記導電性の層が接地されていることを特徴とする請求項１７の半導体コンポーネント。２１．周囲のコンポーネントに対して電気的にシールドされた半導体コンポーネントまたは半導体コンポーネントのグループを製造する方法であって、前記半導体コンポーネントおよび／または半導体コンポーネントのグループの全部または一部の周りで、下にある基板へ下向きに深く多数の孔を作ることと、前記孔を金属で充填することと、導電性物質、特に金属の層を、前記半導体コンポーネントまたは前記半導体コンポーネントの層のグループ上に備えたことを特徴とする、前記製造方法。２２．前記導電性の層が接地されていることを特徴とする請求項２１の方法。