SE500815C2 - Dielektriskt isolerad halvledaranordning och förfarande för dess framställning - Google Patents

Description

15 20 25 30 35 500 815 överskrida halvledarmaterialets kritiska fältstyrka. Detta kan medföra ett strömgenombrott som förstör halvledarmaterialet om inte stömmen begränsas. Samma problem med hög fältstyrka uppstår också i mycket små och snabba halvledarkomponenter avsedda för beräkningskretsar. Dessa komponenter anslutes till låga spän- ningar av storleken 23 till 5 volt, men komponenternas ringa utsträckning gör att den elektriska fältstyrkan kan nå höga värden.

Problemet med hög elektrisk fältstyrka är i vissa tillämpningar påtagligt vid ytan hos en halvledarkomponent, så som beskrives i en artikel i IEEE, Proceedings from IEDM, 1979, sidorna238-241, av J.A. Appels och H.M.J. Vaes: "High Voltage Thin Layer Devices (Resurf Devices)". Halvledarkomponenten har ett ytskikt med en PN-övergång, i vilken materialets kritiska fältstyrka uppnås vid en viss pålagd spänning. På ena sidan PN-övergången är ytskiktet lågdopat och genom att göra ytskiktet relativt tunt, kan dess lågdopade del utarmas på laddningsbärare. Den pålagda spänningen fördelas härigenom över ett stort avstånd längs komponentens yta så att den maximala fältstyrkan antar ett värde under genom- brottsfältstyrkan. Fenomenet är välkänt inom halvledartknik och har fått en egen akronym RESURF (REduced SURface Field). Resurf- tekniken beskrives mera ingående i en artikel i Philips J. Res. 35, l-13, 1980, J.A. Appels m.fl.: ”Thin Layer High-Volage Devices".

Förutom det nämnda problemet med strömgenombrott i halvledarkom- ponenter uppträder det problemet att skilda komponenter på ett gemensamt halvledarunderlag påverkar varandra på ett icke önskat sätt. För att lösa detta problem är det känt att isolera komponenterna från varandra exempelvis så som beskrives i den europeiska patentansökningen EP-Al-0 418 737. Enligt denna ansökan har ett halvledarunderlag en oxiderad yta vilken utgör ett isolerande skikt, på vilket en relativt tunn skiva av monokristallint halvledarmaterial är fastsatt. Denna monokristal- lina skiva har etsade spår ned till det isolerande skiktet och spårens sidoytor är oxiderade och fyllda med polykristallint halvledarmaterial. I de på detta sätt dielektriskt isolerade, 10 15 20 25 30 500 815 lådliknande områdena ar komponenter utformade. Dessa har en yttre anslutning som är förbunden med ett kraftigt dopat anslut- ningsskikt under respektive komponent på lådans botten, i direkt anliggning mot det isolerande oxidskiktet. Ett flertal olika fälteffekttransistorer och komponenttyper visas, exempelvis bipolära transistorer.

Ett alternativt sätt att utforma halvledarunderlag med dielekt- riskt isolerade områden anges i den europeiska patentansökningen nr A2-0 391 056. De isolerade områdena framställes genom upprepade etsningar och beläggningar med halvledarmaterial. Den dielektriska isolationen består av oxiderat halvledarmaterial.

Områdena har dels ett lågdopat område i vilket själva komponenten utföres, dels ett kraftigt dopat anslutningsskikt under komponen- ten som ligger an mot det dielektriskt isolerande skiktet.

En ofta förekommande komponenttyp är en så kallad JFET (Junction Field Effect Transistor), vilken beskrives exempelvis i en lärobok om halvledarkomponenter av S. M. Sze: "Physics of Semiconductor Devices", andra utgåvan, kapitel 6.1 och 6.2.

Boken är utgiven av John Wiley & Sons, Inc. år 1981. Fälteffekt- transistorer JFET framställes enligt.känd teknik.genom att skilda halvledarskikt lagras på varandra och.det är relativt.komplicerat att framställa dessa transistorer i ett dielektriskt isolerat område. nsnoeönsnsn rön urrrnluiucru Enligt en aspekt på föreliggande uppfinning löses problemet att ange halvledarkomponenter, exempelvis den nämnda JFET-transis- torn, vilka på ett enkelt sätt kan framställas i dielektriskt isolerade, lådliknande komponentområden på ett halvledarunderlag.

Det lådliknande komponentområdet har elektriskt isolerad bottenyta och är omgivet av lådans väggar som är vertikala, dielektriskt isolerande skikt. Komponentområdet har en relativt låg halt av dopningsmaterial av förutbestämd typ, positiv eller negativa Komponenten har två skivliknande delområden, vilka 10 15 20 25 30 35 500 815 sträcker sig utmed dessa isolerande skikt på två motstående sidor av komponentområdet. Dessa delområden har en dopningstyp motsatt mot komponentområdet, så att en PN-övergång bildas mellan komponentområdet och de skivliknande delområdena. Ett an- vändningsexempel för dessa delområden är att de kan utgöra en gate. hos den nämnda JFET-transistorn. De båda skivliknande delområdena kan vara förenade med varandra till ett samman- hängande, U-format område med gemensam dopningstyp. Detta sammanhängande område utnyttjas för ett flertal olika typer av komponenter eller kombinationer av komponenter.

De skivliknande delområdena och deras förbindning framställes genom diffusion eller implantation av dopningsmaterial ned i komponentområdet via detta områdes yta. De på detta sätt dopade områdena är därför lätta att åstadkomma i det dielektriskt isolerade komponentområdet. Det är också lätt att åstadkomma en önskad form på de dopade områdena genom att endast välja utformning av den mask som utnyttjas vid dopningen.

Enligt en annan aspekt på föreliggande uppfinning löses problemet att åstadkomma spänningståliga komponenter inom det begränsade, dielektriskt isolerade komponentområdet.

Komponenterna i komponentområdet har anslutningar, _ vilka förbindes med elektriska spänningar. De ovannämnda PN-övergångar- na mellan de skivliknande delområdena och det återstående komponentområdet backspännes med hjälp av dessa spänningar.

Härigenom kan delar av komponentområdet utarmas på ladd- ningsbärare enligt den ovannämda RESURF-metoden så att den pålagda spänningen fördelas över ett stort avstånd inom kompo- nentområdet. Härigenom blir den elektriska fältstyrkan i komponentområdet låg och kan hållas under en genombrotts- fältstyrka för halvledarmaterialet. Komponentområdet, liksom de skivliknande delområdena, har relativt låg halt av dopningsämnen och är därför lätta att utarma på laddningsbärare.

Uppfinningen har de kännetecken som framgår av bifogade patent- krav. 10 15 20 25 30 500 815 IIGURBBBKRIVUING Uppfinningen skall närmare beskrivas genom utföringsexempel i anslutning till figurer av vilka Figur 1 visar en perspektivvy av en uppfinningsenlig komponent, Figur 2 visar en tvärsektion av komponenten i figur 1, Figur 3 visar en planvy uppifrån av komponenten i figur 1, Figur 4 visar en planvy uppifrån av en alternativ utföringsform av komponenten i figur 1, Figur 5 visar ett kopplingsschema med två seriekopplade transistorer, Figur 6 visar en tvärsektion med de uppfinningsenliga transistorerna i figur 5, Figur 7 visar en planvy uppifrån över transistorerna i figur 6 och Figurerna 8 - 14 visar i tvärsektion skilda förfarandesteg för att framställa transistorn i figur 1.

FÖRBDRÄGBN UTFÖRINGSIORH Figur 1 visar en perspektivvy av en uppfinningsenlig halvledar- komponent, en fälteffekttransistor JFET, som i figuren delvis är frilagd. Ett halvledarunderlag 1, enligt exemplet av kisel, har sin övre yta oxiderad till ett dielektriskt isolerande skikt 2 av kiseldioxid. Ovanpå skiktet 2 är anbragd en skiva 3 av mono- kristallint kisel med relativt låg koncentration av negativa laddningsbärare, vilket i figuren betecknats med n. Den mono- kristallina skivan 3 har en tjocklek A1 som enligt exemplet är A1 = 6um. Underlaget 1, skiktet 2 och skivan 3 utgör en halvledar- kropp, som uppbär ett avlångt komponentområde 4. Detta.komponent- område är utformat i skivan 3 och är avgränsat mot ett omgivande område 4a genom ett dielektriskt isolerande skikt 5, som består av kiseldioxid och polykristallint kisel. Det isolerande skiktet 5 sträcker sig från den monokristallina skivans 3 yta ned till det dielektriskt isolerande skiktet 2 och omger helt komponent- området 11 med fälteffekttransistorn JFET. Komponentområdet är 10 15 20 25 30 35 500 815 sålunda ett lådliknande halvledarområde, som är helt elektriskt isolerat mot omgivande delar av halvledarkroppen. För tydlighets skull har delar av det isolerande skiktet 5 uteslutits i figuren och likaså har delar av det omgivande området 4a uteslutits.

Fälteffekttransistorn JFET har en gate som består av två skivliknande områden G1 som är dopade med positiva ladd- ningsbärare, vilket betecnats med p i figuren. De skivliknande områdena G1 är placerade mittemot varandra vid mitten av varsin långsida av komponentområdet 4 och ligger an mot det dielektriskt isolerande skiktet 5. Områdena G1 sträcker sig från komponent- områdets 4 yta och ned i detta område till ett djup, som enligt utföringsexemplet är A2 = 4 pm. Gateområdena G1 har varsitt kraftigt positivt p+ -dopat anslutningsområde G2 för en yttre elektrisk anslutning 6, vilken för tydlighets skull endast visas schematiskt. I ett gränsområde mellan gateområdena G1 och det övriga komponentområdet 4 finns en PN-övergång 10. Komponent- området 4 har i sin ena ände ett kraftigt negativt n+- dopat sourceområde S2 och i sin andra ände ett likaså kraftigt n+- dopat drainområde D2 för fälteffekttransistorn JFET. Source- området S2 och drainområdet 02, som är elektriska anslutnings- områden för fälteffekttransistorn JFET, har varsin schematiskt visad yttre elektrisk anslutning 7.

En tvärsektion av fälteffekttransistorn JPET visas i figur 2.

Tvärsektionen, som är tagen i ett snitt A-A i figur 1, visar komponentområdet 4 med de båda gateområdena G1 i anliggning mot det dielektriskt isolerande skiktet 5. Gateanslutningarna G2 visas i figuren liksom sourceområdet S2, trots att detta senare område inte ligger i snittet A-A. I figur 2 visas också ett elektriskt isolerande skyddsskikt 8 av kiseldioxid på ytan av komponentområdet 4. Skyddsskiktet 8, som inte visas i figur l, har urtag 9 för de yttre elektriska anslutningarna 6 och 7.

Enligt ett alternativ, som antydes med streckade linjer L1 i figuren, kan de skivliknande gateområdena G1 sträcka sig från komponentområdets 4 yta ända ned till det dielektriskt isolerande skiktet 2.

Figur 3 visar fälteffekttransistorn JFET i planvy uppifrån med 10 15 20 25 30 35 500 815 komponentområdet 4, det isolerande skiktet 5, de båda gate- områdena G1 med gateanslutningarna G2, sourceanslutningen S2 och drainanslutningen D2. Till de yttre anslutningarna 6 är anslutna en gatespänning VG och till de yttre anslutningarna 7 är en sourcespänning VS respektive en drainspänning VD anslutna. Vid ett normalt driftfall kan dessa spänningar vara exempelvis vG = o v (jord) ' VS = 0 V VD = 400 V Genom dessa spänningar blir Pri-övergången 10 backspänd och ett utarmningsområde D10 bildas. Detta område sträcker sig i två lober som i figuren visas med streckprickade linjer L2. Vid den ovan angivna spänningen VD = 400 V går de båda loberna ihop till ett gemensamt utarmningsområde enligt streckprickade linjer L3.

Den elektriska fältstyrkan E hos ett elektriskt fält i utarm- ningsområdet kan med relativt stor säkerhet hållas under en kritisk genømbrotcsfälcstyrka ner = a-105 v/cm för xise1. oecta kan åstadkommas genom att halvledarmaterialet i komponentområdet 4 är relativt svagt dopat och därför är lätt att utarma på laddningsbärare. Det bör noteras att även gateområdena G1 utarmas delvis, särskilt i den del som är vänd mot drainområdet D2.

En alternativ utföringsform av uppfinningen anges i figur 4, som visar en fälteffekttransistor JFETI. Liksom ovan är komponent- området 4 elektriskt avgränsat genom det dielektriskt isolerande skiktet 5. Sourceområdet S2 är placerat i komponentområdets ena ände och i dess andra ände är drainområdet D2 placerat. Fält- effekttransistorn JFETI har, såsom beskrivits ovan, två skiv- liknande gateområden G11, vilka sträcker sig från komponent- områdets 4 yta och ned i detta område. Gateområdena G11 är placerade vid mitten av varsin motstående långsida hos komponent- området 4 och anligger med sin respektive baksida mot det isolerande skiktet 5. Gateområdena G11 är relativt svagt positivt p -dopade och har varsitt kraftigt positivt p+ -dopat anslut- ningsområde G12. Gateområdena G11 har varsin PN-övergång 11 som vätter mot komponentområdet 4. Till skillnad mot gateområdena G1 är gateområdena G11 relativt tjocka, med en tjocklek t1, i sin ena ände som vätter mot sourceområdet S2 och relativ tunna, med _ ._ .::s.-.-Å__._-V _.. .__ _ _ isr-sfiïjltrfl- 'f ~_ 10 15 20 25 30 35 500 815 ° en tjocklek t2, i sin andra ände som vätter mot drainområdet D2.

Genom att ansluta spänningarna V , VS och VD till respektive gate- source- och drainanslutningarna 6 och 7 backspännes PN- övergången 11 och ett utarmningsområde D11 utbildas vid gate- områdena G11. Genom att gateområdena G11 hos fälteffekttransis- torn JFET1 är avsmalnande har utarmningsområdet D11 en annorlunda form än utarmningsområdet D10 hos fälteffekttransistorn JFET i figur 3.

Ovan har beskrivits fälteffekttransistorerna JFET och JFET1 i det dielektriskt Det är enligt uppfinningen även möjligt att anordna två eller flera seriekopp- lade halvledarkomponenter i komponentområdet 4. I figur 5 visas schematiskt en första fälteffekttransistor DMOS3 som är serie- kopplad med en andra fältefekttransistor JFET4. Transistorn DMOS3 har ett gateområde G3, som är anslutet till en yttre anslutning 31, och ett sourceområde S3, vilket är anslutet till en yttre elektrisk anslutning 32. Sourceområdet S3 är anslutet till ett gateområde G4 hos transistorn JFET4, vilken i sin tur har ett sourceområde S4 som är anslutet till ett drainomrâde D3 hos transistorn DMOS3. Transistorn JFET4 slutligen har ett drain- område D4 som är anslutet till en yttre elektrisk anslutning 41. isolerade komponentområdet 4.

De båda fälteffekttransistorerna DMOS3 och JFET4, såsom de är utförda i komponentområdet 4, visas i figur 6 och figur 7. Figur 7 är en planvy uppifrån och figur 6 visar en tvärsektion, som är tagen i ett snitt B-B i figur 7. Det n-dopade komponentområdet 4 är enligt figur 6 omgivet av det dielektriskt isolerande skiktet 5 och dess övre yta är täckt av ett dielektriskt isolerande skikt 35 av kiseldioxid med urtag 38 för elektriska anslutningar.

Transistorn DMOS3 har ett relativt svagt positivt p-dopat område 33, som sträcker sig från komponentområdets 4 yta ned i detta område. Området 33 är beläget i den ena änden av komponentområdet 4 och har en PN-övergång 37 vid sin gränsyta mot det övriga komponentområdet. Sourceområdet S3 utgöres av ett kraftigt n+- dopat område vid ytan av området 33 och den yttre elektriska anslutningen 32 är förbunden med sourceområdet S3. Ett kraftigt positivt p+-dopat kontaktområde 39 ligger intill sourceområdet S3 10 15 20 25 30 35 500 815 och utgör elektrisk kontakt för området 33. Vid ett normalt “driftfall är kontaktområdet 39 kortslutet med sourceområdet S3, såsom visas med en streckad förbindelse SS. Ett mycket tunt skikt 34 av kiseldioxid, en så kallad gateoxid, ligger på komponent- områdets yta på ena sidan om sourceområdet S3. Gateoxiden 34 sträcker sig på ytan av området 33 från kanten av sourceområdet S3 över Pri-övergången 37 och ut ett litet stycke på den negativt dopade delen av komponentområdet 4. Under gateoxiden 34 är transistorns DMOSB kanalområde 36 beläget. Gateområdet G3 utgöres av ett skikt av dopat, polykristallint kisel, vilket ligger ovanpå gateoxiden 34 och oxidskiktet 35 och är anslutet till den yttre elektriska anslutningen 31. Drainområdet D3 för transis- torn DMOSB är beläget i komponentområdet 4 utanför kanalområdet 36 i direkt anslutning till PN-övergången 37. Drainområdet D3 utgör också sourceområdet S4 för fälteffekt-transistorn JFET4.

Gateområdet till denna fälteffekttransistor utgöres av två skivliknande områden G4 av relativt svagt p-dopat material, vilka sträcker sig utmed varsin av de två motstående långsidorna hos komponentområdet 4. I anslutning till figur l har de skivliknande gateområdena G1 närmare beskrivits och dessa områden motsvarar de skivliknande gateområdena G4. Dessa skivliknande områden, som i figur 6 är visade med streckade linjer, är i varsin ena ände förbundna med det svagt p-dopade området 33. Gateområdena G4 har varsitt kraftigt p+-dopat gateanslutningsområde G41 som är förbundna med det kraftigt p-å-dopade området 39, såsom visas i figur 7. Drainområdet D4 hos transistorn JFET4 utgöres av ett kraftigt negativt n+-dopat område i komponentområdets 4 andra ände och drainområdet D4 är förbundet med den elektriska anslutningen 41.

I planvyn i figur 7 visas transistorerna DHOSB och JFET4 med det dielektriskt isolerande skiktet 35 och gateområdet G3 avlägsnade för att tydligare visa övriga delar av transistorerna. Området 39 är förbundet med gateanslutningsområdena G41, som sträcker sig in i gateområdena G4 och utgör elektriska anslutningar för dessa områden. Gateoxiden 34 täcker Pri-övergången 37 och kanalområdet 36 hos transistorn 014083. Det gemensamma drainområdet 03 och sourceområdet S4 sträcker sig vid Pil-övergången 37 mellan 10 15 20 25 30 35 500 815 *° gateområdena G4. Figuren visar hur dessa gateområden G4 är förbundna med det p-dopade området 33 och anligger mot det isolerande skiktet 5 längs de två långsidorna hos komponent- området 4. Även drainområdet D4 hos transistorn JFET4 visas.

Det relativt svagt n-dopade komponentområdet 4 mellan de skivliknande gateområdena G4 kan utarmas på laddningsbärare genom att ansluta transistorernas 024083 och JFET4 anslutningar till yttre spänningar. Planvyn i figur 7 anger med en streckad linje ett utarmningsområde DR4 för transistorerna 014083 och JFET4 som uppkommer då sourceområdet S3 och gateområdet G3 båda är anslutna till jordpotential 0 V och drainområdet D4 är anslutet till en spänning +100 V. Som tidigare nämnts är kontaktområdet 39 kortslutet med sourceanslutningen S3. En kurva C anger en elektrisk fältstyrka E = 1-105 V/cm som ligger väl under den kritiska fältstyrkan Ecr= 3-105 V/cm för kisel, vid vilken det finns risk för strömgenombrott i materialet.

I anslutning till figurerna 8 - 14 skall genom ett exempel beskrivas hur de ovan angivna komponenterna tillverkas. Utgångs- materialet är en så kallad "bonded wafer", omfattande underlaget 1 av kisel, det isolerande oxidskiktet 2 och den monokristallina kiselskivan 3, så som visas i figur 8. En sådan "bonded wafer” kan framställas exempelvis så som beskrives i den ovan citerade europeiska patentansökningen nr A1- 0 418 737 och är kommer- siellt tillgänglig. Enligt figur 9 belägges övre ytan av skivan 3 med ett fotoresistivt skikt 51, förutbestämt mönster och framkallas så att öppningar 52 i skiktet 51 uppstår. Genom dessa öppningar upptages djupa urtag 53 genom plasmaetsning ned till det isolerande skiktet 2. Enligt figur 10 oxideras urtagens 53 sidor till kiseldioxídskikt 54, återstoden av urtagen 53 fylles med polykristallint kisel 55 och det fotoresistiva skiktet 51 avlägsnas. Härigenom avgränsas det lådliknande komponentområdet 4 elektriskt mot de omgivande delarna 4a av den monokristallina skivan 3. Kiseldioxidskiktet 54 och det polykristallina kislet 55 utgör tillsammans det dielekt- riskt isolerande skiktet 5, vilket omnämnts ovan i anslutning till figur 1. Såsom visas i figur 11 belägges skivan 3 med en ny vilket exponeras i ett 10 15 20 25 30 35 11 500 815 fotoresistiv mask 56°med två öppningar 57, av vilka den ena visas i figuren. Öppningarna 57 är långsmala och sträcker sig längs komponentområdets 4 långsidor invid de dielektriskt isolerande skikten. Genom dessa öppningar 57 utföres en dopning med positiva dopningsmaterial så att de båda skivliknande gateområdena G1 erhålles. Masken 56 avlägsnas och ytterligare en fotoresistiv såsom visas i figur 12. Masken 58 har dopning av gateanslut- mask 58 anbringas, öppningar 59 för en kraftigt positiv ningarna G2. Masken 58 avlägsnas och ytterligare en fotoresistiv mask 60 anbringas, såsom visas i figur 13. Masken 60 har öppningar 61, vilka utnyttjas för att utföra den kraftigt negativa dopningen av sourceområdet S2 och drainområdet D2. Efter denna dopning avlägsnas masken 60 och den monokristallina skivans 3 yta oxideras till det isolerande kiseldioxidskiktet 8 så som visas i figur 14. Detta skikt 8 belägges med en fotoresis- tiv mask 62 vilken har öppningar 63, genom vilka anslutningsöpp- ningarna 9 etsas i skiktet 8. Masken 62 avlägsnas och komponenten förses med de yttre anslutningarna 6 och ett skyddsskikt.

Anslutningarna och skyddsskiktet visas inte i figuren.

I beskrivningen ovan av framställningsförfarandet har för enkelhets skull gateområdet G1, sourceområdet S2 och drainområdet D2 visats i samma tvärsektion, trots att dessa områden ligger sidoförskjutna i förhållande till varandra. Det bör noga noteras att alla de olika förfarandestegen ovan, exempelvis oxidering, anbringande av masker, diffusion av dopningsmaterial eller etsning, var för sig är väl kända av fackmannen.

Det uppfinningsenliga i förfarandet ligger i att exempelvis fälteffekttransistorn JFET på ett enkelt sätt kan framställas i det isolerade komponentområdet 4, att utformningen av denna transistor bestämmas genom enkla val av de tre maskernas 56, 58 och 60 utformning och att enkla modifikationer av tillverknings- förfarandet, exempelvis av maskernas utformning, medger framstäl- ling av ett stort antal skilda komponenttyper.

Inledningsvis har nämnts att stora fältstyrkor kan uppstå även i komponenter avsedda för beräkningskretsar, vilka anslutes till 10 15 20 25 30 12 500 815 spänningar av storleken 3 till 5 volt. Dessa komponenter, som är mycket snabba, har höga halter av dopningsämnen och är små.

Exempelvis har dessa komponenter en tjocklek, motsvarande avståndet A1 i figur 1, som uppgår till endast omkring 0.5 um.

Uppfinningen kan tillämpas även på dessa komponenter, vilka har en i förhållande till sin storlek hög anslutningsspänning. Det kan nämnas att för dessa tunna komponenter kan det ovannämnda separationsskiktet 5 ersättas av ett skikt som framställts genom så kallad lokal oxidation (LOCOS), som är ett relativt enkelt isolationsförfarande.

Uppfinningen har exemplifierats med komponenter av kisel, men andra halvledarmaterial såsom germanium eller galliumarsenid kan användas likaväl. De i exemplen angivna dopningstyperna, p respektive n, kan kastas om utan att uppfinningen frångås.

De uppfinningsenliga komponenterna.har flera fördelar förutom sin spänningstålighet. Genom att utnyttja resurf-tekniken på det ovan beskrivna sättet fördelas den pålagda spänningen över en stor del av komponenten. Denna behöver därför endast uppta en relativt liten yta på underlaget, såsom beskrivits ovan. Därtill kommer att komponenterna med fördel göres tunna, vilket möjliggör att de kan isoleras i sidled med de visade dielektriska separations- skikten 5. Detta gör att ytbehovet på underlaget reduceras ytterligare. Den erforderliga ytan hos ett halvledarunderlag, som skall uppbära ett bestämt antal komponenter, kan med uppfinningen åtminstone halveras jämfört med tidigare känd teknik. Detta har stor betydelse för exempelvis abonnentlinjekretsar i ett telefonsystem, i vilket varje abonnent har sin egen linjekrets.

Till uppfinningens fördelar hör också att komponenterna är enkla att tillverka genom att de utföres i ett färdigt monokristallint halvledarskikt och genom att deras utformning bestämmes genom enkla val av fotoresistiva masker.

Claims (8)

10 15 20 25 30 35 13 5 Ü Û 8 1 5 namram-nav

1. Dielektriskt isolerad halvledaranordning vilken har på laddningsbärare utarmade områden (D10) med reducerad elektrisk fältstyrka (E), vilken anordning omfattar - en halvledarkropp (l,2,3), - ett komponentområde (4) i halvledarkroppen med en övre yta, - ett dielektriskt isolerande skikt (2,5) som avgränsar kom- ponentområdet (4) från halvledarkroppen, - ett i komponentområdet (4) nedsänkt område (G1), vilket sträcker sig ned i komponentområdet från den övre ytan hos detta område, - en PN-övergång (10) vid det nedsänkta områdets (Gl) begräns- ningsyta mot en återstående del av komponentområdet (4), vilken del har motsatt typ av dopning (n) mot det nedsänkta områdets (G1) typ av dopning (p) och -en halvledarkomponent (JFET) i åtminstone ett elektriskt anslutningsområde (G2,S2,D2) i vardera det nedsänkta området (Gl) och den återstående delen av kom- komponentområdet (4) med 'ponentområdet (4), - varvid områdena (D10) med reducerad elektrisk fältstyrka är utarmade på laddningsbârarna genom elektriska spänningar (VG,VS,Vb) som är anslutna via de elektriska anslutningsområdena, k ä n n e t e c k n a d därav - att komponentområdet (4) har två varandra motstående sidor som avgränsas mot halvledarkroppen (1,2,3) genom det dielektriskt isolerande skiktet (2,5), - att det nedsänkta området omfattar två varandra motstående skivliknande delområden (G1) som sträcker sig vid de nämnda motstående sidorna hos komponentområdet (4) utmed det dielekt- riskt isolerande skiktet (2) från den övre ytan hos komponent- området (4) och ned i detta område, vilka delområden (Gl) har relativt låg koncentration av dopningsmaterial (p), - att komponentområdet (4) har relativt låg koncentration av dopningsmaterial (n) åtminstone i ett område mellan de varandra motsående delområdena (G1) och - att ett av de på laddningsbärarna utarmade områdena (L2,L3) sträcker sig i det lågdopade (n) området mellan de motstående 10 15 20 25 30 14 500 815 delområdena (G1) och in i dessa delområden, g så att den elektriska fältstyrkan (E) i det utarmade området ligger under en genombrottsfåltstyrka (E hos halvledar- cr) materialet.

2. Dielektriskt isolerad halvledaranordning enligt patentkrav 1, k ä n n e t e c k n a d därav att de skivliknande delområdena (G11) har större tjocklek (tl) i sin ena ände än i sin andra ände (t2).

3. Dielektriskt isolerad halvledaranordning enligt patentkrav 1 eller 2, k ä n n e t e c k n a d därav att de skivliknande delområdena (G1,G11) har varsitt kraftigt dopat (p+) elektriskt anslutningsområde (G2,G12).

4. Dielektriskt isolerad halvledaranordning enligt patentkrav 1, 2 eller 3, k ä n n e t e c k n a d därav att de skivliknande delområdena (G1) omfattar en gate hos en fâlteffekttransistor (JFET), varvid de elektriska anslutningsområdena omfattar ett kraftigt dopat (n+) område i vardera änden av komponentområdet (4), med samma dopningstyp (n) som den återstående delen av komponentområdet, vilka utgör fälteffekttransistorns (JFET) sourceområde (S2) respektive drainområde (02).

5. Dielektriskt isolerad halvledaranordning enligt patentkrav 1 eller 2, omfattande en första fâlteffekttransistor (DMOSB) som âr seriekopplad med en andra fälteffekttransistor (JFET4), k å n n e t e c k n a d därav - att det nedsånkta området (33,G4) omfattar ett relativt svagt dopat (p) sammanbindande område (33) i komponentområdets (4) ena ânde, - att båda de skivliknande delområdena (G4) vid sin respektive ena ände år förbundna med detta svagt dopade, sammanbindande område (33), - att den första fälteffekttransistorn (DMOS3) har ett kraftigt dopat (n+) sourceområde (S3) med samma dopningstyp (n) som den återstående delen av komponentområdet (4), vilket sourceområde (S3) âr beläget i det sammanbindande området (33), 10 15 20 - 25 30 35 15 500 815 - att det sammanbindande området (33) har ett kraftigt dopat (p+) kontaktområde (39) med samma dopningstyp (p) som det nedsânkta området (33,G4), - att den första fâlteffekttransistorn (DMOS3) har ett kanal- område (36), vilket är beläget i det sammanbindande området (33) vid detta områdes yta mellan sourceområdet (S3) och den åter- stående delen av komponentområdet (4), - att kanalområdet (36) har en på sin yta belägen elektriskt isolerande gateoxid (34) som uppbär ett elektriskt ledande gateområde (G3), - att den andra fälteffekttransistorn (JFET4) har ett kraftigt dopat (n+) drainområde (D4) i komponentområdets (4) andra ände med samma dopningstyp (n) som den återstående delen av komponent- området (4), - att den andra fâlteffekttransistorn (JFET4) har en gate som omfattar de skivliknande delområdena (G4), vilka har varsitt gateanslutningsområde (G41) som är förbundet med det sammanbin- dande områdets (33) kontaktområde (39) och - att ett område i den återstående delen av komponentområdet (4) mellan de skivliknande delområdena (G4) invid det sammanbindande området (33) omfattar den första fâlteffekttransistorns (DMOS3) drainområde (D3) och den andra fâlteffekttransistorns (JFET4) sourceområde (S4).

6. Förfarande för framställning av en dielektriskt isolerad halvledaranordning, vilket förfarande omfattar följande för- farandesteg: - oxidering av en yta hos ett halvledarunderlag (l) till ett elektriskt isolerande oxidskikt (2), - anbringande av en monokristallin halvledarskiva (3) med en första typ av dopningsmaterial (n) på oxidskiktet (2), - avgränsning av ett komponentområde (4) i den monokristallina skivan (3) genom dielektriskt isolerande skikt (5,54), vilka omger komponentområdet och sträcker sig från den monokristallina skivans (3) yta till det isolerande oxidskiktet (2), - anbringande av en första mask (56) över komponentomràdet (4), vilken mask (56) har urtag (57) omfattande två långstrâckta 10 15 20 25 30 35 1G 500% 815 öppningar som sträcker sig utmed det dielektriskt isolerande skiktet (5,54) längs två varandra motstående sidor hos komponent- området (4) , - tillförande av dopningsmaterial av en andra typ (p), motsatt den första typen (n) av dopningsmaterial, genom urtagen (57), varvid ett nedsänkt område i komponentområdet alstras omfattande två skivliknande delområden (G1) på de motstående sidorna i komponentområdet (4) , - anbringande av åtminstone en andra mask ( 58,60) över komponent- området, vilken mask har förutbestämda öppningar (59,61) och - tillförande av av dopningsmaterial av förutbestämd typ genom de förutbestämda öppningarna (59,61) för alstring av elektriska anslutningsområden (G2,D2,S2) hos en halvledarkomponent (JFET) i komponentområdet (4) .

7. Förfarande för framställning av en dielektriskt isolerad halvledaranordning enligt patentkrav 6, varvid urtaget (57) i den första masken (56) omfattar en sammanbindande öppning i vilken öppning sammanbinder komponentomrádets (4) ena ände, urtagets (57) båda långsträckta öppningar.

8. Förfarande för framställning av en dielektriskt isolerad halvledaranordning enligt patentkrav 6 eller 7, varvid kom- ponentområdet (4) avgränsas genom följande förfarandesteg: - anbringande av en etsningsmask (51) på den monokristallina skivan (3) , vilken etsningsmask har öppningar (52) för det dielektriskt isolerande skiktet (5:54,55), - etsning av urtag (53) i den monokristallina skivan (3) genom öppningarna (52) i etsningsmasken (51) , vilka urtag (53) sträcker sig ned till det elektriskt isolerande skiktet (2) på halvledar- underlaget ( 1), - oxidering av urtagens (53) sidor till halvledaroxidskikt (54) och - fyllning av återstoden av urtagen (53) med polykristallint halvledarmaterial (55).