JP2000509555A - 集積回路において小さな構造物を形成するための像反転技術 - Google Patents
集積回路において小さな構造物を形成するための像反転技術Info
- Publication number
- JP2000509555A JP2000509555A JP9538029A JP53802997A JP2000509555A JP 2000509555 A JP2000509555 A JP 2000509555A JP 9538029 A JP9538029 A JP 9538029A JP 53802997 A JP53802997 A JP 53802997A JP 2000509555 A JP2000509555 A JP 2000509555A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- rectile
- patterned
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
- H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.半導体基板(12)上に形成される材料の層(16)において各々が或るサ イズ、形状および位置を有する開口部(28)をパターニングするために、フォ トレジストの第1の層(18)から形成されるフォトレジストからなるパターニ ングされたセグメント(18)を含むマスクを形成するよう、明るいフィールド のレクティルを用いるための方法であって、前記方法は、 (a) 前記半導体基板(12)上に形成される前記材料の層(16)上に前 記フォトレジストからなる第1の層(18)を形成するステップと、 半導体基板上に形成される層の材料上に、フォトレジストからなる第1の層を 形成するステップと、 (b) 露光された領域(20)になるよう、前記フォトレジストの第1の層 (18)の部分上に光を向ける明るい領域と、露光されない領域(22)のまま 残るよう、前記フォトレジストの第1の層(18)の部分を露光しないようにす る暗い領域とを有する明るいフィールドのレクティルを介して光を透過すること により、前記フォトレジストの第1の層(18)を露光するステップとを含み、 前記露光されない領域(22)は、前記材料の層(16)に形成されることが意 図される前記開口部(28)の前記サイズ、前記形状および位置と実質的に同一 であるサイズ、形状および位置を有し、前記方法はさらに、 (c) 前記フォトレジストの第1の層(18)を現像し、それによって、前 記フォトレジストの第1の層(18)の前記露光された領域(20)を除去する ステップを含み、前記露光されない領域(22)はそのまま残り、それによって 、フォトレジストからなる前記パターニングされたセグメント(18)を形成し 、フォトレジストからなる各前記パターニングされたセグメント(18)は、前 記材料の層(16)に形成されることが意図される前記開口部(28)の前記サ イズ、前記形状および前記位置と実質的に同一なサイズ、形状および位置を有し 、前記方法はさらに、 (d) 前記材料の層(16)をエッチングし、それによって、その中におい て、エッチング中にマスクとして働くフォトレジストの前記パターニングされた セグメント(18)の各々の直下に段差(24)を形成するステップを含み、各 前記段差(24)は、前記材料の層(16)において形成されることが意図され る前記開口部(28)のうちの1つの前記サイズ、前記形状および前記位置と実 質的に同一なサイズ、形状および位置を有し、前記方法はさらに、 (e) 前記フォトレジストの第1の層(18)を除去するステップと、 (f) 前記材料の層(16)上に、平坦化可能な材料からなる層(26)を 堆積させるステップと、 (g) 前記平坦化可能な材料からなる層(26)の或る部分を除去し、それ によって、前記材料の層(16)において各前記段差(24)を露出させるステ ップと、 (h) 前記材料の層(16)ををエッチングしそれによってその中に前記開 口部(28)を形成するステップとを含み、前記平坦化可能な材料からなる層( 26)はエッチング中においてマスクとして働く、明るいフィールドのレクティ ルを用いるための方法。 2.前記平坦化可能な材料からなる層(26)の或る部分を除去するステップは エッチバックまたは研磨によって達成される、請求項1に記載の方法。 3.前記平坦化可能な材料からなる層(26)の或る部分を除去するステップに よって前記平坦化可能な材料からなる層(26)は平坦化される、請求項2に記 載の方法。 4.前記平坦化可能な材料からなる層(26)は、前記材料の層(16)をエッ チングしてその中に前記開口部(28)を形成した後に除去される、請求項1に 記載の方法。 5.前記材料の層(16)は、酸化物、窒化ホウ素およびポリイミドからなる材 料の群から選択される、請求項1に記載の方法。 6.前記平坦化可能な材料からなる層(26)は、フォトレジスト、ポリシリコ ン、ポリイミドおよび酸化物からなる材料の群から選択される、請求項1に記載 の方法。 7.前記平坦化可能な材料からなる層(26)は、フォトレジストからなる第2 の層(26)を含む、請求項6に記載の方法。 8.前記フォトレジストからなる第2の層(26)の或る部分を除去するステッ プはエッチバックによって達成される、請求項7に記載の方法。 9.前記開口部(28)の少なくとも1つは金属で充填される、請求項1に記載 の方法。 10.前記平坦化可能な材料からなる層(26)が前記材料の層(16)におい て各前記段差(24)を覆うよう、前記平坦化可能な材料からなる層(26)は ステップ(f)において前記材料の層(16)上に堆積される、請求項1に記載 の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/635,988 | 1996-04-22 | ||
| US08/635,988 US5834159A (en) | 1996-04-22 | 1996-04-22 | Image reversal technique for forming small structures in integrated circuits |
| PCT/US1997/000961 WO1997040526A1 (en) | 1996-04-22 | 1997-02-04 | An image reversal technique for forming small structures in integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000509555A true JP2000509555A (ja) | 2000-07-25 |
| JP4169785B2 JP4169785B2 (ja) | 2008-10-22 |
Family
ID=24549941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53802997A Expired - Lifetime JP4169785B2 (ja) | 1996-04-22 | 1997-02-04 | 集積回路において小さな構造物を形成するための像反転技術 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5834159A (ja) |
| EP (1) | EP0895656B1 (ja) |
| JP (1) | JP4169785B2 (ja) |
| KR (1) | KR100443064B1 (ja) |
| DE (1) | DE69712478T2 (ja) |
| WO (1) | WO1997040526A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229153A (ja) * | 1997-02-13 | 1998-08-25 | Sumitomo Metal Mining Co Ltd | リードフレームの製造方法 |
| US5922515A (en) * | 1998-02-27 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Approaches to integrate the deep contact module |
| DE19829152A1 (de) * | 1998-05-05 | 1999-11-18 | United Microelectronics Corp | Doppeltes Damaszierverfahren |
| GB2340302B (en) * | 1998-07-29 | 2000-07-26 | United Microelectronics Corp | Method of manufacture using dual damascene process |
| US6277544B1 (en) * | 1999-06-09 | 2001-08-21 | Advanced Micro Devices, Inc. | Reverse lithographic process for semiconductor spaces |
| US6221777B1 (en) | 1999-06-09 | 2001-04-24 | Advanced Micro Devices, Inc. | Reverse lithographic process for semiconductor vias |
| TW521316B (en) * | 2000-11-09 | 2003-02-21 | Macronix Int Co Ltd | Manufacturing method for reducing critical dimensions |
| US6929961B2 (en) * | 2003-12-10 | 2005-08-16 | Hitachi Global Storage Technologies Netherlands B. V. | Dual function array feature for CMP process control and inspection |
| US7268080B2 (en) | 2005-11-09 | 2007-09-11 | Infineon Technologies Ag | Method for printing contacts on a substrate |
| US7678704B2 (en) * | 2005-12-13 | 2010-03-16 | Infineon Technologies Ag | Method of making a contact in a semiconductor device |
| US20080085600A1 (en) * | 2006-10-10 | 2008-04-10 | Toshiharu Furukawa | Method of forming lithographic and sub-lithographic dimensioned structures |
| KR101918946B1 (ko) | 2017-01-17 | 2018-11-15 | 주식회사 동구전자 | 자동판매기의 혼합장치 |
| KR101918945B1 (ko) | 2017-01-17 | 2018-11-15 | 주식회사 동구전자 | 믹싱볼의 증기 배출 장치 |
| KR102370728B1 (ko) * | 2017-10-17 | 2022-03-07 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238810A (en) * | 1986-09-22 | 1993-08-24 | Nippon Telegraph And Telephone Corporation | Laser magnetic immunoassay method and apparatus thereof |
| US5091342A (en) * | 1989-02-24 | 1992-02-25 | Hewlett-Packard Company | Multilevel resist plated transfer layer process for fine line lithography |
| EP0453644B1 (de) * | 1990-04-27 | 1995-05-10 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern |
| US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| US5283208A (en) * | 1992-12-04 | 1994-02-01 | International Business Machines Corporation | Method of making a submicrometer local structure using an organic mandrel |
-
1996
- 1996-04-22 US US08/635,988 patent/US5834159A/en not_active Expired - Lifetime
-
1997
- 1997-02-04 EP EP97903893A patent/EP0895656B1/en not_active Expired - Lifetime
- 1997-02-04 JP JP53802997A patent/JP4169785B2/ja not_active Expired - Lifetime
- 1997-02-04 KR KR10-1998-0708413A patent/KR100443064B1/ko not_active Expired - Lifetime
- 1997-02-04 DE DE69712478T patent/DE69712478T2/de not_active Expired - Lifetime
- 1997-02-04 WO PCT/US1997/000961 patent/WO1997040526A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| KR100443064B1 (ko) | 2004-09-18 |
| EP0895656B1 (en) | 2002-05-08 |
| WO1997040526A1 (en) | 1997-10-30 |
| DE69712478D1 (de) | 2002-06-13 |
| JP4169785B2 (ja) | 2008-10-22 |
| DE69712478T2 (de) | 2003-01-09 |
| KR20000010559A (ko) | 2000-02-15 |
| US5834159A (en) | 1998-11-10 |
| EP0895656A1 (en) | 1999-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432619B2 (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US4707218A (en) | Lithographic image size reduction | |
| US5043295A (en) | Method of forming an IC chip with self-aligned thin film resistors | |
| KR100350289B1 (ko) | 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법 | |
| JP2000509555A (ja) | 集積回路において小さな構造物を形成するための像反転技術 | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US6372647B1 (en) | Via masked line first dual damascene | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| JP2778996B2 (ja) | 半導体装置の製造方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| US6639320B2 (en) | Reticle for creating resist-filled vias in a dual damascene process | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPS5896737A (ja) | 半導体装置の製造方法 | |
| KR20020002932A (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH06151605A (ja) | 半導体装置の製造方法 | |
| JPH01273313A (ja) | パターニング方法 | |
| JPS60217629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |