JP2000510656A

JP2000510656A - 改良された低電圧直線性を持つ差動増幅器

Info

Publication number: JP2000510656A
Application number: JP09524327A
Authority: JP
Inventors: エントリキン，デイヴィッド，ダブリュー．
Original assignee: マキシムインテグレイテッドプロダクツ，インコーポレイテッド
Priority date: 1995-12-27
Filing date: 1996-11-26
Publication date: 2000-08-15
Also published as: EP0870360A1; WO1997024799A1; US5677646A; EP0870360A4

Abstract

(57)【要約】改良された電圧スイングを有する線形差動増幅器（４８）が開示されている。線形差動増幅器（４８）は、利用可能な電圧スイングを妨げないで、差動対増幅器に固有な誤差電圧を補正する、したがって、特に低電圧用途に適している。この差動増幅器は、増幅される入力電圧差を受けるための入力差動増幅器（５０）と、誤差補正量を生成するための歪み補正差動増幅器（５２）と、入力電圧差および誤差補正量を受けて、入力電圧差を増幅し出力電圧を生成して、かつ誤差補正量に従って出力電圧を補正するための出力差動増幅器（５４）とを含んでいる。入力電圧差を増幅するとき差動増幅器の利用可能な電圧スイングを改良する方法も開示されている。

Description

【発明の詳細な説明】改良された低電圧直線性を持つ差動増幅器発明の背景１．発明の分野本発明は、差動対増幅器、より詳細には、誤差補正を有する差動対増幅器に関する。２．関連技術の説明差動増幅器は一般に知られており、モノリシック集積回路(ＩＣ)において使用されている。差動増幅器は、回路が対称的であるので、差動対増幅器としても知られている。換言すると、差動対増幅器は反転側と非反転側とを有し、その両方が同様に構成されている。図１は、従来の差動増幅器２の概略図を示している。差動増幅器２は、一対の増幅トランジスタ４および６を有している。この増幅トランジスタ４および６のベースは、差動増幅器入力電圧(Ｖ_IN)を受け、増幅トランジスタ４および６のコレクタは、抵抗１０および１２(Ｒ_C)を介してそれぞれ供給電源８(Ｖ_CC)に接続し、増幅トランジスタ４および６のエミッタは、抵抗１６(Ｒ_E)を介して第２の供給電源１４(Ｖ_EE)に共通に接続されている。差動増幅器２の出力電圧(Ｖ_OUT) は、増幅トランジスタ４および６のコレクタ両端に得られる。基本差動増幅器に関するより詳細に対しては、例えば、マルビノ（Malvino）著の「電子原理(Elec tronic Principles) 」(マグロヒル社出版、１９７３年)を参照されたい。ごく最近、カスコンプ(cascomp)増幅器が、より大きな直線性が必要とされる場合に使用されている。図２は、代表的なカスコンプ増幅器１８の概略図を示している。ここで、改良された直線性のために、差動補正増幅器は補正信号を主差動増幅器に供給する。カスコンプ増幅器１８は、増幅トランジスタ２０および２２と、電流源２４および２６と、エミッタ抵抗器２８(Ｒ_E)とからなる主差動増幅器を含んでいる。増幅トランジスタ２０および２２のエミッタは、エミッタ抵抗(Ｒ_E)を通って一緒に結合され、増幅トランジスタ２０および２２のベースは、差動入力電圧（Ｖ_IN ）を受ける。ソース抵抗器３０および３２（Ｒ_S）は、差動入力電圧(Ｖ_IN)を供給する電圧源に関連付けられた抵抗器を示している。電流源２４および２６は、バイアス電流を増幅トランジスタ２０および２２にそれぞれ供給する。トランジスタ３４および３６は、トランジスタ２０および２２とともに、カスコード出力段を形成するコモンベース増幅器段を形成する。トランジスタ３４および３６のベースは、供給電圧(Ｖ_BB)によって駆動される。トランジスタ３４および３６のコレクタは、それぞれ、抵抗器３７(Ｒ_C)を通って供給電源(Ｖ_CC)に接続する。カスコンプ増幅器１８の出力電圧(Ｖ_OUT)は、トランジスタ３４および３６のコレクタ両端で使用可能である。トランジスタ３４および３６のエミッタ両端の電圧差は、増幅トランジスタ２０および２２のベースエミッタ電圧に見いだされる誤差電圧の近似値を与える。誤差電圧は、そのベース-エミッタ電圧に対するトランジスタのコレクタ電流の指数関数関係によって引き起こされる。換言すると、ベース-エミッタ電圧が直線的に増加するにつれて、コレクタ電流は指数関数的に増加する。カスコンプ増幅器１８では、差動入力電圧(Ｖ_IN)を増加させると、より多くの電流が増幅トランジスタ２０に流れるようになり、より少ない電流が増幅トランジスタ２２に流れるようになる。これらの電流を得るために、増幅トランジスタ２０のベースエミッタ電圧は、増加しなければならないのに対して、増幅トランジスタ２２のベースエミッタ電圧は減少しなければならない。２つのベースエミッタ電圧間の結果である差は、Ｒ_Eの両端に生じる電圧がＶ_INでなく、Ｖ_INマイナス誤差電圧である、という誤差電圧である。誤差電圧が直線的にＶ_INに関連しているすれば、誤差電圧は増幅器の出力直線性に影響を及ぼさない。しかしながら、誤差電圧が、トランジスタのベースエミッタ電圧に対するコレクタ電流の指数関数の関係のために、Ｖ_INに直線的に関連しない。主差動増幅器（増幅トランジスタ２０および２２）のベースエミッタ電圧の差は、下記の式(１)に示されるように、２つのコレクタ電流比の自然対数(ｌｎ)と熱電圧(Ｖ_T)との積として定量化される。Ｖ_error＝△Ｖ_BE＝(Ｖ_BE20-Ｖ_BE22)＝Ｖ_Tｌｎ(Ｉ_C20/Ｉ_C22)・・・・・・・・・・（１）ここで、Ｖ_T＝ｋＴ/ｑ(ｋ＝ボルツマン定数、Ｔ＝温度(ケルビン)、ｑ＝電子電荷の大きさ)である。近似された誤差電圧は、差動補正増幅器に供給される。差動補正増幅器は、一対の増幅トランジスタ３８および４０を含む。増幅トランジスタ３８および４０のベースは、それぞれ増幅トランジスタ２０および２２のコレクタに接続され、増幅トランジスタ３８および４０のエミッタは、それぞれ電流源４２および４４に接続され、増幅トランジスタ３８および４０のコレクタは、それぞれトランジスタ３６および３４のコレクタに接続される。差動補正増幅器の増幅トランジスタ３８および４０のコレクタ電流は、主差動増幅器に関連付けられる誤差電圧に比例する。したがって、増幅トランジスタ３８および４０によって発生された誤差電流は、線形電流が生成されるように、トランジスタ３４および３６の差動コレクタ電流に加えられる。結果の線形電流は、抵抗器Ｂ7(Ｒ_c) を通過し、それによってまた線形である出力電圧(Ｖ_OUT)を生成する。図２に示される代表的なカスコンプ増幅器１８のより詳細に関しては、例えば、米国特許第４，７７９，０５７号および米国特許第４，１４６，８４４号を参照しなさい。上述の従来のカスコンプ増幅器は、誤差電圧に対して補正することによって近似的に線形な出力電圧を供給するように設計されている。しかしながら、電池駆動回路といつた低電圧の用途では、従来のカスコンプ増幅器には、増幅された出力電圧に利用可能な不十分な電圧スイング（swing）を有する。結果として、出力電圧は、利用可能な電圧スイングを欠いているために歪まされる。このため、低電圧用途では、非線形性に対して補正する従来の試みは、一般に不満足であり、多くの場合、より少ないというよりもむしろより多くの非線形性あるいは歪みに至る。したがって、特に低電圧において、非線形信号の歪みを取り除くために適している差動増幅器の設計に対する要求がある。発明の概要概して言えば、本発明は、改良された電圧スイングを持つ線形差動増幅器に関する。本発明に従う線形差動増幅器は、利用可能な電圧スイングを妨げることなしに差動対増幅器に固有な誤差電圧に対して補正する、このため、特に、低電圧用途に適している。第１の実施例においては、本発明に従う差動増幅器は、増幅されるべき入力電圧差を受ける入力差動増幅器と、誤差補正量を生成するための歪み補正差動増幅器と、入力電圧差および誤差補正量を受けて、入力電圧差を増幅し出力電圧を生成して、かつ誤差補正量に従って出力電圧を補正する、ための出力差動増幅器と、を含む。好ましくは、歪み補正増幅器は、入力差動増幅器を補正するために必要とされる誤差補正を決定するように作動し、さらに誤差補正量は、出力差動増幅器によって生成される出力電圧を補正するために使用される。第２の実施例では、本発明に従う差動入力電圧を増幅する線形差動増幅器は、第１のトランジスタ対として配置された第１および第２のトランジスタを含み、第１および第２のトランジスタは各々、ベース、コレクタ、エミッタを有し、第１および第２のトランジスタのエミッタは第１のエミッタ抵抗器を通して一緒に接続合され、コレクタはそれぞれ第１および第２の負荷要素を通して第１の供給電圧に結合され、差動入力電圧はベース両端に加えられ、エミッタはまたそれぞれ第１および第２の電流源を通して第２の供給電圧に結合されており；第２のトランジスタ対として配置された第３および第４のトランジスタを含み、第３および第４のトランジスタは各々、ベース、コレクタ、エミッタを有し、第３および第４のトランジスタのエミッタは、第２のエミッタ抵抗器を通して一緒に接続され、誤差電圧がベースの両端に加えられ、エミッタはまたそれぞれ第３および第４の電流源を通して第２の供給電圧に結合されており；第３のトランジスタ対として配置された第５および第６のトランジスタを含み、第５および第６のトランジスタは各々、ベース、コレクタ、エミッタを有し、第１および第２のトランジスタのエミッタは第３のエミッタ抵抗器を通して一緒に接続され、コレクタはそれぞれ第３および第４の負荷要素を通して第１の供給電圧に結合され、差動入力電圧はベースの両端に加えられ、エミッタはまたそれぞれ第５および第６の電流源を通して第２の供給電圧に結合され、第５および第６のトランジスタのコレクタはまたそれぞれ第４および第３のトランジスタのコレクタに結合され、出力電圧が第５および第６のトランジスタのコレクタの両端に生成される。第３の実施例では、入力電圧差を増幅するとき差動増幅器の利用可能な電圧スイングを改善するための方法は、入力電圧差を受けて；入力電圧差を増幅し誤差電圧を生成して；誤差電圧を誤差電流に変換して；入力電圧差を増幅することとは別個に、入力電圧差を増幅し出力電圧を生成して；誤差電流に従って出力電圧を補正する、ことを含む。本発明に従う差動増幅器の長所は、改良された電圧スイングならびに低電圧用途に対するより大きな安定性を含んでいる。本発明の他の態様および長所は、本発明の原理を例示として示し、添付図面とともに行われる下記の詳細な説明から明らかになる。図面の簡単な説明本発明は、同じ参照番号が同じ構造要素を示している添付図面とともに下記の詳細な説明によって容易に理解される。図１は、従来の差動増幅器の概略図を示している。図２は、従来のカスコンプ増幅器の概略図を示している。図３は、本発明の基本の実施例に従う差動対増幅器のブロック図である。図４は、本発明の第１の実施例に従う差動対増幅器のブロック図である。図５は、本発明の第２の実施例に従う差動対増幅器のブロック図である。発明の詳細な説明本発明は、改良された電圧スイングを持つ線形差動増幅器に関する。本発明に従う線形増幅器は、利用可能な電圧スイングを妨げることなしに、差動対増幅器に固有な誤差電圧を補正して、このため、特に低電圧用途に適している。本発明の実施例は、図３から図５を参照して後述される。しかしながら、当業者は、本発明がこれらの限定された実施例を越えて及ぶので、これらの図面に関してここに示された詳細な説明は説明の目的のためであることを容易に認識する。図３は、本発明の基本実施例に従う差動対増幅器４８のブロック図である。差動対増幅器４８は、いくつかの増幅器から構成されている。特に、差動対増幅器４８は、入力差動増幅器５０と、歪み補正差動増幅器５２と、出力差動増幅器５４とを含む。入力差動増幅器５０および出力差動増幅器の両方は、差動入力電圧 (Ｖ_IN)を受ける。歪み補正差動増幅器５２は、入力差動増幅器５０に関連付けられた誤差電圧(△Ｖ_BE)を監視して、それに従って誤差電流を生成する。それから、誤差電流は出力差動増幅器５４に送られる（forwarded）。出力差動増幅器５４は、差動入力電圧(Ｖ_IN)を増幅し、出力電圧(Ｖ_OUT)を生成する。加えて、出力差動増幅器５４は、出力差動増幅器５４に関連付けられた誤差電圧(△Ｖ_BE)を歪み補正差動増幅器５２から受けた誤差電流を使用して除去する(相殺する)。結果として、出力電圧(Ｖ_OUT)は、他の状況では誤差電圧(△Ｖ_BE)によって引き起こされる非線形歪みを低電圧においてさえも課せられない。実際には、誤差電圧 (△Ｖ_BE)は完全に除去されないが、少なくとも１次のオーダーまで除去される。したがって、ここで使用されているように、用語「線形」および「除去する」は、差動増幅器を示しているときには、当業者によって十分理解されているように、第１のオーダーまでといったように「ほぼ線形な」および「実質的に除去する」を意味している。図４は、本発明の第１の実施例に従う差動対増幅器５５のブロック図である。図３に示される基本の実施例のように、第１の実施例に従う差動対増幅器５５は、また、いくつかの増幅器から構成されている（construced）。差動対増幅器５５の構成は、入力差動増幅器５０、歪み補正差動増幅器５２、および出力差動増幅器５４に対応する回路構成部分を含んでいる。差動対増幅器５５は、第１の増幅トランジスタ対５６および５８(Ｑ₃およびＱ₄ )を含んでいる。増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のベースは、ソース抵抗器６０および６２(Ｒ_S)を介して電圧源(図示せず)から差動入力電圧( Ｖ_IN)を受ける。ソース抵抗器６０および６２(Ｒ_S)は、電圧源に関連する抵抗を表している。増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のエミッタはそれぞれ、電流源６４および６６のそれぞれを通して電位源(Ｖ_EE)に結合されている。増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のエミッタは、またエミッタ抵抗器６８(Ｒ_E)を通して一緒に結合されている。増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のコレクタは、負荷ダイオード７０および７２(Ｑ₇およびＱ₈ )を通して電位源(Ｖ_CC)にそれぞれ結合されている。差動対増幅器５５は、また、一対の増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)を含んでいる。増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のベースは、増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のコレクタにそれぞれ結合されている。増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のエミッタは、それぞれ、電流源７８および８０を通して電位源(Ｖ_EE)に結合されている。加えて、増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)は、エミッタ抵抗器８２(Ｒ_E )を通して一緒に結合されている。増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)は、後述されるように、出力差動増幅器５４に対応する回路構成部分に結合する。差動対増幅器５５は、第３の増幅トランジスタ８４および８６(Ｑ₁およびＱ₂) をさらに含む。増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)のエミッタはそれぞれ、電流源８８および９０を通して電位源(Ｖ_EE)に結合されている。加えて、増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)のエミッタは、エミッタ抵抗器９２(Ｒ_E)を通して一緒に結合されている。増幅トランジスタ８４および８６( Ｑ₁およびＱ₂)のコレクタはそれぞれ、増幅トランジスタ７６および７４(Ｑ₆およびＱ₅)のコレクタに結合する。さらに、増幅トランジスタ８４および８６(Ｑ₁ およびＱ₂)のコレクタはそれぞれ、また、負荷抵抗器９４および９６(Ｒ_L)を通して電位源(Ｖ_CC)にも結合する。増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)のコレクタの電流は、負荷抵抗器９４および９６(Ｒ_L)を直接駆動する一方で、増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のコレクタの電流は、ダイオード７０および７２(Ｑ₇およびＱ₈)を駆動する。ダイオード負荷７０および７２(Ｑ₇およびＱ₈)のエミッタ両端に現れる電圧は、誤差電圧(△Ｖ_BE1)である。下記の式(２)は、誤差電圧(△Ｖ_BE ₁ )をより正確に規定する。 △Ｖ_BE1＝Ｖ_Tｌｎ（Ｉ_C3／Ｉ_C4），・・・・・・・・・・・・・・・（２）ここで、Ｉ_Cはコレクタ電流であり、Ｖ_T＝ｋＴ/ｑ（ｋ＝ボルツマン定数、Ｔ＝温度(ケルビン)、ｑ＝電荷の大きさ）である。この誤差電圧(△Ｖ_BE1)は、ダイオード負荷７０(Ｑ₇)のベースエミッタ電圧が増幅トランジスタ５６(Ｑ₃)のベースエミッタ電圧に一致し、且つダイオード負荷７２(Ｑ₈)のベースエミッタ電圧が増幅トランジスタ５８(Ｑ₄)のベースエミッタ電圧に一致しているので、増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)のベース-エミッタ電圧の信号依存の差（signal-dependent difference）を複製する（replicate）。増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)は、エミッタ抵抗器８２(Ｒ_E)を使用して、この誤差電圧(△Ｖ_BE1)を誤差電流に変換する。その後、この誤差電流は、負荷抵抗器９４および９６(Ｒ_L)を通って流れる電流に加えられ、それによって、一対の増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)において非線形性を補正するように作動する。特に、増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)のコレクタにおける信号電流は、（Ｖ_IN−△Ｖ_BE2）／Ｒ_E ここで、△Ｖ_BE2＝Ｖ_Tｌｎ（Ｉ_C1／Ｉ_C2）であり、Ｒ_Eはエミッタ抵抗器の抵抗である。増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のコレクタにおける誤差電流は、近似的に △Ｖ_BE3/Ｒ_E である。したがって、負荷抵抗器９４および９６(Ｒ_L)における全信号電流は、（Ｖ_IN−△Ｖ_BE2）／Ｒ_E＋△Ｖ_BE3／Ｒ_E＝Ｖ_IN／Ｒ_E である。上記の簡略化は、特に関連付けられているトランジスタが同じ半導体ウエハ上に製造される場合、通常妥当である△Ｖ_BE2が△Ｖ_BE3におよそ等しいことを仮定している。このため、負荷抵抗器９４および９６(Ｒ_L)を流れる全信号電流は、Ｖ_INに関して線形出力電流である。その結果、出力電圧(Ｖ_OUT)は同様に線形である。図４を図３に比較すると、入力差動増幅器５０に関連付けられた図４における回路構成部分は、増幅トランジスタ５６および５８(Ｑ₃およびＱ₄)の第１の対と、電流源６４および６６と、エミッタ抵抗器６８(Ｒ_E)と、負荷ダイオード７０および７２(Ｑ₇およびＱ₈)と、を含んでいる。歪み補正差動増幅器５２に関連付けられた図４における回路構成部分は、増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)の対と、電流源７８および８０と、エミッタ抵抗器８２(Ｒ_E)と、を含んでいる。出力差動増幅器５４に関連付けられた図４における回路構成部分は、増幅トランジスタ８４および８６(Ｑ₁およびＱ₂)の第３の対と、電流源８８および９０と、負荷抵抗器９４および９６(Ｒ_E)とを含んでいる。図５は、本発明の第２の実施例に従う差動対増幅器９８のブロック図である。差動対増幅器９８は、一般に図４に示される差動対増幅器５５と同じである。違いは、図４の負荷ダイオード７０および７２が負荷トランジスタ１００および１０２によって置き換えられることである。負荷トランジスタ１００および１０２は、所定の供給電圧(Ｖ_BB)に結合される共通ベースを共有する。前述の本発明の第１および第２の実施例では、本発明の好ましい態様がある。好ましくは、トランジスタは、ＩＣプロセスから起因するわずかな差を除いて、全て同じ、すなわち、同じ型およびサイズを有する。電流源６４、６６、７８、８０、８８および９０は同じであることが、また好ましく、この電流源の各々は単一トランジスタから構成されることは好ましい。同様に、（エミッタ負帰還抵抗器（degeneration resistor）としても知られている）第１のエミッタ抵抗器から第３のエミッタ抵抗器６８、８２および９２は、本来同じ抵抗を有することができるが、第３のエミッタ抵抗器９２の抵抗値よりもわずかに小さい抵抗値を有するように第１および第２のエミッタ抵抗器６８および８２の一方あるいは両方を形成することが好ましいこともある。抵抗値におけるわずかな差によって、歪み補正差動増幅器５２そのものが誤差を有するという事実を補償するようにわずかにより高く生成される誤差電圧が生じる。また、このような誤差は、歪み補正差動増幅器５２によって生成される誤差電圧（電流）を補正するために別の歪み補正増幅器を追加することによって、減少あるいは補償することも可能であろう。誤差電圧△Ｖ_BEは入力電圧に比べて小さいことも注目されたい。結果として、トランジスタ７４および７６(Ｑ₅およびＱ₆)は、他の２対の増幅トランジスタＱ₁ 、Ｑ₂およびＱ₃、Ｑ₄を作動するよりも相対的に多くの線形範囲で作動する。しかしながら、増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)によって発生される電圧誤差(△Ｖ_BE3)は、エミッタ抵抗器６８および８２(Ｒ_E)の一方あるいは両方の値をわずかに減らすことによって補償することもでき、それによって、増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のベースの両端に現れる信号を増加させる。これは、誤差が増幅器の利得を常に減少させるので有効であり、このため、エミッタ抵抗６８および８２(Ｒ_E)の一方あるいは両方の値を減少させると、利得が増加して、したがって、誤差によって引き起こされる減少を相殺する。加えて、出力の要求に応じて、ダイオード負荷７０および７２(Ｑ₇およびＱ₈)のベースおよびコレクタは、供給電位Ｖ_CCよりも低い電位にあってもよい。ダイオード負荷７０および７２(Ｑ₇およびＱ₈)のコレクタに加えられる電圧電位を低下することによって、増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のベースの電圧が低下されて、このようにすると、そしてまた有利なことに増幅トランジスタ７４および７６(Ｑ₅およびＱ₆)のコレクタにおけるより多くの信号スイングが可能になる。図５では、所定の供給電圧(Ｖ_BB)を低下させることは、同じ効果を有する。本発明の多数の特徴および長所は記載された説明から明らかであり、したがって、本発明の全てのこのような特徴および長所をカバーすることが添付された請求の範囲によって意図されている。さらに、多数の修正および変更が当業者に容易に生じるので、本発明を図示され、記載されるものと正確な構成および動作に限定することは望ましくない。このため、全ての適当な変更例および均等物は本発明の範囲内にあるように用いる（resort）ことができる。

【手続補正書】特許法第１８４条の４第４項【提出日】平成９年４月３日（１９９７．４．３）【補正内容】請求の範囲（請求の範囲（又は請求項）第１項、第２項、第６項、及び第７項を補正。請求項３〜請求項５、請求項８〜請求項１６は変更なし。）１．差動増幅器において、増幅されるべき入力電圧差を受けるための入力差動増幅器と、作動的に前記入力差動増幅器に接続され、誤差補正量を生成するための歪み補正差動増幅器と、作動的に前記歪み補正差動増幅器に接続され、該入力電圧差および該誤差補正量を受けて、該入力電圧差を増幅し出力電圧を生成して、該誤差補正量に従って該出力電圧を補正するための出力差動増幅器とを備え、前記入力差動増幅器および前記出力差動増幅器の構造は、同一であり、前記歪み補正差動増幅器は、前記入力差動増幅器における歪みを補正するために必要である該誤差補正量を決定するように作動し、さらに該誤差補正量は、前記出力差動増幅器によって生成される該出力電圧を補正するために使用される、差動増幅器。２．前記入力差動増幅器および前記出力差動増幅器は、同一の集積回路プロセスを使用して集積回路上に形成される、請求項１に記載の差動増幅器。６．差動増幅器において、増幅されるべき入力電圧差を受けるための入力差動増幅器手段を備え、誤差補正量を生成するための歪み補正差動増幅器手段を備え、該誤差補正量は前記入力差動増幅器手段によって引き起こされる誤差に関連付けられ、該入力電圧差および該誤差補正量を受けて、該入力電圧差を増幅し出力電圧を生成して、該誤差補正量に従って該出力電圧を補正するための出力差動増幅器手段を備え、前記入力差動増幅器手段および前記出力差動増幅器手段の構造は同一であり、前記歪み補正差動増幅器手段は、前記入力差動増幅器手段における歪みを補正するために必要とされる該誤差補正量を決定するように作動し、さらに該誤差補正量は、前記出力差動増幅器手段によって生成される該出力電圧における歪みを補正するために使用される、差動増幅器。７．差動入力電圧を増幅するための線形差動増幅器であって、第１のトランジスタ対として配置された第１および第２のトランジスタを備え、該第１および第２のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第１および第２のトランジスタのエミッタは第１のエミッタ抵抗を通して一緒に接続され、該コレクタはそれぞれ第１および第２の負荷要素を通して第１の供給電圧に結合され、該差動入力電圧はベースの両端に加えられ、該エミッタはまた、それぞれ第１および第２の電流源を通して第２の供給電圧に結合され、第２のトランジスタ対として配置された第３および第４のトランジスタを備え、該第３および第４のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第３および第４のトランジスタのエミッタは第２のエミッタ抵抗を通して一緒に接続され、誤差電圧が該ベースの両端に加えられ、該エミッタはまた、それぞれ第３および第４の電流源を通して該第２の供給電圧に結合される、第３のトランジスタ対として配置された第５および第６のトランジスタを備え、該第５および第６のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第１および第２のトランジスタのエミッタは第３のエミッタ抵抗を通して一緒に接続され、該コレクタはそれぞれ、第３および第４の負荷要素を通して該第１の供給電圧に結合され、該差動入力電圧は該ベースの両端に加えられ、該エミッタはまた、それぞれ第５および第６の電流源を通して該第２の供給電圧に結合され、該第５および第６のトランジスタのコレクタはまた、それぞれ該第４および第３のトランジスタのコレクタに結合され、出力電圧が該第５および第６のトランジスタのコレクタの両端に生成され、前記第１および第２のトランジスタは、該第５および第６のトランジスタによって誘起される非線形性の推定値（estimate）を得るように、該第５および第６のトランジスタをモデル化する（model）ように設けられている、線形差動増幅器。

Claims

【特許請求の範囲】１．差動増幅器において、増幅されるべき入力電圧差を受けるための入力差動増幅器と、作動的に前記入力差動増幅器に接続され、誤差補正量を生成するための歪み補正差動増幅器と、作動的に前記歪み補正差動増幅器に接続され、該入力電圧差および該誤差補正量を受けて、該入力電圧差を増幅し出力電圧を生成して、該誤差補正量に従って該出力電圧を補正するための出力差動増幅器と、を備える差動増幅器。２．前記歪み補正差動増幅器は、前記入力差動増幅器を補正するために必要とされる前記誤差補正量を決定するように作動し、さらに該誤差補正量は、前記出力差動増幅器によって生成される該出力電圧を補正するために使用される、請求項１に記載の差動増幅器。３．前記入力差動増幅器、前記歪み補正差動増幅器、および前記出力差動増幅器は、差動対増幅器である、請求項２に記載の差動増幅器。４．前記入力差動増幅器、前記歪み補正差動増幅器、および前記出力差動増幅器は、エミッタ縮退抵抗を有する差動対増幅器である、請求項２に記載の差動増幅器。５．該誤差補正量は電圧あるいは電流のうちの１つである、請求項１に記載の差動増幅器。６．差動増幅器において、増幅されるべき入力電圧差を受けるための入力差動増幅器手段を備え、誤差補正量を生成するための歪み補正差動増幅器手段を備え、該誤差補正量は前記入力差動増幅器手段によって引き起こされる誤差に関連付けられ、該入力電圧差および該誤差補正量を受けて、該入力電圧差を増幅し出力電圧を生成して、該誤差補正量に従って該出力電圧を補正するための出力差動増幅器手段を備える、差動増幅器。７．差動入力電圧を増幅するための線形差動増幅器であって、第１のトランジスタ対として配置された第１および第２のトランジスタを備え、該第１および第２のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第１および第２のトランジスタのエミッタは第１のエミッタ抵抗器を通して一緒に接続され、該コレクタはそれぞれ第１および第２の負荷要素を通して第１の供給電圧に結合され、該差動入力電圧はベースの両端に加えられ、該エミッタはまた、それぞれ第１および第２の電流源を通して第２の供給電圧に結合され、第２のトランジスタ対として配置された第３および第４のトランジスタを備え、該第３および第４のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第３および第４のトランジスタのエミッタは第２のエミッタ抵抗器を通して一緒に接続され、誤差電圧が該ベースの両端に加えられ、該エミッタはまた、それぞれ第３および第４の電流源を通して該第２の供給電圧に結合され、第３のトランジスタ対として配置された第５および第６のトランジスタを備え、該第５および第６のトランジスタは各々、ベース、コレクタ、およびエミッタを有し、該第１および第２のトランジスタのエミッタは第３のエミッタ抵抗器を通して一緒に接続され、該コレクタはそれぞれ、第３および第４の負荷要素を通して該第１の供給電圧に結合され、該差動入力電圧は該ベースの両端に加えられ、該エミッタはまた、それぞれ第５および第６の電流源を通して該第２の供給電圧に結合され、該第５および第６のトランジスタのコレクタはまた、それぞれ該第４および第３のトランジスタのコレクタに結合され、出力電圧が該第５および第６のトランジスタのコレクタの両端に生成される、線形差動増幅器。８．前記線形差動増幅器によって生成される該出力電圧は、改善されたスイング電圧を有する、請求項７に記載の線形差動増幅器。９．前記差動増幅器によって生成される該出力電圧は、前記差動増幅器を低電圧用途に適するようにする改善されたスイング電圧を有する、請求項７に記載の線形差動増幅器。１０．該第１のトランジスタから第６のトランジスタは全て同一である、請求項７に記載の線形差動増幅器。１１．該第１のエミッタ抵抗から第３のエミッタ抵抗器は、実質的に同一の抵抗値を有する請求項７に記載の線形差動増幅器。１２．該第１および第２のエミッタ抵抗器の少なくとも１つは、該第３のエミッタ抵抗の抵抗値よりもわずかに小さい抵抗値を有する、請求項７に記載の線形差動増幅器。１３．該第１および第２の負荷要素は、ダイオードあるいはトランジスタであり、かつ該第３および第４の負荷要素は抵抗器である、請求項７に記載の線形差動増幅器。１４．該誤差電圧は、該第１および第２のトランジスタのコレクタ両端に該第１および第２のトランジスタによって生成され、かつ該第３および第４のトランジスタのベースにそれぞれ結合されている、請求項７に記載の線形差動増幅器。１５．差動増幅器において入力電圧差を増幅するときに利用可能な電圧スイングを改善するための方法であって、（ａ）入力電圧差を受ける工程と、（ｂ）誤差電圧を生成するために該入力電圧差を増幅する工程と、（ｃ）該誤差電圧を誤差電流に変換する工程と、（ｄ）前記増幅する工程（ｂ）と別個に、出力電圧を生成するために該入力電圧差を増幅する工程と、（ｅ）該誤差電流に従って該出力電圧を補正する工程と、を備える方法。１６．前記増幅する工程（ｂ）は入力差動増幅器によって実行され、前記変換する工程（ｃ）が歪み補正差動増幅器によって実行され、前記増幅する工程（ｄ）および前記補正する工程（ｅ）が出力差動増幅器によって実行される、請求項１５に記載の方法。