JPH0794971A

JPH0794971A - 差動増幅器

Info

Publication number: JPH0794971A
Application number: JP5238324A
Authority: JP
Inventors: Katsuyuki Kurokawa; 克之黒川; Takehiko Umeyama; 竹彦梅山; Masayasu Tanaka; 正泰田中
Original assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Priority date: 1993-09-24
Filing date: 1993-09-24
Publication date: 1995-04-07
Also published as: US5453718A

Abstract

(57)【要約】【目的】入力容量が増加せず、低ノイズに対しても悪
影響を及ぼさない差動増幅器を得る。【構成】差動増幅器は、第１の入力ノードにベースが
接続され、エミッタが定電流源を介して接地された第１
のトランジスタと、第２の入力ノードにベースが接続さ
れ、エミッタが前記第１のトランジスタのエミッタに接
続された第２のトランジスタとを有し、前記第１の入力
ノードと前記第２の入力ノードとの電位差の変化によ
り、前記第１のトランジスタと第２のトランジスタのそ
れぞれのエミッタに流れる電流が増減する入力回路、前
記第１のノードと前記第２のノードとの電位差の変化と
同相の変化を前記第１の入力回路のそれぞれ前記第１の
トランジスタのコレクタと前記第２のトランジスタのコ
レクタに供給するとともに、電源電圧より前記第１のト
ランジスタのコレクタと前記第２のトランジスタのコレ
クタにそれぞれ電流を供給するバイアス回路を備えたも
のである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、差動増幅器に関し、
特に差動増幅器の入力容量に関するものである。

【０００２】

【従来の技術】図３は、従来の差動増幅器を示す回路図
である。図においてＱ１、Ｑ２はＮＰＮトランジスタで
あり、それぞれのエミッタは接続され、定電流源１ａを
介して接地され、ベースはそれぞれ入力端子２ａ、２ｂ
に接続されている。Ｑ１のコレクタは、抵抗Ｒ１を介し
て、電源電圧端子３に接続され、このコレクタと抵抗Ｒ
１の接続点が出力端子２ｃに接続されており、また、Ｑ
２のコレクタは、抵抗Ｒ２を介して、電源電圧端子３に
接続され、このコレクタと抵抗Ｒ２の接続点が出力端子
２ｄに接続されている。

【０００３】また、入力端子２ａと２ｂとの間にはコイ
ル１０が接続されており、このコイル１０に電流が流れ
ることにより、その流れる向きにより正の極性と負の極
性の２種類の極性を持ち、その電流値に応じた電位差が
コイル１０の両端に生じる。例えば、ハードディスクの
ヘッドに用いられるコイルでは、そのコイルの両端に最
大１ｍＶ程度の微小な電位差が発生する。

【０００４】ここで、コイル１０に流れる電流により、
入力端子２ｂを基準にして、入力端子２ａの電位が高く
なる時を正の極性とし、入力端子２ｂを基準にして、入
力端子２ａの電位が低くなる時を負の極性として、動作
の説明を行う。

【０００５】１）入力端子２ａと２ｂとの電位差がゼロ
の時入力端子２ａと２ｂは、それぞれ同じ電位となるため、
トランジスタＱ１のベース・エミッタ間の電位差とトラ
ンジスタＱ２のベース・エミッタ間の電位差は同じにな
り、それぞれのトランジスタは同じエミッタ形状と同じ
エミッタ面積を持つ同じものであるため、トランジスタ
Ｑ１のエミッタに流れる電流とトランジスタＱ２のエミ
ッタに流れる電流は等しくなり、それぞれのエミッタに
は定電流源１ａに流れる電流値の１／２の電流が流れ
る。そして、それぞれのトランジスタＱ１とＱ２は非飽
和領域で動作しているため、それぞれのトランジスタＱ
１とＱ２のベース電流はエミッタ電流に対して、無視で
きる程小さい。（非飽和領域で動作するということはこ
こではトランジスタのコレクタの電位がベースの電位以
上の状態であることを示す。）故に、それぞれのエミッ
タ電流は、全てそれぞれのコレクタから流れてくる電流
と考えることができ、出力端子２ｃには電源電圧から抵
抗Ｒ１にトランジスタＱ１のエミッタ電流を乗じた分だ
け電位降下した電位が出力され、出力端子２ｄにも、電
源電圧から抵抗Ｒ２にトランジスタＱ２のエミッタ電流
を乗じた分だけ電位降下した電位が出力され、さらに、
抵抗Ｒ１と抵抗Ｒ２の抵抗値は同じであるため、出力端
子２ｃと２ｄからの出力電位は同じ電位となる。

【０００６】２）入力端子２ａと２ｂに正の極性の電位
差が生じる時１）の状態から入力端子２ａと２ｂに正の極性の電位差
が生じると、入力端子２ａの方が入力端子２ｂより電位
が高くなるため、トランジスタＱ１のベース・エミッタ
間の電位差がトランジスタＱ２のベース・エミッタ間の
電位差より大きくなる。それにより、トランジスタＱ１
のエミッタに流れる電流が増加し、逆にトランジスタＱ
２のエミッタに流れる電流は減少する。これは、トラン
ジスタＱ１とトランジスタＱ２のエミッタとが接続さ
れ、定電流源１ａに接続されているため、トランジスタ
Ｑ１とトランジスタＱ２のトータルのエミッタ電流は変
化せず、定電流源１ａに流れ込む定電流と等しくなるか
らである。そして、トランジスタＱ１のエミッタ電流が
増加することにより、１）の状態にあった出力端子２ｃ
の電位は、増加分の電流に抵抗Ｒ１を乗じた分だけさら
に降下する。逆に、出力端子２ｄの電位は、トランジス
タＱ２のエミッタ電流が減少することにより、１）の状
態から減少分の電流に抵抗Ｒ２を乗じた分だけ上昇す
る。抵抗Ｒ１と抵抗Ｒ２は同じ値であるため、出力端子
の電位変動の量は同じであり、入力端子２ａと２ｂとの
電位差約１ｍＶに対して、それぞれの出力端子は１５ｍ
Ｖ程度の電位上昇、電位降下し、出力端子２ｃと２ｄの
電位差でみると約３０ｍＶに増幅された電位差が生じ
る。

【０００７】３）入力端子２ａと２ｂに負の極性の電位
差が生じる時２）の説明で明確なようにトランジスタＱ１とトランジ
スタＱ２の動作が反転するのみであり、１）の状態に対
して、出力端子２ｃの電位は上昇し、出力端子２ｄの電
位は降下する。

【０００８】

【発明が解決しようとする課題】図３における差動増幅
器にあっては、トランジスタＱ１とトランジスタＱ２に
ついてみると、それぞれのベースに接続される入力端子
に与えられる入力電位の変動とそれぞれのコレクタに接
続される出力端子の出力電位の変動が、逆相であり、そ
の電位の変動の大きさが入力と出力とでは３０倍程度異
なるため、それぞれのトランジスタのベース・コレクタ
間の容量が変動する。

【０００９】この点について、さらに言及すると、例え
ば、前述した１）の状態から正の極性を受け、入力端子
２ａの電位が0.5 ｍＶ上昇し、入力端子２ｂの電位が0.
5 ｍＶ降下したとすると、出力端子２ｃは１５ｍＶの電
位降下が生じ、出力端子２ｄは１５ｍＶの電位上昇が生
じる。このため、トランジスタＱ１のベース・コレクタ
間の電位差は、15.5ｍＶ減少する。これにより、ベース
・コレクタのｐｎ接合で形成される容量は電圧依存性を
持ちその電位差が小さくなると空乏層が狭くなるので、
その結果ベース・コレクタ間の容量は増加する。また、
トランジスタＱ２のベース・コレクタ間の電位差は、1
5.5ｍＶ増加する。これにより、ベース・コレクタのｐ
ｎ接合容量は減少する。負の極性の場合はトランジスタ
Ｑ１とＱ２の動作が逆になる。

【００１０】このベース・コレクタ間の容量について、
特に増加する場合、入力端子に接続されるコイルと、同
入力端子に接続されるトランジスタのベースと出力端子
に接続される同トランジスタのコレクタとの間の容量と
で構成されるＬＣ共振器の共振周波数が低くなり、例え
ば、ハードディスクのヘッドコイルの極性を切り換える
所定の周波数（前記ＬＣ共振器の共振周波数に対して低
い周波数）に対して近くなる方向にシフトされるため、
特に差動増幅器の入力信号が微小であるとき、その歪み
の影響が大きくなる。

【００１１】この出力電位の変動を緩和し、微小な入力
信号を受ける差動入力回路のトランジスタＱ１とＱ２の
ベース・コレクタ間の容量の変動を抑制する回路とし
て、図４に示す回路がある。

【００１２】この図は、図３の構成に定電圧源４ａと、
トランジスタＱ１のコレクタにエミッタを接続し、出力
端子２ｃにコレクタを接続し、定電圧源４ａにベースを
接続したＮＰＮトランジスタＱ３ａと、トランジスタＱ
２のコレクタにエミッタを接続し、出力端子２ｄにコレ
クタを接続し、定電圧源４ａにベースを接続したＮＰＮ
トランジスタＱ４ａで構成されるバイアス回路を付加し
たものである。

【００１３】このバイアス回路は、トランジスタＱ１と
トランジスタＱ２のコレクタに定電圧源４ａからそれぞ
れのトランジスタＱ３ａ、Ｑ４ａのベース・エミッタ間
電圧分だけ電位降下した電圧が与えられる。それによ
り、差動入力回路のトランジスタＱ１とＱ２のベース・
コレクタ間の容量の変動を抑える働きをする。

【００１４】しかしながら、この図４の回路を用いて
も、例えば、前述した１）の状態から正の極性を受け、
入力端子２ａの電位が0.5 ｍＶ上昇し、入力端子２ｂの
電位が0.5 ｍＶ降下したとすると、トランジスタＱ１の
エミッタ電流が増加し、トランジスタＱ２のエミッタ電
流が減少するため、トランジスタＱ３ａのベース・エミ
ッタ間電圧は0.5 ｍＶ増加し、トランジスタＱ４ａのベ
ース・エミッタ間の電位差は0.5 ｍＶ減少する。そのた
め、トランジスタＱ１のベースは0.5 ｍＶ上昇し、コレ
クタは0.5 ｍＶ降下することになり、トランジスタＱ１
のベース・コレクタ間の電位差は１ｍＶ減少する。ま
た、トランジスタＱ２のベースは0.5 ｍＶ降下し、コレ
クタは0.5ｍＶ上昇することになり、トランジスタＱ１
のベース・コレクタ間の電位差は１ｍＶ増加する。負の
極性の場合はトランジスタＱ１とＱ２の動作およびＱ３
ａとＱ４ａの動作が逆になる。

【００１５】このことは、以下の証明から判断できる。
入力端子２ａにｄｖ、入力端子２ｂに−ｄｖの電圧が入
力された場合、ＮＰＮトランジスタＱ１に着目すると、
エミッタ電流は増加し、入力がないときのエミッタ電流
をＩ１、増加後のエミッタ電流をＩ２とすると、ｄｖと
エミッタ電流はショックレーの式からｄｖ＝ＫＴ／ｑ・ｌｎ（Ｉ２／Ｉ１）となる。トランジスタＱ１のベース電流が、エミッタ電
流に対して十分小さいとして無視すると、ＮＰＮトラン
ジスタＱ１のエミッタ電流とＱ３ａのエミッタ電流は同
じとなる。故に、ＮＰＮトランジスタＱ３ａのベース・
エミッタ間みら電位差の変化ｄＶｂｅ３は、ｄＶｂｅ３＝ＫＴ／ｑ・ｌｎ（Ｉ２／Ｉ１）＝ｄｖとなり、入力のｄｖと同じになる。そして、ＮＰＮトラ
ンジスタＱ３ａのベースが、定電圧源４ａに接続されて
いることから、ベース・エミッタ間の電位差の増加は、
ＮＰＮトランジスタＱ３ａのエミッタ電位の降下、すな
わちＮＰＮトランジスタＱ１のコレクタ電位の降下とな
り、その降下分はｄｖである。すなわち、入力端子２ａ
にｄｖの信号が入力されたとき、ＮＰＮトランジスタＱ
１のベースはｄｖ上がり、コレクタはｄｖ下がることか
ら、非飽和状態で動作しているトランジスタＱ１のベー
ス・コレクタ間の電位差は２×ｄｖ減少することにな
る。ＮＰＮトランジスタＱ２についても、逆相で同様と
なる。

【００１６】このように、厳密にいえば、差動入力回路
のトランジスタＱ１とＱ２のベース・コレクタ間の容量
の変動は抑えきれていない。特に、差動増幅器の入力信
号が微小になればなるほど、容量の僅かな増加がその歪
みに影響するためである。

【００１７】また、歪みの影響をなくす手段として、差
動入力回路のトランジスタＱ１とＱ２のベース・コレク
タ間の容量の値をその変動による影響がない位小さくす
ることが考えられる。つまり、それぞれのトランジスタ
Ｑ１とＱ２について、ベース・コレクタ間の接合面積を
減少させることである。しかしながら、そのためには、
ベース面積を小さくする必要があり、それによりベース
領域の中に形成されるエミッタのエミッタ面積も小さく
なる。このことは、別の問題が生じる。

【００１８】この問題は、トランジスタ素子にあるベー
ス抵抗とエミッタ抵抗が、その面積の縮小により、増加
することであり、この増加は入力の低ノイズに対しても
悪影響を及ぼすことである。

【００１９】この発明は上記のような問題点を解消する
ためになされたもので、入力容量が増加せず、低ノイズ
に対しても悪影響を及ぼさない差動増幅器を得ることを
目的としている。

【００２０】

【課題を解決するための手段】この発明に係わる差動増
幅器は、第１の入力ノードにベースが接続され、エミッ
タが定電流源を介して接地された第１のトランジスタ
と、第２の入力ノードにベースが接続され、エミッタが
前記第１のトランジスタのエミッタに接続された第２の
トランジスタとを有し、前記第１の入力ノードと前記第
２の入力ノードとの電位差の変化により、前記第１のト
ランジスタと第２のトランジスタのそれぞれのエミッタ
に流れる電流が増減する入力回路、前記第１のノードと
前記第２のノードとの電位差の変化と同相の変化を前記
第１の入力回路のそれぞれ前記第１のトランジスタのコ
レクタと前記第２のトランジスタのコレクタに供給する
とともに、電源電圧より前記第１のトランジスタのコレ
クタと前記第２のトランジスタのコレクタにそれぞれ電
流を供給するバイアス回路を備えたものである。

【００２１】

【作用】この発明における差動増幅器は、入力回路の第
１のトランジスタのベースとコレクタの電位差および第
２のトランジスタのベースとコレクタの電位差が、入力
が変化しても変動しない。

【００２２】

【実施例】実施例１．以下、この発明の一実施例を図１
に示す。図において、Ｑ１はベースが第１の入力ノード
を示す入力端子２ａに接続され、エミッタが定電流源１
ａを介して接地されている第１のトランジスタを示すＮ
ＰＮトランジスタであり、Ｑ２はベースが第２の入力ノ
ードを示す入力端子２ｂに接続され、エミッタがトラン
ジスタＱ１のエミッタに接続されている第２のトランジ
スタを示すＮＰＮトランジスタであり、１０は入力端子
２ａと入力端子２ｂとの電位差の変化により、トランジ
スタＱ１とトランジスタＱ２のそれぞれに流れる電流が
増減する差動増幅器の入力回路を示す。

【００２３】Ｑ７はベースが第１の入力ノードを示す入
力端子２ａに接続され、エミッタが定電流源２ｂを介し
て接地されているＮＰＮトランジスタであり、Ｑ８はベ
ースが第２の入力ノードを示す入力端子２ｂに接続さ
れ、エミッタがトランジスタＱ７のエミッタに接続され
ているＮＰＮトランジスタであり、入力端子２ａと入力
端子２ｂとの電位差の変化により、トランジスタＱ７と
トランジスタＱ８のそれぞれのエミッタに流れる電流が
増減するバイアス回路３０の入力回路である。入力端子
２ａと２ｂに接続される差動増幅器の入力回路２０とこ
のバイアス回路３０の入力回路のそれぞれのトランジス
タのベースは、ベース電流供給回路４０に接続されてお
り、信号が入力されないときには、入力端子２ａと２ｂ
には同じ定電圧が与えられる。

【００２４】また、４は定電圧源であり、Ｑ５はベース
が定電圧源４に接続され、コレクタが電源電圧端子３に
接続されるＮＰＮトランジスタ、Ｑ９はベースとコレク
タがそれぞれトランジスタＱ５のエミッタに接続され、
エミッタがトランジスタＱ７のコレクタに接続されたＮ
ＰＮトランジスタてあり、これらはトランジスタＱ７の
コレクタ電流を供給する回路であるとともに、トランジ
スタＱ７のコレクタ電流の増減に応じ、定電圧源４の電
位を基準にＱ７のコレクタの電位を変化させる第１の電
位発生回路を示す。さらに、Ｑ６はベースが定電圧源４
に接続され、コレクタが電源電圧端子３に接続されるＮ
ＰＮトランジスタ、Ｑ１０はベースとコレクタがそれぞ
れトランジスタＱ６のエミッタに接続され、エミッタが
トランジスタＱ８のコレクタに接続されたＮＰＮトラン
ジスタてあり、これらはトランジスタＱ８のコレクタ電
流を供給する回路であるとともに、トランジスタＱ８の
コレクタ電流の増減に応じ、定電圧源４の電位を基準に
Ｑ８のコレクタの電位を変化させる第２の電位発生回路
を示す。

【００２５】そして、Ｑ３は第２の電位発生回路の出力
であるトランジスタＱ１０のエミッタにベースが接続さ
れ、コレクタが抵抗Ｒ２を介して、電源電圧端子３に接
続され、このコレクタと抵抗Ｒ２の接続点が出力端子２
ｄに接続され、エミッタが入力回路１０のトランジスタ
Ｑ２のコレクタに接続されており、第２の電位発生回路
の出力をベースに受け、エミッタからトランジスタＱ２
のコレクタに対して入力端子２ａの電位の変化分だけ同
相でシフトした電位を与えるとともに、電源電圧よりト
ランジスタＱ２のコレクタに電流を供給するＮＰＮトラ
ンジスタであり、Ｑ４は第１の電位発生回路の出力であ
るトランジスタＱ９のエミッタにベースが接続され、コ
レクタが抵抗Ｒ１を介して、電源電圧端子３に接続さ
れ、このコレクタと抵抗Ｒ１の接続点が出力端子２ｃに
接続され、エミッタが入力回路のトランジスタＱ１のコ
レクタに接続されており、第１の電位発生回路の出力を
ベースに受け、エミッタからトランジスタＱ１のコレク
タに対して入力端子２ｂの電位の変化分だけ同相でシフ
トした電位を与えるとともに、電源電圧よりトランジス
タＱ１のコレクタに電流を供給するＮＰＮトランジスタ
である。

【００２６】また、入力端子２ａと２ｂとの間には従来
と同様のコイル１０が接続されており、このコイル１０
に電流が流れることにより、その流れる向きにより正の
極性と負の極性の２種類の極性を持ち、その電流値に応
じた電位差がコイル１０の両端に生じる。

【００２７】ここで、従来技術の説明と同様に、コイル
の両端に最大１ｍＶ程度の微小な電位差が発生するハー
ドディスクのヘッドに用いられるコイルを例にして、動
作の説明を行う。

【００２８】１）入力端子２ａと２ｂとの電位差がゼロ
の時コイル１０に電流が流れず、その両端に起電力が発生し
ない時、入力端子２ａと２ｂは、ベース電流供給回路４
０によって、定電圧が与えられることにより、入力端子
２ａと２ｂは、それぞれ同じ電位となるため、入力回路
のトランジスタＱ１のベース・エミッタ間の電位差とト
ランジスタＱ２のベース・エミッタ間の電位差は同じに
なり、それぞれのトランジスタは同じエミッタ形状と同
じエミッタ面積を持つ同じものであるため、トランジス
タＱ１のエミッタに流れる電流とトランジスタＱ２のエ
ミッタに流れる電流は等しくなり、それぞれのエミッタ
には定電流源１ａに流れる電流値の１／２の電流が流れ
ている。また、バイアス回路の入力回路についても、入
力端子２ａと２ｂは、それぞれ同じ電位となるため、ト
ランジスタＱ７のベース・エミッタ間の電位差とトラン
ジスタＱ８のベース・エミッタ間の電位差は同じにな
り、それぞれのトランジスタは同じエミッタ形状と同じ
エミッタ面積を持つ同じものであるため、トランジスタ
Ｑ７のエミッタに流れる電流とトランジスタＱ８のエミ
ッタに流れる電流は等しくなり、それぞれのエミッタに
は定電流源１ｂに流れる電流値の１／２の電流が流れて
いる。

【００２９】但し、従来に比べ、定電流源の数が増え、
入力端子に接続されるトランジスタの数が増加するた
め、消費電流の増加を抑制え、入力容量を抑えるため
に、定電流源１ｂの電流値を定電流源１ａの電流値の約
１／１２にしておき、さらに、トランジスタＱ７、Ｑ８
のエミッタ面積をトランジスタＱ１、Ｑ２の約１／６に
しておくと良い。特に、消費電流の増加が問題にならな
ければ、必ずしも定電流源１ｂの電流値を定電流源１ａ
の電流値より小さくする必要はなく、トランジスタＱ
７、Ｑ８のエミッタ面積についても、そのコレクタ電流
は出力端子の電位に対して影響を及ぼさないため、その
ベース・コレクタ容量の変動は特に問題とならず、必ず
しもトランジスタＱ１、Ｑ２より小さくする必要はな
い。

【００３０】そして、それぞれのトランジスタＱ１とＱ
２は非飽和領域で動作しているため、それぞれのトラン
ジスタＱ１とＱ２のベース電流はエミッタ電流に対し
て、無視できる程小さい。また、トランジスタＱ７、Ｑ
８についても同様である。故に、それぞれのエミッタ電
流は、全てそれぞれのコレクタから流れてくる電流と考
えることができ、出力端子２ｃには電源電圧から抵抗Ｒ
１にトランジスタＱ１のエミッタ電流を乗じた分だけ電
位降下した電位が出力され、出力端子２ｄにも、電源電
圧から抵抗Ｒ２にトランジスタＱ２のエミッタ電流を乗
じた分だけ電位降下した電位が出力され、さらに、抵抗
Ｒ１と抵抗Ｒ２の抵抗値は同じであるため、出力端子２
ｃと２ｄからの出力電位は同じ電位となる。そして、ト
ランジスタＱ７のコレクタ電位とトランジスタＱ８のコ
レクタ電位についても、それぞれのトランジスタに流れ
るコレクタ電流が等しく、トランジスタＱ５とＱ６およ
びトランジスタＱ９とＱ１０がそれぞれ同じものである
ため、その電位は同じになり、さらに、トランジスタＱ
１のコレクタ電位とトランジスタＱ２のコレクタ電位に
ついても、それぞれのトランジスタに流れるコレクタ電
流が等しく、トランジスタＱ３とＱ４のそれぞれのベー
スに与えられる電位が等しく、トランジスタＱ３とＱ４
がそれぞれ同じものであるため、その電位は同じにな
る。

【００３１】２）入力端子２ａと２ｂに正の極性の電位
差が生じる時１）の状態から入力端子２ａと２ｂに正の極性の電位差
が生じると、入力端子２ａの方が入力端子２ｂより電位
が高くなるため、トランジスタＱ１のベース・エミッタ
間の電位差がトランジスタＱ２のベース・エミッタ間の
電位差より大きくなる。それにより、トランジスタＱ１
のエミッタに流れる電流が増加し、逆にトランジスタＱ
２のエミッタに流れる電流は減少する。これは、トラン
ジスタＱ１とトランジスタＱ２のエミッタとが接続さ
れ、定電流源１ａに接続されているため、トランジスタ
Ｑ１とトランジスタＱ２のトータルのエミッタ電流は変
化せず、定電流源１ａに流れ込む定電流と等しくなるか
らである。そして、トランジスタＱ１のエミッタ電流が
増加することにより、１）の状態にあった出力端子２ｃ
の電位は、増加分の電流に抵抗Ｒ１を乗じた分だけさら
に降下する。逆に、出力端子２ｄの電位は、トランジス
タＱ２のエミッタ電流が減少することにより、１）の状
態から減少分の電流に抵抗Ｒ２を乗じた分だけ上昇す
る。抵抗Ｒ１と抵抗Ｒ２は同じ値であるため、出力端子
の電位変動の量は同じであり、入力端子２ａと２ｂとの
電位差約１ｍＶに対して、それぞれの出力端子は１５ｍ
Ｖ程度の電位上昇、電位降下し、出力端子２ｃと２ｄの
電位差でみると約３０ｍＶに増幅された電位差が生じ
る。

【００３２】また、トランジスタＱ７、Ｑ８についても
入力端子２ａの方が入力端子２ｂより電位が高くなるた
め、トランジスタＱ７のベース・エミッタ間の電位差が
トランジスタＱ８のベース・エミッタ間の電位差より大
きくなる。それにより、トランジスタＱ７のエミッタに
流れる電流が増加し、逆にトランジスタＱ８のエミッタ
に流れる電流は減少する。そして、トランジスタＱ７の
エミッタ電流が増加することにより、トランジスタＱ
５、Ｑ９のエミッタに流れる電流が増加し、それによ
り、トランジスタＱ５、Ｑ９のそれぞれのベース・エミ
ッタ間の電位差が増加する。逆に、トランジスタＱ８の
エミッタ電流が減少することにより、トランジスタＱ
６、Ｑ１０のエミッタに流れる電流が減少し、それによ
り、トランジスタＱ６、Ｑ１０のそれぞれのベース・エ
ミッタ間の電位差が減少する。例えば、入力端子２ａの
電位が0.5ｍＶ上昇し、入力端子２ｂの電位が0.5ｍＶ降
下したとすると、トランジスタＱ７のベース・エミッタ
間の電位差は0.5 ｍＶ増加し、トランジスタＱ８のベー
ス・エミッタ間の電位差は0.5 ｍＶ減少する。そのた
め、トランジスタＱ５、Ｑ９のベース・エミッタ間の電
位差はそれぞれ0.5 ｍＶ増加し、定電圧源４にトランジ
スタＱ５のベースが接続されているため、トランジスタ
Ｑ７のコレクタの電位は１ｍＶ降下することになり、逆
にトランジスタＱ８のコレクタの電位は１ｍＶ上昇する
ことになる。

【００３３】そして、それぞれ上昇、降下した電位がト
ランジスタＱ３、Ｑ４のベースに与えられる。トランジ
スタＱ３のベースには電位上昇した電位が与えられ、一
方、そのエミッタに流れる電流は増加するため、ベース
・エミッタ間の電位差が増加し、トランジスタＱ１のコ
レクタは、入力端子２ａの電位の上昇に追従して、電位
の上昇が起こり、また、トランジスタＱ４のベースには
電位降下した電位が与えられ、一方、そのエミッタに流
れる電流は減少するため、ベース・エミッタ間の電位差
が減少し、トランジスタＱ２のコレクタは、入力端子２
ｂの電位の降下に追従して、電位の降下が起こる。これ
は、トランジスタＱ８のコレクタの電位は１ｍＶ上昇す
ることにより、トランジスタＱ３のベース電位が１ｍＶ
上昇し、さらに、そのエミッタ電流が増加することによ
り、トランジスタＱ３のベース・エミッタ間の電位差は
0.5 ｍＶ増加する。よって、トランジスタＱ１のコレク
タの電位は0.5 ｍＶ上昇し、そのベース電位の上昇分0.
5 ｍＶと等しくなることを意味する。一方、トランジス
タＱ７のコレクタの電位は１ｍＶ降下することにより、
トランジスタＱ４のベース電位が１ｍＶ降下し、さら
に、そのエミッタ電流が減少することにより、トランジ
スタＱ４のベース・エミッタ間の電位差は0.5 ｍＶ減少
する。よって、トランジスタＱ２のコレクタの電位は0.
5 ｍＶ降下し、そのベース電位の降下分0.5 ｍＶと等し
くなる。

【００３４】このことは、以下の証明から判断できる。
入力端子２ａにｄｖ、２ｂに−ｄｖの信号が入力された
ときの、ＮＰＮトランジスタＱ１、Ｑ２およびＱ７、Ｑ
８のベース・エミッタ間の電位差を考える。ＮＰＮトラ
ンジスタＱ１、Ｑ７のベースは、ｄｖ上がり、それぞれ
のエミッタ電流が増加する。各トランジスタのベース電
流がエミッタ電流に対し十分小さいとするとＱ５、Ｑ
７、Ｑ９のエミッタ電流は同じとなる。ＮＰＮトランジ
スタＱ７のベース・エミッタ間の電位差の増加がｄｖで
あることから、ｄＶｂｅ７＝ｄｖ＝ＫＴ／ｑ・ｌｎ（Ｉ２／Ｉ１）＝ｄＶｂｅ５＝ｄＶｂｅ９となり、Ｑ５、Ｑ９のベース・エミッタ間の電位差もｄ
ｖ増加する。定電圧源４の電位は一定であることから
り、ＮＰＮトランジスタＱ９のエミッタの電位は、２×
ｄｖ下がることになる。ＮＰＮトランジスタＱ４のベー
ス・エミッタ間の電位差を考える。Ｑ２のベースの電位
はｄｖ下がり、エミッタ電流が減少する。また、ＮＰＮ
トランジスタＱ２とＱ４のエミッタ電流が同じことか
ら、Ｑ４のベース・エミッタ間の電位差は前述のように
ｄｖ減少する。よって、ＮＰＮトランジスタＱ９のエミ
ッタの電位、すなわちＮＰＮＴＱ４のベースの電位が２
×ｄｖ下がり、ベース・エミッタ間の電位差がｄｖ減少
することから、Ｑ２のコレクタの電位はトータルでｄｖ
下がることになる。Ｑ２のベースの電位がｄｖ下がって
いることから、ベース・コレクタ間の電位差の変化は０
となる。ＮＰＮトランジスタＱ１のベース、コレクタ間
においても、逆相で同様となる。

【００３５】３）入力端子２ａと２ｂに負の極性の電位
差が生じる時上述した２）の説明で明確なように対称的な動作をする
それぞれのトランジスタの動作が反転するのみであり、
その説明を省略する。

【００３６】実施例２．この発明の他の実施例を図２に
示す。図において、構成は図１のＮＰＮトランジスタＱ
９、Ｑ１０をそれぞれ抵抗Ｒ３、Ｒ４に置き換えた構成
となっている。図１において、Ｑ９、Ｑ１０がそれぞれ
−ｄｖ、ｄｖの電圧変化振幅となっていたが、これを抵
抗Ｒ３、Ｒ４による電圧効果を−ｄｖ、ｄｖとなるよう
に抵抗値を設計することにより、同様の効果が得られ
る。先と同様に、入力端子２ａにｄｖ、２ｂに−ｄｖ入
力された場合を考える。ＮＰＮトランジスタＱ７のベー
スはｄｖ上がり、エミッタ電流が増加する。これによ
り、ＮＰＮトランジスタＱ５のエミッタ電流も同じだけ
増加し、ベース・エミッタ間の電位差がｄｖ増加する。
また、抵抗Ｒ３に流れる電流も増加し、電圧降下も増加
する。この変化分をｄｖとなるように抵抗値、電流値を
設計することにより、ＮＰＮトランジスタＱ４のベース
の電位を２×ｄｖ下げることができる。ＮＰＮトランジ
スタＱ４のベース・エミッタ間の電位差は、同様にｄｖ
減少するため、ＮＰＮトランジスタＱ４のエミッタ、す
なわちＮＰＮトランジスタＱ２のコレクタでは、トータ
ルｄｖの電位を下げることができる。

【００３７】ＮＰＮトランジスタＱ９とＱ１０を抵抗Ｒ
３とＲ４に置き換えたことにより、トランジスタ素子に
した場合に比べ、トリミング技術等を使用しやすく、ト
ランジスタＱ１、Ｑ２のそれぞれのコレクタに与える電
位変動の量を微調整することが容易になる。

【００３８】

【発明の効果】以上のように、この発明によれば、入力
トランジスタのベースとコレクタを同振幅、同位相で動
作するようにしたため、ベース、コレクタ間の容量が入
力容量に影響しなくなり、入力容量の小さい差動増幅器
を得られる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による差動増幅器を示す回
路図である。

【図２】この発明の他の実施例による差動増幅器を示す
回路図である。

【図３】従来の差動増幅器を示す回路図である。

【図４】別の従来の差動増幅器を示す回路図である。

【符号の説明】

２ａ第１の入力ノード２ｂ第２の入力ノードＱ１第１のトランジスタＱ２第２のトランジスタ２０入力回路３０バイアス回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中正泰神奈川県相模原市宮下１丁目１番地57号三菱電機エンジニアリング株式会社鎌倉事業所相模支所内

Claims

【特許請求の範囲】

【請求項１】第１の入力ノードにベースが接続さ
れ、エミッタが定電流源を介して接地された第１のトラ
ンジスタと、第２の入力ノードにベースが接続され、エ
ミッタが前記第１のトランジスタのエミッタに接続され
た第２のトランジスタとを有し、前記第１の入力ノード
と前記第２の入力ノードとの電位差の変化により、前記
第１のトランジスタと第２のトランジスタのそれぞれの
エミッタに流れる電流が増減する入力回路、前記第１のノードと前記第２のノードとの電位差の変化
と同相の変化を前記第１の入力回路のそれぞれ前記第１
のトランジスタのコレクタと前記第２のトランジスタの
コレクタに供給するとともに、電源電圧より前記第１の
トランジスタのコレクタと前記第２のトランジスタのコ
レクタにそれぞれ電流を供給するバイアス回路を備えた
差動増幅器
【請求項２】第１の入力ノードにベースが接続さ
れ、エミッタが第１の定電流源を介して接地された第１
のトランジスタと、第２の入力ノードにベースが接続さ
れ、エミッタが前記第１のトランジスタのエミッタに接
続された第２のトランジスタとを有し、前記第１の入力
ノードと前記第２の入力ノードとの電位差の変化によ
り、前記第１のトランジスタと第２のトランジスタのそ
れぞれのエミッタに流れる電流が増減する第１の入力回
路、前記第１の入力ノードにベースが接続され、エミッタが
第２の定電流源を介して接地された第３のトランジスタ
と、第２の入力ノードにベースが接続され、エミッタが
前記第３のトランジスタのエミッタに接続された第４の
トランジスタとを有し、前記第１の入力ノードと前記第
２の入力ノードとの電位差の変化により、前記第３のト
ランジスタと第４のトランジスタのそれぞれのエミッタ
に流れる電流が増減する第２の入力回路と、この第２の
入力回路の第３のトランジスタのコレクタに接続され、
コレクタ電流の増減に応じた電位を出力する第１の電位
発生回路と、前記第１の電位発生回路の出力を前記第１
の入力回路の第２のトランジスタのコレクタに与えると
ともに、電源電圧より前記第２のトランジスタのコレク
タに電流を供給する第１の電流供給回路と、前記第２の
入力回路の第４のトランジスタのコレクタに接続され、
コレクタ電流の増減に応じた電位を出力する第２の電位
発生回路と、前記第２の電位発生回路の出力を前記第１
の入力回路の第１のトランジスタのコレクタに与えると
ともに、電源電圧より前記第１のトランジスタのコレク
タに電流を供給する第２の電流供給回路とを有するバイ
アス回路、を備えた差動増幅器。
【請求項３】第１の端子と第２の端子を有し、第１
の端子から第２の端子に電流が流れることにより、第２
の端子から第１の端子に起電力が発生し、第２の端子か
ら第１の端子に電流が流れることにより、第１の端子か
ら第２の端子に起電力が発生するコイル、前記コイルの第１の端子にベースが接続され、エミッタ
が定電流源を介して接地された第１のトランジスタと、
前記コイルの第２の端子にベースが接続され、エミッタ
が前記第１のトランジスタのエミッタに接続された第２
のトランジスタとを有し、前記コイルの第１の端子と前
記第２の端子に発生した起電力の変化により、前記第１
のトランジスタと第２のトランジスタのそれぞれのエミ
ッタに流れる電流が増減する入力回路、前記第１の端子と前記第２の端子との間に発生した起電
力を前記入力回路のそれぞれ前記第１のトランジスタの
コレクタと前記第２のトランジスタのコレクタとの間に
同相で与えるとともに、電源電圧より前記第１のトラン
ジスタのコレクタと前記第２のトランジスタのコレクタ
にそれぞれ電流を供給するバイアス回路を備えたインタ
フェース回路。
【請求項４】上記コイルはハードディスクドライバ
のヘッドコイルであることを特徴とする特許請求の範囲
第３項記載のインタフェース回路。