JP2000511001A - カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 - Google Patents
カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順Info
- Publication number
- JP2000511001A JP2000511001A JP09541692A JP54169297A JP2000511001A JP 2000511001 A JP2000511001 A JP 2000511001A JP 09541692 A JP09541692 A JP 09541692A JP 54169297 A JP54169297 A JP 54169297A JP 2000511001 A JP2000511001 A JP 2000511001A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- contact
- tin
- tiw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.カプセル化されないマイクロ回路(15)用のはんだ又は錫接触パンプ構造で あって、 - 基板(1)、 - 前記の基板(1)上に形成されたアルミニウムの接触パッド範囲(3)、 - 前記の接触パッド範囲(3)上に形成された複合金属構造で、その構造は TiW薄膜層(7)、そのTiW層の上部上に形成されたAu薄膜層(4)、及び 前記Au層(4)上に形成されたNi層(5)を具えている複合金属層、及び - 前記の複合金属構造(7、4、5)上に形成されたはんだ接触バンプ(6 ) を具えている接触パンプ構造において、 - 前記TiW層(7)が層にするのと関連して窒素とアルゴンとの存在におい てスパッタされ、その後それが酸素処理され、且つ - Au層(4)が一つの堆積過程のみにおいて形成される、 ことを特徴とするはんだ又は錫接触パンプ構造。 2.請求項1記載のはんだ又は錫接触バンプ構造において、前記のTiW層(7) が約100〜350nm、好適には約140nmの厚さを典型的に有することを特徴とす るはんだ又は錫接触パンプ構造。 3.請求項1記載のはんだ又は錫接触バンプ構造において、前記のAu層(4)が 約100〜200nm、好適には約120nmの厚さを典型的に有することを特徴とする はんだ又は錫接触パンプ構造。 4.請求項1記載のはんだ又は錫接触バンプ構造において、前記のNi層(5)が 約0.5〜5μm、好適には約1〜2μmの厚さを典型的に有することを特徴と するはんだ又は錫接触パンプ構造。 5.請求項1記載のはんだ又は錫接触バンプ構造において、前記のTiW層(7) が酸素と窒素との存在においてスパッタされた薄膜であることを特徴とするは んだ又は錫接触パンプ構造。 6.請求項1記載のはんだ又は錫接触バンプ構造において、複合金属構造(7、 4、5)の高さ比率が1:1:20(TiW:Au:Ni)であることを特徴とするはん だ又は錫接触パンプ構造。 7.請求項1記載のはんだ又は錫接触バンプ構造において、錫バンプ(6)の高 さが約10〜60μmであることを特徴とするはんだ又は錫接触パンプ構造。 8.請求項1記載のはんだ又は錫接触バンプ構造において、はんだバンプ(6) の高さが約20〜30μmであることを特徴とするはんだ又は錫接触パンプ構造。 9.請求項1記載のはんだ又は錫接触バンプ構造において、TiW層の合金比率が 10/90であることを特徴とするはんだ又は錫接触パンプ構造。 10.基板(15)と前記基板上に形成されたアルミニウムの接触パッド範囲(3 ) とを具えているカプセル化されないマイクロ回路(15)用のはんだ接触バンプ 構造を製造する方法であって、それにより、 - TiW薄膜層(7)が接触パッド範囲(3)上に堆積され、Au薄膜層(4) がその上に堆積され且つNi層(5)が前記Au層(4)上に堆積され、且つ - はんだ接触パンプが前記複合金属構造(7、4、5)上に形成される、 はんだ接触バンプ構造を製造する方法において、 - 前記TiW層(7)が層にするのと関連して窒素とアルゴンの存在において スパッタされその後それが酸素処理され、 - 前記Au層(4)が一つの堆積過程のみによって形成される、 ことを特徴とするはんだ接触バンプ構造を製造する方法。 11.請求項10記載の方法において、前記TiW層(7)が約100〜200nm、好 適には約140nmの厚さを有するように形成されることを特徴とするはんだ接触 バンプ構造を製造する方法。 12.請求項10記載の方法において、前記Au層(4)が100〜200nm、好適に は約120nmの厚さを有するように典型的に形成されることを特徴とするはんだ 接触バンプ構造を製造する方法。 13.請求項10記載の方法において、前記Ni層(5)が約2〜4μmの厚さを 有するように典型的に形成されることを特徴とするはんだ接触バンプ構造を製 造する方法。 14.請求項10記載の方法において、前記複合金属構造(7、4、5)の高さ 比率が1:1:20(TiW:Au:Ni)になるように選択されることを特徴とするは んだ接触バンプ構造を製造する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI962277 | 1996-05-31 | ||
| FI962277A FI962277A0 (fi) | 1996-05-31 | 1996-05-31 | Loed- eller tennknoelstruktur foer oinkapslade mikrokretsar |
| PCT/FI1997/000331 WO1997045871A1 (en) | 1996-05-31 | 1997-05-30 | Solder alloy or tin contact bump structure for unencapsulated microcircuits as well as a process for the production thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000511001A true JP2000511001A (ja) | 2000-08-22 |
| JP2000511001A5 JP2000511001A5 (ja) | 2004-10-14 |
Family
ID=8546126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09541692A Ceased JP2000511001A (ja) | 1996-05-31 | 1997-05-30 | カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0958606A1 (ja) |
| JP (1) | JP2000511001A (ja) |
| AU (1) | AU2964297A (ja) |
| FI (1) | FI962277A0 (ja) |
| WO (1) | WO1997045871A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2799578B1 (fr) | 1999-10-08 | 2003-07-18 | St Microelectronics Sa | Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur |
| TW531873B (en) * | 2001-06-12 | 2003-05-11 | Advanced Interconnect Tech Ltd | Barrier cap for under bump metal |
| US7531898B2 (en) | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| TWI225899B (en) | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782380A (en) * | 1987-01-22 | 1988-11-01 | Advanced Micro Devices, Inc. | Multilayer interconnection for integrated circuit structure having two or more conductive metal layers |
| US4880708A (en) * | 1988-07-05 | 1989-11-14 | Motorola, Inc. | Metallization scheme providing adhesion and barrier properties |
| JPH07321114A (ja) * | 1994-05-23 | 1995-12-08 | Sharp Corp | 半導体装置のハンダバンプ形成の方法および構造 |
| US5587336A (en) * | 1994-12-09 | 1996-12-24 | Vlsi Technology | Bump formation on yielded semiconductor dies |
-
1996
- 1996-05-31 FI FI962277A patent/FI962277A0/fi not_active Application Discontinuation
-
1997
- 1997-05-30 WO PCT/FI1997/000331 patent/WO1997045871A1/en not_active Ceased
- 1997-05-30 AU AU29642/97A patent/AU2964297A/en not_active Abandoned
- 1997-05-30 EP EP97924046A patent/EP0958606A1/en not_active Withdrawn
- 1997-05-30 JP JP09541692A patent/JP2000511001A/ja not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU2964297A (en) | 1998-01-05 |
| WO1997045871A1 (en) | 1997-12-04 |
| EP0958606A1 (en) | 1999-11-24 |
| FI962277A0 (fi) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501185B1 (en) | Barrier cap for under bump metal | |
| US6130170A (en) | Process improvements for titanium-tungsten etching in the presence of electroplated C4's | |
| US5767010A (en) | Solder bump fabrication methods and structure including a titanium barrier layer | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| JP5808402B2 (ja) | はんだ合金堆積物を基板上に形成する方法 | |
| US4087314A (en) | Bonding pedestals for semiconductor devices | |
| US6281106B1 (en) | Method of solder bumping a circuit component | |
| JP2842692B2 (ja) | はんだバンプの製造方法および相互接続システム | |
| KR100482721B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기 | |
| JP3065508B2 (ja) | C4製造のためのTiWの選択的エッチング | |
| EP1032030A2 (en) | Flip chip bump bonding | |
| JPH0642485B2 (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| US20100065965A1 (en) | Methods of forming solder connections and structure thereof | |
| US5800726A (en) | Selective chemical etching in microelectronics fabrication | |
| JP2000511001A (ja) | カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 | |
| JP3362573B2 (ja) | バリアメタルの形成方法 | |
| US20080119056A1 (en) | Method for improved copper layer etching of wafers with c4 connection structures | |
| JP2004510351A (ja) | ハンダ継手用障壁層の形成方法 | |
| HK1052797A (en) | Barrier cap for under bump metal | |
| JPH0129064B2 (ja) | ||
| JPH02230740A (ja) | 半導体装置の製造方法 | |
| JPH11510321A (ja) | 単一のマスクでc4はんだバンプを形成する方法 | |
| HK1036523B (en) | Solder bump fabrication methods and structure including a titanium barrier layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050822 |
|
| A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20051128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |