JPH02230740A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02230740A JPH02230740A JP1050037A JP5003789A JPH02230740A JP H02230740 A JPH02230740 A JP H02230740A JP 1050037 A JP1050037 A JP 1050037A JP 5003789 A JP5003789 A JP 5003789A JP H02230740 A JPH02230740 A JP H02230740A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- metal layer
- plating
- barrier metal
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法、特に半導体チップ上の接続電極
とパッケージの端子とを接続するためのバンプの形成方
法に関し、 基板にハンダバンプを形成するにおいてバリアーメタル
のエッチング制御性を向上し、高信頼度のバンプ形成方
法を提供することを目的とし、基板にハンダバンプを形
成する半導体装置の製造方法において、前記ハンダバン
プのメンキ成長前に該ハンダバンプ下を除く部分のバリ
アーメタル層をエッチング除去する工程と、前記バリア
ーメタル層のバターニング後に基板全面にハンプ材又は
その一部を用いてメッキ電極用のメタル層を堆積する工
程と、前記メタル層にフォトレジスト膜でメッキマスク
を形成しバンプメッキによりハンダバンプを形成する工
程と、前記バンプメッキ後に前記メッキマスクを除去し
、ハンダバンプをマスクとして該ハンダバンプ下を除く
バリアーメタル層をエッチング除去する工程と、前記バ
リアーメタル層を除去後、非酸化性又は還元性雰囲気中
にてウェットバックを行う工程とを含むことを特徴とす
る半導体装置の製造方法を含み構成する。
とパッケージの端子とを接続するためのバンプの形成方
法に関し、 基板にハンダバンプを形成するにおいてバリアーメタル
のエッチング制御性を向上し、高信頼度のバンプ形成方
法を提供することを目的とし、基板にハンダバンプを形
成する半導体装置の製造方法において、前記ハンダバン
プのメンキ成長前に該ハンダバンプ下を除く部分のバリ
アーメタル層をエッチング除去する工程と、前記バリア
ーメタル層のバターニング後に基板全面にハンプ材又は
その一部を用いてメッキ電極用のメタル層を堆積する工
程と、前記メタル層にフォトレジスト膜でメッキマスク
を形成しバンプメッキによりハンダバンプを形成する工
程と、前記バンプメッキ後に前記メッキマスクを除去し
、ハンダバンプをマスクとして該ハンダバンプ下を除く
バリアーメタル層をエッチング除去する工程と、前記バ
リアーメタル層を除去後、非酸化性又は還元性雰囲気中
にてウェットバックを行う工程とを含むことを特徴とす
る半導体装置の製造方法を含み構成する。
本発明は半導体装置の製造方法、特に半導体チップ上の
接続電極とパッケージの端子とを接続するためのバンプ
の形成方法に関する。
接続電極とパッケージの端子とを接続するためのバンプ
の形成方法に関する。
従来、半導体装置の実装工程において、半導体チップ上
の接続電極とパッケージの外部引出し用端子の間をボン
ディングワイヤで接続するワイヤボンディング法が用い
られていた。このワイヤボンディング法は、接続する金
属同士を加圧し熱または超音波振動を与えて接合する方
法である。
の接続電極とパッケージの外部引出し用端子の間をボン
ディングワイヤで接続するワイヤボンディング法が用い
られていた。このワイヤボンディング法は、接続する金
属同士を加圧し熱または超音波振動を与えて接合する方
法である。
ところが、近年、半導体集積回路（ＩＣ）の高密度化、
高集積化に伴い入出力端子数の増加が益々加速されてお
り、従来のワイヤボンディング法では最早対処困難な状
態になっている。そこで、これの代替技術として、ＩＣ
チップに金（Ａｕ）バンプを形成し加熱圧着によりテー
プに貼り付けたリードフレームの配線に接合するＴ Ａ
Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ
）法、またはＩＣチップにハンダバンプを形成しりフロ
ーで実装基板の電極に接合するフリップチップボンディ
ングによるＣ Ｃ Ｂ （ＣｏｎｔｒｏｌｌｅｄＣｏｌ
ｌａｐｓｅ Ｂｏｎｄｉｎｇ）法などのバンプ形式の結
線方法が使用されている。
高集積化に伴い入出力端子数の増加が益々加速されてお
り、従来のワイヤボンディング法では最早対処困難な状
態になっている。そこで、これの代替技術として、ＩＣ
チップに金（Ａｕ）バンプを形成し加熱圧着によりテー
プに貼り付けたリードフレームの配線に接合するＴ Ａ
Ｂ （Ｔａｐｅ ＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ
）法、またはＩＣチップにハンダバンプを形成しりフロ
ーで実装基板の電極に接合するフリップチップボンディ
ングによるＣ Ｃ Ｂ （ＣｏｎｔｒｏｌｌｅｄＣｏｌ
ｌａｐｓｅ Ｂｏｎｄｉｎｇ）法などのバンプ形式の結
線方法が使用されている。
第２図（ａ）〜（Ｃ）はＣＣＢ法に用いる従来のパンブ
の製造工程断面図である。
の製造工程断面図である。
まず、同図（ａ）に示すように、ＩＣ基板１にはｌ（ア
ルミニュウム）電極２、保護膜としてＰＳＧ（リン・ケ
イ酸ガラス）膜３が形成され、このＡｊ２電極２上のＰ
ＳＧ膜３にバンプ形成用の開口部が設けられる。そして
、この開口部にバンプを形成する場合、バンプ材のＡ！
電極２への拡散、合金化を防ぐために全面にバリアーメ
タル層４を形成し、レジスト膜５をマスクとしてバンプ
形成領域にのみ電気メッキにより鉛／スズ（Ｐｂ／Ｓｎ
）のハンダバンプ６を形成する。このとき、バリアーメ
タル層４は、メッキ電極となる。ハンダバンプ６は、電
気メッキにより等方的にメッキ成長するため、レジスト
膜５の端部から庇状に形成される。
ルミニュウム）電極２、保護膜としてＰＳＧ（リン・ケ
イ酸ガラス）膜３が形成され、このＡｊ２電極２上のＰ
ＳＧ膜３にバンプ形成用の開口部が設けられる。そして
、この開口部にバンプを形成する場合、バンプ材のＡ！
電極２への拡散、合金化を防ぐために全面にバリアーメ
タル層４を形成し、レジスト膜５をマスクとしてバンプ
形成領域にのみ電気メッキにより鉛／スズ（Ｐｂ／Ｓｎ
）のハンダバンプ６を形成する。このとき、バリアーメ
タル層４は、メッキ電極となる。ハンダバンプ６は、電
気メッキにより等方的にメッキ成長するため、レジスト
膜５の端部から庇状に形成される。
次に、同図（ｂ）に示すように、レジスト膜５を除去し
た後、ハンダバンプ６をマスクとして下地のバリアーメ
タル層４をエッチング除去する。
た後、ハンダバンプ６をマスクとして下地のバリアーメ
タル層４をエッチング除去する。
次に、同図（Ｃ）に示すように、バンプ高さを増加させ
るために、不活性あるいは還元性雰囲気中でハンダバン
プ６をリフローし、表面張力によりその形状がほぼ球状
に形成されるようにする。
るために、不活性あるいは還元性雰囲気中でハンダバン
プ６をリフローし、表面張力によりその形状がほぼ球状
に形成されるようにする。
従来の電気メッキによるバンプの形成方法では、等方的
にメッキ成長するために、メッキマスクとなるレジスト
膜５端部からほぼバンプ高さ分庇で覆われてしまう。こ
のため、ハンダバンプ６をマスクとして下地のバリアー
メタル層４をエッチング除去する場合、例えば、レジス
ト膜５端部を越えてエッチングを行うとバリアーメタル
層４下のＡＪ２電極２をもエッチングしてしまうことに
なる。
にメッキ成長するために、メッキマスクとなるレジスト
膜５端部からほぼバンプ高さ分庇で覆われてしまう。こ
のため、ハンダバンプ６をマスクとして下地のバリアー
メタル層４をエッチング除去する場合、例えば、レジス
ト膜５端部を越えてエッチングを行うとバリアーメタル
層４下のＡＪ２電極２をもエッチングしてしまうことに
なる。
また、エッチングが不充分の場合に、微細バンプパター
ンではバンプ間での短絡が生じることもあり極めて不都
合な状態となる。
ンではバンプ間での短絡が生じることもあり極めて不都
合な状態となる。
そこで本発明は、基板にハンダバンプを形成するにおい
て、バリアーメタルのエッチング制御性を向上し、高信
頼度のバンプ形成方法を提供することを目的とする。
て、バリアーメタルのエッチング制御性を向上し、高信
頼度のバンプ形成方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は、基板にハンダバンプを形成する半導体装置
の製造方法において、前記ハンダバンプのメッキ成長前
に該ハンダバンプ下を除《部分のバリアーメタル層をエ
ッチング除去する工程と、前記バリアーメタル層のパタ
ーニング後に基板全面にバンプ材又はその一部を用いて
メッキ電極用のメタル層を堆積する工程と、前記メタル
層にフォトレジスト膜でメッキマスクを形成しバンプメ
ッキによりハンダバンプを形成する工程と、前記バンプ
メッキ後に前記メッキマスクを除去し、ハンダバンプを
マスクとして該ハンダバンプ下を除くバリアーメタル層
をエッチング除去する工程と、前記バリアーメタル層を
除去後、非酸化性又は還元性雰囲気中にてウェットバッ
クを行う工程とを含むことを特徴とする半導体装置の製
造方法によって解決される。
の製造方法において、前記ハンダバンプのメッキ成長前
に該ハンダバンプ下を除《部分のバリアーメタル層をエ
ッチング除去する工程と、前記バリアーメタル層のパタ
ーニング後に基板全面にバンプ材又はその一部を用いて
メッキ電極用のメタル層を堆積する工程と、前記メタル
層にフォトレジスト膜でメッキマスクを形成しバンプメ
ッキによりハンダバンプを形成する工程と、前記バンプ
メッキ後に前記メッキマスクを除去し、ハンダバンプを
マスクとして該ハンダバンプ下を除くバリアーメタル層
をエッチング除去する工程と、前記バリアーメタル層を
除去後、非酸化性又は還元性雰囲気中にてウェットバッ
クを行う工程とを含むことを特徴とする半導体装置の製
造方法によって解決される。
本発明では、ハンダバンプをメッキ成長する前に、バリ
アーメタル層をエッチングするため、通常のフォトレジ
スト膜をマスクとして用いて精度よ《エッチングが容易
に行える。その後、基板全面にメタル層を堆積し、バン
プ形成領域にフォトレジスト膜をマスクとしてバンプメ
ッキを行ってから、メッキ電極として用いたメタル層を
ハンダバンプをマスクとしてエッチング除去する。この
場合、後の工程でリフロ一によりバリアーメタル層をベ
ースとしてハンダバンプが形成されるため、エッチング
精度はそれ程要求されず、多少のオーバーエッチやアン
ダーエッチが生じてもよい。従って、バリアーメタル層
のエッチング制御性が向上し、高信頼度のバンプ形成方
法ができる。
アーメタル層をエッチングするため、通常のフォトレジ
スト膜をマスクとして用いて精度よ《エッチングが容易
に行える。その後、基板全面にメタル層を堆積し、バン
プ形成領域にフォトレジスト膜をマスクとしてバンプメ
ッキを行ってから、メッキ電極として用いたメタル層を
ハンダバンプをマスクとしてエッチング除去する。この
場合、後の工程でリフロ一によりバリアーメタル層をベ
ースとしてハンダバンプが形成されるため、エッチング
精度はそれ程要求されず、多少のオーバーエッチやアン
ダーエッチが生じてもよい。従って、バリアーメタル層
のエッチング制御性が向上し、高信頼度のバンプ形成方
法ができる。
？実施例］
以下、本発明を図示の一実施例により具体的に説明する
。
。
第１図（ａ）〜（ｄ）は本発明実施例のバンプの製造工
程断面図である。
程断面図である。
まず、同図（ａ）に示すように、ＩＣ基板１１には、保
護膜として酸化（ＳｉＯ■）膜ｌ２が形成され、このＳ
ｉＯ■膜１２上にＡ２電極１３、ＰＳＧ膜１４が形成さ
れ、この八！電極１３上の一部分のＰＳＧ膜１４にパン
プ形成用の開口部が設けられる。そして、全面に例えば
チタン（Ｔｉ）／銅（Ｃｕ）／ニッケル（Ｎｉ）からな
り、それぞれの膜厚が２０００人／２μｍ ／２０００
人のバリアーメタル層１５を堆積する。このバリアーメ
タル層１５としては、チタン（Ｔｉ）／パラジウム（Ｐ
ｄ）、チタン（Ｔｉ）／白金（Ｐｔ）、クロム（Ｃｒ）
／銅（Ｃｕ） ／ 二７ケル（Ｎｉ）、クロム（Ｃｒ）
／ニッケル（Ｎｉ）等でもよい。
護膜として酸化（ＳｉＯ■）膜ｌ２が形成され、このＳ
ｉＯ■膜１２上にＡ２電極１３、ＰＳＧ膜１４が形成さ
れ、この八！電極１３上の一部分のＰＳＧ膜１４にパン
プ形成用の開口部が設けられる。そして、全面に例えば
チタン（Ｔｉ）／銅（Ｃｕ）／ニッケル（Ｎｉ）からな
り、それぞれの膜厚が２０００人／２μｍ ／２０００
人のバリアーメタル層１５を堆積する。このバリアーメ
タル層１５としては、チタン（Ｔｉ）／パラジウム（Ｐ
ｄ）、チタン（Ｔｉ）／白金（Ｐｔ）、クロム（Ｃｒ）
／銅（Ｃｕ） ／ 二７ケル（Ｎｉ）、クロム（Ｃｒ）
／ニッケル（Ｎｉ）等でもよい。
その後、バンプ形成領域のみバリアーメタル層１５を残
すためにフォトレジスト膜１６をマスクとして用いて不
要部分のバリアーメタル層１５をエッチング除去する。
すためにフォトレジスト膜１６をマスクとして用いて不
要部分のバリアーメタル層１５をエッチング除去する。
次に、同図Ｇ）に示すように、フォトレジスト膜１６を
除去した後、全面にメッキ電極としてバンプ材料又はそ
の一部のメタル層１７を蒸着により堆積する。このメタ
ル層１７としては、例えば、Ｐｂ又はＳｎ又はＰｂ／Ｓ
ｎなどの材料を２μｍ程度の膜厚に形成する。
除去した後、全面にメッキ電極としてバンプ材料又はそ
の一部のメタル層１７を蒸着により堆積する。このメタ
ル層１７としては、例えば、Ｐｂ又はＳｎ又はＰｂ／Ｓ
ｎなどの材料を２μｍ程度の膜厚に形成する。
次に、メッキマスクとしてフォトレジスト膜１８をパタ
ーニングする。
ーニングする。
次に、同図（Ｃ）に示すように、電気メッキによりバン
プ１９を所望の厚さに形成する。このバンプ１９は、例
えば、Ｐｂ／Ｓｎを６０μｍ程度にメッキ成長した。バ
ンプ１９は、電気メッキにより等方的にメッキ成長する
ため、フォトレジスト膜１８の端部から庇状に形成され
る。その後、メッキマスク用のフォトレジスト膜１８を
除去し、メッキ電極として用いたメタル層１７を酢酸、
過酸化水の水溶液を用いてハンプ形成領域を残してエッ
チング除去する。
プ１９を所望の厚さに形成する。このバンプ１９は、例
えば、Ｐｂ／Ｓｎを６０μｍ程度にメッキ成長した。バ
ンプ１９は、電気メッキにより等方的にメッキ成長する
ため、フォトレジスト膜１８の端部から庇状に形成され
る。その後、メッキマスク用のフォトレジスト膜１８を
除去し、メッキ電極として用いたメタル層１７を酢酸、
過酸化水の水溶液を用いてハンプ形成領域を残してエッ
チング除去する。
この場合多少のサイドエッチがあっても次の工程のウェ
ットバック（Ｗｅｔｂａｃｋ）によりバンプが形成され
るためそれは許容される。また。このエッチングでのバ
ンプ１９表面での酸化物はＨＤＴＡ （エチレンジアミ
ン四酢酸）溶液で除去される。
ットバック（Ｗｅｔｂａｃｋ）によりバンプが形成され
るためそれは許容される。また。このエッチングでのバ
ンプ１９表面での酸化物はＨＤＴＡ （エチレンジアミ
ン四酢酸）溶液で除去される。
次に、同図（ｄ）に示すように、４００゜Ｃの水素（＋
１２）ガス雰囲気中において、ウェットバック（リフロ
ー）を行い表面張力によりバンプ１９”をほぼ球状に形
成する。この場合、バリアーメタル層１５をベースとし
てウェットバックするため、バン１１９゛は他の領域に
流れ出ることはない。このようにして形成したバンプ１
９゛ の高さはウェットバック後、約１１０μｍ程度に
なった。
１２）ガス雰囲気中において、ウェットバック（リフロ
ー）を行い表面張力によりバンプ１９”をほぼ球状に形
成する。この場合、バリアーメタル層１５をベースとし
てウェットバックするため、バン１１９゛は他の領域に
流れ出ることはない。このようにして形成したバンプ１
９゛ の高さはウェットバック後、約１１０μｍ程度に
なった。
上記バンプの形成方法によれば、Ｐｂ／Ｓｎのハンプ１
９をメッキ成長する前に、バリアーメタル層１５をエッ
チングするため、通常のフォトレジスト膜１６をマスク
として用いて精度よくエッチングが容易に行える。その
後、バリアーメタル層１５を含む全面にメタル層ｌ７を
堆積させ、バンプ形成領域にフォトレジスト膜１８をマ
スクとしてバンプメッキを行ってから、メッキ電極とし
て用いたメタル層１７をバンプ１９をマスクとしてエッ
チング除去する。
９をメッキ成長する前に、バリアーメタル層１５をエッ
チングするため、通常のフォトレジスト膜１６をマスク
として用いて精度よくエッチングが容易に行える。その
後、バリアーメタル層１５を含む全面にメタル層ｌ７を
堆積させ、バンプ形成領域にフォトレジスト膜１８をマ
スクとしてバンプメッキを行ってから、メッキ電極とし
て用いたメタル層１７をバンプ１９をマスクとしてエッ
チング除去する。
この場合、後の工程でリフロ一によりバリアーメタル層
１５をベースとしてバンプ１９“が形成されるため、エ
ッチング精度はそれ程要求されず、多少のオーバーエッ
チやアンダーエッチが生じてもよい。従って、バリアー
メタル層１５のエッチング制御性を向上でき、高信頼度
のバンプ形成方法が可能になる。これにより多端子接続
技術へのハンダバンプの適用が可能になる。
１５をベースとしてバンプ１９“が形成されるため、エ
ッチング精度はそれ程要求されず、多少のオーバーエッ
チやアンダーエッチが生じてもよい。従って、バリアー
メタル層１５のエッチング制御性を向上でき、高信頼度
のバンプ形成方法が可能になる。これにより多端子接続
技術へのハンダバンプの適用が可能になる。
なお、上記実施例において、パンプ材料はハンダ材であ
ればよく、またメタル層１７をＰｂ又はＳｎ又はＰｂ／
Ｓｎなどの材料を蒸着により堆積しているが、リフロー
後に溶融してバン１１９′ となるものであればよく、
本発明の適用範囲は実施例のものに限定されない。
ればよく、またメタル層１７をＰｂ又はＳｎ又はＰｂ／
Ｓｎなどの材料を蒸着により堆積しているが、リフロー
後に溶融してバン１１９′ となるものであればよく、
本発明の適用範囲は実施例のものに限定されない。
以上説明した様に本発明によれば、バンプ形成における
バリアーメタルのエッチングにおいて、高精度のパター
ン形成ができ、八２電極のエッチングによる腐食などが
回避でき、高信頬度のバンプが形成できる効果がある。
バリアーメタルのエッチングにおいて、高精度のパター
ン形成ができ、八２電極のエッチングによる腐食などが
回避でき、高信頬度のバンプが形成できる効果がある。
第１図（ａ）〜（ｄ）は本発明実施例のバンプの製造工
程断面図、 第２図（ａ）〜（Ｃ）はＣＣＢ法に用いる従来のバンプ
の製造工程断面図である。 図中、 １１はＩＣ基板、 １２は酸化（Ｓｉｎ２）膜、 １３はへ２電極、 １４はＰＳＧ膜、 １５はバリアメタル層、 １６はフォトレジスト膜、 １７はメタル層、 １８はフォトレジスト膜、 １９、１９’はバンプ を示す。 特許出願人 富士通株式会社
程断面図、 第２図（ａ）〜（Ｃ）はＣＣＢ法に用いる従来のバンプ
の製造工程断面図である。 図中、 １１はＩＣ基板、 １２は酸化（Ｓｉｎ２）膜、 １３はへ２電極、 １４はＰＳＧ膜、 １５はバリアメタル層、 １６はフォトレジスト膜、 １７はメタル層、 １８はフォトレジスト膜、 １９、１９’はバンプ を示す。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 基板（１１）にハンダバンプ（１９）を形成する半導体
装置の製造方法において、 前記ハンダバンプ（１９）のメッキ成長前に該ハンダバ
ンプ（１９）下を除く部分のバリアーメタル層（１５）
をエッチング除去する工程と、 前記バリアーメタル層（１５）のパターニング後に基板
（１１）全面にバンプ材又はその一部を用いてメッキ電
極用のメタル層（１７）を堆積する工程と、前記メタル
層（１７）にフォトレジスト膜（１８）でメッキマスク
を形成しバンプメッキによりハンダバンプ（１９）を形
成する工程と、 前記バンプメッキ後に前記メッキマスクを除去し、ハン
ダバンプ（１９）をマスクとして該ハンダバンプ（１９
）下を除くバリアーメタル層（１５）をエッチング除去
する工程と、 前記バリアーメタル層（１５）を除去後、非酸化性又は
還元性雰囲気中にてウェットバックを行う工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050037A JPH02230740A (ja) | 1989-03-03 | 1989-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050037A JPH02230740A (ja) | 1989-03-03 | 1989-03-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230740A true JPH02230740A (ja) | 1990-09-13 |
Family
ID=12847802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050037A Pending JPH02230740A (ja) | 1989-03-03 | 1989-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874199A (en) * | 1995-11-30 | 1999-02-23 | International Business Machines Corporation | Method of forming oversized solder bumps |
-
1989
- 1989-03-03 JP JP1050037A patent/JPH02230740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874199A (en) * | 1995-11-30 | 1999-02-23 | International Business Machines Corporation | Method of forming oversized solder bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015505A (en) | Process improvements for titanium-tungsten etching in the presence of electroplated C4's | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US5698465A (en) | Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| EP0711454B1 (en) | Method for forming solder bumps | |
| US5008997A (en) | Gold/tin eutectic bonding for tape automated bonding process | |
| US6417089B1 (en) | Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM) | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JPH11503566A (ja) | 集積再分配経路設定導体、はんだバンプならびにそれらにより形成された構造を形成する方法 | |
| JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
| WO2007097507A1 (en) | Semiconductor chip with solder bump and method of frabricating the same | |
| US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JPH02230740A (ja) | 半導体装置の製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| KR20020060307A (ko) | 솔더 범프의 형성 방법 | |
| JPS63305532A (ja) | バンプの形成方法 | |
| JP3162464B2 (ja) | 半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2000511001A (ja) | カプセル化されないマイクロ回路用のはんだ合金又は錫接触バンプ構造と同時にそれを製造するための手順 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPH05206221A (ja) | Ｉｃチップの接続構造およびその方法 | |
| CN1319129C (zh) | 焊锡凸块的形成方法 | |
| JPH0732170B2 (ja) | 半導体装置 |