JP2000514602A - 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 - Google Patents

高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法

Info

Publication number
JP2000514602A
JP2000514602A JP10505507A JP50550798A JP2000514602A JP 2000514602 A JP2000514602 A JP 2000514602A JP 10505507 A JP10505507 A JP 10505507A JP 50550798 A JP50550798 A JP 50550798A JP 2000514602 A JP2000514602 A JP 2000514602A
Authority
JP
Japan
Prior art keywords
titanium
layer
highly doped
contact hole
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10505507A
Other languages
English (en)
Inventor
ペンカ フォルカー
マーンコプフ ラインハルト
ヴルツァー ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000514602A publication Critical patent/JP2000514602A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は、半導体部材(1)における高ドーピングされた又はケイ化された領域(2)に対して低い接触抵抗を有する半導体構成要素に関する。そのために高ドーピングされた又はケイ化された領域(2)上の接触穴(4)の範囲にチタン層(6,7)をコーティングする前に、接触穴(4)の範囲において高ドーピングされた又はケイ化された領域(2)にふっ素イオンが注入される。ふっ素によって接点穴範囲に場合によっては存在する酸化物層は、わずかなチタンによって破ることができるので、さらに薄いチタン層で十分である。さらに接点穴(4)におけるケイ化チタンの形成を助長する。

Description

【発明の詳細な説明】 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造 方法 本発明は、高ドーピングされた領域と外部供給導線に接続される接点金属との 間の接点穴にチタンを含む少なくとも1つの層が設けられている、半導体部材に おけるn+−又はp+−導電する高ドーピングされた領域に対して低い接触抵抗を 有する半導体構成要素の製造方法に関する。 このような方法は、米国特許第5225357号明細書により公知である。そ の際、n+−又はp+−導電する高ドーピングされた領域が問題になっており、こ れらの領域は、接点穴において、チタンを含む少なくとも1つの層及びその上に 取付けられた接点金属を介して外部の供給導線に接続されている。高ドーピング された領域に対する接触抵抗を減少するために、高ドーピングされた領域に、接 点穴の範囲においてハロゲンが挿入されている。 さらにC.H.Chu他:“Formation of surface i n version layer in F+−implanted n−ty pe silicon”、Journal of Crystal Growt h、第103巻、第I/4 号(1990、6月)、Amsterdam、NL、第188ないし196頁に 、n−導電シリコンにおけるふっ素イオンの注入が記載されている。 接点穴内においてチタン層及び/又は窒化チタン層は、1つ又は複数の障壁層 として、半導体部材から有利にはタングステンからなる接点層への拡散を防止す るために使われる。層系列、チタン/窒化チタン/タングステンを有するこのよ うな接点は、例えばCMOSトランジスタのソース−及びドレイン領域上に設け られている。 とくに、いわゆる大きな縦横比を、即ち接点穴の高さと幅との間の比の大きな 値を有する接点穴において、接触抵抗は、不所望に大きい。同じことは、ケイ化 された拡散領域に、したがってチタンとシリコンの反応によりケイ化チタンにな るように形成された領域にも当てはまる。 接触抵抗を減少するために、チタン層の層厚の増加を考えることができる。し かしながらこのことは、それだけですでに材料節約及び微小小型化の理由により 、チタン層の必要な層厚を減少するようにするので、望ましいことではない。 最後に温度プロセスの際に接点穴内に必然的に生じる薄い酸化物層も、妨害作 用を、かつとくに接触抵抗の増加を引起こす。 すでに述べたチタン層の層厚の増加の他に、接触抵 抗の減少を配慮するために、チタン層を形成するためのチタンの平行スパッタリ ングも重要である。接触抵抗を減少するための別の解決の発端は、接点穴底部の ケイ化のために追加的なスパッタリング及び温度ステップを適用することにある 。しかしながら接触抵抗を減少するための最後に挙げたこれら両方の解決の発端 は、すなわちチタンの平行スパッタリングとケイ化は、比較的手間がかかり、か つ簡単な様式で十分に減少した接触抵抗の所望の結果にはまだ至っていない。 それ故に本発明の課題は、チタン層の減少した層厚でかつ薄い酸化物層の妨害 作用なしに、高ドーピングされた又はケイ化された拡散領域に対する接触抵抗を 簡単な様式で低下する、、半導体構成要素の製造方法を提供することにある。 この課題は、請求の範囲第1項に記載の特徴によって解決される。有利な変形 は、請求の範囲従属請求項に記載されている。 したがって本発明による半導体構成要素において、ふっ素は、イオン注入によ って高ドーピングされた領域又はケイ化された領域内に挿入されている。この時 、ふっ素は、後で接点穴内にスパッタリングされるチタンの高い有効性をもたら す。温度プロセスにおいて形成されかつ接点穴内に場合によっては存在する酸化 物層は、わずかなチタンによって破ることができ、かつ接点穴内におけるケイ化 チタンの形成を助長する。 総合的にこのようにして接触抵抗は減少する。 ふっ素は、1012ないし1016イオン/cm2の計量により注入される。ふっ 素のさらに高い濃度は、それ以上の接触抵抗の著しい改善を引起こさないが、一 方それよりわずかな濃度は、スパッタリングされるチタンの有効性を十分に高め ない。 有利には接点穴内における層系列は、チタン膜、その上に取付けられた窒化チ タン膜及びタングステン層からなる。 ふっ素イオンは、ほぼ5ないし50keVの加速電圧の際に、接点穴を通して 半導体部材に注入され、それに次いでそれ自体通常のように、チタン層及びタン グステン層が、接点穴中に半導体部材上でコーティングされる。 したがって高ドーピングされた又はケイ化された領域におけるふっ素イオンの 注入によって、接点穴内にスパッタリングされたチタンの高い有効性が達成され るので、場合によっては存在する酸化物層は、わずかなチタンによって破られ、 かつ接点穴におけるケイ化チタンの形成が容易になっており、それにより接触抵 抗の明らかな減少が達成される。 次に本発明を図面によって詳細に説明する。ここでは: 図1は、半導体構成要素における接点穴の断面を示し、かつ 図2は、従来の技術との比較において本発明の実験結果を線図で示している。 図1は、例えば半導体部材1におけるCMOSトランジスタのソース又はドレ イン領域2の範囲の断面を示している。領域2は、高ドーピングされており、か つほぼ1021原子/cm3のドーピング濃度を有する。その際、n+−領域又はp+ −領域が問題になっている。半導体部材1は、領域2に対する接点穴4を除い てマスク層3によって覆われている。領域2は通常、例えば接点穴4を通した拡 散によって半導体部材1内に持込むことができる。 この時、領域2における接点穴4の範囲においてその表面範囲にふっ素イオン が注入されていることが、本発明において重要である。その際、領域2における ふっ素の計量は、ほぼ1012ないしほぼ1016である。領域2においてふっ素を 注入されたこの範囲は、破線5によって示されている。 ふっ素の注入の後に、接点穴4内に通常、チタン層6、窒化チタン層7及びタ ングステン層8が形成される。それに続いて、外部供給導線として、タングステ ン層8上にアルミニウム経路がコーティングされる。 ふっ素は、接触抵抗を減少するためにとくに有効であることがわかった。しか しながら場合によってはその他のハロゲンも、比較可能な結果を達成するために 利用することができる。 いずれにせよ領域2に注入されたふっ素は、接点穴4内にある酸化物層をわず かなチタンによって破ることができるので、チタン層6を全体としてさらに薄く スパッタリングすればよいことを引起こす。領域2とチタン層6との間の範囲に おけるケイ化チタンの形成も助長され、このことは、再び接触抵抗を減少する。 本発明の利点を、ここにおいてなお実験結果による線図を示す図2によって説 明する。 全体で4つの試料を有する大きな面積のテスト構造上において、65nmの厚 さの圧縮されたTEOS層(TEOS=テトラエチルオルトシリケート)上に4 0nmの厚さのチタン層がスパッタリングされ、かつ続いてケイ化された。p+ −ドーピングされた拡散領域において、ふっ素注入を行なった資料1及び2のウ エハは、大幅に減少した層抵抗(ほぼ5と9Ω/の間)を示すが、一方ふっ素注 入を行なわないウエハは、すなわち試料3及び4及び試料2の1つの測定値は、 100Ω/のオーダの通常の大きな層抵抗を生じた。ふっ素注入によって層抵抗 は、実際に障壁層を持たない純粋なケイ化した領域の層抵抗に相当する程度に減 少している。 したがって本発明は、、高ドーピングされた領域とチタン障壁層との間の接触 抵抗を大幅に減少した半導体構成要素を可能にする。そのためにその他の点にお いて高ドーピングされた領域の拡散のためにいずれにせ よ存在する接点窓を通して行なうことができるふっ素注入だけしか必要ないので 、きわめて簡単な方法で接触抵抗の減少が達成される。 平行チタンスパッタリング又は接点穴底部のケイ化は、必要ない。チタン層の 層厚の不所望な増加も避けることができ、接点穴内に形成される酸化物層を破る ためのその能力を低下することもない。

Claims (1)

  1. 【特許請求の範囲】 1. −マスク層(3)における接点穴(4)を介して半導体部材(1)にn+− 又はp+−導電する高ドーピングされた又はケイ化された領域(2)を製造し、 −高ドーピングされた又はケイ化された領域(2)の表面範囲(5)において接 点穴(2)の範囲にふっ素イオンを注入し、かつ −続いて接点穴(4)内にチタンを含む少なくとも1つの層(6,7)をコーテ ィングし、かつ接点金属(8)を取付ける 方法ステップを有する、半導体構成要素の製造方法。 2. ふっ素を、1012ないし1016イオン/cm2の計量により注入することを特 徴とする、請求項1に記載の方法。 3. ふっ素を、5ないし50keVのエネルギーによって注入することを特徴と する、請求項1又は2に記載の方法。 4. チタンを含む層を製造するために、チタン膜(6)及びその上に窒化チタン 膜(7)をコーティングすることを特徴とする、請求項1から3までの1つに記 載の方法。 5. 10ないし100、とくに40nmの層厚を有す るチタン膜(6)をコーティングすることを特徴とする、請求項4に記載の方法 。
JP10505507A 1996-07-15 1997-07-10 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 Pending JP2000514602A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19628459.7 1996-07-15
DE19628459A DE19628459A1 (de) 1996-07-15 1996-07-15 Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten
PCT/DE1997/001461 WO1998002914A1 (de) 1996-07-15 1997-07-10 Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten

Publications (1)

Publication Number Publication Date
JP2000514602A true JP2000514602A (ja) 2000-10-31

Family

ID=7799860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10505507A Pending JP2000514602A (ja) 1996-07-15 1997-07-10 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法

Country Status (7)

Country Link
US (1) US6232220B1 (ja)
EP (1) EP0912995B1 (ja)
JP (1) JP2000514602A (ja)
KR (1) KR100421300B1 (ja)
DE (2) DE19628459A1 (ja)
TW (1) TW382751B (ja)
WO (1) WO1998002914A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3534668B2 (ja) * 1998-11-20 2004-06-07 セイコーインスツルメンツ株式会社 半導体集積回路
TW522513B (en) * 2001-10-09 2003-03-01 Winbond Electronics Corp Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor
US7439123B2 (en) * 2005-10-31 2008-10-21 International Business Machines Corporation Low resistance contact semiconductor device structure
CN112188903A (zh) * 2018-06-01 2021-01-05 京瓷株式会社 复合材料及生物体植入物

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645088B2 (ja) * 1988-07-15 1997-08-25 株式会社東芝 半導体装置の製造方法
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US5296386A (en) * 1991-03-06 1994-03-22 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistor structures
JP2672199B2 (ja) * 1991-05-21 1997-11-05 シャープ株式会社 半導体装置の製造方法
JP2834344B2 (ja) * 1991-07-17 1998-12-09 シャープ株式会社 半導体装置の絶縁膜の製造方法
US5225357A (en) * 1992-01-02 1993-07-06 Chartered Semiconductor Manufacturing Low P+ contact resistance formation by double implant
US5466612A (en) * 1992-03-11 1995-11-14 Matsushita Electronics Corp. Method of manufacturing a solid-state image pickup device
US5580808A (en) * 1992-07-30 1996-12-03 Canon Kabushiki Kaisha Method of manufacturing a ROM device having contact holes treated with hydrogen atoms and energy beam
JPH07249763A (ja) 1994-03-09 1995-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2621821B2 (ja) * 1995-03-06 1997-06-18 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5591672A (en) * 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
US5605848A (en) * 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
TW385523B (en) * 1996-12-14 2000-03-21 United Microelectronics Corp Method for making contact via with a formed component on semiconductor substrate

Also Published As

Publication number Publication date
EP0912995A1 (de) 1999-05-06
US6232220B1 (en) 2001-05-15
WO1998002914A1 (de) 1998-01-22
DE59707373D1 (de) 2002-07-04
KR100421300B1 (ko) 2004-03-10
EP0912995B1 (de) 2002-05-29
KR20000023765A (ko) 2000-04-25
DE19628459A1 (de) 1998-01-29
TW382751B (en) 2000-02-21

Similar Documents

Publication Publication Date Title
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US6008124A (en) Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same
US4180596A (en) Method for providing a metal silicide layer on a substrate
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
US5903053A (en) Semiconductor device
US6593219B2 (en) Method for fabricating electrode structure and method for fabricating semiconductor device
US6509254B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
US5652183A (en) Method for fabricating semiconductor device containing excessive silicon in metal silicide film
US5924001A (en) Ion implantation for preventing polycide void
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JP2000514602A (ja) 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法
US4536223A (en) Method of lowering contact resistance of implanted contact regions
KR100289372B1 (ko) 폴리사이드 형성방법
JPH0684824A (ja) 半導体装置の製造方法
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JPH07263682A (ja) サリサイド構造を有するmosfetの製造方法
JPS61274325A (ja) 半導体装置の製造方法
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JP2731194B2 (ja) 化合物半導体装置の製造方法
JPS5898968A (ja) 半導体装置
JP3468616B2 (ja) Mos半導体装置およびその製造方法
KR960016832B1 (ko) 반도체장치의 금속배선 형성방법
JPH0212945A (ja) 半導体装置の製造方法
JPH07249684A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060720

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060807