JP2001119210A - 集中定数型デュアル非可逆回路素子、デュアルバンド移動体通信用端末機および移動体通信用基地局 - Google Patents

Abstract

(57)【要約】 【課題】 ２つの非可逆回路素子が１素子にまとめられ
た集中定数型のデュアル非可逆回路素子を提供すること
により、移動体通信用の端末機あるいは基地局を小型化
する。 【解決手段】 第１のフェライト板１０１と、第２のフ
ェライト板１０２と、互いに電気的に絶縁されるととも
に、それぞれ所定の角度で交差するように重ね合わされ
た６組のストリップライン１１１〜１１６と、前記６組
のストリップラインと接続された接地円盤１３１および
接地円盤１３２と、前記第１および第２のフェライト板
に磁場を印加する磁石と、前記６組のストリップライン
とを備え、前記６組のストリップライン１１１〜１１６
は、対向配置された前記第１のフェライト板１０１と前
記第２のフェライト板１０２との間に密着配置されてい
ることを特徴とする集中定数型デュアル非可逆回路素
子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主にマイクロ波帯に
おいて使用される自動車電話、携帯電話などの移動体通
信機器に用いられる集中定数型デュアル非可逆回路素子
に関するものであり、特に２周波数帯で動作するデュア
ルバンドアイソレータ、同じくデュアルバンドサーキュ
レータ、同一周波数で動作する素子を２つ内蔵するデュ
アルアイソレータ、同じくデュアルサーキュレータ、ア
イソレータとサーキュレータを同時に内蔵するデュアル
素子に関するものである。

【０００２】

【従来の技術】移動体通信機器の端末機に用いられる非
可逆回路素子として、集中定数型のアイソレータ、サー
キュレータは小型で構成できることから、早くから使用
されてきた。また、移動体通信用基地局にも昨今の基地
局のマイクロセル，ピコセル化といった小型化の流れの
中で集中定数型のアイソレータやサーキュレータが用い
られている。

【０００３】現在携帯電話等の端末機に広く利用されて
いる集中定数型アイソレータの一般的な構成を、図１１
を用いて簡単に説明する。図に示すように、従来の集中
定数型アイソレータにおいては、電気的に絶縁され、１
２０度の角度で交差し重ね合わされた３組のストリップ
ライン９１ａ，９１ｂ，９１ｃが、フェライト円板９２
上に対向して配置されている。ただし図中では、各スト
リップライン間に配置される絶縁層は省略している。

【０００４】ストリップライン９１ａ，９１ｂのそれぞ
れの一方の端は、入出力端子９５ａ，９５ｂと接続さ
れ、ストリップライン９１ｃの一方の端は、所定の抵抗
９６により終端される。また、ストリップライン９１
ａ，９１ｂ，９１ｃの一方の端には、それぞれ所定の静
電容量のコンデンサ９４ａ，９４ｂ，９４ｃが、入出力
端子９５ａ，９５ｂまたは抵抗９６と並列に付加され
る。

【０００５】さらに、ストリップライン９１ａ，９１
ｂ，９１ｃの他端は、それぞれフェライト円板９２の下
面において共通の接地円板９３に接続され接地されてい
る。そして、磁気回路の一部の役割をするとともに、フ
ェライト円板９２、磁石９７およびストリップライン９
１ａ，９１ｂ，９１ｃ等を内包する上ヨーク９８および
下ヨーク９９が設けられる。図９ではアイソレータの構
成を説明したが、ストリップライン９１ｃを抵抗９６で
終端しないで３つめの入出力端子を設けてこれに接続す
れば、サーキュレータを構成することができる。

【０００６】

【発明が解決しようとする課題】従来の技術による集中
定数型アイソレータまたはサーキュレータは以上のよう
なものであるが、移動体通信機器においては、現在、世
界はもとより国内においても様々な周波数帯が使用され
ており、異なる周波数帯のサービスを一台の端末機で利
用しようとする場合、前記のアイソレータやサーキュレ
ータはそれぞれの周波数帯で動作する素子がそれぞれ必
要となり、端末機の小型化を損ねる結果となっていた。

【０００７】また、移動体通信用の基地局においては、
今後カバーエリアを抑えた基地局を多数配置するピコセ
ル化、マイクロセル化の必要性から基地局の小型化が望
まれている。しかしながら、複数チャンネルの基地局に
おいては前記のアイソレータやサーキュレータがチャン
ネル数分だけ必要となり、その小型化には限界があっ
た。

【０００８】本発明は、前記従来の課題を解決するた
め、２つの非可逆回路素子が１素子にまとめられた集中
定数型のデュアル非可逆回路素子を提供することによ
り、移動体通信用の端末機あるいは基地局を小型化する
ことを目的とする。

【０００９】

【課題を解決するための手段】前記目的を達成するた
め、第１の本発明（請求項１に対応）は、第１のフェラ
イト板と、第２のフェライト板と、互いに電気的に絶縁
されるとともに、それぞれ所定の角度で交差するように
重ね合わされた６組のストリップラインと、前記第１の
フェライト板の一方の面に近接配置された第１の接地電
極と、前記第２のフェライト板の一方の面に近接配置さ
れた第２の接地電極と、前記第１および第２のフェライ
ト板に磁場を印加する磁石と、前記６組のストリップラ
インと、前記第１または第２の接地電極との間にそれぞ
れ並列に配置されるコンデンサとを備え、前記６組のス
トリップラインは、対向配置された前記第１のフェライ
ト板と前記第２のフェライト板との間に密着配置されて
おり、前記第１のフェライト板は、前記第１の接地電極
と前記６組のストリップラインとの間に配置されてお
り、前記第２のフェライト板は、前記第２の接地電極と
前記６組のストリップラインとの間に配置されているこ
とを特徴とする集中定数型デュアル非可逆回路素子であ
る。

【００１０】また、第２の本発明（請求項３に対応）
は、前記コンデンサのうち少なくとも１つは、少なくと
も１つ以上の内部電極を有する積層コンデンサであるこ
とを特徴とする上記本発明であり、これにより、所望の
容量値のコンデンサを小型で構成できるため、素子を小
型化することが可能となる。

【００１１】また、第３の本発明（請求項４に対応）
は、前記コンデンサのうち少なくとも２つは、１つのコ
ンデンサ基材の上に１体としてで構成されていることを
特徴とする上記本発明であり、これにより、部品点数を
削減することができ素子の構成を簡素化することができ
る。

【００１２】また、第４の本発明（請求項５に対応）
は、前記磁石は、前記第１および第２のフェライト板と
対向しないように、かつ同極側を同一方向に向けて前記
第１および第２のフェライト板と並列配置された複数個
の磁石で構成されていることを特徴とする上記本発明で
あり、これにより、磁石をフェライト板に対向配置する
より素子を薄型化できる。

【００１３】また、第５の本発明（請求項６に対応）
は、前記６組のストリップラインは、絶縁性を有する樹
脂により固着した積層一体構造を有することを特徴とす
る上記本発明であり、これにより、ストリップラインの
位置ずれを防止することができ、本素子の構成を容易に
することができる。

【００１４】また、第６の本発明（請求項７に対応）
は、前記第１および第２のフェライト板の外形寸法を互
いに異なることを特徴とする上記本発明である。

【００１５】また、第７の本発明（請求項８に対応）
は、第１および第２のフェライト板の飽和磁化が互いに
異なることを特徴とする上記本発明である。

【００１６】これらにより、前記第１，第２のフェライ
ト板の飽和磁化を異なるものとしたりすることにより、
２つの周波数帯で動作するデュアルバンドの非可逆回路
素子を容易に構成することができる。

【００１７】また、第８の本発明（請求項１１に対応）
は、前記集中定数型デュアル非可逆回路素子の回路基板
への実装面に、信号の入出力と接地に係る外部接続用端
子を備え、前記外部接続用端子の少なくとも１つは、前
記実装面の外周部に接しないように配置されていること
を特徴とする上記本発明であり、これにより、回路基板
上で本素子を実装するのに実質必要となる面積を小さく
することができ、部品の実装密度を上げることができ
る。

【００１８】また、第９の本発明（請求項１２に対応）
は、本発明の集中定数型デュアル非可逆回路素子を用い
たことを特徴とするデュアルバンド移動体通信用端末機
である。

【００１９】また、第１０の本発明（請求項１３に対
応）は、本発明の集中定数型デュアル非可逆回路素子を
少なくとも１つ用いたことを特徴とする移動体通信用基
地局である。

【００２０】これらにより、デュアルバンド移動体通信
用端末機、あるいは移動体通信用基地局を構成すると小
型の端末機や基地局を実現することができる。

【００２１】

【発明の実施の形態】以下に本発明の実施の形態につい
て、いくつかの代表的な構成をあげて説明する。 （実施の形態１）本発明の実施の形態１は、同一周波数
で動作するアイソレータを２つ内蔵するデュアルアイソ
レータである。図１は、本実施の形態によるデュアルア
イソレータの構成図である。図に示すように、本実施の
形態においては、６組のストリップライン１１１，１１
２，１１３，１１４，１１５，１１６が互いに絶縁され
重ね合わされ、第１のフェライト板１０１と第２のフェ
ライト板１０２との間に密着配置されている。ただし、
図中では各ストリップラインの間に配置される絶縁層に
ついては省略している。

【００２２】６組のストリップラインのうち、ストリッ
プライン１１１，１１２，１１３の３組は、それぞれ一
端が平板コンデンサ１２１，１２２，１２３の上部電極
に接続され、他端は第１のフェライト板１０１を包み込
むように折り曲げられ、前記第１のフェライト板１０１
の下面に近接配置される接地円板１３１へと接続され
る。

【００２３】また、残りの３組のストリップライン１１
４，１１５，１１６は、それぞれ一端が平板コンデンサ
１２４，１２５，１２６の上部電極に接続され、他端は
第２のフェライト板１０２を包み込むように折り曲げら
れ、前記第２のフェライト板１０２の上面に近接配置さ
れる接地円板１３２へと接続される。

【００２４】また、ストリップライン１１３およびスト
リップライン１１６は、平板コンデンサ１２３，１２６
上から、さらに抵抗１８１，１８２の一方の電極にそれ
ぞれ接続される。

【００２５】すべての平板コンデンサ１２１，１２２，
１２３，１２４，１２５，１２６の下部電極と抵抗１８
１，１８２のもう一方の電極とは、接地板１５１に電気
的に接続される。接地板１５１には、第１のフェライト
板１０１および接地円板１３１を落とし込む孔１５３が
設けられているとともに、抵抗１８１，１８２のストリ
ップライン１１３，１１６が接続されている側の電極が
接触しないようにするための切り欠き部１５４，１５５
が設けられている。

【００２６】入力端子ユニット１４７には、第１の入力
端子１４１と第２の入力端子１４４が設けられており、
入力端子１４１はストリップライン１１１に、また入力
端子１４４はストリップライン１１４にそれぞれ接続さ
れる。出力端子ユニット１４８には、第１の出力端子１
４２と第２の出力端子１４５が設けられており、出力端
子１４２はストリップライン１１２に、また出力端子１
４５はストリップライン１１５にそれぞれ接続される。

【００２７】さらに、第１のフェライト板１０１および
第２のフェライト板１０２に磁場を印加する磁石１６０
が、接地板１５２を介して、各フェライト板に対向配置
される。下ヨーク１７１には外部接続用の接地端子１７
２，１７３が設けられているとともに、接地板１５１と
接地円板１３１とを電気的に接続する役目をする。上ヨ
ーク１７０には接地円板１３２が接続された接地板１５
２が電気的に接続され、さらに上ヨーク１７０は、前記
下ヨーク１７１と電気的及び磁気的に接続されている。

【００２８】本実施の形態は、以上の構成を有すること
により、入力端子１４１，出力端子１４２を有する一個
のアイソレータと、入力端子１４４，出力端子１４５を
有するもう一個のアイソレータとをコンパクトに１素子
化して同一のヨーク内に収納したデュアルアイソレータ
を構成することができる。ここで図２に、図１中の接地
板１５１上に配置された平板コンデンサと抵抗、さらに
はストリップラインの位置関係を示した平面図を示す。
６組のストリップラインのうち一方の３組は、入力端子
１４１，出力端子１４２を有する一個のアイソレータ用
に、また他方の３組は、入力端子１４４，出力端子１４
５を有するもう一個のアイソレータ用にそれぞれ用いら
れているが、それぞれの組は同一面内でそれぞれ完全に
重なっており、従来の１素子のアイソレータの構成と変
わらない面積内に構成されていることが分かる。

【００２９】なお、本実施の形態において使用している
平板コンデンサのうち、少なくとも１つを図３（ｂ）に
示すような積層コンデンサに置き換えることにより、平
板コンデンサに比べて小さい面積で所望の容量を得るこ
とができ、コンデンサの実装面積を減らしてデュアルア
イソレータをさらに小型にすることができる。

【００３０】図３（ｂ）の積層コンデンサ３００は、内
部電極３０１と内部電極３０２が対向配置されており、
外部電極３０３と外部電極３０４にそれぞれ接続された
構成を有している。

【００３１】ここで図３（ａ）に、前記のように構成さ
れている積層コンデンサ３００ａおよび３００ｂを、本
実施の形態の平板コンデンサ１２３、１２６と置き換え
て構成した場合を示した。接地板上に設けられる切り欠
き部は、積層コンデンサ３００ａ，３００ｂのストリッ
プライン１１３，１１６が接続される側にも必要となる
ので、図中１５１ａのように変更されている。図中点線
にて示した領域２００は、図２で示した本実施の形態の
デュアルアイソレータの接地板１５１上の平面図部分の
外寸であり、対比すると、積層コンデンサ３００（３０
０ａ，３００ｂ）を用いることにより、本実施の形態の
デュアルアイソレータを小型化できていることがわか
る。

【００３２】また、図４（ｂ）に示すように、１つのコ
ンデンサ基材４００の上に上部電極４１１，４１２を分
割配置し、裏面を共通電極とすることで、２つのコンデ
ンサを１体で形成できるが、このようなコンデンサを用
いると部品点数を削減することができ素子の構成を簡素
化することができる。

【００３３】ここで図４（ａ）に、前記のように構成さ
れているコンデンサ４０１，４０２を、上述した図３
（ａ）に示す平板コンデンサ１２１，１２４および１２
２，１２５の代わりに用いた場合を示した。図中点線に
て示した領域２００は、図２で示した本実施の形態のデ
ュアルアイソレータの接地板１５１上の平面図部分の外
寸であり、これから明らかなように、２つのコンデンサ
を１体化したコンデンサ４００（４０１、４０２）を用
いることによって、部品点数の削減による素子の簡素化
が達成できており、本実施の形態のデュアルアイソレー
タのさらなる小型化も実現できている。

【００３４】また、本実施の形態によるデュアルアイソ
レータは、図１に示したように、その磁気回路構成が、
磁石１６０を、第１のフェライト板１０１および第２の
フェライト板１０２と対向配置して構成したものである
が、各フェライト板と対向しないように、かつ同極側を
同一方向に向けて第１，第２のフェライト板と並列配置
された複数個の磁石で構成することにより、磁石をフェ
ライト板に対向配置する構成とすることにより、素子を
薄型化できる。

【００３５】ここで図５に、上記の構成を示す。図にお
いて、図１に示す本実施の形態と、上ヨーク１７０，下
ヨーク１７１，磁石１６０，接地板１５２以外の部分は
共通であるのでここでは説明を省略する。

【００３６】下ヨーク５７１には、外部接続用の接地端
子５７２，５７３が設けられ、接地板１５１と接地円板
１３１が電気的に接続される。磁石５６１，５６２は同
一極を下面にして下ヨーク５７１上に配置され、上面に
は上ヨーク５７０が配置される。接地板１３２は上ヨー
ク５７０に電気的に接続される。本構成においては、磁
石５６１，５６２として希土類系の金属磁石を用いたの
で、上ヨークと下ヨークは磁石５６１，５６２を介して
電気的に接続されている。金属磁石を用いない場合は磁
石表面に金属被膜を設けることでも同様の構成が可能で
あるし、別途上ヨーク５７０もしくは接地板１３２を下
ヨーク５７１と電気的に接続する回路を設けてもよい。

【００３７】以上の構成により、図５に示す本実施の形
態は、図１に示すものと比べて、図１中の磁石１６０，
接地板１５２の厚さ分だけ素子を薄型化できていること
がわかる。

【００３８】なお、本実施の形態の説明では、各ストリ
ップライン間に配置される絶縁層の構成方法については
特に言及しなかったが、これは各ストリップライン間に
所定の形状の絶縁シートを単に挟み込むだけでも構成で
きるし、絶縁性を有する樹脂によりそれぞれのストリッ
プラインを固着させた積層一体構造としてもよい。後者
の場合、各ストリップラインの位置ずれを防止すること
ができるので、素子の構成を容易にすることができ好ま
しい。

【００３９】実施の形態１ではデュアルアイソレータの
代表的な例をあげて説明を行ったが、本発明の効果はこ
の構成に限定されるものではない。 （実施の形態２）本発明の実施の形態２は、同一周波数
で動作するサーキュレータを２つ内蔵するデュアルサー
キュレータである。図６は、本実施の形態によるデュア
ルサーキュレータの構成図である。図に示すように、本
実施の形態においては、６組のストリップライン１１
１，１１２，１１３，１１４，１１５，１１６が互いに
絶縁され重ね合わされ、第１のフェライト板１０１と第
２のフェライト板１０２の間に密着配置されている。た
だし、図中では各ストリップラインの間に配置される絶
縁層については省略している。

【００４０】６組のストリップラインのうち、ストリッ
プライン１１１，１１２，１１３の３組は、それぞれ一
端が平板コンデンサ１２１，１２２，１２３の上部電極
に接続され、他端は第１のフェライト板１０１を包み込
むように折り曲げられ、前記第１のフェライト板１０１
の下面に近接配置される接地円板１３１へと接続され
る。

【００４１】また、残りの３組のストリップライン１１
４，１１５，１１６は、それぞれ一端が平板コンデンサ
１２４，１２５，１２６の上部電極に接続され、他端は
第２のフェライト板１０２を包み込むように折り曲げら
れ、前記第２のフェライト板１０２の上面に近接配置さ
れる接地円板１３２へと接続される。

【００４２】すべての平板コンデンサ１２１，１２２，
１２３，１２４，１２５，１２６の下部電極は、接地板
１５１に電気的に接続される。接地板１５１には、第１
のフェライト板１０１および接地円板１３１を落とし込
む孔１５３が設けられている。

【００４３】入出力端子ユニット６４７には、入出力端
子６４１，６４２，６４６が設けられ、入出力端子ユニ
ット６４８には入出力端子６４３，６４４，６４５が設
けられている。入出力端子６４１はストリップライン１
１１と、入出力端子６４２はストリップライン１１２
と、入出力端子６４３はストリップライン１１３と、入
出力端子６４４はストリップライン１１４と、入出力端
子６４５はストリップライン１１５と、入出力端子６４
６はストリップライン１１６とそれぞれ接続される。

【００４４】さらに、第１のフェライト板１０１および
第２のフェライト板１０２に磁場を印加する磁石１６０
が、接地板１５２を介して、各フェライト板に対向配置
される。下ヨーク１７１には外部接続用の接地端子１７
２，１７３が設けられているとともに、接地板１５１と
接地円板１３１とを電気的に接続する役目をする。上ヨ
ーク１７０には接地円板１３２が接続された接地板１５
２が電気的に接続され、さらに上ヨーク１７０は、前記
下ヨーク１７１と電気的及び磁気的に接続されている。

【００４５】本実施の形態は、以上の構成を有すること
により、入出力端子６４１，６４２，６４３を用いた３
端子の一個のサーキュレータと、入出力端子６４４，６
４５，６４６を用いた３端子のもう一個サーキュレータ
とをコンパクトに１素子化して同一のヨーク内に収納し
たデュアルサーキュレータを構成することができる。

【００４６】なお、実施の形態１と実施の形態２とを組
み合わせることにより、同一周波数で動作するアイソレ
ータとサーキュレータを１素子化したデュアル非可逆回
路素子を構成できる。

【００４７】また、実施の形態１にて説明した図３〜図
５の各構成例が、本実施の形態に対して用いることがで
き、この場合、より構成を簡素化するとともに、より小
型化したデュアルサーキュレータまたはデュアル非可逆
回路素子を構成できる。

【００４８】実施の形態２ではデュアルサーキュレータ
の代表的な例をあげて説明を行ったが、本発明の効果は
この構成に限定されるものではない。 （実施の形態３）本発明の実施の形態３は、異なる周波
数で動作するアイソレータを１素子化したデュアルバン
ドアイソレータである。本実施の形態の基本的な構成
は、実施の形態１にて説明したデュアルアイソレータと
同様であるが、２つのアイソレータを異なった周波数で
動作させるため、いくつかの手段を用いることができ
る。以下、本実施の形態を各手段毎に説明する。

【００４９】まず、平板コンデンサの容量値を変化させ
る方法について説明する。図１において、入力端子１４
１と出力端子１４２を使用するアイソレータに係る平板
コンデンサは１２１，１２２，１２３であり、入力端子
１４４と出力端子１４５を使用するアイソレータに係る
平板コンデンサは１２４，１２５，１２６である。実施
の形態１では、平板コンデンサ１２１と１２４、１２２
と１２５、１２３と１２６のように対応する平板コンデ
ンサの容量値を概略同じとすることで、２つのアイソレ
ータは同じ周波数で動作していた。

【００５０】ここで、一方のアイソレータに係る平板コ
ンデンサの容量値を、もう一方のアイソレータに係る平
板コンデンサより小さくすると、容量値を小さくした方
のアイソレータはもう一方のアイソレータより高い周波
数で動作するようにできる。

【００５１】次に、ストリップラインの構成を変化させ
る方法について説明する。図１において、入力端子１４
１と出力端子１４２を使用するアイソレータに係るスト
リップラインは１１１，１１２，１１３であり、入力端
子１４４と出力端子１４５を使用するアイソレータに係
るストリップラインは１１４，１１５，１１６である。

【００５２】実施の形態１では、ストリップライン１１
１と１１４、１１２と１１５、１１３と１１６のように
対応するストリップラインの構成を概略同じとすること
で、２つのアイソレータは同じ周波数で動作していた。

【００５３】ここで、図７（ａ）に示すように、一方の
アイソレータに係るストリップライン（図７（ａ）では
１１４、１１５、１１６）のライン幅を、もう一方のア
イソレータに係るストリップライン（図７（ａ）では１
１１、１１２、１１３）のライン幅より太くすると、ラ
イン幅を太くした方のアイソレータはもう一方のアイソ
レータより高い周波数で動作するようにできる。

【００５４】また、図７（ｂ）に示すように、一方のア
イソレータに係るストリップライン（図７（ｂ）では１
１４、１１５、１１６）のライン間隔を、もう一方のア
イソレータに係るストリップライン（図７（ｂ）では１
１１、１１２、１１３）のライン間隔より狭くすると、
ライン間隔を狭くした方のアイソレータはもう一方のア
イレータより低い周波数で動作するようにできる。

【００５５】以上説明してきた方法により、本実施の形
態は容易にデュアルバンドアイソレータを構成すること
ができるが、２つのアイソレータの動作周波数を大きく
変えたい場合、例えば９００ＭＨｚ帯と１．９ＧＨｚ帯
のような場合、上記方法だけでこのような周波数差をだ
すのは困難である。

【００５６】そこで、本実施の形態においては、さらな
る手段として、第１のフェライト板と第２のフェライト
板の外形寸法を変えることにより、前記問題を解決する
ことができる。例えば、図８に示すように、第２のフェ
ライト板１０２の直径を第１のフェライト板１０１の直
径より小さくすることにより、入力端子１４４と出力端
子１４５を使用するアイソレータは、入力端子１４１と
出力端子１４２を使用するアイソレータより高い周波数
で動作するようにできる。なお、図中点線は、第２のフ
ェライト板１０２の外形を示す。

【００５７】また、第１のフェライト板１０１と第２の
フェライト板１０２の飽和磁化をそれぞれ変えることで
も同様の効果が得られる。例えば、図１中で第２のフェ
ライト板１０２の飽和磁化を、第１のフェライト板１０
１の飽和磁化より小さくすることにより、入力端子１４
４と出力端子１４５を使用するアイソレータは、入力端
子１４１と出力端子１４２を使用するアイソレータより
高い周波数で動作するようにできる。

【００５８】以上説明してきた２つの異なった周波数で
動作するアイソレータを構成する方法は、単独で行うよ
りいくつか組み合わせて行うと、より効果的に周波数差
を生み出すことができる。

【００５９】なお、これらの方法を用いることにより、
異なる周波数で動作するサーキュレータを１素子化した
デュアルバンドサーキュレータを構成できることは明ら
かであるので、説明は省略する。

【００６０】実施の形態３ではデュアルバンドアイソレ
ータの代表的な構成方法をあげて説明を行ったが、本発
明の効果はこの構成に限定されるものではない。 （実施の形態４）本発明の実施の形態４は、本発明の集
中定数型デュアル非可逆回路素子の信号の入出力と接地
に係る外部接続用端子の構成に関するものである。実施
の形態１（図１および図５），実施の形態２（図６）に
おいては、前記外部接続用端子は、デュアル非可逆回路
素子であるデュアルアイソレータまたはデュアルサーキ
ュレータの回路基板への実装面の外周部に配置されてい
る。

【００６１】この場合、例えば実施の形態１のデュアル
アイソレータを回路基板に実装する際の基板の電極パタ
ーンは図９（ａ）のようになる。図９中において、ドッ
トでハッチングをしている部分が回路基板上で電極が構
成されている部分、斜線でハッチングをしている部分は
レジストマスクが施されている部分である。したがっ
て、レジストマスクの無い電極部分が、デュアルアイソ
レータの外部接続用端子が接続されるランド７１，７
２，７３，７４，７５，７６となる。波線で示した７０
はデュアルアイソレータが実装される位置を示してい
る。

【００６２】次に、図１０（ａ）は、本実施の形態１の
デュアルアイソレータの入力端子ユニット１４７及び出
力端子ユニット１４８の外部接続用端子部の断面図であ
る。ここで、図１０（ｂ）に示すように、外部接続用端
子を、素子実装面の外周部（図中入出力端子ユニット８
０の右の面）に接しないように配置することにより、図
９（ｂ）に示すように、デュアルアイソレータを回路基
板に実装する際に、ランドの配置をコンパクトにするこ
とができる。

【００６３】本実施の形態によれば、以上説明したよう
な外部接続端子の構成を用いることにより、集中定数型
デュアル非可逆回路素子において、回路基板上で前記非
可逆回路素子を実装するために割かれるスペースを小さ
くすることができ、部品の実装密度を上げることができ
る。

【００６４】実施の形態４では、信号の入出力と接地に
係る外部接続用端子の構成に関する発明について、代表
的な例をあげて説明したが、本発明の効果はこの構成に
限定されるものではない。

【００６５】本発明の各実施の形態によるデュアルアイ
ソレータ、デュアルサーキュレータ、デュアルバンドア
イソレータ、デュアルバンドサーキュレータ、およびサ
ーキュレータとアイソレータを１素子化したデュアル非
可逆回路素子は、携帯電話のような移動体通信の端末機
または基地局に搭載することができ、この場合、前記端
末機または基地局の小型化ができるという効果がある。

【００６６】なお、本発明の第１および第２の接地電極
は、実施の形態の接地円板１３１および１３２に対応す
るものであり、本発明の集中定数型デュアル非可逆回路
素子は、実施の形態のデュアルアイソレータ、デュアル
サーキュレータ、デュアルバンドアイソレータ、デュア
ルバンドサーキュレータ、およびサーキュレータとアイ
ソレータを１素子化したデュアル非可逆回路素子に対応
するものである。

【００６７】

【発明の効果】以上述べたことから明らかなように、本
発明によれば、２つの非可逆回路素子が１素子にまとめ
られた集中定数型のデュアル非可逆回路素子を構成する
ことができ、移動体通信用の端末機あるいは基地局を小
型化することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のデュアルアイソレータ
の構成図

【図２】本発明の実施の形態１のデュアルアイソレータ
の平面図

【図３】（ａ）本発明の実施の形態１のデュアルアイソ
レータの平面図 （ｂ）本発明の実施の形態１の積層コンデンサ３００の
構成図

【図４】（ａ）本発明の実施の形態１のデュアルアイソ
レータの平面図 （ｂ）本発明の実施の形態１のコンデンサ４００の構成
図

【図５】本発明の実施の形態１のデュアルアイソレータ
の構成図

【図６】本発明の実施の形態２のデュアルサーキュレー
タの構成図

【図７】（ａ）（ｂ）本発明の実施の形態３のデュアル
アイソレータの平面図

【図８】本発明の実施の形態３のデュアルアイソレータ
の平面図

【図９】（ａ）実施例１のデュアルアイソレータを実装
する際の回路基板のパターン図 （ｂ）実施の形態４に係るデュアルアイソレータを実装
する際の回路基板のパターン図

【図１０】（ａ）実施例１のデュアルアイソレータに使
用の入出力端子ユニット断面図 （ｂ）実施の形態４に係るデュアルアイソレータに使用
の入出力端子ユニット断面図

【図１１】従来の技術による集中定数型アイソレータの
一般的な構成図

【符号の説明】

１０１ 第１のフェライト板 １０２ 第２のフェライト板 １１１，１１２，１１３，１１４，１１５，１１６，９
１ａ，９１ｂ，９１ｃストリップライン １２１，１２２，１２３，１２４，１２５，１２６ 平
板コンデンサ １３１，１３２，９３ 接地円板 １４１，１４４ 入力端子 １４２，１４５ 出力端子 １４７ 入力端子ユニット １４８ 出力端子ユニット １５１，１５２，１５１ａ 接地板 １５３ 孔 １５４，１５５ 切り欠き部 １６０，５６１，５６２，９７ 磁石 １７０，５７０，９８ 上ヨーク １７１，５７１，９９ 下ヨーク １７２，１７３，５７２，５７３ 接地端子 １８１，１８２，９６ 抵抗 ３００、３００ａ、３００ｂ 積層コンデンサ ３０１，３０２ 内部電極 ３０３，３０４ 外部電極 ４００ コンデンサ基材 ４０１，４０２ コンデンサ ４１１，４１２ 上部電極 ６４１，６４２，６４３，６４４，６４５，６４６ 入
出力端子 ６４７，６４８ 入出力端子ユニット ７１，７２，７３，７４，７５，７６ ランド ８０ 入出力端子ユニット ８１，９５ａ，９５ｂ 入出力端子 ９２ フェライト板 ９４ａ，９４ｂ，９４ｃ コンデンサ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 第１のフェライト板と、 第２のフェライト板と、 互いに電気的に絶縁されるとともに、それぞれ所定の角
   度で交差するように重ね合わされた６組のストリップラ
   インと、 前記第１のフェライト板の一方の面に近接配置された第
   １の接地電極と、 前記第２のフェライト板の一方の面に近接配置された第
   ２の接地電極と、 前記第１および第２のフェライト板に磁場を印加する磁
   石と、 前記６組のストリップラインと、前記第１または第２の
   接地電極との間にそれぞれ並列に配置されるコンデンサ
   とを備え、 前記６組のストリップラインは、対向配置された前記第
   １のフェライト板と前記第２のフェライト板との間に密
   着配置されており、 前記第１のフェライト板は、前記第１の接地電極と前記
   ６組のストリップラインとの間に配置されており、 前記第２のフェライト板は、前記第２の接地電極と前記
   ６組のストリップラインとの間に配置されていることを
   特徴とする集中定数型デュアル非可逆回路素子。
2. 【請求項２】 前記６組のストリップラインの、前記第
   １のフェライト板側の３組と前記第２のフェライト板側
   の３組とは、前記６組のストリップラインが配置されて
   いる面と直交する方向から見て、同一に見えるよう重ね
   あわされていることを特徴とする請求項１に記載の集中
   定数型デュアル非可逆素子。
3. 【請求項３】 前記コンデンサのうち少なくとも１つ
   は、少なくとも１つ以上の内部電極を有する積層コンデ
   ンサであることを特徴とする請求項１または２に記載の
   集中定数型デュアル非可逆回路素子。
4. 【請求項４】 前記コンデンサのうち少なくとも２つ
   は、１つのコンデンサ基材の上に１体として構成されて
   いることを特徴とする請求項１ないし３のいずれかに記
   載の集中定数型デュアル非可逆回路素子。
5. 【請求項５】 前記磁石は、前記第１および第２のフェ
   ライト板と対向しないように、かつ同極側を同一方向に
   向けて前記第１および第２のフェライト板と並列配置さ
   れた複数個の磁石で構成されていることを特徴とする請
   求項１ないし４のいずれかに記載の集中定数型デュアル
   非可逆回路素子。
6. 【請求項６】 前記６組のストリップラインは、絶縁性
   を有する樹脂により固着された積層一体構造を有するこ
   とを特徴とする請求項１ないし５のいずれかに記載の集
   中定数型デュアル非可逆回路素子。
7. 【請求項７】 前記第１および第２のフェライト板の外
   形寸法が互いに異なることを特徴とする請求項１ないし
   ６のいずれかに記載の集中定数型デュアル非可逆回路素
   子。
8. 【請求項８】 前記第１および第２のフェライト板の飽
   和磁化が互いに異なることを特徴とする請求項１ないし
   ６のいずれかに記載の集中定数型デュアル非可逆回路素
   子。
9. 【請求項９】 前記６組のストリップラインの前記第１
   のフェライト板側の３組と、前記第２のフェライト板側
   の３組とは、互いにライン幅が異なることを特徴とする
   請求項１ないし６のいずれかに記載の集中定数型デュア
   ル非可逆回路素子。
10. 【請求項１０】 前記第１のフェライト板側の３組のス
    トリップラインに接続されているコンデンサと、前記第
    ２のフェライト板側の３組のストリップラインに接続さ
    れているコンデンサとは、互いに容量が異なることを特
    徴とする請求項１ないし６のいずれかに記載の集中定数
    型デュアル非可逆回路素子。
11. 【請求項１１】 前記集中定数型デュアル非可逆回路素
    子の回路基板への実装面に、信号の入出力と接地に係る
    外部接続用端子を備え、前記外部接続用端子の少なくと
    も１つは、前記実装面の外周部に接しないように配置さ
    れていることを特徴とする請求項１ないし１０のいずれ
    かに記載の集中定数型デュアル非可逆回路素子。
12. 【請求項１２】 請求項１ないし１１のいずれかに記載
    の集中定数型デュアル非可逆回路素子を用いたことを特
    徴とするデュアルバンド移動体通信用端末機。
13. 【請求項１３】 請求項１ないし１１のいずれかに記載
    の集中定数型デュアル非可逆回路素子を少なくとも１つ
    用いたことを特徴とする移動体通信用基地局。