JP2001237261A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001237261A
JP2001237261A JP2000381319A JP2000381319A JP2001237261A JP 2001237261 A JP2001237261 A JP 2001237261A JP 2000381319 A JP2000381319 A JP 2000381319A JP 2000381319 A JP2000381319 A JP 2000381319A JP 2001237261 A JP2001237261 A JP 2001237261A
Authority
JP
Japan
Prior art keywords
bump electrode
layer
pad member
bump
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000381319A
Other languages
English (en)
Inventor
Hiroshi Obara
浩志 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000381319A priority Critical patent/JP2001237261A/ja
Publication of JP2001237261A publication Critical patent/JP2001237261A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/234Cross-sectional shape, i.e. in side view

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 信頼性が高く、かつバンプ電極の狭ピッチ化
に対応し得る半導体装置およびその製造方法を提供す
る。 【解決手段】 本発明の半導体装置100は、電気的接
続領域12aを有するパッド部材12と、パッド部材1
2上に形成された絶縁層13と、パッド部材12上に形
成された下地用金属層14と、下地用金属層14上に設
けられたバンプ電極15とを含む。バンプ電極15の側
面15bと、パッド部材12の表面とのなす角θがθ≧
80°である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、信頼性に優れ、バンプ電極
の狭ピッチ化に対応し得る半導体装置およびその製造方
法に関する。
【0002】
【背景技術】集積回路の高集積化、半導体チップの縮小
化に伴い、微細ピッチの端子接続に対応可能な実装技術
が要求されている。この要求に対応しやすい実装技術と
して、TCP(Tape Carrier Package)等に利用される
TAB(Tape Automated Bonding)実装が挙げられる。
その他の実装技術としては、異方性導電膜、すなわちA
CF(Anisotropic Conductive Film)を利用したCO
G(Chip On Glass)、COF(Chip On FilmまたはFle
xible)といった実装が知られている。
【0003】図6は、一般的な半導体装置610におい
て、パッド部材62上に設けられたバンプ電極65の構
成(バンプ電極構造650)を示す断面図である。この
バンプ電極構造650においては、半導体基板(図示せ
ず)上に形成された絶縁層61上に、Alからなるパッ
ド部材62が形成されている。このパッド部材62は、
内部の半導体素子(図示せず)に電気的に接続されてい
る。このパッド部材62の表面には電気的接続領域62
aが設けられ、下地用金属層64を介して電気的接続領
域62aとバンプ電極65が電気的に接続している。
【0004】絶縁層61上およびパッド部材62の周囲
部上には、絶縁層としてパッシベーション層63が形成
されている。すなわち、このパッシベーション層63
は、絶縁層61、ならびにパッド部材62の周囲部を覆
うように形成されており、パッド部材62の中央部(電
気的接続領域62a)は露出している。パッド部材62
上には下地用金属層64が形成されている。下地用金属
層64はメッキ用金属層を兼ねており、バリアメタル層
641と密着用の保護金属層651との積層構造を有す
る。下地用金属層64上にはバンプ電極65が形成され
ている。バンプ電極65は、例えばAuメッキによって
形成される。
【0005】次に、図6に示すバンプ電極65の形成に
おけるAuメッキ工程を示す断面を図7に示す。バンプ
電極65はAuの電解メッキ法により形成する。すなわ
ち、バリアメタル層641a上に形成された密着用の保
護金属層651aにメッキ電極針80を接触させ、電流
を印加する。これにより、ポジ型のレジスト層71に設
けられた開口部71aにAuが析出する。続いてレジス
ト層71を除去して、バンプ電極65を得、このバンプ
電極65をマスクとしてバリアメタル層641aおよび
保護金属層651aをエッチングし、バリアメタル層6
41および保護金属層651からなる下地用金属層64
を得る。以上の工程により得られるバンプ電極65は、
レジスト層71の開口部71aの形状に対応した形状と
なる。
【0006】ポジ型のレジスト層は一般に、ネガ型レジ
ストに比べて解像度が高いことが知られている。しかし
ながら、ポジ型のレジスト層は、レジスト層(図示せ
ず)を形成した後、露光マスク(図示せず)を用いて所
定のパターンを形成する際に、塗布したレジスト層とマ
スク間における光の干渉により、レジスト層の上部(露
光マスクに近い側)が下部(パッド部材62に近い側)
より感光しやすい。したがって、露光により得られたポ
ジ型のレジスト層71の開口部71aは、レジスト層7
1の表面に近づくにつれて開口面積が大きくなる。
【0007】また、図6に示すバンプ電極65は、図7
に示すように、開口部71aにおける下地用金属層64
上に、レジスト層71の膜厚とほぼ同じ高さまでAuメ
ッキ層を積層することにより形成される。前述したよう
に、図7に示される工程によって得られるバンプ電極6
5の形状は、開口部71aの形状に対応するため、得ら
れるバンプ電極65の形状は、図6に示すように、下部
(パッド部材62に近い側)の断面積が小さく、パッド
部材62からの距離が大きくなるにしたがって断面積が
大きくなる。したがって、バンプ電極65上部の断面積
は下部の断面積と比較してかなり大きい。このような形
状を有するバンプ電極65は、狭ピッチ化が進めば進む
ほど、隣接するバンプ電極65同士が接触してショート
を引き起こす危険性が増大する。
【0008】図6に示すバンプ電極65を含むバンプ電
極構造650を、TAB実装に適用した半導体装置62
0の断面を図8に示す。図8に示す半導体装置620を
製造する際には、テープ(図示せず)上に形成したリー
ド81をバンプ電極65上に熱圧着する。図8におい
て、リード81はCu薄膜層と、このCu薄膜層を被覆
するSnメッキ層(ともに図示せず)からなり、バンプ
電極65は前述したようにAuメッキ層からなる。した
がって、かかる熱圧着工程により、Auからなるバンプ
電極65と、リード81を構成するSnメッキ層とが圧
着されて、AuとSnの共晶化が達成される。この工程
において、リード81の加圧時にバンプ電極65へと加
えられる荷重によって、バンプ電極65上部がより外側
へと変形する。その結果、この熱圧着工程により、バン
プ電極65の上部の断面積がさらに大きくなるため、隣
接するバンプ電極65同士が接触してショートを引き起
こす可能性がさらに高くなる。
【0009】図6に示すバンプ電極65を含むバンプ電
極構造650を、ACFによるCOG実装に適用した半
導体装置630の断面を図9に示す。図9に示す半導体
装置630では、例えばガラスエポキシ等の有機材料、
あるいは液晶表示装置の信号入力端子が形成されたガラ
ス基板からなる実装回路基板(図示せず)上に配列した
端子電極91と、バンプ電極65とが接合している。す
なわち、バンプ電極65はACF92を介して対向する
端子電極91にそれぞれ電気的に接続されている。
【0010】ACF92には、フィルム状のエポキシ樹
脂94中に直径5μm程度の導電性粒子93が分散され
ている。半導体装置630では、圧着ツール(図示せ
ず)による加圧/加熱工程を経て、端子電極91とバン
プ電極65との間に導電性粒子93が挟み込まれ、端子
電極91とバンプ電極65との接合部95の間隙が導電
性粒子93の粒径以下になることで導通状態が得られ
る。隣接する端子電極91間ならびにバンプ電極65間
は、導電性粒子93と接触していないため導通しない。
【0011】しかしながら、上記加圧/加熱工程を経る
ことにより、バンプ電極65へ加えられる荷重によっ
て、バンプ電極65上部がより外側へと変形する。その
結果、この加圧/加熱工程により、バンプ電極65の上
部の断面積がさらに大きくなるため、隣接するバンプ電
極65同士が接触してショートを引き起こす可能性がさ
らに高くなる。また、この場合、隣接するバンプ65間
にはACF92が介在し、ACF92中には導通性粒子
93が存在するため、導通性粒子93を介して隣接する
バンプ65同士が接触してショートを引き起こす可能性
がある。さらに、この場合、バンプ電極65とパッシベ
ーション層63との接合部近傍にACF92が行き渡ら
ず、かかる部分に気泡96が残留し、この気泡96から
生じる蒸気の応力でバンプ電極65にクラックが発生す
る恐れがある。このような状況は、図6に示すバンプ電
極65をCOF(Chip On FilmまたはFlexible)に適用
した場合でも同様に起こり得る。
【0012】
【発明が解決しようとする課題】本発明の目的は、信頼
性が高く、バンプ電極の狭ピッチ化に対応し得る半導体
装置およびその製造方法を提供することにある。
【0013】
【課題を解決するための手段】(第1の半導体装置)本
発明の半導体装置は、基体上に形成され、電気的接続領
域を有するパッド部材と、前記パッド部材の周囲部に形
成された絶縁層と、前記パッド部材上に形成された下地
用金属層と、前記下地用金属層上に設けられたバンプ電
極と、を含み、前記バンプ電極の側面と、前記パッド部
材の上面とのなす角θが、θ≧80°である。
【0014】本発明において、電気的接続領域とは、前
記パッド部材のうち前記絶縁層で被覆されていない領域
であって、前記パッド部材上面において前記下地用金属
層を介して前記バンプ電極と接合する部分をいう。ま
た、基体とは、半導体素子が形成された基板と、前記基
板上に形成された配線層とを少なくとも含むものをい
う。
【0015】また、パッド部材の上面とは、前記パッド
部材において前記電気的接続領域を含む面をいう。さら
に、前記バンプ電極の側面と、前記パッド部材の表面と
のなす角とは、換言すると、前記パッド部材の表面と、
前記バンプ電極が前記下地用金属層から上方へ延びる方
向とがなす角をいう。
【0016】θが80°未満であると、前記バンプ電極
と接合部材(例えばリードや端子電極)とを接合する際
に、該バンプ電極が変形して隣接するバンプ電極同士が
接触しショートが発生する可能性が高くなる。
【0017】これに対し、本発明の半導体装置によれ
ば、θ≧80°であることにより、前記バンプ電極と接
合部材とを接合する際に、該バンプ電極が変形して隣接
するバンプ電極同士が接触することがなく、バンプ電極
の狭ピッチ化に有効に対応し得る。
【0018】前記半導体装置においては、前記角θは8
0°≦θ≦105°であるのがより好ましい。前記角θ
が80°≦θ≦105°であることにより、前記バンプ
電極の上部と下部とで断面の形状および大きさが大きく
異ならないため、前記バンプ電極と接合部材とを接合す
る際に、前記バンプ電極が変形して隣接するバンプ電極
同士が接触しショートが発生するのを防止することがで
きる。これにより、バンプ電極の狭ピッチ化に有効に対
応し得る。
【0019】さらに、前記半導体装置においては、前記
角θが略90°であるのがさらに好ましい。前記角θが
略90°であることにより、前記バンプ電極の上部と下
部とで断面の形状および大きさがほぼ等しいため、前記
バンプ電極と接合部材とを接合する際に、ショートが発
生するのをより確実に防止することができる。これによ
り、バンプ電極の狭ピッチ化にさらに有効に対応し得
る。
【0020】また、前記バンプ電極は金を主成分とする
材料からなり、該バンプ電極の表面の粗度Ra(μm)
が0.1≦Ra≦0.4であることがさらに好ましい。
詳細については、後述する第2の半導体装置の欄で述べ
る。
【0021】(第2の半導体装置)本発明の半導体装置
は、基体上に形成され、電気的接続領域を有するパッド
部材と、前記パッド部材上に形成された絶縁層と、前記
パッド部材上に形成された下地用金属層と、前記下地用
金属層上に設けられたバンプ電極と、を含み、前記バン
プ電極は金を主成分とする材料からなり、該バンプ電極
の表面の粗度Ra(μm)が0.1≦Ra≦0.4であ
る。
【0022】ここで、バンプ電極の表面の粗度Raと
は、中心線平均粗さ(arithmetic average roughness)を
いい、前記バンプ電極の表面において、設定した所定の
中心線を基準に、ポイントする任意箇所(測定箇所)に
ついて基準からの高低差(絶対値)を測定し、その高低
差の和を測定箇所の数で割った値をいう。
【0023】前記バンプ電極の表面の粗度Raが0.1
未満である場合、前記バンプ電極と前記接合部材とを接
合させる際に、前記バンプ電極の表面からの反射光によ
って、位置合わせがしにくくなることがある。また、こ
の場合、たとえばACFを適用して前記バンプ電極と接
合部材とを接合させる場合、前記バンプ電極の表面にお
いて、導電性粒子を捕捉しにくくなり、十分な導電性を
得ることができないことがある。
【0024】一方、前記バンプ電極の表面の粗度Raが
0.4を超えると、前記バンプ電極と接合部材との接合
に有効に寄与する面積が少なくなるため、十分な接合強
度を確保できなくなる場合がある。
【0025】これに対し、前記バンプ電極の表面の粗度
Raが0.1〜0.4μmの範囲内にある場合、前記バ
ンプ電極と接合部材との接合部において、良好な接合状
態を確保するために十分な接合面積が得られるため、当
該接合部において十分な接合強度を確保することができ
る。また、前記表面の粗度Raが0.1〜0.4μmの
範囲内にある場合、前記バンプ電極の表面において光が
ある程度散乱するので、前記表面からの反射光を、位置
合わせが可能な程度に抑えることができ、前記バンプ電
極と接合部材とを接合させる際の位置合わせが容易にな
る。さらに、たとえばACFを用いて前記バンプ電極と
接合部材とを接合させる場合、前記バンプ電極の表面に
導電性粒子が捕捉されるため、前記バンプ電極と接合部
材との間で良好な導通状態を確保することができる。
【0026】(半導体装置の製造方法)本発明の半導体
装置の製造方法は、基板上の所定領域にパッド部材を形
成する工程と、前記パッド部材を覆うように絶縁層を被
覆する工程と、フォトリソグラフィ法により、前記パッ
ド部材上の周囲部に前記絶縁層を残し前記パッド部材に
おける電気的接続領域を露出させる工程と、前記パッド
部材および前記絶縁層上に下地用金属層を堆積させる工
程と、前記下地用金属層上に開口部を有するレジスト層
を形成する工程であって、前記開口部を前記パッド部材
上に配置する工程と、前記開口部における前記下地用金
属層上に金属メッキ層を形成する工程と、前記レジスト
層を除去して、前記金属メッキ層からなるバンプ電極を
形成する工程と、前記バンプ電極をマスクとして前記下
地用金属層をエッチングする工程と、を含み、前記金属
メッキ層を形成する工程において、該金属メッキ層の高
さを前記レジスト層の高さの2/3以下にすることを特
徴とする。
【0027】本発明の半導体装置の製造方法によれば、
前記バンプ電極の形成のために析出させる金属メッキ層
の高さを、前記レジスト層の高さの2/3以下に調整す
ることにより、断面の形状および大きさが上部から下部
にかけてほぼ等しい形状を有するバンプ電極を容易に形
成することができる。したがって、バンプ電極の狭ピッ
チ化に対応し得る半導体装置を簡便な方法で得ることが
できる。
【0028】この場合、前記金属メッキ層を形成する工
程は、金メッキ層を形成する工程であり、該金メッキ層
形成工程において、メッキ温度T(℃)とメッキ電流密
度CD(A/dm2 )とが下記の式(1)の関係を有す
ることが好ましい。
【0029】 CD≦0.05×T−2.0 式(1) 式(1)の関係に基づいてメッキ温度T(℃)とメッキ
電流密度CD(A/dm2 )とを規定して前記金メッキ
工程を行なうことにより、該金メッキ工程により得られ
る前記バンプ電極の表面の粗度Raを0.1〜0.4μ
mにすることができる。その結果、接合部材との位置合
わせが容易であり、前記接合部材との間で良好な導通状
態を有するバンプ電極を得ることができる。
【0030】
【発明の実施の形態】(デバイスの構造)図1は、本発
明の一実施の形態にかかる半導体装置110を示す断面
図である。半導体装置110においては、半導体基板
(図示せず)上に絶縁層11が形成され、この絶縁層1
1上にパッド部材12が形成されている。本実施の形態
においては、パッド部材12がAlを主成分とする場合
を示す。このパッド部材12は内部の半導体素子(図示
せず)に電気的に接続されている。パッド部材12はそ
の表面に電気的接続領域12aを有し、この電気的接続
領域12aにて下地用金属層14を介してバンプ電極1
5と電気的に接続される。
【0031】また、絶縁層11上およびパッド部材12
の周囲部上には、絶縁層としてパッシベーション層13
が形成されている。すなわち、このパッシベーション層
13は、絶縁層11、ならびにパッド部材12の周囲部
を覆うように形成されており、パッド部材12の中央部
(電気的接続領域12a)は露出している。ここで、パ
ッシベーション層13の種類は特に限定されない。パッ
シベーション層13としては、バンプ実装時の衝撃を緩
和し、クラック発生の防止に寄与する構成であればよ
く、SiO2層、SiN層、PSG(リンガラス)層等
を用いることもできる。例えば、パッシベーション層1
3としてSiO2層を用いた場合、パッシベーション層
13の厚さは2μm程度である。あるいは、パッシベー
ション層13を多層構造にすることもできる。パッシベ
ーション層13が多層構造を有する場合としては、たと
えば、SiO2層とSiN層との積層構造などが考えら
れる。
【0032】パッド部材12上およびその周囲に形成さ
れたパッシベーション層13上には、下地用金属層14
が形成されている。下地用金属層14はいわゆるアンダ
ーバンプメタルとも呼ばれるものであり、メッキ用金属
層を兼ねている。この下地用金属層14は、バリアメタ
ル層141および密着用の保護金属層151の積層構造
からなる。下地用金属層14は、例えばバリアメタル層
141がTiW、保護金属層151がAu層からなる。
この下地用金属層14上には、例えばAuメッキにより
形成されたバンプ電極15が形成されている。
【0033】バンプ電極15の側面15aと、パッド部
材12の表面とのなす角θはθ≧80°であり、好まし
くは80°≦θ≦105°であり、より好ましくはθ≒
90°である。
【0034】バンプ電極15の側面15aとパッド部材
12の表面とのなす角θとは、換言すると、パッド部材
12の表面と、バンプ電極15が下地用金属層14から
上方へ延びる方向とがなす角をいう。
【0035】θが80°未満であると、バンプ電極15
と接合部材(例えばリードや端子電極)とを接合する際
にバンプ電極15が変形して隣接するバンプ電極15同
士が接触しショートが発生する可能性が高くなる。一
方、θを105°以内にすることで、バンプ電極15と
接合部材とを接合する際の有効接合面積を十分に確保す
ることができ、接合時の信頼性が低下することなく、良
好な接合状態が得られる。特に、バンプ電極15の接続
にTABやCOFを適用する場合、有効接合面積が小さ
くなると、接合部材との位置合わせにおける許容マージ
ンが小さくなるため、信頼性が低下する。また、バンプ
電極15の接続にACFを適用する場合、有効接合面積
が小さくなると、バンプ電極15と接合部材との接合表
面に存在する導電性粒子の数が減るため、接合時の信頼
性が低下する。
【0036】これに対し、バンプ電極15の側面15a
と、パッド部材12の表面とのなす角θが80°≦θ≦
105°であることにより、狭ピッチ化に有効に対応す
ることができるとともに、接合時の信頼性を維持するこ
とができる。なお、図1に示す半導体装置110におい
ては、角θが略90°である場合、すなわち、バンプ電
極15が略鉛直に延びている場合を示す。図1に示すバ
ンプ電極15においては、前記角θが略90°であるこ
とにより、バンプ電極15の上部と下部とで断面の形状
および大きさがほぼ等しいため、バンプ電極15と接合
部材とを接合する際にバンプ電極15が変形して隣接す
るバンプ電極15同士が接触しショートが発生するのを
より確実に防止することができる。これにより、バンプ
電極の狭ピッチ化にさらに有効に対応し得る。
【0037】また、バンプ電極15の表面15bの粗度
Raが0.1〜0.4μmであることが望ましい。バン
プ電極15の表面15bの粗度Raが0.1未満である
場合、バンプ電極15と接合部材とを接合させる際に、
バンプ電極15の表面15bからの反射光によって、位
置合わせがしにくくなることがある。また、この場合、
例えばACFを用いてバンプ電極15と接合部材とを接
合させる場合、バンプ電極15の表面15bにおいて、
導電性粒子を捕捉しにくくなり、十分な導電性を得るこ
とができないことがある。
【0038】一方、バンプ電極15の表面15bの粗度
Raが0.4を超えると、バンプ電極15と接合部材と
の接合に有効に寄与する面積が少なくなるため、十分な
接合強度を確保できなくなる場合がある。
【0039】これに対し、バンプ電極15の表面15b
の粗度Raが0.1〜0.4μmの範囲内にある場合、
バンプ電極15と接合部材との接合部において、良好な
接合状態を確保するために十分な接合面積が得られるた
め、当該接合部において十分な接合強度を確保すること
ができる。また、表面15bの粗度Raが0.1〜0.
4μmの範囲内にある場合、バンプ電極15の表面15
bにおいて光がある程度散乱するため、表面15bから
の反射光を、位置合わせが可能な程度に抑えることがで
きるため、バンプ電極15と接合部材とを接合させる際
の位置合わせが容易になる。さらに、ACFを用いてバ
ンプ電極15と接合部材とを接合させる場合、バンプ電
極15の表面15bに導電性粒子が捕捉されるため、バ
ンプ電極15と接合部材との間で良好な導通状態を確保
することができる。また、TAB実装においても、租度
Raが0.1〜0.4μmの範囲内にあると、リード部
材とバンプ電極との接合部において、十分な接合強度を
確保することができる。これは、例えばバンプ電極をA
uメッキにより形成した場合、租度Raが0.1〜0.
4μmの範囲内にあることでリード部材にAuが適切に
吸い上げられ、リード部材とAuバンプ電極との接合部
に十分なサイドフィレットを形成することができるため
である。
【0040】バンプ電極15の表面15bの租度Ra
は、Auメッキ工程(後述する)によって調整すること
ができる。
【0041】次に、図1に示す半導体装置110の製造
方法を説明する。
【0042】(デバイスの製造方法)図2は、図1に示
すバンプ電極15の形成におけるメッキ工程を示す断面
図である。まず、TiWからなるバリアメタル層141
aとAuからなる保護金属層151aとの積層構造を有
する下地用金属層14a上に、所定のパターンを有する
ポジ型レジスト層21を形成する。パッド部材12上に
バンプ電極15を形成するために、かかるレジスト層2
1は、パッド部材12上に開口部21aを有する。この
ポジ型レジスト層21のパターンにしたがって、電解メ
ッキ法によりAuを開口部21aに析出させて、バンプ
電極15を形成する。
【0043】前述したように、ポジ型レジストは、露光
マスク(図示せず)を用いたパターン形成時において、
塗布したレジスト層とマスク間における光の干渉によ
り、レジスト層の上部(露光マスクに近い側)が下部よ
り感光しやすい。したがって、露光により得られたポジ
型のレジスト層21の開口部21aは、レジスト層21
の表面に近づくにつれて開口面積が大きくなる。
【0044】本実施の形態では、バンプ電極15を形成
する際のAuメッキ工程におけるAuの析出量をメッキ
時間によって制御する。この工程により、バンプ電極1
5の形成のためにAuメッキ工程により析出させるAu
メッキ層の高さBを、レジスト層21の高さAの2/3
以下にする。すなわち、Auメッキ工程において、レジ
スト21開口部21a上部の開口面積が大きくなってい
るところまでAuメッキ層を積層させずにバンプ電極1
5を形成する。したがって、この場合、所望するバンプ
電極15の高さの1.5倍以上の高さを有するレジスト
層21を形成することが必要とされる。例えば、高さB
が20μmのバンプ電極15を形成する場合、高さAが
30μm以上のレジスト層21を形成することが必要で
ある。
【0045】また、前述したように、バンプ電極15の
表面15bの粗度Raは0.1〜0.4μmであること
が望ましい。バンプ電極15の表面15bの租度Ra
は、前述したAuメッキ工程によって調整することがで
きる。
【0046】Auメッキにてバンプ電極を製造する場
合、一般に、メッキ時間を短縮するために高電流密度お
よび高温条件下でAuメッキ工程を行なう方法が選択さ
れ、電流密度と温度の関係に基づく微調整は重要視され
ていなかった。しかしながら、高電流密度および高温条
件下で製造されるAuバンプ電極は、当該Auバンプ電
極と接合部材(リードや端子電極など)との間で良好な
接合状態を得るためには、必ずしも好ましい表面状態を
有しているとはいえなかった。そこで、本発明では、バ
ンプ電極15の表面15bの租度Raを、前記Auメッ
キ工程によって調整する。これにより、バンプ電極15
と接合部材との接合状態を良好にすることができる。
【0047】図5は、図2に示すAuメッキ工程におけ
るメッキ温度T(℃)とメッキ電流密度CD(A/dm
2 )の関係を示す特性図である。ここでは、メッキ液と
して、EEJA(日本エレクトロプレィティングエンジ
ニヤース株式会社)製のAu100およびAu120を
使用した。
【0048】図5において、表面の租度Raが0.1〜
0.4μmの範囲にあるものを○、表面の租度Raが
0.1〜0.4μmの範囲から0.1μm程度離れてお
り、表面租度の点からバンプ電極表面として好ましくな
いものを△、表面の租度Raが0.1〜0.4μmの範
囲から0.1μm以上離れているものを×でそれぞれ示
した。
【0049】一般に、メッキにより形成される層の表面
の粗度は、電流密度が低い方が高まる。粗度Raを前述
した範囲内にするためには、図5に示すように、CD≦
0.05×T−2.0の関係を維持してメッキ工程を行
なう(主に斜線部分)。
【0050】また、電流密度をなるベく低くすることに
よって、メッキ時のレジスト層21に対する横方向(バ
ンプ部材12の表面と平行な方向)の成長が抑制され、
上部から下部にかけて断面の形状および大きさがほぼ等
しいバンプ電極の形成が容易になる。さらに、メッキ温
度が70℃以下である場合、熱によるレジスト層21の
変形が少ないので、開口部21aの変形も少ないため、
所望する形状を有するバンプ電極15が得られる。ま
た、メッキ温度が40℃以下である場合、ヒータに加え
て冷却のクーラーを使用する必要があり、メッキ液の温
度制御が容易でなく、メッキ液が不均一となることがあ
る。このため、メッキ液の温度は40〜70℃であるこ
とがより好ましい。
【0051】その後、レジスト21を除去した後、バン
プ電極15をマスクにしてバリアメタル層141aおよ
び保護金属層151aに対してウェットエッチングを行
ない、下地用金属層14を得る。これにより、図1に示
すバンプ電極構造150を有する半導体装置110を得
ることができる。
【0052】上記の製造方法によれば、バンプ電極15
は、パッド部材12との接合面とほぼ垂直な方向に延び
る形状を有する。バンプ電極15は、バンプ電極15の
上部と下部とで断面の形状および大きさの差が極力低減
されるため、微細ピッチで配列させる場合においても、
隣接するバンプ電極同士の接触によるショートの発生を
少なくすることができる。
【0053】(デバイスの適用例)次に、図1に示すバ
ンプ電極15を含むバンプ電極構造150を含む半導体
装置の一例を図3,4に示す。
【0054】まず、図1に示すバンプ電極15を含むバ
ンプ電極構造150を、TAB実装に適用した半導体装
置120の断面を図3に示す。図3に示す半導体装置1
20を製造する際には、テープ(図示せず)上に形成し
たリード31をバンプ電極15上に熱圧着する。図3に
おいて、リード31はCu薄膜層と、このCu薄膜層を
被覆するSnメッキ層(ともに図示せず)からなり、バ
ンプ電極15は前述したようにAuメッキ層からなる。
したがって、かかる熱圧着工程により、Auからなるバ
ンプ電極15と、リード31を構成するSnメッキ層と
が圧着されて、AuとSnの共晶化が達成される。この
工程において、リード31の加圧時にバンプ電極15へ
と加えられる荷重によって、バンプ電極15がより外側
へと変形する。しかし、加圧前のバンプ電極15は、上
部と下部とで断面の形状および大きさがほぼ等しいた
め、加圧によるバンプ電極15の変形によって隣接する
バンプ電極15同士が接触してショートが発生するのを
防止することができる。
【0055】また、バンプ電極15の表面粗度Raが
0.1〜0.4μmであることにより、TABを利用し
た場合であっても、バンプ電極15と接合部材であるリ
ード31との接続状態をさらに良好にすることができ
る。
【0056】次に、図1に示すバンプ電極15を含むバ
ンプ電極構造150を、ACFによるCOG実装に適用
した半導体装置130の断面を図4に示す。図4に示す
半導体装置130においては、例えばガラスエポキシ等
の有機材料、あるいは液晶表示装置の信号入力端子が形
成されたガラス基板からなる実装回路基板(図示せず)
上に配列した端子電極41と、バンプ電極15とが接合
している。すなわち、バンプ電極15はACF42を介
して対向する端子電極91にそれぞれ電気的に接続され
ている。
【0057】ACF42には、フィルム状のエポキシ樹
脂44中に直径5μm程度の導電性粒子43が分散され
ている。半導体装置130では、圧着ツール(図示せ
ず)による加圧/加熱工程を経て、端子電極41とバン
プ電極15との間に導電性粒子43が挟み込まれ、端子
電極41とバンプ電極15との接合部45の間隙が導電
性粒子43の粒径以下になることで導通状態が得られ
る。隣接する端子電極41間ならびにバンプ電極15間
は、導電性粒子43と接触していないため導通しない。
【0058】図4に示す半導体装置130においては、
バンプ電極15の断面積が、バンプ電極15の上部と下
部とでほぼ等しく形成されているため、上記加圧/加熱
工程において、バンプ電極15へ荷重がかかっても、バ
ンプ電極15の上部のみが大きく変形することはない。
その結果、隣接するバンプ電極65同士が接触してショ
ートが発生するのを防止することができる。また、導電
性粒子43が介在して、隣接するバンプ電極65同士が
接触し、ショートが発生することもない。
【0059】一方、バンプ電極15とパッシベーション
層13との接合部近傍までACF42が行き渡らない場
合、かかる部分に気泡が残留し、この気泡から生じる蒸
気の応力でバンプ電極15にクラックが発生する恐れが
ある。これに対し、図4に示す半導体装置130によれ
ば、バンプ電極15の上部と下部とで断面の形状および
大きさの差が小さいため、バンプ電極15とパッシベー
ション層13との接合部近傍までACF42が行き渡る
ため、クラックが発生しにくい。このような効果は、本
実施の形態にかかるバンプ電極構造150をCOFに適
用した場合においても同様に発揮される。
【0060】また、バンプ電極15の表面粗度Raが
0.1〜0.4μmであることにより、ACFを利用し
た場合であっても、バンプ電極15と接合部材である端
子電極41との接続状態をさらに良好にすることができ
る。
【0061】以上説明したように、本実施の形態にかか
るバンプ電極15は、上部と下部とで断面の形状および
大きさがほぼ等しいため、バンプ電極の狭ピッチ化に有
効に対応し得る。
【0062】また、本実施の形態にかかる半導体装置の
製造方法によれば、レジスト層21の高さAと、バンプ
電極15の形成のために析出させる金属メッキ層の高さ
Bとを調整することにより、断面の形状および大きさが
上部から下部にかけてほぼ等しいバンプ電極15を得る
ことができる。これにより、バンプ電極15の狭ピッチ
化に対応し得る半導体装置を得ることができる。
【0063】さらに、バンプ電極15の表面15bの粗
度Raを0.1〜0.4μmの範囲にすることにより、
TAB実装やACF(異方性導電膜)を適用する場合に
おいても、バンプ電極15と接合部材との接続状態を良
好にすることができ、微細ピッチでの実装に有効に寄与
する。この結果、隣接するバンプ電極同士の接触による
ショートの発生を防止することができ、バンプ電極の狭
ピッチ化に対応し、かつ信頼性の高い装置を得ることが
できる。
【0064】なお、本実施の形態においては、パッド部
材12がAlからなる場合について示したが、パッド部
材12の材質はこれに限定されるわけではなく、例えば
Cuを主成分とするパッド部材を用いることもできる。
また、レジスト層21の高さと、バンプ電極15の高さ
との関係は、バンプ電極15がAu以外の金属からなる
場合であっても適用することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態にかかる半導体装置を示
す断面図である。
【図2】図1に示すバンプ電極形成のためのメッキ工程
を示す断面図である。
【図3】図1に示すバンプ電極を含むバンプ電極構造
を、TAB(Tape Automated Bonding)実装に適用した
一例を示す断面図である。
【図4】図1に示すバンプ電極を含むバンプ電極構造
を、ACF(Anisotropic Conductive Film)によるC
OG(Chip On Glass)実装に適用した一例を示す断面
図である。
【図5】前記図2のようなAuメッキ時におけるメッキ
温度T(℃)とメッキ電流密度CD(A/dm2 )の関
係を示す特性図である。
【図6】一般的な半導体装置のパッド部材に設けられた
バンプ電極の構成を示す断面図である。
【図7】図6に示すバンプ電極形成のためのメッキ工程
を表す断面図である。
【図8】図6に示すバンプ電極を含むバンプ電極構造
を、TAB(Tape Automated Bonding)実装に適用した
一例を示す断面図である。
【図9】図6に示すバンプ電極を含むバンプ電極構造
を、ACF(Anisotropic Conductive Film)によるC
OG(Chip On Glass)実装に適用した一例を示す断面
図である。
【符号の説明】
11 絶縁層 12 パッド部材 12a 電気的接続領域 13 パッシベーション層 14,14a 下地用金属層 15 バンプ電極 15a バンプ電極15の側面 15b バンプ電極15の表面 21 レジスト層 21a 開口部 31 リード 41 端子電極 42 ACF 43 導電性粒子 44 樹脂 45 接合部 80 メッキ電極針 110,120,130 半導体装置 141,141a 下地用金属層 150 バンプ電極構造 151,151a 保護金属層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基体上に形成され、電気的接続領域を有
    するパッド部材と、 前記パッド部材の周囲部に形成された絶縁層と、 前記パッド部材上に形成された下地用金属層と、 前記下地用金属層上に設けられたバンプ電極と、を含
    み、 前記バンプ電極の側面と、前記パッド部材の表面とのな
    す角θが、θ≧80°である、半導体装置。
  2. 【請求項2】 請求項1において、 前記角θは80°≦θ≦105°である、半導体装置。
  3. 【請求項3】 請求項1または2において、 前記角θはほぼ90°である、半導体装置。
  4. 【請求項4】 請求項1〜3のいずれかにおいて、 前記バンプ電極は金を主成分とする材料からなり、該バ
    ンプ電極の表面の粗度Ra(μm)が0.1≦Ra≦
    0.4である、半導体装置。
  5. 【請求項5】 基体上に形成され、電気的接続領域を有
    するパッド部材と、 前記パッド部材上に形成された絶縁層と、 前記パッド部材上に形成された下地用金属層と、 前記下地用金属層上に設けられたバンプ電極と、を含
    み、 前記バンプ電極は金を主成分とする材料からなり、該バ
    ンプ電極の表面の粗度Ra(μm)が0.1≦Ra≦
    0.4である、半導体装置。
  6. 【請求項6】 基板上の所定領域にパッド部材を形成す
    る工程と、 前記パッド部材を覆うように絶縁層を被覆する工程と、 フォトリソグラフィ法により、前記パッド部材上の周囲
    部に前記絶縁層を残し前記パッド部材における電気的接
    続領域を露出させる工程と、 前記パッド部材および前記絶縁層上に下地用金属層を堆
    積させる工程と、 前記下地用金属層上に開口部を有するレジスト層を形成
    する工程であって、前記開口部を前記パッド部材上に配
    置する工程と、 前記開口部における前記下地用金属層上に金属メッキ層
    を形成する工程と、 前記レジスト層を除去して、前記金属メッキ層からなる
    バンプ電極を形成する工程と、 前記バンプ電極をマスクとして前記下地用金属層をエッ
    チングする工程と、を含み、 前記金属メッキ層を形成する工程において、該金属メッ
    キ層の高さを前記レジスト層の高さの2/3以下にす
    る、半導体装置の製造方法。
  7. 【請求項7】 請求項6において、 前記金属メッキ層を形成する工程は、金メッキ層を形成
    する工程であり、該金メッキ層形成工程において、メッ
    キ温度T(℃)とメッキ電流密度CD(A/dm2 )と
    が下記の式(1)の関係を有する、半導体装置の製造方
    法。 CD≦0.05×T−2.0 式(1)
JP2000381319A 1999-12-15 2000-12-15 半導体装置およびその製造方法 Pending JP2001237261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000381319A JP2001237261A (ja) 1999-12-15 2000-12-15 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35650999 1999-12-15
JP11-356509 1999-12-15
JP2000381319A JP2001237261A (ja) 1999-12-15 2000-12-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001237261A true JP2001237261A (ja) 2001-08-31

Family

ID=26580447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381319A Pending JP2001237261A (ja) 1999-12-15 2000-12-15 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001237261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045268A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045268A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP2006086378A (ja) * 2004-09-16 2006-03-30 Denso Corp 半導体装置及びその製造方法
US8492896B2 (en) 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit

Similar Documents

Publication Publication Date Title
KR100290193B1 (ko) 반도체장치및그제조방법
CN106098667B (zh) 半导体器件
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US6548326B2 (en) Semiconductor device and process of producing same
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
US20070052110A1 (en) Chip structure, chip package structure and bumping process thereof
JPH07201864A (ja) 突起電極形成方法
JPH0432541B2 (ja)
JP2830351B2 (ja) 半導体装置の接続方法
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP3860028B2 (ja) 半導体装置
JP3279470B2 (ja) 半導体装置およびその製造方法
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
JP2001237261A (ja) 半導体装置およびその製造方法
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
JP4118974B2 (ja) Icチップ搭載基板及びicチップ搭載基板の製造方法
JP3326553B2 (ja) 半導体チップの実装構造および半導体装置
JP2002231765A (ja) 半導体装置
JP2004363319A (ja) 実装基板及び半導体装置
JP3019065B2 (ja) 半導体装置の接続方法
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2002196703A (ja) 半導体素子の実装構造及びその構造を有する液晶表示装置
JP3395926B2 (ja) 電極装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070912