JP2002009249A

JP2002009249A - 半導体装置及びその製造方法

Info

Publication number: JP2002009249A
Application number: JP2000190689A
Authority: JP
Inventors: Tsugio Obata; 次男小幡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-06-26
Filing date: 2000-06-26
Publication date: 2002-01-11

Abstract

(57)【要約】【課題】ＦＧガスによる処理を施した所望の抵抗値を
有するポリシリコン抵抗を備えた半導体装置及びその製
造方法を提供する。【解決手段】半導体基板１上に形成されたポリシリコ
ン抵抗１０を形成する工程において、ポリシリコン中の
に注入する不純物濃度を１×１０²⁰ｃｍ^-3以上としＦＧ
ガス雰囲気で処理する際にポリシリコン抵抗１０の少な
くとも一部の上に水素の拡散を阻害する膜あるいはアル
ミニウム配線９を配置する。ポリシリコンに注入する不
純物を上記の値とすることでＦＧガス処理による抵抗値
の変化を微小なものに抑える。また、ウェーハのポリシ
リコン抵抗を修正する場合、ポリシリコン抵抗上に形成
されている水素の拡散を阻害する膜を修正することで抵
抗値の変更が可能であり、所望の値のポリシリコン抵抗
を得ることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＦＧガスで処理したポ
リシリコン抵抗を備えた半導体装置及びその製造方法に
関するものである。

【０００２】

【従来の技術】従来、半導体装置に用いられる抵抗は、
バイポーラ集積回路やＭＯＳ集積回路中で出力を制御す
るリニア回路に多用されている。図７は、従来のポリシ
リコン抵抗が形成された半導体装置の断面図である。シ
リコンなどのｐ型半導体基板１０１表面には、ＬＯＣＯ
Ｓ(LOCal Oxidation ofSilicon)法により形成された素
子分離領域１０２が形成されている。素子分離領域の所
定領域にはポリシリコン抵抗１００が所定の形状にパタ
ーニングされている。素子領域には、ＭＯＳトランジス
タのｎ型ソース／ドレイン領域１０３が形成されてい
る。ソース／ドレイン領域１０３間の上にはシリコン酸
化膜などからなるゲート絶縁膜１０４が形成され、その
上にゲート電極１０５が形成されている。ゲート電極１
０５は、ｐ^＋ポリシリコン膜とその上のタングステンシ
リサイド（ＷＳｉ）膜から構成されている。ゲート電極
１０５上にはシリコン窒化膜１０６がタングステンシリ
サイド膜とｐ^＋ポリシリコン膜とをパターニングする際
のマスク材として形成されている。ゲート絶縁膜１０４
上のゲート電極１０５及びシリコン窒化膜１０６からな
る積層構造体は、まず、半導体基板１０１全面に積層さ
れ、次に、ゲート構造にパターニングされて形成され
る。しかし、ポリシリコン抵抗１００の周縁にはゲート
積層構造体は、積層構造体１０５′として残しておく。

【０００３】次に、シリコン酸化膜などの層間絶縁膜１
０７を半導体基板１０１に形成してポリシリコン抵抗１
００、ゲート積層構造体などを被覆する。この層間絶縁
膜１０７の表面を平坦化し、この表面からポリシリコン
抵抗１００に達するコンタクト孔を形成してこれにタン
グステンなどの接続プラグ１０８を埋め込む。そして、
この平坦化された層間絶縁膜１０７の表面にアルミニウ
ム膜を堆積させ、これをパターニングしてアルミニウム
配線１０９を形成する。アルミニウム配線１０９は、シ
リコン窒化膜などの保護絶縁膜１１０により被覆され
る。ポリシリコン抵抗１００は、次にように形成され
る。まず、トランジスタのゲート構造を形成する前にポ
リシリコン膜を半導体基板１０１上に堆積させ、これを
パターニングして素子分離領域１０２上にポリシリコン
抵抗１００を形成する。このポリシリコン抵抗を所定
の抵抗値に設定するためにＢＦ₂などの不純物をイオン
注入する。その時の平面抵抗は、イオン注入する不純物
量に依存するが、例えば、約４００Ω／□である。その
後ポリシリコンの平面抵抗は、アルミニウム配線を形成
後に配線接触抵抗を低くする為に実施されるＦＧガス雰
囲気でのアニールによって低下する。

【０００４】ＦＧ（ｆｏｒｍｉｎｇ）ガスは、Ｎ₂ガス
とＨ₂ガスとの混合ガスを表わし、流量比が、例えば、
Ｎ₂／Ｈ₂＝９／１の割合である。ＦＧガス雰囲気に晒
すことにより、ＦＧガスの水素がポリシリコン粒界表面
の未結合手（ダイグリングボンド）に末端結合し、その
結果ポリシリコン抵抗の抵抗値が下がる。ＦＧガス処理
が接触抵抗の低いオーミックコンタクトを得るために実
施されるシンター処理に不可欠である以上、ポリシリコ
ン抵抗として用いられる抵抗のＦＧガス処理後の抵抗が
処理前のポリシリコン膜の抵抗より低くならざるを得な
い。

【０００５】

【発明が解決しようとする課題】従来ではＦＧガス処理
によってポリシリコン抵抗の抵抗値が大きく変化してし
まうために所望の抵抗値が得られないという問題があ
る。また、従来技術では、水素の拡散を阻害する膜のレ
イアウトの仕方によっては、所望の抵抗値を実現する方
法として、ポリシリコン抵抗の寸法を変えることもしく
は端子間の距離を変えることがある。例えば、同寸法で
さらに低い抵抗値を得るためには端子（コンタクト）間
を近付ける方法がある。しかし、その一方、さらに高い
抵抗値を得るにはポリシリコン抵抗のサイズを変更する
しか方法がない。そして、その修正は、少なくとも、ポ
リシリコン膜をパターニングするマスク、コンタクトマ
スク、アルミニウム配線のマスクに及んでしまい、かな
りの工程増になってしまうという問題があった。本発明
は、このような事情によりなされたものであり、ＦＧガ
スによる処理を施した所望の抵抗値を有するポリシリコ
ン抵抗を備えた半導体装置及びその製造方法を提供す
る。

【０００６】

【課題を解決するための手段】本発明は、半導体基板上
に形成されたポリシリコン抵抗を形成する工程におい
て、ポリシリコン中の不純物濃度を１×１０²⁰ｃｍ^-3以
上とし、ＦＧガス雰囲気で処理する際にポリシリコン抵
抗の少なくとも一部の上に水素の拡散を阻害する膜ある
いはアルミニウム配線を配置することを特徴としてい
る。ポリシリコンに注入する不純物を上記の範囲の値と
することでＦＧガス処理による抵抗値の変化を微小なも
のに抑える。また、ウェーハのポリシリコン抵抗を修正
する場合、ポリシリコン抵抗上に形成されている水素の
拡散を阻害する膜を修正することで抵抗値の変更が可能
であり、所望の値のポリシリコン抵抗を得ることが可能
になる。

【０００７】すなわち、本発明の半導体装置は、半導体
基板と、前記半導体基板上の第１の絶縁膜の上に形成さ
れ、ポリシリコン膜とこのポリシリコン膜に所定の間隔
で形成された第１及び第２の端子とを有するポリシリコ
ン抵抗と、前記半導体基板上に前記第１の絶縁膜及び前
記ポリシリコン抵抗の層より上層に形成された水素の拡
散を阻害する膜とを具備し、前記第１及び第２の端子間
の前記ポリシリコン膜は、含有する不純物が１×１０²⁰
ｃｍ^-3以上であり、その直上を前記水素の拡散を阻害す
る膜によって少なくとも一部は被覆されていることを特
徴としている。前記水素の拡散を阻害する膜は、シリサ
イドもしくはアルミニウムであるようにしても良い。本
発明の半導体装置は、半導体基板と、前記半導体基板上
の第１の絶縁膜の上に形成され、ポリシリコン膜とこの
ポリシリコン膜に所定の間隔で形成された第１及び第２
の端子とを有するポリシリコン抵抗と、前記半導体基板
上に前記第１の絶縁膜及び前記ポリシリコン抵抗を被覆
するように形成された第２の絶縁膜と、前記第２の絶縁
膜上に形成されているアルミニウム配線とを具備し、前
記第１及び第２の端子間の前記ポリシリコン膜は、含有
する不純物が１×１０²⁰ｃｍ^-3以上であり、その直上を
前記アルミニウム配線によって少なくとも一部は被覆さ
れていることを特徴としている。前記ポリシリコン膜
は、その直上を前記アルミニウム配線によって少なくと
も３０％は被覆されているようにしても良い。前記第１
の絶縁膜は、素子分離領域を構成していても良い。前記
アルミニウム配線は、第２の絶縁膜のコンタクト孔を介
して前記ポリシリコン抵抗の端子と電気的に接続されて
いるようにしても良い。

【０００８】本発明の半導体装置の製造方法は、半導体
基板に形成された第１の絶縁膜上にポリシリコン膜を形
成する工程と、前記ポリシリコン膜に抵抗値を制御する
不純物をイオン注入する工程と、前記半導体基板上に前
記第１の絶縁膜及び前記ポリシリコン膜を被覆するよう
に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に
第１及び第２の端子を埋め込み、これら端子を前記ポリ
シリコン膜に所定の間隔で接続して、前記ポリシリコン
膜及び前記第１及び第２の端子から構成されたポリシリ
コン抵抗を形成する工程と、前記第２の絶縁膜上にアル
ミニウム配線を形成する工程と、前記アルミニウム配線
を形成後、前記ポリシリコン抵抗をＦＧガス雰囲気によ
りアニールする工程とを具備し、前記第１及び第２の端
子間の前記ポリシリコン膜は、含有する不純物が１×１
０²⁰ｃｍ^-3以上であり、その直上を前記アルミニウム配
線によって少なくとも３０％は被覆されていることを特
徴としている。また、本発明の半導体装置の製造方法
は、半導体基板に形成された第１の絶縁膜上にポリシリ
コン膜を形成する工程と、前記ポリシリコン膜に抵抗値
を制御する不純物をイオン注入する工程と、前記半導体
基板の全面にシリサイド膜を含むゲート構造の積層膜を
形成する工程と、前記ゲート構造の積層膜をパターニン
グして、前記半導体基板上に形成されているゲート絶縁
膜上にシリサイド膜を含むゲートを形成すると共に前記
ポリシリコン膜上に前記ゲート構造の積層膜を形成する
工程と、前記半導体基板上に前記ゲート、前記ゲート構
造の積層膜及び前記ポリシリコン抵抗を被覆するように
第２の絶縁膜を形成する工程と、前記第２の絶縁膜に第
１及び第２の端子を埋め込み、これら端子を前記ポリシ
リコン膜に所定の間隔で接続して、前記ポリシリコン膜
及び前記第１及び第２の端子から構成されたポリシリコ
ン抵抗を形成する工程と、前記ポリシリコン抵抗をＦＧ
ガス雰囲気によりアニールする工程とを具備し、前記前
記第１及び第２の端子間の前記ポリシリコン膜は、含有
する不純物が１×１０²⁰ｃｍ^-3以上であり、その直上を
前記ゲート構造の積層膜によって少なくとも３０％は被
覆されていることを特徴としている。

【０００９】

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図３及び図５を参照
して第１の実施例を説明する。図１は、ポリシリコン抵
抗を有する半導体装置の断面図である。シリコンなどの
ｐ型半導体基板１の表面には、例えば、ＬＯＣＯＳ法に
より形成された素子分離領域２が形成されている。素子
分離領域２の下には、低不純物濃度のｐ⁻型領域１２が
チャネルストッパーとして形成されている。素子分離領
域２上の所定領域にはポリシリコン抵抗１０が所定の形
状にパターニングされている。素子領域には、ＭＯＳト
ランジスタのｎ型ソース／ドレイン領域３が形成されて
いる。ソース／ドレイン領域３間の上にはシリコン酸化
膜などからなるゲート絶縁膜４が形成され、その上にゲ
ート電極５が形成されている。ゲート電極５は、リンド
ープドポリシリコン膜とその上のタングステンシリサイ
ド（ＷＳｉ）膜から構成されている。ゲート電極５上に
はシリコン窒化膜６が保護膜として形成されている。ゲ
ート絶縁膜４上のゲート電極５及びシリコン窒化膜６か
らなる積層構造体は、まず、半導体基板１の全面に積層
され、次に、ゲート構造にパターニングされて形成され
る。しかし、ゲート積層構造体は、ポリシリコン抵抗１
０の周縁を被覆する積層構造体５′として残しておく。

【００１０】次に、シリコン酸化膜などの層間絶縁膜７
を半導体基板１に形成してポリシリコン抵抗１０、シリ
コン窒化膜７、積層構造体５′などを被覆する。この層
間絶縁膜７の表面を平坦化し、この表面からポリシリコ
ン抵抗１０に達するコンタクト孔を形成してこれにタン
グステンなどの接続プラグ８を埋め込む。そして、この
平坦化された層間絶縁膜７の表面にアルミニウム膜を堆
積させ、これをパターニングしてアルミニウム配線９を
形成する。図５に示すように、ポリシリコン抵抗１０
は、端子がそれぞれ３つのコンタクト（接続プラグ）か
ら構成されている。ポリシリコン抵抗（Ｒ）１０は、接
続プラグ８間のポリシリコン膜から構成されている。ア
ルミニウム配線９は、このポリシリコン抵抗１０を少な
くとも部分的に（３０％以上）被覆している（被覆領
域）。つまり、この実施例では、アルミニウム配線９が
水素の拡散を阻害する膜として用いられる。アルミニウ
ム配線９は、シリコン窒化膜などの保護絶縁膜１１によ
り被覆される。

【００１１】ポリシリコン抵抗１０は、次にように形成
される。まず、トランジスタのゲート構造を形成する前
にポリシリコン膜を半導体基板１上に堆積させ、これを
パターニングして素子分離領域２上にポリシリコン抵抗
１０を形成する。このポリシリコン抵抗１０を所定の抵
抗値に設定するためにＢＦ₂などの不純物をイオン注入
する。その時の平面抵抗は、例えば、約４００Ω／□で
ある。その後ポリシリコン抵抗１０は、アルミニウム配
線９を形成後ＦＧガス雰囲気でアニールすることによっ
て抵抗値が低下する。ＦＧ（ｆｏｒｍｉｎｇ）ガスは、
Ｎ₂ガスとＨ₂ガスとの混合ガスを表わし、流量比が、
例えば、Ｎ₂／Ｈ₂＝９／１の割合である。ＦＧガス雰
囲気に晒すことにより、ＦＧガスの水素がポリシリコン
粒界表面の未結合手（ダイグリングボンド）に末端結合
し、その結果ポリシリコン抵抗の抵抗値が下がる。ＦＧ
ガス処理が接触抵抗の低いオーミックコンタクトを得る
ために実施されるシンター処理に不可欠である以上、ポ
リシリコン抵抗として用いられる抵抗のＦＧガス処理後
の抵抗が処理前のポリシリコン膜の抵抗より低くならざ
るを得ない。

【００１２】次に、図２及び図３を参照してＦＧガス処
理を施したポリシリコン抵抗の抵抗値のズレとアルミニ
ウム配線のポリシリコン抵抗に対する被覆率との関係を
説明する。図２及び図３は、ポリシリコン抵抗の抵抗値
ズレのアルミニウム配線のポリシリコン抵抗に対する被
覆率（Ａｌ被覆率）依存性を示す特性図である。縦軸
は、抵抗値ズレ（％）、横軸は、Ａｌ被覆率（％）であ
る。図２において、曲線Ａ、Ｂ、Ｃは、ポリシリコン抵
抗に含有されるボロンの濃度を１×１０²⁰ｃｍ^-3前後と
した特性図であり、曲線ＡからＣにいくに従って不純物
濃度が上がっている。また、図３において、曲線Ｄは、
曲線Ｄ、Ｅ、Ｆは、ポリシリコン抵抗に含有されるボロ
ンの濃度を１．５×１０¹⁹ｃｍ^-3前後とした特性図であ
り、曲線ＤからＦにいくに従って不純物濃度が上がって
いる。即ち図２は、高濃度（Ｐ＋）ポリシリコン抵抗で
あり、図３は、低濃度（Ｐ）ポリシリコン抵抗である。
抵抗値ズレはＡｌ被覆無しの抵抗Ｒ０の抵抗値とＡｌ被
覆された抵抗Ｒ１の抵抗の差をＲ０で割った値（（Ｒ１
−Ｒ０）／Ｒ０）を表わしている。図に示す様に、低濃
度（不純物濃度１．５×１０¹⁹ｃｍ^-3程度以下）のポリ
シリコン抵抗の場合、抵抗値ズレは、Ａｌ被覆率に大き
く依存している。しかし、不純物濃度が１．０×１０²⁰
ｃｍ^-3以上の高濃度のポリシリコン抵抗の場合、Ａｌ被
覆率３０％程度までは、抵抗値ズレとＡｌ被覆率とは比
例関係にあるが、約３０％を越えると、Ａｌ被覆率が高
くなっても殆ど抵抗値ズレが認められないか、わずかに
増えるに過ぎず、Ａｌ被覆率が高くても高々３％に過ぎ
ない。

【００１３】以上のことから、ポリシリコン抵抗の不純
物含有量を１×１０²⁰ｃｍ^-3以上とし、被覆率を調節し
てポリシリコン抵抗の抵抗値を所定値に設定することが
容易にできる。高濃度（１×１０²⁰ｃｍ^-3以上）のポリ
シリコン抵抗の場合、Ａｌ被覆率を３０％以上の任意の
割合にすれば、抵抗値ズレを約一定値にすることができ
る。また、従来技術では、所望の抵抗値（特に高い抵抗
値）を実現する方法として、ポリシリコン抵抗のサイズ
を変更するしか方法がないが、その修正は、少なくと
も、ポリシリコン膜をパターニングするマスク、コンタ
クトマスクアルミニウム配線のマスクに及んでしまい、
かなりの工程増になっていた。しかし、この実施例で
は、アルミニウム配線を修正して被覆率を変えるのみで
抵抗値の修正が可能になる。

【００１４】次に、図４を参照して第２の実施例を説明
する。図４は、ポリシリコン抵抗を有する半導体装置の
断面図である。シリコンなどのｐ型半導体基板２１の表
面には、例えば、ＬＯＣＯＳ法により形成された素子分
離領域２２が形成されている。素子分離領域２２の下に
は、低不純物濃度のｐ⁻型領域３２がチャネルストッパ
ーとして形成されている。素子分離領域２２上の所定領
域には不純物含有量が１×１０²⁰ｃｍ^-3以上のポリシリ
コン抵抗２０が所定の形状にパターニングされている。
素子領域には、ＭＯＳトランジスタのｎ型ソース／ドレ
イン領域２３が形成されている。また、ソース／ドレイ
ン領域２３間の上にはシリコン酸化膜などからなるゲー
ト絶縁膜２４が形成され、その上にゲート電極２５が形
成されている。ゲート電極２５は、リンドープポリシリ
コン膜とその上のタングステンシリサイド（ＷＳｉ）膜
から構成されている。ゲート電極２５上にはシリコン窒
化膜２６が保護膜として形成されている。ゲート絶縁膜
２４上のゲート電極２５及びシリコン窒化膜２６からな
る積層構造体は、まず、半導体基板２１の全面に積層さ
れ、次に、ゲート構造にパターニングされて形成され
る。しかし、ゲート積層構造体は、ポリシリコン抵抗２
０の周縁を被覆する積層構造体２５′として、また、中
央部分を被覆する積層構造体２５″として残しておく。

【００１５】次に、シリコン酸化膜などの層間絶縁膜２
７を半導体基板１に形成してポリシリコン抵抗２０、シ
リコン窒化膜２７、積層構造体２５′、２５′などを被
覆する。この層間絶縁膜２７の表面を平坦化し、この表
面からポリシリコン抵抗２０に達するコンタクト孔を形
成してこれにタングステンなどの接続プラグ２８を埋め
込む。そして、この平坦化された層間絶縁膜２７の表面
にアルミニウム膜を堆積させ、これをパターニングして
アルミニウム配線２９を形成する。ポリシリコン抵抗２
０は、接続プラグ２８間のポリシリコン膜から構成され
ている。そして、積層構造体２５″は、このポリシリコ
ン抵抗２０を少なくとも部分的（３０％以上）に被覆し
ている。つまり、この実施例では、積層構造体２５″を
構成するタングステンシリサイドが水素の拡散を阻害す
る膜として用いられる。アルミニウム配線９は、シリコ
ン窒化膜などの保護絶縁膜１１により被覆される。

【００１６】ポリシリコン抵抗２０は、次にように形成
される。まず、トランジスタのゲート構造を形成する前
にポリシリコン膜を半導体基板２１上に堆積させ、これ
をパターニングして素子分離領域２２上にポリシリコン
抵抗２０を形成する。このポリシリコン抵抗２０を所定
の抵抗値に設定するためにＢＦ₂などの不純物をイオン
注入する。その時の平面抵抗は、約４００Ω／□であ
る。その後ポリシリコン抵抗２０は、アルミニウム配線
２９を形成後ＦＧガス雰囲気でアニールすることによっ
て抵抗値が低下する。ＦＧ（ｆｏｒｍｉｎｇ）ガスは、
Ｎ₂ガスとＨ₂ガスとの混合ガスを表わし、流量比が、
例えば、Ｎ₂／Ｈ₂＝９／１の割合である。ＦＧガス雰
囲気に晒すことにより、素子分離領域などの絶縁膜上に
機械的強度の強いポリシリコン抵抗が形成されるが、Ｆ
Ｇガスの水素がポリシリコンに末端結合し、その結果ポ
リシリコン抵抗の抵抗値が下がる。ＦＧガス処理がポリ
シリコン抵抗を半導体装置に安定して組み込むために不
可欠である以上、ポリシリコン抵抗として用いられる抵
抗の固有抵抗が本来のポリシリコン膜の固有抵抗より低
いのが通常であった。この処理によりポリシリコン抵抗
が完成する。

【００１７】ＦＧガス処理による抵抗値の減少を部分的
に抑え、同じサイズの抵抗体で異なった抵抗値を有する
ポリシリコン抵抗が得られる。また、ウェーハのポリシ
リコン抵抗を修正する場合、ポリシリコン抵抗上に形成
されている水素の拡散を阻害する膜を修正することによ
り抵抗値の変更が可能であり、その結果工程数減少が可
能になる。

【００１８】次に、図６を参照して第３の実施例を説明
する。図６は、ポリシリコン抵抗を有する半導体装置の
断面図である。ｐ型シリコン半導体基板４１上にはｎ型
エピタキシャル層５３が形成されており、その表面にＬ
ＯＣＯＳ素子分離領域４２が形成されている。ｎ型エピ
タキシャル層５３の下にｐウエル４５が形成されており
その素子分離領域４２の下にチャネルストッパーのｐ⁻
型領域５２が形成されている。また、ｎ型エピタキシャ
ル層５３と半導体基板４１との間にはｎ^＋型埋込み領域
４４が形成され、ｐウエル４５と半導体基板４１との間
にはｐ^＋型埋込み領域４３が形成されている。このよう
な半導体基板の素子領域にｎｐｎトランジスタが形成さ
れている。このトランジスタは、ｐ⁻型ベース領域４
６、ベース領域４６の表面領域に形成されたｐ ^＋型ベー
ス取り出しコンタクト領域と、ベース領域４６に形成さ
れたｎ^＋型エミッタ領域５４と、表面からｎ^＋型埋込み
領域４４に達するコレクタ領域であるディープｎ^＋型領
域５１と、ディープｎ^＋型領域５１の表面領域に形成さ
れたｎ^＋型コレクタコンタクト領域を備えている。そし
て、素子分離領域４２の上に、不純物含有量が１×１０
²⁰ｃｍ^-3以上のポリシリコン抵抗３０が形成されてい
る。

【００１９】次に、シリコン酸化膜などの層間絶縁膜４
７を半導体基板４１に形成してポリシリコン抵抗３０、
バイポーラトランジスタ、素子分離領域４２などを被覆
する。この層間絶縁膜４７の表面を平坦化し、この表面
からポリシリコン抵抗３０に達するコンタクト孔を形成
してこれにタングステンなどの接続プラグ４８を埋め込
む。そして、この平坦化された層間絶縁膜４７の表面に
アルミニウム膜を堆積させ、これをパターニングしてア
ルミニウム配線４９を形成する。ポリシリコン抵抗３０
は、接続プラグ４８間のポリシリコン膜から構成されて
いる。そして、アルミニウム配線４９は、このポリシリ
コン抵抗３０を少なくとも部分的に（３０％以上）被覆
している。つまり、この実施例では、アルミニウム配線
４９が水素の拡散を阻害する膜として用いられる。アル
ミニウム配線４９は、シリコン窒化膜などの保護絶縁膜
５０により被覆される。ポリシリコン抵抗３０は、次に
ように形成される。まず、ポリシリコン膜を半導体基板
４１上に堆積させ、これをパターニングして素子分離領
域４２上にポリシリコン抵抗３０を形成する。このポリ
シリコン抵抗３０を所定の抵抗値に設定するためにＢＦ
₂などの不純物をイオン注入する。その時の平面抵抗
は、約４００Ω／□である。その後ポリシリコン抵抗３
０は、アルミニウム配線４９を形成後ＦＧガス雰囲気で
アニールすることによって抵抗値が低下する。

【００２０】ＦＧ（ｆｏｒｍｉｎｇ）ガスは、Ｎ₂ガス
とＨ₂ガスとの混合ガスを表わし、流量比が、例えば、
Ｎ₂／Ｈ₂＝９／１の割合である。ＦＧガス雰囲気に晒
すことにより、ＦＧガスの水素がポリシリコン粒界表面
の未結合手（ダイグリングボンド）に末端結合し、その
結果ポリシリコン抵抗の抵抗値が下がる。ＦＧガス処理
が接触抵抗の低いオーミックコンタクトを得るために実
施されるシンター処理に不可欠である以上、ポリシリコ
ン抵抗として用いられる抵抗のＦＧガス処理後の抵抗が
処理前のポリシリコン膜の抵抗より低くならざるを得な
い。ＦＧガス処理による抵抗値の減少を部分的に抑え、
同じサイズの抵抗体で異なった抵抗値を有するポリシリ
コン抵抗が得られる。また、ウェーハのポリシリコン抵
抗を修正する場合、ポリシリコン抵抗上に形成されてい
る水素の拡散を阻害する膜を修正することにより抵抗値
の変更が可能であり、その結果工程数減少が可能にな
る。

【００２１】以上の実施例において、水素の拡散を阻害
する膜として、アルミニウム配線やゲート電極を構成す
るシリサイド膜などを用いたが、本発明は、ポリシリコ
ン抵抗の上に配線やゲート電極とは別の構造の膜を用い
ることができる。以上、本発明のポリシリコン抵抗は、
ＭＯＳトランジスタを有する回路やバイポーラトランジ
スタを有する回路に形成される。

【００２２】

【発明の効果】本発明は、以上の構成により、不純物濃
度が１×１０²⁰ｃｍ^-3以上のポリシリコン抵抗を形成す
る工程において、ＦＧガス雰囲気で処理する際にポリシ
リコン抵抗の少なくとも一部の上に水素の拡散を阻害す
る膜あるいはアルミニウム配線を被覆配置することによ
りＦＧガス処理による抵抗値の減少を部分的に抑え、同
じサイズの抵抗体で異なった抵抗値を有するポリシリコ
ン抵抗を得ることができる。また、ウェーハのポリシリ
コン抵抗を修正する場合、ポリシリコン抵抗上に形成さ
れている（ウェーハ処理工程中の後の方の工程で形成さ
れる）水素の拡散を阻害する膜を修正することにより抵
抗値の変更が可能であり、その結果、修正する工程が少
なくなるので、工程数を減少させることが可能になる。
また、水素の拡散を阻害する膜の上記ポリシリコン抵抗
に対する被覆率を３０％以上にすると、抵抗値の変化が
止まり、抵抗値がどの被覆率でも一定になるので、抵抗
値変化の少ないポリシリコン抵抗が得られる。

【図面の簡単な説明】

【図１】本発明のポリシリコン抵抗を有する半導体装置
の断面図。

【図２】ポリシリコン抵抗の抵抗値ズレのＡｌ被覆率依
存性を示す特性図。

【図３】ポリシリコン抵抗の抵抗値ズレのＡｌ被覆率依
存性を示す特性図。

【図４】本発明のポリシリコン抵抗を有する半導体装置
の断面図。

【図５】図１に示されたポリシリコン抵抗の斜視図。

【図６】本発明のポリシリコン抵抗を有する半導体装置
の断面図。

【図７】従来のポリシリコン抵抗を有する半導体装置の
断面図。

【符号の説明】

１、２１、４１、１０１・・・半導体基板、２、２２、４２、１０２・・・素子分離領域、３、２３、１０３・・・ソース／ドレイン領域、４、２４、１０４・・・ゲート絶縁膜、５、２５、１０５・・・ゲート電極、５′、２５′、２５″、１０５′・・・積層構造体、６、２６、１０６・・・シリコン窒化膜、７、１１、２７、３１、４７、５０、１０７、１１０・
・・層間絶縁膜、８、２８、４８、１０８・・・接続プラグ、９、２９、４９、１０９・・・アルミニウム配線、１０、２０、３０、１００・・・ポリシリコン抵抗、１２、３２、５２・・・ｐ^＋型領域（チャネルストッパ
ー）、４３・・・ｐ^＋型埋込み領域、４４・・・ｎ^＋型埋
込み領域、４５・・・ｐウエル、４６・・・ｐ⁻型ベース領
域、５１・・・ディープｎ^＋型領域、５３・・・ｎ型エ
ピタキシャル層、５４・・・ｎ^＋型エミッタ領域。

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板上の第１の絶縁膜の上に形成され、ポリ
シリコン膜とこのポリシリコン膜に所定の間隔で形成さ
れた第１及び第２の端子とを有するポリシリコン抵抗
と、前記半導体基板上に前記第１の絶縁膜及び前記ポリシリ
コン抵抗の層より上層に形成された水素の拡散を阻害す
る膜とを具備し、前記第１及び第２の端子間の前記ポリシリコン膜は、含
有する不純物が１×１０²⁰ｃｍ^-3以上であり、その直上
を前記水素の拡散を阻害する膜によって少なくとも一部
は被覆されていることを特徴とする半導体装置。
【請求項２】前記水素の拡散を阻害する膜は、シリサ
イドもしくはアルミニウムであることを特徴とする請求
項１に記載の半導体装置。
【請求項３】半導体基板と、前記半導体基板上の第１の絶縁膜の上に形成され、ポリ
シリコン膜とこのポリシリコン膜に所定の間隔で形成さ
れた第１及び第２の端子とを有するポリシリコン抵抗
と、前記半導体基板上に前記第１の絶縁膜及び前記ポリシリ
コン抵抗を被覆するように形成された第２の絶縁膜と、前記第２の絶縁膜上に形成されているアルミニウム配線
とを具備し、前記第１及び第２の端子間の前記ポリシリコン膜は、含
有する不純物が１×１０²⁰ｃｍ^-3以上であり、その直上
を前記アルミニウム配線によって少なくとも一部は被覆
されていることを特徴とする半導体装置。
【請求項４】前記ポリシリコン膜は、その直上を前記
アルミニウム配線によって少なくとも３０％は被覆され
ていることを特徴とする請求項３に記載の半導体装置。
【請求項５】前記第１の絶縁膜は、素子分離領域を構
成していることを特徴とする請求項１又は請求項４に記
載の半導体装置。
【請求項６】前記アルミニウム配線は、第２の絶縁膜
のコンタクト孔を介して前記ポリシリコン抵抗の端子と
電気的に接続されていることを特徴とする請求項３乃至
請求項５のいずれかに記載の半導体装置。
【請求項７】半導体基板に形成された第１の絶縁膜上
にポリシリコン膜を形成する工程と、前記ポリシリコン膜に抵抗値を制御する不純物をイオン
注入する工程と、前記半導体基板上に前記第１の絶縁膜及び前記ポリシリ
コン膜を被覆するように第２の絶縁膜を形成する工程
と、前記第２の絶縁膜に第１及び第２の端子を埋め込み、こ
れら端子を前記ポリシリコン膜に所定の間隔で接続し
て、前記ポリシリコン膜及び前記第１及び第２の端子か
ら構成されたポリシリコン抵抗を形成する工程と、前記第２の絶縁膜上にアルミニウム配線を形成する工程
と、前記アルミニウム配線を形成後、前記ポリシリコン抵抗
をＦＧガス雰囲気によりアニールする工程とを具備し、前記第１及び第２の端子間の前記ポリシリコン膜は、含
有する不純物が１×１０²⁰ｃｍ^-3以上であり、その直上
を前記アルミニウム配線によって少なくとも３０％は被
覆されていることを特徴とする半導体装置の製造方法。
【請求項８】半導体基板に形成された第１の絶縁膜上
にポリシリコン膜を形成する工程と、前記ポリシリコン膜に抵抗値を制御する不純物をイオン
注入する工程と、前記半導体基板の全面にシリサイド膜を含むゲート構造
の積層膜を形成する工程と、前記ゲート構造の積層膜をパターニングして、前記半導
体基板上に形成されているゲート絶縁膜上にシリサイド
膜を含むゲートを形成すると共に前記ポリシリコン膜上
に前記ゲート構造の積層膜を形成する工程と、前記半導体基板上に前記ゲート、前記ゲート構造の積層
膜及び前記ポリシリコン抵抗を被覆するように第２の絶
縁膜を形成する工程と、前記第２の絶縁膜に第１及び第２の端子を埋め込み、こ
れら端子を前記ポリシリコン膜に所定の間隔で接続し
て、前記ポリシリコン膜及び前記第１及び第２の端子か
ら構成されたポリシリコン抵抗を形成する工程と、前記ポリシリコン抵抗をＦＧガス雰囲気によりアニール
する工程とを具備し、前記前記第１及び第２の端子間の前記ポリシリコン膜
は、含有する不純物が１×１０²⁰ｃｍ^-3以上であり、そ
の直上を前記ゲート構造の積層膜によって少なくとも３
０％は被覆されていることを特徴とする半導体装置の製
造方法。