JPH04217357A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、横型バイポーラトラ
ンジスタ等の半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】図１０は従来の半導体装置である横型ｐ
ｎｐトランジスタの断面図であり、同図において、１は
ｐ型半導体基板、２は基板１の表面に形成されたｎ＋　
型埋込拡散層、３は基板１上及び埋込拡散層２上に形成
されたｎ−　型エピタキシャル層、４はＬＯＣＯＳ法に
よりエピタキシャル層３の表面に形成されたフィールド
酸化膜、５はｐ＋　型素子分離、６は素子分離５上に形
成された酸化膜、７，８，９はそれぞれエピタキシャル
層３の表面のコレクタ領域，エミッタ領域，ベース領域
に形成されたｐ＋　型コレクタ拡散層，ｐ＋　型エミッ
タ拡散層，ｎ＋　型ベース拡散層、１０，１１，１２は
それぞれコレクタ拡散層７，エミッタ拡散層８，ベース
拡散層９に接触して形成された電極、１３は表面保護用
のＰＳＧ膜である。

【０００３】そして、通常バイポーラ集積回路では縦型
ｎｐｎトランジスタの製造フローに合わせて、横型ｐｎ
ｐトランジスタの製造が行われ、ｎｐｎトランジスタの
ベースのｐ＋　拡散がｐｎｐトランジスタのコレクタ，
エミッタの拡散に相当し、ｎｐｎトランジスタのエミッ
タのｎ＋　拡散がｐｎｐトランジスタのベースの拡散に
相当し、横型ｐｎｐトランジスタの製造はｎｐｎトラン
ジスタとほぼ同様の工程によってなされる。

【０００４】つぎに、図１１ないし図１８は上記横型ｐ
ｎｎトランジスタの製造工程を示す断面図であり、以下
に各工程について説明する。

【０００５】まず、図１１に示すように、基板１の表面
にフローティングコレクタと呼ばれるｎ＋　型埋込拡散
層２が形成されたのち、基板１上及び埋込拡散層２上に
ｎ−　型エピタキシャル層３が形成される。このとき、
埋込拡散層２はコレクタ及びエミッタと基板１との耐圧
維持などが目的である。

【０００６】つぎに、図１２に示すように、エピタキシ
ャル層３の表面に薄い下敷酸化膜１４が形成され、その
上にＬＰＣＶＤ法などにより窒化膜１５が形成されたの
ち、後の工程において拡散層が形成される領域に窒化膜
１５が残るようにパターニングされる。

【０００７】そして、図１３に示すように、ＬＯＣＯＳ
法により、窒化膜１５の残存領域以外，即ち後の工程に
おいて拡散層が形成される領域以外のエピタキシャル層
３の表面に厚いフィールド酸化膜４が形成される。　　
さらに、図１４に示すように、素子分離５の形成領域上
の窒化膜１５及び下敷酸化膜１４が除去されたのち、図
１５に示すように、素子分離５の形成領域にｐ型不純物
が高濃度に拡散されてｐ＋　型素子分離５が形成される
。

【０００８】このとき、基板１のコレクタ領域上，エミ
ッタ領域上，ベース領域上には窒化膜１５及び下敷酸化
膜１４がそれぞれ残り、マスクされるため、これらの領
域にはｐ型不純物が拡散されることはなく、一方このｐ
＋　拡散時に加えられる酸化により、素子分離５上に酸
化膜６が形成される。

【０００９】つぎに、図１６に示すように、窒化膜１５
がすべて除去されたのち、コレクタ領域及びエミッタ領
域以外の領域にフォトレジスト１６が塗布され、これを
マスクとしてボロン（Ｂ）がイオン注入され、図１７に
示すように、熱処理が施されて基板１の表面のイオン注
入による歪みの回復及び注入されたＢイオンの拡散が行
われ、ｐ＋　型コレクタ拡散層７及びｐ＋　型エミッタ
拡散層８が形成される。このとき、フィールド酸化膜４
が厚いため、その下方にＢイオンが到達することはない
。

【００１０】さらに、図１７に示すように、フォトレジ
スト１６が除去されたのち、ベース領域以外の領域にフ
ォトレジスト１７が塗布され、ベース領域の下敷酸化膜
１４が除去され、フォトレジスト１７をマスクとしてヒ
素（Ａｓ）がイオン注入され、その後図１８に示すよう
に、熱処理が施されて注入されたＡｓイオンの拡散が行
われ、ｎ＋　型ベース拡散層９が形成され、フォトレジ
スト１７が除去される。

【００１１】このとき、熱処理によってベース拡散層９
上が酸化され、薄い酸化膜１８が形成される。

【００１２】そして、全面にＰＳＧ膜１３がＣＶＤ法に
より形成されたのち、ＰＳＧ膜１３，薄い酸化膜１８及
び下敷酸化膜１４にコレクタ，エミッタ，ベースの各電
極取出口が形成され、これらの電極取出口に各電極１０
，１１，１２が形成され、図１０に示すような横型ｐｎ
ｐトランジスタが形成される。

【００１３】ところで、図１６，図１７に示すよう工程
のように、ｐ＋　拡散を行ったのちにｎ＋　拡散を行う
のは、前述したように縦型ｎｐｎトランジスタの製造工
程に合わせて横型ｐｎｐトランジスタの製造を行うこと
を考慮したためである。

【００１４】

【発明が解決しようとする課題】従来の半導体装置であ
る横型ｐｎｐトランジスタは以上のように構成されてい
るため、トランジスタのサイズを小さくするにはエミッ
タ拡散層８とコレクタ拡散層７との距離，即ちベース幅
ＷＢ　を小さくすればよく、これにより特性的には電流
増幅率ｈＦＥが増加するが、図１９に示すように、ベー
ス幅ＷＢ　の減少に伴ってアーリ電圧が低下し、例えば
カレントミラー回路を構成した場合に定電流特性の低下
を招くという問題点がある。

【００１５】この発明は、上記のような問題点を解消す
るためになされたもので、半導体装置の小型化が図れ、
しかも従来のようなアーリ電圧の低下を防止できるよう
にすることを目的とする。

【００１６】

【課題を解決するための手段】この発明に係る半導体装
置は、第１導電型の半導体基板上に形成された第２導電
型のエピタキシャル層と、前記エピタキシャル層に形成
された第１導電型の第１の拡散層と、前記エピタキシャ
ル層に前記第１の拡散層を囲むように形成され半導体層
及び酸化膜が充填された溝と、前記エピタキシャル層に
前記溝を囲むように形成された第１導電型の第２の拡散
層とを備えたことを特徴としている。

【００１７】また、その製造方法として、第１導電型の
半導体基板上に第２導電型のエピタキシャル層を形成す
る工程と、前記エピタキシャル層上に第１の酸化膜，窒
化膜及び第２の酸化膜を順次形成する工程と、前記第２
の酸化膜，前記窒化膜，前記第１の酸化膜及び前記エピ
タキシャル層の表層部に所定領域を囲むように溝を形成
する工程と、前記第２の酸化膜を除去し前記溝の内面に
第１の熱酸化膜を形成する工程と、全面に半導体層を堆
積して前記溝を埋めたのち前記溝内にのみ前記半導体層
を残す工程と、熱酸化により前記半導体層の表面を第２
の熱酸化膜で覆ったのち前記窒化膜を除去する工程と、
前記エピタキシャル層の前記溝で囲まれた前記所定領域
、及び前記溝を囲む領域にそれぞれ第１導電型の第１，
第２の拡散層を形成する工程とを含むことが効果的であ
る。

【００１８】

【作用】請求項１に記載の半導体装置においては、第１
の拡散層を囲むように溝が形成され、溝を囲むように第
２の拡散層が形成されるため、第１，第２の拡散層の間
の距離であるベース幅は“（溝の深さ）×２＋（溝の幅
）”に等しくなり、溝の深さを基板に達しない程度の十
分な深さにすることによって溝の幅を小さくすることが
可能になり、その結果十分なベース幅を確保しつつ半導
体装置の小型化が図れ、しかも従来のようなアーリ電圧
の低下による不都合が防止される。

【００１９】また、請求項２に記載の製造方法における
各工程により、上記のような半導体装置を得ることが可
能になる。

【００２０】

【実施例】図１はこの発明の半導体装置及びその製造方
法の一実施例を示し、半導体装置としての横型ｐｎｐト
ランジスタの断面図である。なお、同図において、図１
０と同一符号は同一または相当部分を示している。

【００２１】図１において、２１はエミッタ拡散層８を
囲むようにエピタキシャル層３に形成された溝であり、
溝２１の内面には第１の熱酸化膜２２及び半導体層であ
るポリシリコン層２３が充填され、この溝２１を囲むよ
うにコレクタ拡散層７が形成されている。

【００２２】このとき、エミッタ拡散層８が第１の拡散
層に相当し、コレクタ拡散層７が第２の拡散層に相当す
る。

【００２３】つぎに、図２ないし図７は上記横型ｐｎｐ
トランジスタの製造工程を示す一部の断面図であり、以
下の各工程について説明する。

【００２４】まず、図２に示すように、基板１の表面に
ｎ＋　型埋込拡散層２が形成されたのち、基板１上及び
埋込拡散層２上にｎ−　型エピタキシャル層３が形成さ
れ、このエピタキシャル層３の表面に厚さ約５００オン
グストロームの第１の酸化膜２４，厚さ約１０００オン
グストロームの窒化膜２５及び溝形成時の保護用の厚い
ＣＶＤによる第２の酸化膜２６が順次形成される。この
後、従来の技術の項で説明した工程と同様の工程により
ｐ＋　型素子分離５が形成される。

【００２５】つぎに、図３に示すように、第２の酸化膜
２６，窒化膜２５，第１の酸化膜２４，及びエピタキシ
ャル層３の表層部に、ＣＣｌ４　とＯ２　の混合ガスを
用いたＲＩＥにより、所定領域１を囲むように深さ０．
５〜２μｍ程度の溝２１が形成され、最上層の第２の酸
化膜２６が除去されたのち、溝２１の内面にだ第１の熱
酸化膜２２が形成される。このとき、溝２１は基板１に
達することがない程度の深さに設定される。

【００２６】そして、図４に示すように、全面にノンド
ープのポリシリコン層２３が約５０００オングストロー
ムの厚さに推積されて溝２１が埋められたのち、ＳＦ６
　とＣＣｌ４　の混合ガスを用いたＲＩＥによりポリシ
リコン層２３が選択的に除去され、図５に示すように、
溝２１の内面に形成された第１の熱酸化膜２２の更に内
側にポリシリコン層２３が充填される。

【００２７】さらに、熱酸化によりポリシリコン層２３
の表面に、２０００〜３０００オングストロームの比較
的厚い第２の熱酸化膜２７が形成されたのち、図６に示
すように窒化膜２５が除去され、図７に示すように、Ｂ
がイオン注入されて熱処理が施され、ｐ＋　型のコレク
タ拡散層７及びエミッタ拡散層８が形成され、その後従
来の技術の項で説明した工程と同様の工程によりベース
拡散層９が形成され、ＰＳＧ膜１３及び各電極１０，１
１，１２が形成される。

【００２８】従って、エミッタ拡散層８を囲むように溝
２１が形成され、更にこの溝２１を囲むようにコレクタ
拡散層７が形成され、従来の両拡散層８，７間のフィー
ルド酸化膜４に代って溝２１が形成されることになり、
この様子を平面的に表わすと図８に示すようになる。

【００２９】ところで、このような構成にすることによ
り、実効的なベース幅ＷＢ　（エミッタ拡散層８とコレ
クタ拡散層７との距離）は、図６に示す溝２１の深さｄ
と溝２１の幅ｗで決まり、ベース幅ＷＢ　は（２・ｄ＋
ｗ）に等しくなるため、基板１に達しない程度に溝２１
の深さｄを十分に確保することによって、溝２１の幅ｗ
を小さくすることが可能になり、その結果溝２１の幅ｗ
を小さくすることによってトランジスタのサイズを小さ
くすることができ、しかもベース幅ＷＢ　として十分な
値を確保することができ、従来のように、カレントミラ
ー回路を構成したときのアーリ電圧の低下による定電流
特性の低下を防止することができる。

【００３０】また、コレクタ，エミッタ拡散層７，８間
に第１の熱酸化膜２２及びシリコン層２３が充填された
溝２１を形成したため、エピタキシャル層３のｐ型への
反転電圧を上げるために、従来のような厚いフィールド
酸化膜４を形成する必要がなく、従来よりも酸化膜の段
差を小さくして平坦性を良くすることができ、金属配線
の信頼性の向上を図ることができる。

【００３１】図９はこの発明の他の実施例の断面図であ
り、同図において、図１と相違するのは、エミッタ，コ
レクタ拡散層８，７との間だけでなく、ベース拡散層９
との間にも、同様の溝２１を形成し、従来の厚いフィー
ルド酸化膜４（図１０参照）に代わり、第１の熱酸化膜
２２及びポリシリコン層２３が充填された溝２１を形成
したことである。

【００３２】このように、すべてのフィールド酸化膜４
を溝２１で置き換えると、図１の場合に比べ、フィール
ド酸化膜４と溝２１のマスク合わせを考慮する必要がな
く、溝２１の方がフィールド酸化膜４よりも深いために
拡散層の分離能力が高くなり、図１よりもいっそうトラ
ンジスタの小型化を図ることができる。

【００３３】また、薄い酸化膜２４，２７であってもエ
ピタキシャル層３のｐ型への反転電圧を十分高い値に確
保することができ、図１よりも酸化膜の表面段差を抑制
して平坦性をいっそう良好にすることができる。

【００３４】なお、上記両実施例は横型ｐｎｐトランジ
スタに適用した場合について説明したが、これに限定さ
れるものではなく、例えば横型ｎｐｎトランジスタにも
適用できるのは言うまでもない。

【００３５】また、溝２１に充填する半導体層はポリシ
リコン層に限らないのは勿論である。

【００３６】

【発明の効果】以上のように、請求項１に記載の半導体
装置によれば、第１の拡散層を囲むように溝が形成され
、溝を囲むように第２の拡散層が形成されるため、第１
，第２の拡散層の間の距離であるベース幅は“（溝の深
さ）×２＋（溝の幅）に等しくなり、溝の深さを基板に
達しない程度の十分な深さにすることによって溝の幅を
小さくすることが可能になり、その結果十分なベース幅
を確保しつつ半導体装置の小型化を図ることができ、し
かも従来のようなアーリ電圧の低下による不都合を防止
することができ、小型でかつ特性の優れた半導体装置を
提供することができる。

【００３７】また、請求項２に記載の製造方法によれば
、上記のように小型かつ特性の優れた半導体装置を得る
ことが可能になり、横型ｐｎｐトランジスタやｎｐｎト
ランジスタ等の製造に極めて有効である。

【図面の簡単な説明】

【図１】この発明の半導体装置及びその製造方法の一実
施例の断面図である。

【図２】図１に示す半導体装置の製造工程を示す断面図
である。

【図３】図１に示す半導体装置の製造工程を示す断面図
である。

【図４】図１に示す半導体装置の製造工程を示す断面図
である。

【図５】図１に示す半導体装置の製造工程を示す断面図
である。

【図６】図１に示す半導体装置の製造工程を示す断面図
である。

【図７】図１に示す半導体装置の製造工程を示す断面図
である。

【図８】図１に示す半導体装置の平面図である。

【図９】この発明の他の実施例の断面図である。

【図１０】従来の半導体装置の断面図である。

【図１１】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１２】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１３】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１４】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１５】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１６】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１７】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１８】図１０に示す半導体装置の製造工程を示す断
面図である。

【図１９】一般の半導体装置におけるベース幅とアーリ
電圧との関係図である。

【符号の説明】

１　　半導体基板 ３　　エピタキシャル層 ７　　コレクタ拡散層（第２の拡散層）８　　エミッタ
拡散層（第１の拡散層）２１　　溝 ２２　　第１の熱酸化膜 ２３　　ポリシリコン層 ２４　　第１の酸化膜 ２５　　窒化膜 ２６　　第２の酸化膜 ２７　　第２の熱酸化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　第１導電型の半導体基板上に形成され
   た第２導電型のエピタキシャル層と、前記エピタキシャ
   ル層に形成された第１導電型の第１の拡散層と、前記エ
   ピタキシャル層に前記第１の拡散層を囲むように形成さ
   れ半導体層及び酸化膜が充填された溝と、前記エピタキ
   シャル層に前記溝を囲むように形成された第１導電型の
   第２の拡散層とを備えたことを特徴とする半導体装置。
2. 【請求項２】　　第１導電型の半導体基板上に第２導電
   型のエピタキシャル層を形成する工程と、前記エピタキ
   シャル層上に第１の酸化膜，窒化膜及び第２の酸化膜を
   順次形成する工程と、前記第２の酸化膜，前記窒化膜，
   前記第１の酸化膜及び前記エピタキシャル層の表層部に
   所定領域を囲むように溝を形成する工程と、前記第２の
   酸化膜を除去し前記溝の内面に第１の熱酸化膜を形成す
   る工程と、全面に半導体層を堆積して前記溝を埋めたの
   ち前記溝内にのみ前記半導体層を残す工程と、熱酸化に
   より前記半導体層の表面を第２の熱酸化膜で覆ったのち
   前記窒化膜を除去する工程と、前記エピタキシャル層の
   前記溝で囲まれた前記所定領域、及び前記溝を囲む領域
   にそれぞれ第１導電型の第１，第２の拡散層を形成する
   工程とを含むことを特徴とする半導体装置の製造方法。