JP2002014264A - 半導体素子を搭載する方法とその搭載用構造物 - Google Patents

半導体素子を搭載する方法とその搭載用構造物

Info

Publication number
JP2002014264A
JP2002014264A JP2001105787A JP2001105787A JP2002014264A JP 2002014264 A JP2002014264 A JP 2002014264A JP 2001105787 A JP2001105787 A JP 2001105787A JP 2001105787 A JP2001105787 A JP 2001105787A JP 2002014264 A JP2002014264 A JP 2002014264A
Authority
JP
Japan
Prior art keywords
mounting structure
substrate
semiconductor device
adhesive material
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001105787A
Other languages
English (en)
Other versions
JP2002014264A5 (ja
Inventor
Asp Moller Bo
アスプ モラー ボ
Mindaugas F Dautartas
フェルナンド ドタータス マインドガス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2002014264A publication Critical patent/JP2002014264A/ja
Publication of JP2002014264A5 publication Critical patent/JP2002014264A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07321—Aligning
    • H10W72/07327—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Mounting And Adjusting Of Optical Elements (AREA)

Abstract

(57)【要約】 【課題】 光学素子を搭載する搭載用構造体を提供する
こと。 【解決手段】 搭載用構造物は、キャリヤ基板から形成
される。搭載用構造物は、ウェルを規定し、複数の突起
部を包囲する壁を有する。壁に規定されたウェルにエポ
キシのような接着材料を充填する。光学デバイスを下降
させてエポキシに接触させ、その後突起部に接触され
る。光学用デバイスにより排斥されたエポキシは、導通
部を介して貯蔵部に入れられる。複数の搭載用構造物に
より光学素子を１つの面内に整合させることが出来るこ
とを特徴とする

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光学デバイスとそ
の製造方法に関し、特に光学デバイス内で光学素子と基
板面との間の角度関係を正確に制御する装置と方法に関
する。
【０００２】
【従来の技術】光ファイバは光学デバイス例えばハイブ
リッド光学素子とを組み立てる従来の組立方法は、光学
素子を一つの構造面内に搭載出来るようしている。具体
的に説明すると、光学デバイス内の光学素子、例えばミ
ラー、フィルター、偏光器、ビームスプリッター、レン
ズ及び他の反射光学素子、透過光学素子を基板表面の一
つの面に配置し結合している。光学フィルター及び他の
光学素子を構造体の面に沿って整合させ、そして光学信
号が、ある光学素子から別の光学素子に不適切に伝搬す
ることにより失われることが無いようにすることが重要
である。
【０００３】従来、光学デバイスで用いられている光学
素子は、基板表面にエポキシで接着されているか或いは
他の方法で固定されている。図１−３において、光学デ
バイス１０はキャリヤ基板１２を有する。この光学デバ
イス１０は、同一の構造面上に配置された光学入力ポイ
ント１４と光学出力ポイント４０を有する。更にキャリ
ヤ基板１２上には第１光学素子１８と第２光学素子２８
と第３光学素子３４とが同一の構造面上に全て搭載され
ている。光学素子１８，２８，３４は反射性光学素子、
或いは透過性光学素子の何れかであり、例えばレンズ、
ミラー、偏光器、ビームスプリッター、フィルター、或
いは他の類似の光学素子である。
【０００４】第１光学素子１８は、第１表面２０（図
２）と第２表面２２と反射表面２４とを有する。光学入
力ポイント１４からの光学信号は、第１信号パス１６に
沿って伝搬し、反射表面２４から第２光学素子２８の方
向に向けて反射される。この反射された光学信号は、第
２信号パス２６に沿って伝搬して第２光学素子２８の反
射表面３０にあたりそこから反射される。その後このよ
うに２度反射された光学信号は、第３信号パス３２に沿
って伝搬して第３光学素子３４の反射表面３６にあたり
そこから光学出力ポイント４０につながる第４信号パス
３８に沿って反射される。
【０００５】実際には上記したように、光学素子１８，
２８，３４は、キャリヤ基板１２にエポキシ４２により
固着されている。具体的に説明すると図２に示すように
エポキシ４２は、キャリヤ基板１２の第１表面１３の上
に配置され、光学素子１８，２８，３４がそれぞれエポ
キシ４２に接触するよう下降する。しかし時には光学素
子をキャリヤ基板１２に結合するために下降させる際に
は、光学素子は第１表面２０が１３に平行状態でキャリ
ヤ基板１２に結合しないことがある。図３に示すように
第１光学素子１８がエポキシ４２の上に下降してくる
が、キャリヤ基板１２の第１表面１３に対し、ある角度
で傾斜してしまう。光学素子１８，２８，３４の整合が
不適切であると、構造面から離れて光学信号が伝搬する
ことになり、これにより光学信号が光学出力ポイント４
０に到達しないことがある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、光学
素子を適切に搭載する搭載用構造体を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明は請求項１に記載
した特徴を有する。即ち、第１表面を有する基板と、前
記基板の第１表面から延びる複数の突起部と、前記複数
の突起部を包囲し、前記基板の第１表面から伸びてウェ
ルを形成する壁とからなることを特徴とする半導体素子
を搭載する搭載用構造物である。
【０００８】本発明は、更に第１表面を有する基板と搭
載用構造体と、この搭載用構造体の突起部の上に搭載さ
れる光学素子を有する光学デバイスを提供する。
【０００９】本発明は、更にスペースを規定する壁によ
り包囲された複数の突起部を含む搭載用構造体を有する
光学デバイス上に光学素子を搭載する方法を提供する。
本発明は請求項３６に記載した特徴を有する。即ち、半
導体素子を搭載用構造物を有する半導体デバイスに搭載
する方法において、前記搭載用構造物は、ウェルを形成
する壁により包囲された複数の突起部を有し、前記突起
部の上まで前記ウェル内に接着材料を具備するステップ
と、前記半導体素子を前記接着材料と接触するまで下降
させるステップと、前記半導体素子を前記突起部に接触
させるステップと、前記接着材料を硬化させるステップ
とを有することを特徴とする半導体素子を半導体デバイ
スに搭載する方法である。
【００１０】本発明は、更にスペースを規定する壁によ
り包囲された複数の突起部を含む複数個の搭載用構造体
を有する光学デバイス上に複数個の光学素子を平面上で
整合させる方法を提供する。本発明の方法は、請求項４
０に記載した特徴を有する。即ち、複数の半導体素子を
複数の搭載用構造物を有する半導体デバイスに平面上に
整合させる方法において、前記搭載用構造物は、ウェル
を形成し、壁により包囲された複数の突起部を有し、前
記突起部の上まで前記各ウェル内に接着材料を具備する
ステップと、前記半導体素子を前記各ウェル内の前記接
着材料と接触するまで下降させるステップと、前記半導
体素子を前記搭載用構造物の前記突起部に接触させるス
テップと、前記半導体素子を他の半導体素子と整合させ
るステップと、前記接着材料を硬化させるステップとを
有することを特徴とする複数の半導体素子を複数の搭載
用構造物を有する半導体デバイスに平面上に整合させる
方法である。
【００１１】
【発明の実施の形態】図４−８に本発明の光学デバイス
キャリヤ基板１００を示す。この光学デバイスキャリヤ
基板１００は第１表面１０２を有する。この第１表面１
０２の上に搭載用構造体１０３を有し、そしてこの搭載
用構造体１０３は、スペース１０９を規定（形成）する
壁１０６を具備する一般的に四角形のウェル１０８を有
する。複数の突起部１０４がスペース１０９内に配置さ
れている。好ましくは各突起部１０４は、第１表面１０
２から同一距離だけ上に伸びている。本発明の一実施例
においては、壁１０６は第１表面１０２の上で突起部１
０４よりも高く伸びている。一対の貯蔵部１１２が四角
形ウェル１０８の対向する端部に配置されている。各貯
蔵部１１２は、四角形ウェル１０８に壁１０６を有する
導通路１１４を介して接続されている。
【００１２】接着材料１１０は、表面を効率的に濡らし
粘着力の弱い特性を有する接着剤であり、四角形ウェル
１０８内に配置されてスペース１０９を少なくとも突起
部１０４の最上部まで充填される。このように効率的に
表面を濡らすことにより接着性の接着材料１１０の薄い
層を光学素子を突起部１０４に接着するのに用いること
が出来る。接着材料１１０の好ましい実施例はエポキシ
であるが、液状／粉末状の何れでもよい。粉末状の場合
には、エポキシは温度或いは圧力変化により液状に変化
する状態にしなければならない。接着材料１１０の他の
実施例としては、ワックス状の材料がある。粉末状のエ
ポキシと同様ワックス状の材料は、温度或いは圧力の変
化等により同じく液状に変化する状態にさらさなければ
ならない。
【００１３】導通路１１４により、例えば、光学素子１
８，２８，３４のような光学素子を搭載するプロセスの
間、接着材料１１０がスペース１０９から貯蔵部１１２
に流れるようになる。
【００１４】搭載用構造体１０３、即ち個々の突起部１
０４と四角形ウェル１０８と貯蔵部１１２と導通路１１
４は、例えば半導体基板のような基板を異方性エッチン
グをすることにより形成できる。接着材料１１０の一部
を図４に示す。図４の複数の突起部１０４は、１つの光
学素子１８，２８，３４を支持するよう構成されてい
る。更に又図４に示したのと同一或いは類似の搭載用構
造体１０３をキャリヤ基板１２内に具備して光学素子１
８，２８，３４の他のそれぞれをサポートするように出
来る。
【００１５】本明細書で使用される用語「基板」とは光
学素子を支持することのできる材料を含むものである。
例えばその材料としては、セラミック、ガラス、シリコ
ン、鉄、金属合金、ダイヤモンドである。
【００１６】フローチャートである図９を参照して光学
素子を搭載する方法を次に示す。ステップ２００におい
て、接着材料１１０を壁１０６内のスペース１０９に入
れる。例えば第１光学素子１８のような光学素子をその
後図５に示すようにスペース１０９内の搭載用構造体１
０３の上に下降させる。接着材料１１０は、図を明確に
するためには省いてある。第１光学素子１８を更に下降
させて接着材料１１０と接触するまで下降させる（ステ
ップ２０２）。第１光学素子１８が接着材料１１０に接
触するとステップ２０４において、この第１光学素子１
８は、少なくとも２つの突起部１０４と接触するよう配
置する（図７，９）。上述したように、しかし図に示し
た搭載用構造体１０３は、３個以上の突起部１０４を有
し、これが１つの光学素子を受け入れるよう構成されて
いる。第１光学素子１８の体積分だけ接着材料１１０を
排斥して、これにより接着材料１１０を導通路１１４を
介して貯蔵部１１２内に流し込む。ステップ２０６にお
いて、接着材料１１０を硬化させる。接着材料１１０を
適宜の材料構成にして、適当な乾燥温度にさらすことに
より接着材料１１０は固化と冷却によりその体積が減少
し、これにより第１光学素子１８を引っ張り状態に置
く。これにより第１光学素子１８の安定性を改善し、正
確な整合が達成できる。
【００１７】上記した方法は、必要とされる光学素子の
全てを搭載する回数だけ繰り返して行われる。更に又硬
化するステップ２０４は、全ての光学素子が適宜搭載さ
れ、光学信号パスが光学出力ポイント４０につながり、
或いはそれと類似する出力部分に接続されるように整合
した後に行ってもよい。
【００１８】
【発明の効果】本発明は光学信号の適切なパスを得るた
めに光学デバイスの光学素子を効率的に整合させる装置
及び方法を提供できる。
【００１９】本発明の変形例として、光学素子の搭載を
例に説明をしたが、搭載用構造体１０３は平面的な整合
を必要とするような半導体構造体にも適用可能である。
さらに壁１０６は一般的に四角形で示しているが他の適
宜の形状も採用できる。
【００２０】特許請求の範囲の発明の要件の後の括弧内
に記載した参照番号は本発明の一実施例の態様関係を示
すもので本発明の範囲を限定するものと解釈してはなら
ない。
【図面の簡単な説明】
【図１】キャリヤ基板上に搭載された従来の光学デバイ
スの上面図。
【図２】図１の線ＩＩ−ＩＩに沿った断面図。
【図３】図１の光学デバイスの光学素子の整合が不適切
な状態を示す断面図。
【図４】本発明の一実施例により構成された基板上に搭
載された光学デバイスの上面図。
【図５】キャリヤ基板上に搭載された光学素子のず４の
Ｖ−Ｖの線に沿った断面図。
【図６】図４のキャリヤ基板上に搭載された光学素子の
断面図。
【図７】図４のキャリヤ基板上に搭載された光学素子の
断面図。
【図８】図４の線ＶＩＩＩ−ＶＩＩＩに沿った断面図。
【図９】本発明の一実施例により構成されたキャリヤ基
板上に搭載された光学素子を整合させるプロセスを表す
フローチャート図。
【符号の説明】
１０ 光学デバイス １２ キャリヤ基板 １３ 第１表面 １４ 光学入力ポイント １６ 第１信号パス １８ 第１光学素子 ２０ 第１表面 ２２ 第２表面 ２４ 反射表面 ２６ 第２信号パス ２８ 第２光学素子 ３０ 反射表面 ３２ 第３信号パス ３４ 第３光学素子 ３６ 反射表面 ３８ 第４信号パス ４０ 光学出力ポイント ４２ エポキシ １００ 光学デバイスキャリヤ基板 １０２ 第１表面 １０３ 搭載用構造体 １０４ 突起部 １０６ 壁 １０８ 四角形ウェル １０９ スペース １１０ 接着材料 １１２ 貯蔵部 １１４ 導通路 １１６ 壁 ２００ 搭載用構造体上に光学素子を下降させる ２０２ 光学素子をエポキシと接触するよう下降させる ２０４ 少なくとも２つの突起部に接触するようエポキ
シ内に光学素子を配置する ２０６ エポキシを硬化させる
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ボ アスプ モラー アメリカ合衆国、08807 ニュージャージ ー州、ブリッジウォーター、タニソン レ ーン 10 (72)発明者 マインドガス フェルナンド ドタータス アメリカ合衆国、24060 バージニア州、 ブラックスバーグ、シカモア トレイル 2006 Ｆターム(参考） 2H043 AE02 AE23

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】第１表面（１０２）を有する基板（１０
    ０）と、 前記基板の第１表面から延びる複数の突起部（１０４）
    と、 前記複数の突起部を包囲し、前記基板の第１表面から伸
    びてウェル（１０８）を形成する壁（１０６）とから成
    ることを特徴とする半導体素子を搭載する搭載用構造
    物。
  2. 【請求項２】前記ウェルは、接着材料（１１０）を収納
    できることを特徴とする請求項１記載の搭載用構造物。
  3. 【請求項３】前記基板内に形成され、前記ウェルからの
    接着材料を収納できるようウェルに接続された貯蔵部
    （１１２）を有することを特徴とする請求項２記載の搭
    載用構造物。
  4. 【請求項４】前記貯蔵部は、２個あることを特徴とする
    請求項３記載の搭載用構造物。
  5. 【請求項５】１対の導通路（１１４）を更に有し、各導
    通路は、貯蔵部とウェルとを接続することを特徴とする
    請求項４記載の搭載用構造物。
  6. 【請求項６】前記突起部は、光学素子を受け入れるよう
    構成されていることを特徴とする請求項１記載の搭載用
    構造物。
  7. 【請求項７】前記壁は、突起部より上に伸びていること
    を特徴とする請求項１記載の搭載用構造物。
  8. 【請求項８】前記複数の突起部は、前記基板の第１表面
    から等しい量だけ伸びていることを特徴とする請求項１
    記載の搭載用構造物。
  9. 【請求項９】前記搭載用構造物は、光学素子を搭載する
    よう構成されていることを特徴とする請求項１記載の搭
    載用構造物。
  10. 【請求項１０】前記壁は、前記基板から形成されている
    ことを特徴とする請求項５記載の搭載用構造物。
  11. 【請求項１１】前記壁は、前記基板を異方性エッチング
    することにより形成されることを特徴とする請求項１０
    記載の搭載用構造物。
  12. 【請求項１２】前記突起部は、前記基板から形成されて
    いることを特徴とする請求項１１記載の搭載用構造物。
  13. 【請求項１３】前記突起部は、前記基板を異方性エッチ
    ングすることにより形成されることを特徴とする請求項
    １２記載の搭載用構造物。
  14. 【請求項１４】前記貯蔵部は、前記基板から形成されて
    いることを特徴とする請求項１３記載の搭載用構造物。
  15. 【請求項１５】前記貯蔵部は、前記基板を異方性エッチ
    ングすることにより形成されることを特徴とする請求項
    １４記載の搭載用構造物。
  16. 【請求項１６】前記導通路は、前記基板から形成されて
    いることを特徴とする請求項１５記載の搭載用構造物。
  17. 【請求項１７】前記導通路は、前記基板を異方性エッチ
    ングすることにより形成されることを特徴とする請求項
    １６記載の搭載用構造物。
  18. 【請求項１８】第１表面を有する基板と、 前記基板上に形成された複数の搭載用構造物とを有し、 前記搭載用構造物は、 前記基板の第１表面から延材する複数の突起部と、 前記基板の第１表面から延材し、前記突起部を包囲して
    ウェルを形成する壁とを有することを特徴とする複数の
    半導体素子と共に使用されるキャリヤ基板。
  19. 【請求項１９】前記ウェルは、接着材料を収納すること
    を特徴とする請求項１８記載のキャリヤ基板。
  20. 【請求項２０】前記接着材料を収納するために前記ウェ
    ルに接続され、前記基板内に形成された貯蔵部を更に有
    することを特徴とする請求項１９記載のキャリヤ基板。
  21. 【請求項２１】前記搭載用構造物に対しそれぞれ２個の
    貯蔵部を有することを特徴とする請求項２０記載のキャ
    リヤ基板。
  22. 【請求項２２】前記搭載用構造物に対し、１対の導通路
    を更に有し、 ぜんき各導通路は、貯蔵部とウェルとを接続することを
    特徴とする請求項２１記載のキャリヤ基板。
  23. 【請求項２３】前記搭載用構造物に対する突起部は、光
    学素子を受け入れるよう構成されていることを特徴とす
    る請求項１９記載のキャリヤ基板。
  24. 【請求項２４】前記壁は、突起部より上に伸びているこ
    とを特徴とする請求項１９記載のキャリヤ基板。
  25. 【請求項２５】前記複数の突起部は、前記基板の第１表
    面とほぼ等しい高さに伸びていることを特徴とする請求
    項１９記載のキャリヤ基板。
  26. 【請求項２６】第１表面を有する基板と、 前記搭載用構造物とからなり、 前記搭載用構造物は、前記基板の第１表面から延材する
    複数の突起部と、 前記基板の第１表面から延材し、前記突起部を包囲して
    ウェルを形成する壁と、 前記突起部に接着されるよう、そして突起部状に搭載さ
    れた光学素子とを有することを特徴とする半導体デバイ
    ス。
  27. 【請求項２７】複数の光学素子を有し、 前記各光学素子は、前記搭載用構造物の突起部の上に搭
    載され、 各光学素子は、互いに平面上で整合していることを特徴
    とする請求項２６記載の半導体デバイス。
  28. 【請求項２８】前記壁は、突起部より上に伸びているこ
    とを特徴とする請求項２７記載の半導体デバイス。
  29. 【請求項２９】前記複数の突起部は、前記基板の第１表
    面から等しい量だけ伸びていることを特徴とする請求項
    ２６記載の半導体デバイス。
  30. 【請求項３０】前記ウェルは、接着材料を収納すること
    を特徴とする請求項２８記載の半導体デバイス。
  31. 【請求項３１】前記接着材料は、エポキシであることを
    特徴とする請求項３０記載の半導体デバイス。
  32. 【請求項３２】前記光学素子は、エポキシにより前記突
    起部の上に固着されることを特徴とする請求項３１記載
    の半導体デバイス。
  33. 【請求項３３】前記ウェルに接続され、前記基板内に具
    備された貯蔵部を更に有することを特徴とする請求項３
    １記載の半導体デバイス。
  34. 【請求項３４】前記搭載用構造物に対し、それぞれ２個
    の貯蔵部を有することを特徴とする請求項３３記載の半
    導体デバイス。
  35. 【請求項３５】前記搭載用構造物に対し、１対の導通路
    を更に有し、 ぜんき各導通路は、貯蔵部とウェルとを接続することを
    特徴とする請求項３４記載の半導体デバイス。
  36. 【請求項３６】半導体素子を搭載用構造物を有する半導
    体デバイスに搭載する方法において、 前記搭載用構造物は、ウェルを形成する壁により包囲さ
    れた複数の突起部を有し、 （Ａ） 前記突起部の上まで前記ウェル内に接着材料を
    具備するステップと、 （Ｂ） 前記半導体素子を前記接着材料と接触するまで
    下降させるステップと、 （Ｃ） 前記半導体素子を前記突起部に接触させるステ
    ップと、 （Ｄ） 前記接着材料を硬化させるステップとを有する
    ことを特徴とする半導体素子を半導体デバイスに搭載す
    る方法。
  37. 【請求項３７】前記接着材料は、前記突起部の上のレベ
    ルまで充填することを特徴とする請求項３６記載の方
    法。
  38. 【請求項３８】前記（Ｄ）のステップにより半導体素子
    を引っ張り力をかけることを特徴とする請求項３６記載
    の方法。
  39. 【請求項３９】前記半導体素子は、光学素子を含むこと
    を特徴とする請求項３６記載の方法。
  40. 【請求項４０】複数の半導体素子を複数の搭載用構造物
    を有する半導体デバイスに平面上に整合させる方法にお
    いて、 前記搭載用構造物は、ウェルを形成し、壁により包囲さ
    れた複数の突起部を有し、 （Ａ） 前記突起部の上まで前記各ウェル内に接着材料
    を具備するステップと、 （Ｂ） 前記半導体素子を前記各ウェル内の前記接着材
    料と接触するまで下降させるステップと、 （Ｃ） 前記半導体素子を前記搭載用構造物の前記突起
    部に接触させるステップと、 （Ｄ） 前記半導体素子を他の半導体素子と整合させる
    ステップと、 （Ｅ） 前記接着材料を硬化させるステップとを有する
    ことを特徴とする複数の半導体素子を複数の搭載用構造
    物を有する半導体デバイスに平面上に整合させる方法。
  41. 【請求項４１】前記接着材料は、前記突起部の上のレベ
    ルまで充填することを特徴とする請求項４０記載の方
    法。
  42. 【請求項４２】前記（Ｅ）のステップにより半導体素子
    に引っ張り力をかけることを特徴とする請求項４０記載
    の方法。
  43. 【請求項４３】前記半導体素子は、光学素子を含むこと
    を特徴とする請求項４０記載の方法。
  44. 【請求項４４】半導体デバイスは、光学デバイスを含む
    ことを特徴とする請求項４３記載の方法。
JP2001105787A 2000-04-04 2001-04-04 半導体素子を搭載する方法とその搭載用構造物 Withdrawn JP2002014264A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/542937 2000-04-04
US09/542,937 US6404566B1 (en) 2000-04-04 2000-04-04 Apparatus and method for assembling optical devices

Publications (2)

Publication Number Publication Date
JP2002014264A true JP2002014264A (ja) 2002-01-18
JP2002014264A5 JP2002014264A5 (ja) 2008-05-22

Family

ID=24165906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001105787A Withdrawn JP2002014264A (ja) 2000-04-04 2001-04-04 半導体素子を搭載する方法とその搭載用構造物

Country Status (5)

Country Link
US (1) US6404566B1 (ja)
EP (1) EP1143519A3 (ja)
JP (1) JP2002014264A (ja)
CN (1) CN1255692C (ja)
CA (1) CA2342726C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR0205106A (pt) 2001-05-09 2003-06-17 Shindengen Electric Mfg Dispositivo semicondutor e seu método de fabricação
US20040161220A1 (en) * 2002-09-09 2004-08-19 Adc Telecommunications, Inc. Method for face-mounting optical components and devices using same
US20040169926A1 (en) * 2002-09-10 2004-09-02 Adc Telecommunications, Inc. Module assembly for fiber optic isolator
US6805786B2 (en) 2002-09-24 2004-10-19 Northrop Grumman Corporation Precious alloyed metal solder plating process
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
CN101382696B (zh) * 2007-09-07 2010-08-25 群康科技(深圳)有限公司 光学膜片自动组装系统和光学膜片自动组装方法
JP2010008901A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 光学部品の接着面構造
US8836100B2 (en) 2009-12-01 2014-09-16 Cisco Technology, Inc. Slotted configuration for optimized placement of micro-components using adhesive bonding

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114828A (ja) * 1984-06-29 1986-01-23 Omron Tateisi Electronics Co ミラ−の精密取付方法
JPH02310510A (ja) * 1989-05-26 1990-12-26 Fujitsu Ltd 光学デバイス
GB2233152A (en) * 1989-06-10 1991-01-02 Plessey Co Plc Bonding a device to a substrate
US5607488A (en) * 1990-05-21 1997-03-04 Wiand; Ronald C. Molded abrasive article and process
JPH0545543A (ja) * 1991-08-08 1993-02-23 Japan Steel Works Ltd:The 光部品固定方法
JP2976642B2 (ja) * 1991-11-07 1999-11-10 日本電気株式会社 光結合回路
JPH0851143A (ja) * 1992-07-20 1996-02-20 Nikon Corp 基板保持装置
KR960011655B1 (en) * 1993-04-20 1996-08-24 Hyundai Electronics Ind Dram cell capacitor and the method
GB2310052B (en) * 1996-02-08 2000-01-19 Northern Telecom Ltd Securing an optical fibre in a v-groove
US5838703A (en) 1996-09-30 1998-11-17 Motorola, Inc. Semiconductor laser package with power monitoring system and optical element
US5905750A (en) 1996-10-15 1999-05-18 Motorola, Inc. Semiconductor laser package and method of fabrication
US5757561A (en) 1996-11-26 1998-05-26 Newport Corporation Precision optical mounts
US6223103B1 (en) * 1997-11-12 2001-04-24 Lear Automotive Dearborn, Inc. Driver display with highlighted images

Also Published As

Publication number Publication date
CN1255692C (zh) 2006-05-10
EP1143519A2 (en) 2001-10-10
CA2342726C (en) 2006-02-07
CA2342726A1 (en) 2001-10-03
EP1143519A3 (en) 2007-05-02
US6404566B1 (en) 2002-06-11
CN1316657A (zh) 2001-10-10

Similar Documents

Publication Publication Date Title
US6363201B2 (en) Fiber array with wick-stop trench for improved fiber positioning
US6526204B1 (en) Optical fiber array for preventing flow of glue between fibers and waveguide
JP3484543B2 (ja) 光結合部材の製造方法及び光装置
US20190179091A1 (en) Optically aligned hybrid semiconductor device and method
EP0283301A2 (en) Connecting optical fibers
US8542963B2 (en) Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system
CN215067594U (zh) 光波导元件
US7317746B2 (en) Method and device for passive alignment
US20080031583A1 (en) Flexible optical waveguide film, optical transceiver module, multi-channel optical transceiver module, and method of manufacturing flexible optical waveguide film
JPH04230088A (ja) 光モジュールの製造方法
US6215946B1 (en) V-groove chip with wick-stop trench for improved fiber positioning
JP2002014264A (ja) 半導体素子を搭載する方法とその搭載用構造物
KR100446086B1 (ko) 도파관을소자에결합하는방법및장치
CN116088099B (zh) 一种光学谐振腔耦合结构及其封装方法
US5970200A (en) Apparatus having optical components and a manufacturing method thereof
JPH08264748A (ja) 光導波路集積回路装置及びその製造方法
JPH1114860A (ja) 光結合構造
JP3168297B2 (ja) 光学素子取り付け方法
JPH0961664A (ja) 光伝送装置用部品
US6440776B1 (en) Securing an optical component onto a micro bench
JPH10200153A (ja) 受／発信光モジュール
JP2001343547A (ja) 光ファイバアレイ
JP2000131556A (ja) 光導波路と光ファイバとの接続構造および接続方法
JP4156442B2 (ja) 平面光回路部品及びその作製方法
JPH05114800A (ja) 電子部品の実装方法及び実装装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090724