JP2002185103A - 実装用基板の実装面における電極パッドの平坦性評価方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の実装用基板の実装面の平坦性評価方法
では、実際の実装プロセスを反映した電極パッドのなす
面の平坦度を得ることが困難であり、実際の平坦度から
乖離して評価してしまうという問題点があった。 【解決手段】 半導体装置１の実装面に複数の電極パッ
ド４を有する実装用基板３に対し、電極パッド４のうち
のｎ個（ただし、ｎは４以上の整数）に設定した測定点
について測定したｎ組の３次元座標データから最小二乗
法を用いて得られる平面を第１仮想平面とし、次いで第
１仮想平面からの高さが最も低い点を除いた（ｎ−１）
組の３次元座標データから最小二乗法を用いて得られる
平面を第２仮想平面とし、以下順次同様にして３次元座
標データが３組になるまで繰り返し、この３組の３次元
座標データによって得られる第（ｎ−２）仮想平面を得
た後、ｎ点について第（ｎ−２）仮想平面から見た距離
を評価高さとして求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報通信分野や半導
体分野等において半導体素子や半導体素子を半導体素子
収納用パッケージに収容して成る半導体デバイス等の半
導体装置をいわゆるフリップチップ実装法により実装す
る実装面を有する実装用基板について、その実装面の平
坦性を評価するのに好適な平坦性評価方法に関するもの
である。

【０００２】

【従来の技術】近年、回路基板や半導体素子収納用パッ
ケージ等の配線基板として用いられる実装用基板に半導
体素子や半導体素子を収容した半導体デバイス等の半導
体装置を実装する方法として、いわゆるフリップチップ
実装法が多用されるようになっている。この実装法は、
例えば、半導体装置の実装面側の電極上に金や半田材料
等から成る突起電極を設け、一方、この半導体装置が実
装される実装用基板の実装面にはこの突起電極に対向す
る位置に電極パッドを設けておき、これら半導体装置の
突起電極と実装用基板の電極パッドとを位置合わせして
半導体装置を載置した後に加熱加圧することにより、ま
たは半導体装置を介して突起電極と電極パッドに超音波
エネルギーを印加することにより突起電極と電極パッド
とを接合して、半導体装置を実装用基板にいわゆるフェ
ースダウンで実装するものである。

【０００３】このようなフリップチップ実装において実
装用基板の電極パッドと半導体装置の突起電極とを機械
的に接合し、かつ電気的に接続する方法には、様々な方
法が用いられている。

【０００４】例えば、図４（ａ）に側面図で示すよう
に、半導体装置としての半導体素子１を、その下面に形
成された突起電極２の先端に例えば銀ペースト５を塗布
して実装用基板３の上面の素子実装領域に形成された電
極パッド４と当接させて載置した後、同図（ｂ）に同様
の側面図で示すように、半導体素子１の上からツール
（加圧加熱手段）６により加熱加圧して、突起電極２と
電極パッド４とを銀ペースト５等を介して接続する方法
がある。

【０００５】また、半導体素子の突起電極を金で形成
し、実装用基板の実装面に形成された電極パッドの表面
も金で形成して、銀ペーストや半田材料を用いずに突起
電極と電極パッドを位置合わせし、これに超音波を加え
ることが可能なツールにより超音波を印加して、超音波
と加熱のみで接続する方法もある。

【０００６】

【発明が解決しようとする課題】しかしながら、これら
の方法によって半導体装置を信頼性良く実装するために
は、半導体装置の突起電極の高さが一様に揃っているこ
とと、実装用基板の反りが少なく、実装用基板上の電極
パッドの高さが揃っていることが非常に重要となる。そ
のため、実装用基板上の電極パッドの高さがどの程度揃
っているのかを表す指標により、製品の良否を判定する
ことが必要となってきている。

【０００７】そこで、実際の実装プロセスを考慮する
と、半導体装置を実装用基板に押し付けた際に、まず、
半導体装置の実装面側表面が成す平面すなわち下面の突
起電極の先端により形成される平面が実装用基板に近づ
いて行き、実装用基板の実装面の電極パッドのうち、半
導体装置の下面に最も近い、すなわち、最も高い３点の
電極パッドにて半導体装置を支持した後、それらの突起
電極が変形することによってその他の突起電極も電極パ
ッドに接触し接合されることとなる。このとき、最後に
突起電極が接触し接合されるのは実装面における高さが
最も低い電極パッドである。したがって、実装用基板の
平坦性の評価としては、この最も低い電極パッドに対す
る、最も高い３点の電極パッドを共有する仮想平面から
見た高さを指標として用いることが望ましいといえる。

【０００８】これに対し、従来、実装用基板の平坦性の
指標としては、実装用基板の実装面上の特定の電極パッ
ド３点を固定してその３点を共有する仮想平面を設け、
その仮想平面から見た各電極パッドに対応する測定点の
高さのうち、最も低い点の高さを求め、これを指標とす
るものであった。

【０００９】また、従来の実装用基板の平坦性の他の指
標としては、実装用基板の実装面上の各電極パッド点の
３次元座標測定系における平面座標と高さとを一組とし
て測定し、得られた３次元座標データを用いて最小二乗
法により仮想平面を得た後、その仮想平面から見た各電
極パッドの高さのうち、最も高い点と最も低い点の差分
を平坦度として求め、これを指標とするものであった。

【００１０】しかしながら、従来の前者のような実装用
基板の平坦性評価方法においては、平坦性を評価するた
めの仮想平面を決定する３点が実装平面上の予め選定さ
れた特定の位置のものに固定されており、その３点を共
有する仮想平面が必ずしも実際の実装プロセスを反映す
るのに有効な平面として得られるとは限らず、場合によ
っては仮想平面が極端に傾斜してしまうことがあった。
このため、極端に傾斜した仮想平面から見た各点までの
距離は大きくばらついてしまい、それによって得られた
平坦性の指標は大きくばらつくこととなり、その結果、
実装面の平坦性を実際の平坦度から乖離して評価してし
まうことになるという問題点があった。

【００１１】また、従来の後者のような実装用基板の平
坦性評価方法においては、得られる仮想平面が実際の実
装プロセスを反映するものではなく、単に平均的な平面
として求められているために、それによって得られた平
坦度としては平坦度が良好であるような評価結果が得ら
れることとなり、その結果、実際の平坦度から乖離して
評価してしまうことになるという問題点があった。

【００１２】本発明は上記従来技術における問題点に鑑
みてなされたものであり、その目的は、実装用基板の実
装面について実際の実装プロセスを反映した平坦性の指
標を求めることができ、この実装面の電極パッドに対し
て半導体装置を実装する際の良否判定、ならびにこの実
装用基板に半導体装置を実装して得られる製品の良否判
定を容易かつ確実に行なうことができる実装用基板の実
装面における電極パッドの平坦性評価方法を提供するこ
とにある。

【００１３】

【課題を解決するための手段】本発明の実装用基板の実
装面における電極パッドの平坦性評価方法は、半導体装
置が実装される実装面に前記半導体装置の突起電極が接
続される複数の電極パッドを有する実装用基板に対し、
前記電極パッドのうちの前記実装面上で分散配置される
ように選択したｎ個（ただし、ｎは４以上の整数）に設
定した測定点について３次元座標測定系における平面座
標と高さとを一組として測定し、それにより得られるｎ
組の３次元座標データから最小二乗法を用いて得られる
平面を第１仮想平面として得て、次いで前記ｎ点のうち
前記第１仮想平面からの高さが最も低い点を除いた（ｎ
−１）組の３次元座標データから最小二乗法を用いて得
られる平面を第２仮想平面として得て、以下順次同様に
して直前に得た仮想平面からの高さが最も低い点を除い
た３次元座標データが３組になるまで繰り返し、この３
組の３次元座標データによって得られる第（ｎ−２）仮
想平面を得た後、前記ｎ点について前記第（ｎ−２）仮
想平面から見た距離を評価高さとして求めることを特徴
とするものである。

【００１４】また、本発明の実装用基板の実装面におけ
る電極パッドの平坦性評価方法は、上記の方法におい
て、前記評価高さのうちの最も低い高さの値を前記複数
の電極パッドにより形成される面の平坦度とすることを
特徴とするものである。

【００１５】

【発明の実施の形態】本発明の実装用基板の平坦性評価
方法によれば、実装用基板の実装面に形成された複数の
電極パッドのうちの実装面上で分散配置されるように選
択したｎ個（ただし、ｎは４以上の整数）に設定した測
定点について、３次元座標測定系における平面座標と高
さとを一組として測定し、これらｎ点の測定点の平面座
標と高さとから得られるｎ組の３次元座標データを用い
て実装面の平坦性を評価するものであって、ｎ組の３次
元座標データから最小二乗法を用いて得られる平面を第
１仮想平面として得て、次いでこれらｎ点のうち第１仮
想平面からの高さが最も低い点を除いた（ｎ−１）組の
３次元座標データから最小二乗法を用いて得られる平面
を第２仮想平面として得て、以下順次同様にして直前に
得た仮想平面からの高さが最も低い点を除いた３次元座
標データが３組になるまで繰り返し、この３組の３次元
座標データによって得られる第（ｎ−２）仮想平面を得
た後、元のｎ点について第（ｎ−２）仮想平面から見た
距離を各測定点に対する評価高さとして求めることか
ら、各測定点について最も高い３点の電極パッドを共有
する仮想平面からみた評価高さをそれぞれの実装面にお
ける高さの指標として用いることができるため、実際の
実装プロセスを反映した平坦性評価のための指標を得る
ことができ、より有用な平坦性評価を行なうことができ
る。

【００１６】すなわち、半導体装置を実装用基板の実装
面に押し付けた際に、まず半導体装置の実装面側表面が
成す平面すなわち下面の突起電極の先端により形成され
る平面が実装用基板の実装面に近づいて行き、実装面に
形成された複数の電極パッドのうち、半導体装置の下面
の突起電極の先端により形成される平面に最も近い、す
なわち最も高さが高い３点の電極パッドにて半導体装置
を支持した後、これらの突起電極の変形によってその他
の突起電極も電極パッドに接触し接合され、最後に突起
電極が接触し接合される最も高さが低い電極パッドの高
さを、最も高い３点の電極パッドを共有する仮想平面か
ら見た評価高さとして求めることが可能となるために、
実装面の平坦度を求めるための仮想平面を決定する３点
が実際の実装プロセスを反映するのに十分な平面として
得られるようになり、実際の平坦度から乖離して評価し
てしまうことがなくなって、実際の実装プロセスを反映
した仮想平面を確実に得ることができる。その結果、実
際の実装プロセスを反映した平坦性を評価し、また平坦
度を求めることが可能となり、この実装面の電極パッド
に対して半導体装置を実装する際の良否判定、ならびに
この実装用基板に半導体装置を実装して得られる製品の
良否判定を容易かつ確実に行なうことができる実装用基
板の実装面における電極パッドの平坦性評価方法とな
る。

【００１７】また、本発明の実装用基板の実装面におけ
る電極パッドの平坦性評価方法によれば、評価高さのう
ちの最も低い高さの値を実装面の複数の電極パッドによ
り形成される面の平坦度として求める場合には、実装面
において最も低い電極パッドに対する、最も高い３点の
電極パッドを共有する仮想平面から見た評価高さをその
指標として用いることができ、実際の実装プロセスを反
映した平坦度の指標を得ることができるため、実装面の
平坦度としてより適切な指標を用いてより有用な平坦性
評価を行なうことができる。その結果、この平坦度を指
標として、この実装面の電極パッドに対して半導体装置
を実装する際の良否判定、ならびにこの実装用基板に半
導体装置を実装して得られる製品の良否判定を容易かつ
確実に行なうことができる。

【００１８】なお、本発明の平坦性評価方法において、
電極パッドのうちから実装面上で分散配置されるように
ｎ個を選択する際には、選択された電極パッドの配置が
実装面上の１箇所近傍に集中したり、片側に偏って配置
されたり、あるいは一直線状の配置されたりするような
配置を選択せず、複数の電極パッドの全体の配置に応じ
て、これに半導体装置を実装するときの実際の実装プロ
セスが反映され、平坦性評価に有効な評価高さが得られ
るように適当な分散状態となるように電極パッドを選択
する。

【００１９】例えば、通常の半導体素子チップにおける
電極パッドの配列としては半導体素子チップの外辺近傍
に配置され、信号の入出力および電源の供給は外辺から
内部の能動素子領域へと引き回しがなされており、ま
た、接地を確実に行なうための接地電極パッドについて
も能動素子領域から外辺へ引き回された位置に設置され
ている。このように外辺に引き出す電極パッドの配置と
しては信号の入出力の経路として入力側と出力側は対向
した配置あるいは能動素子領域を基準に概ね直交した位
置に配置され、また、電源供給の電極パッドは信号入出
力部に干渉しない位置に配置されるものである。このた
め、半導体素子チップあるいは半導体装置の電極パッド
の配列からｎ個を選択するのに好適な形態としては、半
導体素子チップあるいは半導体装置の外辺を成す少なく
とも３辺の近傍に分散された配置とすることが通常であ
り、最も一般的な配置として好ましいものと言える。

【００２０】また、本発明の実装用基板の実装面におけ
る電極パッドの平坦性評価方法においては、各測定点に
おける平面座標と高さとの組の測定を非接触式測定にて
行なうことにより、実装面における電極パッドの状態を
変化させることなく評価を完了できるので、評価時の状
態が実装時にそのまま維持されることとなり、評価結果
を実装プロセスに反映させることができる点で好ましい
ものとなる。

【００２１】

【実施例】次に、本発明の実装用基板の実装面における
電極パッドの平坦性評価方法について、図面を参照しつ
つ具体例を詳細に説明する。

【００２２】〔例１〕まず、実装用基板の絶縁基板とし
て厚さ0.4ｍｍで一辺が10ｍｍの正方形の外形を有する
アルミナセラミック基板を用い、この基板上の実装面
に、膜厚が10μｍのＷ／Ｎｉ／Ａｕ層から成る複数の電
極パッドを設けた。なお、実装面は一辺が２ｍｍの正方
形状であり、電極パッドは中心座標が表１に示す位置と
なるように一辺が80μｍの正方形状に形成し、概略の形
状として図１に示すようなものとした。

【００２３】図１は本発明の平坦性評価方法が適用され
る実装用基板の例を示す平面図である。図１において、
３は実装用基板であり、４は実装用基板３の実装面に設
けられた電極パッドである。８は実装用基板３の周辺部
の実装面の外側領域に設けられた導通試験用電極パッド
であり、７の引き出し線路により電極パッド４と接続さ
れた構造となっている。

【００２４】一方、半導体装置としての半導体素子に
は、素子材料が厚さ0.1ｍｍのＧａＡｓであり、その下
面の略全面に導体膜を形成し、直径が60μｍの金から成
る複数の突起電極を実装用基板の上面の電極パッドに対
応した位置に形成されているものを用いた。

【００２５】そして、この実装用基板について各電極パ
ッドの中心位置を非接触式の形状測定機により平面座標
および高さを１組として測定し、24組の３次元座標デー
タを抽出した。

【００２６】その後、この実装用基板に、フリップチッ
プ実装機により半導体素子を位置合わせして各突起電極
をそれぞれに対応する電極パッドに当接させ、熱および
圧力を半導体素子に印加することにより突起電極を電極
パッドに接合して半導体素子をフリップチップ実装し、
導通試験用試料を得た。

【００２７】そして、この実装用基板の各電極パッドに
ついて測定した24組の３次元座標データを用いて実装面
における電極パッドの平坦性を評価した。

【００２８】まず、本発明の平坦性評価方法の例とし
て、前述の全24組の３次元座標データにより最小二乗法
を用いて得られる平面を第１仮想平面として得た後、全
24点のうち第１仮想平面からの高さが最も低い点を除い
た残りの23点の３次元座標データにより最小二乗法を用
いて第２仮想平面を決定し、以下順次同様にして残りの
３次元座標データの数が３組になるまで仮想平面の決定
および最低点の除去の処理を繰り返し、最終的に残され
た３組のデータによって得られる第22仮想平面を決定し
た後、全24点の測定点について第22仮想平面から見た距
離を各測定点についての評価高さとして求め、表１の手
法ＡのＡ（最終）欄に示した。なお、各仮想平面をＺ＝
ｍ１Ｘ＋ｍ２Ｙ＋ｂとして表したときの各係数ｍ１、ｍ
２、ｂも同一欄下方に示した。

【００２９】また、比較例（従来の評価方法）として、
特定の３点として実装面上の正方形状の頂点に位置する
４点のうち電極パッドNo.１、No.７、No.13を設定し、
この３点を共有する平面を仮想平面として算出し、各電
極パッドのその平面から見た高さを抽出し、表１の手法
Ｂ欄に示した。なお、この仮想平面をＺ＝ｍ１Ｘ＋ｍ２
Ｙ＋ｂとして表したときの各係数ｍ１、ｍ２、ｂも同一
欄下方に示した。

【００３０】また、他の比較例（従来の他の評価方法）
として、前述の全24点の電極パッドの３次元座標データ
の組により最小二乗法を用いて得られる平面を仮想平面
として決定し、全24点の測定点をこの仮想平面から見た
高さとして求め、表１の手法Ｃ欄に示した。また、この
仮想平面をＺ＝ｍ１Ｘ＋ｍ２Ｙ＋ｂとして表したときの
各係数ｍ１、ｍ２、ｂも同一欄下方に示した。なお、こ
の例は本発明の平坦性評価方法における評価手法の最初
の段階（手法Ａ１）に相当する。

【００３１】

【表１】

【００３２】そして、これら手法ＡおよびＢおよびＣに
より得られた実装用基板の高さデータを電極パッドNo.
１〜No.24の順に、実装領域を周回するようにして抽出
した結果を図２に線図で示す。図２において、横軸は電
極パッドNo.1を始点としてNo.1〜No.24へと周回したと
きのNo.1からの周回長（周回したときにその経路をたど
った距離を指す。単位：ｍｍ）を、縦軸は各手法により
抽出された平坦性を評価する仮想平面から見た高さ（単
位：μｍ）を表しており、実線は手法Ａにより得られた
結果を、破線は手法Ｂにより得られた結果を、一点鎖線
は手法Ｃにより得られた結果を示している。

【００３３】図２より、手法Ａでは電極パッドNo.７が
最も低くなり、手法Ｂでは電極パッドNo.20が最も低く
なり、手法Ｃでは電極パッドNo.21が最も低い電極パッ
ドとして評価されることが分かる。

【００３４】一方、導通試験用電極パッドを用いて各電
極パッドと突起電極との導通を確認したところ、電極パ
ッドNo.７において導通不良が生じていることが分かっ
た。

【００３５】そして、この導通不良が生じている電極パ
ッドについては、本発明の実装用基板の実装面における
電極パッドの平坦性評価方法である手法Ａによって最も
低いと判定された電極パッドであり、実際の実装プロセ
スを反映した評価結果を得るに至った。

【００３６】これにより、本発明の実装用基板の実装面
における電極パッドの平坦性評価方法によれば、実際の
実装プロセスを反映した平坦性の指標である評価高さお
よび平坦度を得ることができ、実装面の電極パッドに対
して半導体装置を実装する際の良否判定、ならびにこの
実装用基板に半導体装置を実装して得られる製品の良否
判定を容易かつ確実に行なうことができることが確認で
きた。

【００３７】〔例２〕〔例１〕と同様の実装用基板およ
び半導体装置を200個ずつ作製し、各実装用基板を本発
明の実装用基板の実装面における電極パッドの平坦性評
価方法により平坦度を評価した後、実装用基板に、フリ
ップチップ実装機により半導体素子を位置合わせして各
突起電極をそれぞれに対応する電極パッドに当接させ、
熱および圧力を半導体素子に印加することにより突起電
極を電極パッドに接合して半導体素子をフリップチップ
実装し、導通試験用試料を得た。

【００３８】そして、各導通試験用試料を用いて導通試
験用電極パッドを利用して電極パッドと突起電極との導
通試験を実施した結果、14個の試料において導通不良が
発生していることが分かった。

【００３９】そして、各実装用基板の平坦度の分布とし
て図３にヒストグラムで示すような結果が得られた。こ
の結果、導通試験において接続不良となった14個の試料
は本発明の実装用基板の平坦性評価方法によって得られ
た平坦度が９μｍより大きなものであることが分かり、
電極パッドの高さのばらつきに起因する接続不良の発生
と本発明により得られた評価指標とが良好に一致するこ
とが分かった。

【００４０】これにより、本発明の実装用基板の実装面
における電極パッドの平坦性評価方法は、実際の実装プ
ロセスを反映した平坦性の評価指標を得ることができ、
実装面の電極パッドに対して半導体装置を実装する際の
良否判定、ならびにこの実装用基板に半導体装置を実装
して得られる製品の良否判定を容易かつ確実に行なうこ
とができる実装面の電極パッドに対して半導体装置を実
装する際の良否判定、ならびにこの実装用基板に半導体
装置を実装して得られる製品の良否判定を容易かつ確実
に行なうことができる評価方法であることが確認でき
た。

【００４１】なお、以上はあくまで本発明の実施の形態
の例示であって、本発明はこれらに限定されるものでは
なく、本発明の要旨を逸脱しない範囲で種々の変更や改
良を加えることは何ら差し支えない。

【００４２】例えば、各点の測定において、１組の３次
元座標データを抽出する際に、電極パッドの中心につい
て測定するだけでなく、その周囲を複数点測定して、そ
れらの測定値を平均したものをその電極パッドについて
の１組の３次元座標データとしてもよい。

【００４３】また、例えば、実装用基板の形状として、
半導体装置を実装する際に、支持し得る３点の電極パッ
ドがある特定の電極パッドのみに存在し、他の接続用電
極パッドでは支持し得ないことが分かっているときに
は、その支持し得る複数の電極パッドについてのみ本発
明の平坦度評価方法を適用して仮想平面を抽出した後、
全ての電極パッドについてその仮想平面から見た評価高
さにより平坦性を評価するようにしてもよい。

【００４４】

【発明の効果】以上のように、本発明の実装用基板の実
装面における電極パッドの平坦性評価方法によれば、実
装用基板の実装面に形成された複数の電極パッドのうち
の実装面上で分散配置されるように選択したｎ個（ただ
し、ｎは４以上の整数）に設定した測定点について、３
次元座標測定系における平面座標と高さとを一組として
測定し、これらｎ点の測定点の平面座標と高さとから得
られるｎ組の３次元座標データを用いて実装面の平坦性
を評価するものであって、ｎ組の３次元座標データから
最小二乗法を用いて得られる平面を第１仮想平面として
得て、次いでこれらｎ点のうち第１仮想平面からの高さ
が最も低い点を除いた（ｎ−１）組の３次元座標データ
から最小二乗法を用いて得られる平面を第２仮想平面と
して得て、以下順次同様にして直前に得た仮想平面から
の高さが最も低い点を除いた３次元座標データが３組に
なるまで繰り返し、この３組の３次元座標データによっ
て得られる第（ｎ−２）仮想平面を得た後、元のｎ点に
ついて第（ｎ−２）仮想平面から見た距離を各測定点に
対する評価高さとして求めることから、各測定点につい
て最も高い３点の電極パッドを共有する仮想平面からみ
た評価高さをそれぞれの実装面における高さの指標とし
て用いることができるため、実際の実装プロセスを反映
した平坦性評価のための指標を得ることができ、より有
用な平坦性評価を行なうことができる。

【００４５】その結果、実際の実装プロセスを反映した
平坦性を評価し、また平坦度を求めることが可能とな
り、この実装面の電極パッドに対して半導体装置を実装
する際の良否判定、ならびにこの実装用基板に半導体装
置を実装して得られる製品の良否判定を容易かつ確実に
行なうことができる。

【００４６】また、本発明の実装用基板の実装面におけ
る電極パッドの平坦性評価方法によれば、評価高さのう
ちの最も低い高さの値を実装面の複数の電極パッドによ
り形成される面の平坦度として求める場合には、実装面
において最も低い電極パッドに対する、最も高い３点の
電極パッドを共有する仮想平面から見た高さをその指標
として用いることができ、実際の実装プロセスを反映し
た平坦度の指標を得ることができるため、実装面の平坦
度としてより適切な指標を用いてより有用な平坦性評価
を行なうことができる。その結果、この平坦度を指標と
して、この実装面の電極パッドに対して半導体装置を実
装する際の良否判定、ならびにこの実装用基板に半導体
装置を実装して得られる製品の良否判定を容易かつ確実
に行なうことができる。

【００４７】以上により、本発明によれば、実装用基板
の実装面について実際の実装プロセスを反映した平坦性
の指標を求めることができ、この実装面の電極パッドに
対して半導体装置を実装する際の良否判定、ならびにこ
の実装用基板に半導体装置を実装して得られる製品の良
否判定を容易かつ確実に行なうことができる実装用基板
の実装面における電極パッドの平坦性評価方法を提供す
ることができた。

【図面の簡単な説明】

【図１】本発明の平坦性評価方法が適用される実装用基
板の一例を示す平面図である。

【図２】本発明の実装用基板の平坦性評価方法および従
来の実装用基板の平坦性評価方法により得られた実装用
基板の実装面における電極パッドの平坦性の評価結果の
比較を示す線図である。

【図３】本発明の実装用基板の平坦性評価方法により得
られた実装用基板の平坦度の分布を示すヒストグラムで
ある。

【図４】（ａ）および（ｂ）は、それぞれ半導体素子の
フリップチップ実装の工程を説明するための側面図であ
る。

【符号の説明】

１・・・・・・半導体装置 ２・・・・・・突起電極 ３・・・・・・実装用基板 ４・・・・・・電極パッド

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体装置が実装される実装面に前記半
   導体装置の突起電極が接続される複数の電極パッドを有
   する実装用基板に対し、前記電極パッドのうちの前記実
   装面上で分散配置されるように選択したｎ個（ただし、
   ｎは４以上の整数）に設定した測定点について３次元座
   標測定系における平面座標と高さとを一組として測定
   し、それにより得られるｎ組の３次元座標データから最
   小二乗法を用いて得られる平面を第１仮想平面として得
   て、次いで前記ｎ点のうち前記第１仮想平面からの高さ
   が最も低い点を除いた（ｎ−１）組の３次元座標データ
   から最小二乗法を用いて得られる平面を第２仮想平面と
   して得て、以下順次同様にして直前に得た仮想平面から
   の高さが最も低い点を除いた３次元座標データが３組に
   なるまで繰り返し、該３組の３次元座標データによって
   得られる第（ｎ−２）仮想平面を得た後、前記ｎ点につ
   いて前記第（ｎ−２）仮想平面から見た距離を評価高さ
   として求めることを特徴とする実装用基板の実装面にお
   ける電極パッドの平坦性評価方法。
2. 【請求項２】 請求項１記載の平坦性評価方法におい
   て、前記評価高さのうちの最も低い高さの値を前記複数
   の電極パッドにより形成される面の平坦度とすることを
   特徴とする実装用基板の実装面における電極パッドの平
   坦性評価方法。