JP2002196699A - アクティブマトリクス基板および液晶表示装置 - Google Patents
アクティブマトリクス基板および液晶表示装置Info
- Publication number
- JP2002196699A JP2002196699A JP2000393369A JP2000393369A JP2002196699A JP 2002196699 A JP2002196699 A JP 2002196699A JP 2000393369 A JP2000393369 A JP 2000393369A JP 2000393369 A JP2000393369 A JP 2000393369A JP 2002196699 A JP2002196699 A JP 2002196699A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- active matrix
- matrix substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 周辺回路実装時のストレスによる導電膜の剥
がれや削り取られを防止するアクティブマトリクス基板
を提供する。 【解決手段】 信号線11および走査線の給電電極を構成
する導電膜を窒化シリコンの絶縁保護膜35または酸化シ
リコンの層間絶縁膜34および窒化シリコンの絶縁保護膜
35によって覆う。給電電極領域には複数のコンタクトホ
−ル35aまたはコンタクトホールを形成する。これらコ
ンタクトホ−ルを通して導電膜と接続する電極膜36を積
層形成する。導電膜にアルミニウムを用いても、周辺回
路実装時のストレスによる導電膜のアルミニウムの剥が
れや削り取られを防止する。
がれや削り取られを防止するアクティブマトリクス基板
を提供する。 【解決手段】 信号線11および走査線の給電電極を構成
する導電膜を窒化シリコンの絶縁保護膜35または酸化シ
リコンの層間絶縁膜34および窒化シリコンの絶縁保護膜
35によって覆う。給電電極領域には複数のコンタクトホ
−ル35aまたはコンタクトホールを形成する。これらコ
ンタクトホ−ルを通して導電膜と接続する電極膜36を積
層形成する。導電膜にアルミニウムを用いても、周辺回
路実装時のストレスによる導電膜のアルミニウムの剥が
れや削り取られを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、画素電極をスイッ
チング素子にて駆動するアクティブマトリクス基板およ
び液晶表示装置に関する。
チング素子にて駆動するアクティブマトリクス基板およ
び液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置として、たとえばアクティ
ブマトリクス基板を用いたアクティブマトリクス型の液
晶表示装置が知られている。そして、このアクティブマ
トリクス基板は、絶縁性基板上に、複数の信号線および
走査線を層間絶縁物を介して互いに絶縁して交差するよ
うに配置され、これら信号線および走査線の各交差部分
にそれぞれ薄膜トランジスタ（Thin Film Transistor）
などのスイッチング素子を介して画素電極が設けられて
いる。また、アクティブマトリクス基板には対向基板が
対向して配設され、これらアクティブマトリクス基板お
よび対向基板間に液晶層が配設されている。そして、走
査線からの走査信号によってスイッチング素子を動作さ
せ、対応する信号線からの画像信号を画素電極に供給
し、液晶層を介して対向する対向基板とによって表示画
像を得ている。
ブマトリクス基板を用いたアクティブマトリクス型の液
晶表示装置が知られている。そして、このアクティブマ
トリクス基板は、絶縁性基板上に、複数の信号線および
走査線を層間絶縁物を介して互いに絶縁して交差するよ
うに配置され、これら信号線および走査線の各交差部分
にそれぞれ薄膜トランジスタ（Thin Film Transistor）
などのスイッチング素子を介して画素電極が設けられて
いる。また、アクティブマトリクス基板には対向基板が
対向して配設され、これらアクティブマトリクス基板お
よび対向基板間に液晶層が配設されている。そして、走
査線からの走査信号によってスイッチング素子を動作さ
せ、対応する信号線からの画像信号を画素電極に供給
し、液晶層を介して対向する対向基板とによって表示画
像を得ている。
【０００３】このようなアクティブマトリクス基板は、
近年の大形化、高精細化および高密度実装化に伴い、走
査線と、信号線と、これら走査線および信号線の給電電
極となど、電極の低抵抗化が要求され、アルミニウム
（Ａｌ）を基本とする電極の構造が主流である。
近年の大形化、高精細化および高密度実装化に伴い、走
査線と、信号線と、これら走査線および信号線の給電電
極となど、電極の低抵抗化が要求され、アルミニウム
（Ａｌ）を基本とする電極の構造が主流である。
【０００４】そして、給電電極は信号線や走査線の一端
部に設けられ、画素電極がマトリクス状に配列された表
示領域を囲む配線領域に配置されている。
部に設けられ、画素電極がマトリクス状に配列された表
示領域を囲む配線領域に配置されている。
【０００５】たとえば図６および図７に示すように、信
号線11の給電電極12は、５工程のフォトエッチングプロ
セス（Photo Etching Process）によって形成される。
すなわち、絶縁性基板であるガラス板13上に、酸化シリ
コン（ＳｉＯx）の層間絶縁膜14が形成され、この層間
絶縁膜14上に信号線11の給電電極12を構成する導電膜11
aが形成されている。
号線11の給電電極12は、５工程のフォトエッチングプロ
セス（Photo Etching Process）によって形成される。
すなわち、絶縁性基板であるガラス板13上に、酸化シリ
コン（ＳｉＯx）の層間絶縁膜14が形成され、この層間
絶縁膜14上に信号線11の給電電極12を構成する導電膜11
aが形成されている。
【０００６】また、この導電膜11aを含むガラス板13上
は、窒化シリコン（ＳｉＮx）の絶縁保護膜15によって
覆われるが、この絶縁保護膜15の給電電極領域には、導
電膜11aと相似形で、この導電膜11aより面積の小さなコ
ンタクトホール15aが形成されている。このコンタクト
ホール15aは、インジウム錫酸化物（Indium Tin Oxid
e）の電極膜16によって覆われている。したがって、信
号線11の給電電極12の膜構造は、ガラス板13から順に、
ＳｉＯx／Ａｌ／ＩＴＯの３層構造である。
は、窒化シリコン（ＳｉＮx）の絶縁保護膜15によって
覆われるが、この絶縁保護膜15の給電電極領域には、導
電膜11aと相似形で、この導電膜11aより面積の小さなコ
ンタクトホール15aが形成されている。このコンタクト
ホール15aは、インジウム錫酸化物（Indium Tin Oxid
e）の電極膜16によって覆われている。したがって、信
号線11の給電電極12の膜構造は、ガラス板13から順に、
ＳｉＯx／Ａｌ／ＩＴＯの３層構造である。
【０００７】また、図８および図９に示すように、走査
線21の給電電極22もフォトエッチングプロセスによって
形成される。すなわち、走査線21および給電電極22とな
るアルミニウムの導電膜21aはガラス板13上に形成さ
れ、ガラス板13上は酸化シリコンの絶縁保護膜15によっ
て覆われている。この絶縁保護膜15の給電電極領域に
は、導電膜21aと相似形で、この導電膜21aより面積の小
さなコンタクトホール15bが形成されている。そして、
このコンタクトホール15bはＩＴＯの電極膜16によって
覆われている。したがって、走査線21の給電電極22の膜
構造は、ガラス板13から順に、Ａｌ／ＩＴＯの２層構造
である。
線21の給電電極22もフォトエッチングプロセスによって
形成される。すなわち、走査線21および給電電極22とな
るアルミニウムの導電膜21aはガラス板13上に形成さ
れ、ガラス板13上は酸化シリコンの絶縁保護膜15によっ
て覆われている。この絶縁保護膜15の給電電極領域に
は、導電膜21aと相似形で、この導電膜21aより面積の小
さなコンタクトホール15bが形成されている。そして、
このコンタクトホール15bはＩＴＯの電極膜16によって
覆われている。したがって、走査線21の給電電極22の膜
構造は、ガラス板13から順に、Ａｌ／ＩＴＯの２層構造
である。
【０００８】このような構成において、たとえば信号線
11の給電電極12部分では、ＳｉＯｘ／Ａｌ／ＩＴＯの３
層構造であり、３０００オングストローム程度の膜厚の
アルミニウムの導電膜11aの上層には、外部回路との接
続をとるため、４００オングストローム程度の膜厚のＩ
ＴＯの電極膜16が１層形成されているのみである。この
ため、導電膜11aは外部からの応力を受け易く、周辺回
路実装時におけるストレスや周辺回路のリペアのストレ
スなどで、アルミニウム素材が剥がれたりするおそれ
や、アルミニウム素材が削り取られて短絡するおそれが
ある。
11の給電電極12部分では、ＳｉＯｘ／Ａｌ／ＩＴＯの３
層構造であり、３０００オングストローム程度の膜厚の
アルミニウムの導電膜11aの上層には、外部回路との接
続をとるため、４００オングストローム程度の膜厚のＩ
ＴＯの電極膜16が１層形成されているのみである。この
ため、導電膜11aは外部からの応力を受け易く、周辺回
路実装時におけるストレスや周辺回路のリペアのストレ
スなどで、アルミニウム素材が剥がれたりするおそれ
や、アルミニウム素材が削り取られて短絡するおそれが
ある。
【０００９】また、このことは走査線21の給電電極22に
ついても同様である。
ついても同様である。
【００１０】
【発明が解決しようとする課題】このように給電電極1
2，22を構成する導電膜の上層には薄い電極膜が１層形
成されているのみであるため、周辺回路実装時のストレ
スなどによってアルミニウム素材の剥がれや削り取られ
などが生じ、電極の短絡にもつながるおそれがある問題
を有している。
2，22を構成する導電膜の上層には薄い電極膜が１層形
成されているのみであるため、周辺回路実装時のストレ
スなどによってアルミニウム素材の剥がれや削り取られ
などが生じ、電極の短絡にもつながるおそれがある問題
を有している。
【００１１】本発明は、上記問題点に鑑みなされたもの
で、周辺回路実装時などのストレスでも導電膜の剥がれ
や削り取られを防止できるアクティブマトリクス基板お
よび液晶表示装置を提供することを目的とする。
で、周辺回路実装時などのストレスでも導電膜の剥がれ
や削り取られを防止できるアクティブマトリクス基板お
よび液晶表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、絶縁性基板上
に互いに絶縁して交差して配設された複数本の信号線お
よび走査線と、これら信号線および走査線に接続された
スイッチング素子と、このスイッチング素子により制御
される画素電極とを備え、前記信号線および走査線は、
導電膜、この導電膜を覆う絶縁層、この絶縁層に形成さ
れた複数のコンタクトホ−ル、および、前記絶縁層に積
層形成され前記複数のコンタクトホ−ルを通して前記導
電膜と接続される電極膜を有するもので、信号線および
走査線の導電膜を絶縁層によって覆い、この絶縁層に複
数のコンタクトホ−ルを形成し、これら複数のコンタク
トホ−ルを通して導電膜と接続する電極膜を絶縁層上に
積層形成したので、給電電極の導電膜が周辺回路実装時
のストレスになどのアルミニウムの剥がれや削り取られ
を防止する。
に互いに絶縁して交差して配設された複数本の信号線お
よび走査線と、これら信号線および走査線に接続された
スイッチング素子と、このスイッチング素子により制御
される画素電極とを備え、前記信号線および走査線は、
導電膜、この導電膜を覆う絶縁層、この絶縁層に形成さ
れた複数のコンタクトホ−ル、および、前記絶縁層に積
層形成され前記複数のコンタクトホ−ルを通して前記導
電膜と接続される電極膜を有するもので、信号線および
走査線の導電膜を絶縁層によって覆い、この絶縁層に複
数のコンタクトホ−ルを形成し、これら複数のコンタク
トホ−ルを通して導電膜と接続する電極膜を絶縁層上に
積層形成したので、給電電極の導電膜が周辺回路実装時
のストレスになどのアルミニウムの剥がれや削り取られ
を防止する。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１４】図５に示すように、アクティブマトリック
ス基板は、絶縁性基板としてのガラス板13上に複数本の
信号線11および走査線21が、図１および図２と、図３お
よび図４とで示す層間絶縁膜34を介して互いに交差配置
している。そして、これら複数本の信号線11および走査
線21の各交差部分には、対応する信号線11および走査線
21にスイッチング素子としての薄膜トランジスタ（Thin
Film Transistor）25を介して接続した画素電極26が設
けられている。
ス基板は、絶縁性基板としてのガラス板13上に複数本の
信号線11および走査線21が、図１および図２と、図３お
よび図４とで示す層間絶縁膜34を介して互いに交差配置
している。そして、これら複数本の信号線11および走査
線21の各交差部分には、対応する信号線11および走査線
21にスイッチング素子としての薄膜トランジスタ（Thin
Film Transistor）25を介して接続した画素電極26が設
けられている。
【００１５】このようなアクティブマトリクス基板は、
各画素電極26がマトリクス状に配置される表示領域13a
と、この表示領域13aの周囲を囲む配線領域13bとに区分
される。そして、各信号線11および各走査線21はそれぞ
れ端部に給電電極31，32を有するが、これら給電電極3
1，32はアクティブマトリクス基板上の配線領域13bに配
置されている。
各画素電極26がマトリクス状に配置される表示領域13a
と、この表示領域13aの周囲を囲む配線領域13bとに区分
される。そして、各信号線11および各走査線21はそれぞ
れ端部に給電電極31，32を有するが、これら給電電極3
1，32はアクティブマトリクス基板上の配線領域13bに配
置されている。
【００１６】次に、これら給電電極31，32の構造を図１
および図２と図３および図４とを参照して説明する。
および図２と図３および図４とを参照して説明する。
【００１７】まず、信号線11の給電電極31は、図１およ
び図２に示すように、５工程のフォトエッチングプロセ
ス（Photo Etching Process）によって形成される。す
なわち、ガラス板13上に、酸化シリコン（ＳｉＯx）の
層間絶縁膜34が形成され、この層間絶縁膜34上に信号線
11の給電電極31を構成するアルミニウム（Ａｌ）の導電
膜11aが形成されている。
び図２に示すように、５工程のフォトエッチングプロセ
ス（Photo Etching Process）によって形成される。す
なわち、ガラス板13上に、酸化シリコン（ＳｉＯx）の
層間絶縁膜34が形成され、この層間絶縁膜34上に信号線
11の給電電極31を構成するアルミニウム（Ａｌ）の導電
膜11aが形成されている。
【００１８】この導電膜11aを含む基板上は、窒化シリ
コン（ＳｉＮx）の絶縁保護膜35によって覆われる。こ
の絶縁保護膜35により給電電極領域に形成された１層の
絶縁層には、図１および図２で示すように、比較的小面
積のコンタクトホール35aが複数個形成されている。ま
た、これらコンタクトホール35aを含む絶縁保護膜35の
給電電極領域上には、インジウム錫酸化物（Indium Tin
Oxide）による電極膜36が積層形成されている。このた
め、電極膜36は複数個のコンタクトホール35aを通して
信号線11の導電膜11aと導電接続する。
コン（ＳｉＮx）の絶縁保護膜35によって覆われる。こ
の絶縁保護膜35により給電電極領域に形成された１層の
絶縁層には、図１および図２で示すように、比較的小面
積のコンタクトホール35aが複数個形成されている。ま
た、これらコンタクトホール35aを含む絶縁保護膜35の
給電電極領域上には、インジウム錫酸化物（Indium Tin
Oxide）による電極膜36が積層形成されている。このた
め、電極膜36は複数個のコンタクトホール35aを通して
信号線11の導電膜11aと導電接続する。
【００１９】したがって、信号線11の給電電極31の膜構
造は、ガラス板13から順にＳｉＯx／Ａｌ／ＩＴＯの３
層構造部分と、ＳｉＯx／Ａｌ／ＳｉＮx／ＩＴＯの４層
構造部分とが複合された構造となる。すなわち、導電膜
11aの表面に、２０００オングストローム程度の膜厚の
窒化シリコンの膜が余分に形成されたことになり、導電
膜11aに対する保護が強固となり、周辺回路実装時のス
トレスによる導電膜11aのアルミニウムの剥がれや削り
取られを防止できる。
造は、ガラス板13から順にＳｉＯx／Ａｌ／ＩＴＯの３
層構造部分と、ＳｉＯx／Ａｌ／ＳｉＮx／ＩＴＯの４層
構造部分とが複合された構造となる。すなわち、導電膜
11aの表面に、２０００オングストローム程度の膜厚の
窒化シリコンの膜が余分に形成されたことになり、導電
膜11aに対する保護が強固となり、周辺回路実装時のス
トレスによる導電膜11aのアルミニウムの剥がれや削り
取られを防止できる。
【００２０】なお、外部回路との接続面は給電電極31全
体が、ＩＴＯによる電極膜36により複数のコンタクトホ
ール35aを通して導電膜11aに接続しているため、導電膜
11aと電極膜36との間に絶縁保護膜35が形成されていて
も接続上の問題はない。
体が、ＩＴＯによる電極膜36により複数のコンタクトホ
ール35aを通して導電膜11aに接続しているため、導電膜
11aと電極膜36との間に絶縁保護膜35が形成されていて
も接続上の問題はない。
【００２１】また、走査線21の給電電極32も、図３およ
び図４で示すように、フォトエッチングプロセスによっ
て形成される。すなわち、走査線21および給電電極32と
なるアルミニウムの導電膜21aはガラス板13上に形成さ
れ、基板上は酸化シリコン膜の層間絶縁膜34および窒化
シリコンの絶縁保護膜35によって覆われている。これら
層間絶縁膜34および絶縁保護膜35の２層の絶縁層の給電
電極領域には、図３で示すように、比較的小面積のコン
タクトホール34a，35aが複数個形成されている。また、
絶縁保護膜35の給電電極領域上には、インジウム錫酸化
物の電極膜36が積層形成されている。このため、電極膜
36は複数個のコンタクトホール34a，35aを通して走査線
21の導電膜21aと導電接続される。
び図４で示すように、フォトエッチングプロセスによっ
て形成される。すなわち、走査線21および給電電極32と
なるアルミニウムの導電膜21aはガラス板13上に形成さ
れ、基板上は酸化シリコン膜の層間絶縁膜34および窒化
シリコンの絶縁保護膜35によって覆われている。これら
層間絶縁膜34および絶縁保護膜35の２層の絶縁層の給電
電極領域には、図３で示すように、比較的小面積のコン
タクトホール34a，35aが複数個形成されている。また、
絶縁保護膜35の給電電極領域上には、インジウム錫酸化
物の電極膜36が積層形成されている。このため、電極膜
36は複数個のコンタクトホール34a，35aを通して走査線
21の導電膜21aと導電接続される。
【００２２】そして、このアクティブマトリクス基板に
は、図示しない対向基板が対向して配設され、これらア
クティブマトリクス基板および対向基板間に液晶層が封
入挟持されて、アクティブマトリクス型の液晶表示装置
となる。
は、図示しない対向基板が対向して配設され、これらア
クティブマトリクス基板および対向基板間に液晶層が封
入挟持されて、アクティブマトリクス型の液晶表示装置
となる。
【００２３】したがって、走査線21の給電電極32の膜構
造は、ガラス板13から順に、Ａｌ／ＩＴＯの２層構造部
分と、Ａｌ／ＳｉＯx／ＳｉＮx／ＩＴＯの４層構造部分
とが複合された構造となる。すなわちアルミニウムの導
電膜21aの表面に、酸化シリコンおよび窒化シリコンの
膜が余分に形成されたことになり、導電膜11aに対する
保護が強固となり、周辺回路実装時のストレスによる導
電膜21aのアルミニウムの剥がれや削り取られを防止で
きる。
造は、ガラス板13から順に、Ａｌ／ＩＴＯの２層構造部
分と、Ａｌ／ＳｉＯx／ＳｉＮx／ＩＴＯの４層構造部分
とが複合された構造となる。すなわちアルミニウムの導
電膜21aの表面に、酸化シリコンおよび窒化シリコンの
膜が余分に形成されたことになり、導電膜11aに対する
保護が強固となり、周辺回路実装時のストレスによる導
電膜21aのアルミニウムの剥がれや削り取られを防止で
きる。
【００２４】このような給電電極31，32の構造は、ＣＯ
Ｇ（chip on glass）の電源供給部の給電電極構造とし
て特に有効であり、アルミニウムによる低抵抗化と外部
からのストレス対策に特に有効である。
Ｇ（chip on glass）の電源供給部の給電電極構造とし
て特に有効であり、アルミニウムによる低抵抗化と外部
からのストレス対策に特に有効である。
【００２５】
【発明の効果】本発明によれば、導電膜上にコンタクト
ホールを有する絶縁層が形成されるため導電膜に対する
保護が強固になり、たとえば周辺回路実装時のストレス
による導電膜の剥がれや削り取られを防止できる。
ホールを有する絶縁層が形成されるため導電膜に対する
保護が強固になり、たとえば周辺回路実装時のストレス
による導電膜の剥がれや削り取られを防止できる。
【図１】本発明の一実施の形態の信号線の給電電極部分
を示す平面図である。
を示す平面図である。
【図２】同上図１のII−II断面図である。
【図３】同上走査線の給電電極部分を示す平面図であ
る。
る。
【図４】同上図３のIV−IV断面図である。
【図５】同上アクティブマトリクス基板を示す平面図で
ある。
ある。
【図６】従来例の信号線の給電電極部分を示す平面図で
ある。
ある。
【図７】同上VII−VII断面図である。
【図８】他の従来の走査線の給電電極部分を示す平面図
である。
である。
【図９】同上IX−IX断面図である。
11 信号線 11a，21a 導電膜 13 絶縁性基板としてのガラス板 21 走査線 34 層間絶縁膜 35 絶縁保護膜 34a，35a コンタクトホール 36 電極膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA05 GA34 GA60 HA04 HA06 JA24 JA44 JA46 KB04 KB24 KB25 MA13 MA17 NA18 NA28 5C094 AA32 AA36 AA42 AA43 BA03 BA43 CA19 DA14 DB01 DB02 DB04 EA05 FA01 FA02 FB12 FB15 GB10 5G435 AA07 AA17 BB12 CC09 EE32 EE41 HH12 HH14 KK05
Claims (5)
- 【請求項１】 絶縁性基板上に互いに絶縁して交差して
配設された複数本の信号線および走査線と、 これら信号線および走査線に接続されたスイッチング素
子と、 このスイッチング素子により制御される画素電極とを備
え、 前記信号線および走査線は、導電膜、この導電膜を覆う
絶縁層、この絶縁層に形成された複数のコンタクトホ−
ル、および、前記絶縁層に積層形成され前記複数のコン
タクトホ−ルを通して前記導電膜と接続される電極膜を
有することを特徴とするアクティブマトリクス基板。 - 【請求項２】 信号線または走査線のいずれか一方は、
導電膜を覆う絶縁層が１層の絶縁保護膜であり、この絶
縁保護膜に形成された複数のコンタクトホールを通して
電極膜と導電膜とが接続されていることを特徴とする請
求項１記載のアクティブマトリクス基板。 - 【請求項３】 信号線または走査線のいずれか他方は、
導電膜を覆う絶縁層が層間絶縁膜および絶縁保護膜によ
る２層であり、これら２層の絶縁層に形成された複数の
コンタクトホールを通して電極膜と導電膜とが接続され
ていることを特徴とする請求項１または２記載のアクテ
ィブマトリクス基板。 - 【請求項４】 導電膜は、フォトエッチングプロセスで
形成されたアルミニウムであることを特徴とする請求項
１ないし３いずれか記載のアクティブマトリクス基板。 - 【請求項５】 請求項１ないし４いずれか記載のアクテ
ィブマトリクス基板と、 このアクティブマトリクス基板に対向して配設された対
向基板と、 これらアクティブマトリクス基板および対向基板間に位
置して配設された液晶層とを具備したことを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393369A JP2002196699A (ja) | 2000-12-25 | 2000-12-25 | アクティブマトリクス基板および液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000393369A JP2002196699A (ja) | 2000-12-25 | 2000-12-25 | アクティブマトリクス基板および液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002196699A true JP2002196699A (ja) | 2002-07-12 |
Family
ID=18859185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393369A Pending JP2002196699A (ja) | 2000-12-25 | 2000-12-25 | アクティブマトリクス基板および液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002196699A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361443A (ja) * | 2003-06-02 | 2004-12-24 | Advanced Display Inc | 表示装置および表示装置の製造方法 |
| JP2005166266A (ja) * | 2003-11-28 | 2005-06-23 | Optrex Corp | 有機ｅｌディスプレイおよびその製造方法 |
| JP2006139092A (ja) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN107275372A (zh) * | 2009-04-23 | 2017-10-20 | 群创光电股份有限公司 | 显示面板及应用该显示面板的图像显示系统 |
| JP2018098223A (ja) * | 2016-12-07 | 2018-06-21 | 株式会社リコー | 光電変換素子及び太陽電池モジュール |
-
2000
- 2000-12-25 JP JP2000393369A patent/JP2002196699A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004361443A (ja) * | 2003-06-02 | 2004-12-24 | Advanced Display Inc | 表示装置および表示装置の製造方法 |
| JP2005166266A (ja) * | 2003-11-28 | 2005-06-23 | Optrex Corp | 有機ｅｌディスプレイおよびその製造方法 |
| JP2006139092A (ja) * | 2004-11-12 | 2006-06-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN107275372A (zh) * | 2009-04-23 | 2017-10-20 | 群创光电股份有限公司 | 显示面板及应用该显示面板的图像显示系统 |
| JP2018098223A (ja) * | 2016-12-07 | 2018-06-21 | 株式会社リコー | 光電変換素子及び太陽電池モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US11139363B2 (en) | Display device for preventing cracks caused by bending stress and apparatus for manufacturing the same for reducing number of mask process | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2000131719A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2002116451A (ja) | 液晶表示装置 | |
| JP2001356372A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN116897613B (zh) | 触控显示面板、触控显示装置、触控显示母板 | |
| JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
| KR102690481B1 (ko) | 표시 장치 | |
| JP2000077806A (ja) | 電子機器用構成基板と電子機器 | |
| JP7032173B2 (ja) | 表示装置 | |
| JP2008096708A (ja) | 表示装置 | |
| JP2002196699A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| US10714705B2 (en) | Organic light emitting display device | |
| US5559345A (en) | Thin film transistor having redundant metal patterns | |
| JP7244691B2 (ja) | 表示装置 | |
| JP3636424B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2000206562A (ja) | 液晶表示装置 | |
| JP7639714B2 (ja) | 表示装置 | |
| JPH05119332A (ja) | 液晶表示装置 | |
| JP3083965B2 (ja) | アクティブマトリクス基板 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| KR100315914B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| JP3067181B2 (ja) | 液晶表示装置の製造方法 |