JP2002247012A - バス照合回路 - Google Patents
バス照合回路Info
- Publication number
- JP2002247012A JP2002247012A JP2001038747A JP2001038747A JP2002247012A JP 2002247012 A JP2002247012 A JP 2002247012A JP 2001038747 A JP2001038747 A JP 2001038747A JP 2001038747 A JP2001038747 A JP 2001038747A JP 2002247012 A JP2002247012 A JP 2002247012A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- output
- output information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩの内部クロック等からの交番信号によ
る誤動作を効果的に防止する。 【解決手段】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、比較された入出力情報対が一致して
いるときに交番信号を出力し、比較された入出力情報対
が不一致のときにその交番信号の出力を停止する誤り表
示回路とを有するバス照合回路において、前記２線式検
査回路にそれぞれ入力される２つの入出力情報をＭ系列
符号にそれぞれ置換する置換手段と、前記誤り表示回路
の出力信号からＭ系列符号を抽出する抽出手段と、Ｍ系
列符号が抽出されたときに、前記２つの入出力情報が一
致していると判定し、そのＭ系列符号が抽出されないと
きに、それら２つの入出力情報は不一致と判定する判定
手段とからなる。
る誤動作を効果的に防止する。 【解決手段】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、比較された入出力情報対が一致して
いるときに交番信号を出力し、比較された入出力情報対
が不一致のときにその交番信号の出力を停止する誤り表
示回路とを有するバス照合回路において、前記２線式検
査回路にそれぞれ入力される２つの入出力情報をＭ系列
符号にそれぞれ置換する置換手段と、前記誤り表示回路
の出力信号からＭ系列符号を抽出する抽出手段と、Ｍ系
列符号が抽出されたときに、前記２つの入出力情報が一
致していると判定し、そのＭ系列符号が抽出されないと
きに、それら２つの入出力情報は不一致と判定する判定
手段とからなる。
Description
【０００１】
【発明の属する技術分野】本発明は、高い安全性，信頼
性の要求されるバス同期２重系電子計算機に使用される
バス照合回路に関する。
性の要求されるバス同期２重系電子計算機に使用される
バス照合回路に関する。
【０００２】
【従来の技術】従来、例えば鉄道信号保安装置や産業ロ
ボットのように、高い安全性と高い信頼性の要求される
コンピュータを用いた制御システムとしてバス同期２重
系電子計算機が存在している。
ボットのように、高い安全性と高い信頼性の要求される
コンピュータを用いた制御システムとしてバス同期２重
系電子計算機が存在している。
【０００３】このバス同期２重系電子計算機は、同期し
た２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理
結果を照合するバス照合回路から構成されている。そし
て、そのバス照合回路は、２個のＣＰＵの入出力情報
（入力情報又は出力情報を意味している。）の一致，不
一致を比較するフェールセーフな比較回路と、不一致状
態を保持する誤り表示回路とから構成されている。
た２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理
結果を照合するバス照合回路から構成されている。そし
て、そのバス照合回路は、２個のＣＰＵの入出力情報
（入力情報又は出力情報を意味している。）の一致，不
一致を比較するフェールセーフな比較回路と、不一致状
態を保持する誤り表示回路とから構成されている。
【０００４】２個のＣＰＵの入出力情報の一致，不一致
を比較するフェールセーフな比較回路としては、例えば
特開平４−１１９４３５号公報等に示されるような２線
式検査回路が知られている。
を比較するフェールセーフな比較回路としては、例えば
特開平４−１１９４３５号公報等に示されるような２線
式検査回路が知られている。
【０００５】図２は、２線式検査回路を用いたバス照合
回路の概略構成図である。この２線式検査回路イには、
図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送
出される入出力情報であるＡ系データＤａ及びＢ系デー
タＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを
介してそれぞれ入力されるように構成されている。入力
される両データＤａ，Ｄｂのうちの一方のデータ、例え
ばＡ系データＤａは、図示しない反転回路により反転処
理されている。
回路の概略構成図である。この２線式検査回路イには、
図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送
出される入出力情報であるＡ系データＤａ及びＢ系デー
タＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを
介してそれぞれ入力されるように構成されている。入力
される両データＤａ，Ｄｂのうちの一方のデータ、例え
ばＡ系データＤａは、図示しない反転回路により反転処
理されている。
【０００６】２線式検査回路イは、周知の２線式検査回
路と同様に、２ビットのデータ対の比較を行うための複
数の基本回路１，１…をツリー状に接続して構成され、
２ｎビットのデータ対を比較できるように構成されてい
る。
路と同様に、２ビットのデータ対の比較を行うための複
数の基本回路１，１…をツリー状に接続して構成され、
２ｎビットのデータ対を比較できるように構成されてい
る。
【０００７】この２線式検査回路イは、一般に２値論理
における情報「１」に対する２線式符号（図２の最終段
の基本回路１の出力符号）は、（１，０）の出力であ
り、情報「０」に対する２線式符号は、（０，１）の出
力である。すなわち、２線式符号は、Ａ系データＤａ及
びＢ系データＤｂが一致しているとき、（１，０）又は
（０，１）の出力となり、これら符号出力が次の誤り表
示回路ロに入力される。
における情報「１」に対する２線式符号（図２の最終段
の基本回路１の出力符号）は、（１，０）の出力であ
り、情報「０」に対する２線式符号は、（０，１）の出
力である。すなわち、２線式符号は、Ａ系データＤａ及
びＢ系データＤｂが一致しているとき、（１，０）又は
（０，１）の出力となり、これら符号出力が次の誤り表
示回路ロに入力される。
【０００８】誤り表示回路ロは、図示しないフリップフ
ロップ回路（Ｆ／Ｆ回路）を含んで構成され、正規な符
号（１，０）の出力又は（０，１）の出力が入力されて
いる間、交番出力を出力し、その正規の符号以外の符
号、例えば両系データＤａ，Ｄｂに不一致が発生して２
線式符号が（１，１）又は（０，０）の出力のときは、
交番出力が停止されるように構成されている。
ロップ回路（Ｆ／Ｆ回路）を含んで構成され、正規な符
号（１，０）の出力又は（０，１）の出力が入力されて
いる間、交番出力を出力し、その正規の符号以外の符
号、例えば両系データＤａ，Ｄｂに不一致が発生して２
線式符号が（１，１）又は（０，０）の出力のときは、
交番出力が停止されるように構成されている。
【０００９】図２では省略されているが、誤り表示回路
ロの出力側には、トランスを介して駆動される監視リレ
ーが接続されている。したがって、両系データＤａ，Ｄ
ｂが一致していて誤り表示回路ロから交番出力が出力さ
れている間は、監視リレーが扛上（ＯＮ）し、両系デー
タＤａ，Ｄｂに不一致が発生して誤り表示回路ロからの
交番出力が停止されると、監視リレーが落下（ＯＦＦ）
する。
ロの出力側には、トランスを介して駆動される監視リレ
ーが接続されている。したがって、両系データＤａ，Ｄ
ｂが一致していて誤り表示回路ロから交番出力が出力さ
れている間は、監視リレーが扛上（ＯＮ）し、両系デー
タＤａ，Ｄｂに不一致が発生して誤り表示回路ロからの
交番出力が停止されると、監視リレーが落下（ＯＦＦ）
する。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来のバス照合回路は、２重系電子計算機を含む制御シス
テムがＬＳＩ化されるようになってきているので、その
ＬＳＩ化に対応したバス照合回路の出現が望まれてい
た。
来のバス照合回路は、２重系電子計算機を含む制御シス
テムがＬＳＩ化されるようになってきているので、その
ＬＳＩ化に対応したバス照合回路の出現が望まれてい
た。
【００１１】例えば、２重系電子計算機の制御システム
がＬＳＩ化された結果、線間短絡によりＬＳＩ内部のク
ロック信号が図２のに示される交番出力信号の出力箇
所に出力されると、２個のＣＰＵの入出力情報の不一致
を検出したにもかかわらず、交番出力を送出し、データ
の不一致を見逃すことが考えられる。
がＬＳＩ化された結果、線間短絡によりＬＳＩ内部のク
ロック信号が図２のに示される交番出力信号の出力箇
所に出力されると、２個のＣＰＵの入出力情報の不一致
を検出したにもかかわらず、交番出力を送出し、データ
の不一致を見逃すことが考えられる。
【００１２】また、２線式検査回路は、入力データバス
のパリティにより出力が（０，１）になる出力と、
（１，０）になる出力とに分けられるが、入力が正常に
もかかわらず、出力（０，１）が連続した場合、あるい
は出力（１，０）が連続した場合、誤り表示回路の交番
出力が停止し、データ不一致発生と区別できなくなると
いう不都合が発生してしまう。
のパリティにより出力が（０，１）になる出力と、
（１，０）になる出力とに分けられるが、入力が正常に
もかかわらず、出力（０，１）が連続した場合、あるい
は出力（１，０）が連続した場合、誤り表示回路の交番
出力が停止し、データ不一致発生と区別できなくなると
いう不都合が発生してしまう。
【００１３】さらに、誤り表示回路は、２個のＣＰＵの
いずれか一方の読取信号及び書込信号を使用して発生さ
せた照合タイミング信号（図２ではＡ系のＣＰＵの読取
信号及び書込信号を使用して発生された照合タイミング
信号が用いられている。）により駆動されるが、この照
合タイミング信号の発生は、読取時あるいは書込時のみ
しか行われないことが考えられ、したがって、照合タイ
ミング発生回路の故障モードによってはデータ不一致を
見逃すおそれがあった。
いずれか一方の読取信号及び書込信号を使用して発生さ
せた照合タイミング信号（図２ではＡ系のＣＰＵの読取
信号及び書込信号を使用して発生された照合タイミング
信号が用いられている。）により駆動されるが、この照
合タイミング信号の発生は、読取時あるいは書込時のみ
しか行われないことが考えられ、したがって、照合タイ
ミング発生回路の故障モードによってはデータ不一致を
見逃すおそれがあった。
【００１４】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、制御システム
がＬＳＩ化されたときの線間短絡によりＬＳＩ内部のク
ロック信号が交番信号として出力されたときでも、デー
タ不一致を効果的に検出することができ、また、２線式
検査回路の出力が（０，１）の出力、あるいは（１，
０）の出力が連続した場合でも、データ不一致発生と区
別することができ、さらに、照合発生回路の故障モード
によってデータの不一致を見逃すことのないバス照合回
路を提供することにある。
めになされたものであって、その目的は、制御システム
がＬＳＩ化されたときの線間短絡によりＬＳＩ内部のク
ロック信号が交番信号として出力されたときでも、デー
タ不一致を効果的に検出することができ、また、２線式
検査回路の出力が（０，１）の出力、あるいは（１，
０）の出力が連続した場合でも、データ不一致発生と区
別することができ、さらに、照合発生回路の故障モード
によってデータの不一致を見逃すことのないバス照合回
路を提供することにある。
【００１５】
【課題を解決するための手段】本発明に係るバス照合回
路は、上記目的を達成するために、同期して動作する２
個のＣＰＵの入出力情報をそれぞれ入力してそれら入出
力情報対を比較する２線式検査回路と、比較された入出
力情報対が一致しているときに交番信号を出力し、比較
された入出力情報対が不一致のときにその交番信号の出
力を停止する誤り表示回路とを有するバス照合回路にお
いて、前記２線式検査回路にそれぞれ入力される２つの
入出力情報を所定の巡回符号にそれぞれ置換する置換手
段と、前記誤り表示回路の出力信号から前記所定の巡回
符号を抽出する抽出手段と、前記所定の巡回符号が抽出
されたときに、前記２つの入出力情報が一致していると
判定し、その所定の巡回符号が抽出されないときに、そ
れら２つの入出力情報は不一致と判定する判定手段と、
を有することを特徴としている。また、２線式検査回路
に入力される２つの入出力情報の一部は、反転処理され
ていることを特徴としている。そして、誤り表示回路に
供給される照合タイミング信号は、所定の巡回符号を発
生させる巡回符号生成回路の起動信号と同じ信号が用い
られることを特徴としている。さらに、所定の巡回符号
は、Ｍ系列符号であることを特徴としている。
路は、上記目的を達成するために、同期して動作する２
個のＣＰＵの入出力情報をそれぞれ入力してそれら入出
力情報対を比較する２線式検査回路と、比較された入出
力情報対が一致しているときに交番信号を出力し、比較
された入出力情報対が不一致のときにその交番信号の出
力を停止する誤り表示回路とを有するバス照合回路にお
いて、前記２線式検査回路にそれぞれ入力される２つの
入出力情報を所定の巡回符号にそれぞれ置換する置換手
段と、前記誤り表示回路の出力信号から前記所定の巡回
符号を抽出する抽出手段と、前記所定の巡回符号が抽出
されたときに、前記２つの入出力情報が一致していると
判定し、その所定の巡回符号が抽出されないときに、そ
れら２つの入出力情報は不一致と判定する判定手段と、
を有することを特徴としている。また、２線式検査回路
に入力される２つの入出力情報の一部は、反転処理され
ていることを特徴としている。そして、誤り表示回路に
供給される照合タイミング信号は、所定の巡回符号を発
生させる巡回符号生成回路の起動信号と同じ信号が用い
られることを特徴としている。さらに、所定の巡回符号
は、Ｍ系列符号であることを特徴としている。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、一実施の形態に係るバス
照合回路の概略構成図である。なお、上記図２と同一構
成要素には同一符号を用いて説明する。
に基づいて説明する。図１は、一実施の形態に係るバス
照合回路の概略構成図である。なお、上記図２と同一構
成要素には同一符号を用いて説明する。
【００１７】２線式検査回路イは、上記図２と同様に、
２ビットのデータ対の比較を行うための複数の基本回路
（図２の１参照）をツリー状に接続して構成され、２ｎ
ビットのデータ対を比較できるように構成されている。
２ビットのデータ対の比較を行うための複数の基本回路
（図２の１参照）をツリー状に接続して構成され、２ｎ
ビットのデータ対を比較できるように構成されている。
【００１８】この２線式検査回路イには、同期して動作
するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出
されるＡ系データＤａ及びＢ系データＤｂがＡ系データ
バスＢａ及びＢ系データバスＢｂを介してそれぞれ入力
されるように構成されている。Ａ系データＤａ及びＢ系
データＤｂは、ここでは３２ビットのデータＤａ0 〜Ｄ
ａ31，Ｄｂ0 〜Ｄｂ31として示されている。また、これ
ら両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ
系データＤａは、図示しない反転回路により反転処理さ
れている。
するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出
されるＡ系データＤａ及びＢ系データＤｂがＡ系データ
バスＢａ及びＢ系データバスＢｂを介してそれぞれ入力
されるように構成されている。Ａ系データＤａ及びＢ系
データＤｂは、ここでは３２ビットのデータＤａ0 〜Ｄ
ａ31，Ｄｂ0 〜Ｄｂ31として示されている。また、これ
ら両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ
系データＤａは、図示しない反転回路により反転処理さ
れている。
【００１９】図１中、１ａ，１ｂは、パリティ生成回路
であって、２線式検査回路イにそれぞれ入力されるＡ系
データＤａ，Ｂ系データＤｂにパリティ信号をそれぞれ
付加できるように構成されている。そして、各パリティ
生成回路の出力側は、排他的論理和ゲート（ＥＯＲ）３
ａ，３ｂの一方の入力端子にそれぞれ入力されるように
構成されている。
であって、２線式検査回路イにそれぞれ入力されるＡ系
データＤａ，Ｂ系データＤｂにパリティ信号をそれぞれ
付加できるように構成されている。そして、各パリティ
生成回路の出力側は、排他的論理和ゲート（ＥＯＲ）３
ａ，３ｂの一方の入力端子にそれぞれ入力されるように
構成されている。
【００２０】図１中、２ａ，２ｂは、本発明の所定の巡
回符号の一種であるＭ系列符号をそれぞれ生成するＭ系
列信号生成回路２ａ，２ｂであって、各系のＣＰＵ（図
示せず）の読取信号ＲＤａ，ＲＤｂ及び書込信号ＷＤ
ａ，ＷＤｂによりそれぞれ起動されるように構成されて
いる。そして、各Ｍ系列信号生成回路２ａ，２ｂの出力
側は、ＥＯＲ３ａ，３ｂの他方側の入力端子にそれぞれ
入力されるように構成されている。これら各Ｍ系列生成
回路２ａ，２ｂは、シフトレジスタとＥＯＲとで簡単に
作ることができる。なお、このＥＯＲ３ａ，３ｂ及びＭ
系列信号生成回路２ａ，２ｂは、本発明の置換手段を構
成している。
回符号の一種であるＭ系列符号をそれぞれ生成するＭ系
列信号生成回路２ａ，２ｂであって、各系のＣＰＵ（図
示せず）の読取信号ＲＤａ，ＲＤｂ及び書込信号ＷＤ
ａ，ＷＤｂによりそれぞれ起動されるように構成されて
いる。そして、各Ｍ系列信号生成回路２ａ，２ｂの出力
側は、ＥＯＲ３ａ，３ｂの他方側の入力端子にそれぞれ
入力されるように構成されている。これら各Ｍ系列生成
回路２ａ，２ｂは、シフトレジスタとＥＯＲとで簡単に
作ることができる。なお、このＥＯＲ３ａ，３ｂ及びＭ
系列信号生成回路２ａ，２ｂは、本発明の置換手段を構
成している。
【００２１】ＥＯＲ４ａ，４ｂは、各系データＤａ，Ｄ
ｂのうちの奇数個のデータ（図示の例では、Ｄａ0 ，Ｄ
ｂ0 の各１個のデータ）を取込んでそれぞれ反転処理が
できるように構成されている。すなわち、ＥＯＲ４ａ，
４ｂの一方の入力端子には、各系データＤａ，Ｄｂの一
部がそれぞれ入力され、また、他方の入力端子には、Ｅ
ＯＲ３ａ，３ｂの出力がそれぞれ入力できるように構成
されている。そして、各ＥＯＲ４ａ，４ｂの出力側は、
２線式検査回路イの入力側に接続されている。
ｂのうちの奇数個のデータ（図示の例では、Ｄａ0 ，Ｄ
ｂ0 の各１個のデータ）を取込んでそれぞれ反転処理が
できるように構成されている。すなわち、ＥＯＲ４ａ，
４ｂの一方の入力端子には、各系データＤａ，Ｄｂの一
部がそれぞれ入力され、また、他方の入力端子には、Ｅ
ＯＲ３ａ，３ｂの出力がそれぞれ入力できるように構成
されている。そして、各ＥＯＲ４ａ，４ｂの出力側は、
２線式検査回路イの入力側に接続されている。
【００２２】誤り表示回路ロは、上記図２と同様にＦ／
Ｆ回路を含んで構成され、２線式検査回路イから出力さ
れる一対の出力情報が（１，０）又は（０，１）の場
合、交番信号を次の照査回路５に出力でき、また、その
出力情報が（１，１）又は（０，０）の場合、その交番
信号の出力を停止できるように構成されている。
Ｆ回路を含んで構成され、２線式検査回路イから出力さ
れる一対の出力情報が（１，０）又は（０，１）の場
合、交番信号を次の照査回路５に出力でき、また、その
出力情報が（１，１）又は（０，０）の場合、その交番
信号の出力を停止できるように構成されている。
【００２３】照査回路５は、Ａ系照合タイミング信号で
起動されるように構成されていて、同様にＡ系照合タイ
ミング信号で起動されるＭ系列信号生成回路６で発生さ
れたＭ系列符号を用いて誤り表示回路ロの出力信号中に
含まれているＭ系列符号を抽出できるように構成されて
いる。なお、図１の例では、Ａ系の照合タイミング信号
を用いているが、Ｂ系のタイミングを用いることもでき
る。
起動されるように構成されていて、同様にＡ系照合タイ
ミング信号で起動されるＭ系列信号生成回路６で発生さ
れたＭ系列符号を用いて誤り表示回路ロの出力信号中に
含まれているＭ系列符号を抽出できるように構成されて
いる。なお、図１の例では、Ａ系の照合タイミング信号
を用いているが、Ｂ系のタイミングを用いることもでき
る。
【００２４】上記構成のバス照合回路において、両系の
データＤａ，Ｄｂが一致しているときは、２線式検査回
路イから出力される一対の出力情報は、（１，０）又は
（０，１）となり誤り表示回路ロに入力され、誤り表示
回路ロからは交番信号が出力される。また、両系データ
Ｄａ，Ｄｂが不一致のときは、２線式検査回路イから出
力される一対の出力情報は、（１，１）又は（０，０）
となるので、誤り表示回路ロからの交番信号の出力は停
止される。
データＤａ，Ｄｂが一致しているときは、２線式検査回
路イから出力される一対の出力情報は、（１，０）又は
（０，１）となり誤り表示回路ロに入力され、誤り表示
回路ロからは交番信号が出力される。また、両系データ
Ｄａ，Ｄｂが不一致のときは、２線式検査回路イから出
力される一対の出力情報は、（１，１）又は（０，０）
となるので、誤り表示回路ロからの交番信号の出力は停
止される。
【００２５】誤り表示回路ロからの交番信号は、Ｍ系列
符号化されているので、このＭ系列符号が照査回路５で
抽出されたときは、両系データＤａ，Ｄｂが一致してい
ると判定することができる。すなわち、図１のに示さ
れるように、ＬＳＩ内部のクロック信号等の交番信号が
誤り表示回路ロの出力に混入しても、両系データＤａ，
Ｄｂが不一致にもかかわらず他の交番信号により一致し
ていると判定されるのを効果的に防止することができ
る。
符号化されているので、このＭ系列符号が照査回路５で
抽出されたときは、両系データＤａ，Ｄｂが一致してい
ると判定することができる。すなわち、図１のに示さ
れるように、ＬＳＩ内部のクロック信号等の交番信号が
誤り表示回路ロの出力に混入しても、両系データＤａ，
Ｄｂが不一致にもかかわらず他の交番信号により一致し
ていると判定されるのを効果的に防止することができ
る。
【００２６】また、２線式検査回路イにそれぞれ入力さ
れる各系データＤａ，Ｄｂの一部が反転処理されている
ので、（１，０）又は（０，１）が連続したときでも、
その２線式検査回路イに入力されるデータは強制的に
（０，１）又は（１，０）に遷移される。したがって、
２線式検査回路イに入力されるデータが（１，０）又は
（０，１）で連続したときであっても交番信号を生成す
ることができる。
れる各系データＤａ，Ｄｂの一部が反転処理されている
ので、（１，０）又は（０，１）が連続したときでも、
その２線式検査回路イに入力されるデータは強制的に
（０，１）又は（１，０）に遷移される。したがって、
２線式検査回路イに入力されるデータが（１，０）又は
（０，１）で連続したときであっても交番信号を生成す
ることができる。
【００２７】さらに、両Ｍ系列生成回路２ａ，２ｂは、
両ＣＰＵ（図示せず）の読取信号ＲＤａ又は書込信号Ｗ
Ｄｂにより起動されるとともに、誤り表示回路ロの照合
タイミング信号もいずれか一方の系（図示の例ではＡ
系）の読取信号ＲＤａ又は書込信号ＷＤｂに基づいて行
われるため、仮りに、Ａ系の読取信号ＲＤａが何らかの
原因で途絶えるような異常が発生した場合、その読取信
号ＲＤａに対応するＡ系のＭ系列符号が発生しないが、
Ｍ系列生成回路２ｂは、Ｂ系の照合タイミングでＭ系列
符号を発生しているので、２線式検査回路イにそれぞれ
入力される各系データＤａ，ＤｂのＭ系列符号の位相が
ずれ、不一致が検出される。
両ＣＰＵ（図示せず）の読取信号ＲＤａ又は書込信号Ｗ
Ｄｂにより起動されるとともに、誤り表示回路ロの照合
タイミング信号もいずれか一方の系（図示の例ではＡ
系）の読取信号ＲＤａ又は書込信号ＷＤｂに基づいて行
われるため、仮りに、Ａ系の読取信号ＲＤａが何らかの
原因で途絶えるような異常が発生した場合、その読取信
号ＲＤａに対応するＡ系のＭ系列符号が発生しないが、
Ｍ系列生成回路２ｂは、Ｂ系の照合タイミングでＭ系列
符号を発生しているので、２線式検査回路イにそれぞれ
入力される各系データＤａ，ＤｂのＭ系列符号の位相が
ずれ、不一致が検出される。
【００２８】照査回路５の出力側に設けられている図示
しない監視リレーは、所定のＭ系列符号が所定の位相で
抽出されているときに扛上（ＯＮ）され、その所定のＭ
系列符号が抽出されず、又は所定のＭ系列符号が抽出さ
れても位相がずれているときに落下（ＯＦＦ）される。
しない監視リレーは、所定のＭ系列符号が所定の位相で
抽出されているときに扛上（ＯＮ）され、その所定のＭ
系列符号が抽出されず、又は所定のＭ系列符号が抽出さ
れても位相がずれているときに落下（ＯＦＦ）される。
【００２９】
【発明の効果】本発明に係るバス照合回路は、２線式検
査回路にそれぞれ入力される２つの入出力情報を所定の
巡回符号にそれぞれ置換する置換手段と、誤り表示回路
の出力信号から前記所定の巡回符号を抽出する抽出手段
と、前記所定の巡回符号が抽出されたときに、前記２つ
の入出力情報が一致していると判定し、その所定の巡回
符号が抽出されないときに、それら２つの入出力情報は
不一致と判定する判定手段とからなるので、ＬＳＩ内部
のクロック信号等の交番信号により誤作動することがな
くなる。また、２線式検査回路に入力される２つの入出
力情報の一部を反転処理したときは、（１，０）又は
（０，１）が連続しても交番信号を得ることができる。
そして、誤り表示回路に供給される照合タイミング信号
を所定の巡回符号を発生させる巡回符号生成回路の起動
信号と同じ信号を用いたときは、照合タイミング発生回
路の故障を検出することができる。さらに、所定の巡回
符号をＭ系列符号としたときは、簡単な回路構成でＭ系
列符号を発生させることができる。
査回路にそれぞれ入力される２つの入出力情報を所定の
巡回符号にそれぞれ置換する置換手段と、誤り表示回路
の出力信号から前記所定の巡回符号を抽出する抽出手段
と、前記所定の巡回符号が抽出されたときに、前記２つ
の入出力情報が一致していると判定し、その所定の巡回
符号が抽出されないときに、それら２つの入出力情報は
不一致と判定する判定手段とからなるので、ＬＳＩ内部
のクロック信号等の交番信号により誤作動することがな
くなる。また、２線式検査回路に入力される２つの入出
力情報の一部を反転処理したときは、（１，０）又は
（０，１）が連続しても交番信号を得ることができる。
そして、誤り表示回路に供給される照合タイミング信号
を所定の巡回符号を発生させる巡回符号生成回路の起動
信号と同じ信号を用いたときは、照合タイミング発生回
路の故障を検出することができる。さらに、所定の巡回
符号をＭ系列符号としたときは、簡単な回路構成でＭ系
列符号を発生させることができる。
【図１】本発明の一実施の形態に係るバス照合回路の概
略構成図である。
略構成図である。
【図２】従来のバス照合回路の概略構成図である。
イ ２線式検査回路 ロ 誤り表示回路 １ａ，１ｂ パリティ生成回路 ２ａ，２ｂ Ｍ系列信号生成回路 ３ａ，３ｂ，４ａ，４ｂ ＥＯＲ ５ 照査回路 ６ Ｍ系列信号生成回路 Ｂａ Ａ系データバス Ｂｂ Ｂ系データバス Ｄａ Ａ系データ Ｄｂ Ｂ系データ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶原 敏彦 埼玉県浦和市上木崎１丁目13番８号 日本 信号株式会社与野事業所内 Ｆターム(参考） 5K014 AA01 AA05 BA02 BA06 DA06 EA01 EA07 FA09 GA00
Claims (4)
- 【請求項１】 同期して動作する２個のＣＰＵの入出力
情報をそれぞれ入力してそれら入出力情報対を比較する
２線式検査回路と、比較された入出力情報対が一致して
いるときに交番信号を出力し、比較された入出力情報対
が不一致のときにその交番信号の出力を停止する誤り表
示回路とを有するバス照合回路において、 前記２線式検査回路にそれぞれ入力される２つの入出力
情報を所定の巡回符号にそれぞれ置換する置換手段と、 前記誤り表示回路の出力信号から前記所定の巡回符号を
抽出する抽出手段と、 前記所定の巡回符号が抽出されたときに、前記２つの入
出力情報が一致していると判定し、その所定の巡回符号
が抽出されないときに、それら２つの入出力情報は不一
致と判定する判定手段と、 を有することを特徴とするバス照合回路。 - 【請求項２】 ２線式検査回路に入力される２つの入出
力情報の一部は、反転処理されていることを特徴とする
請求項１に記載のバス照合回路。 - 【請求項３】 誤り表示回路に供給される照合タイミン
グ信号は、所定の巡回符号を発生させる巡回符号生成回
路の起動信号と同じ信号が用いられることを特徴とする
請求項１又は２に記載のバス照合回路。 - 【請求項４】 所定の巡回符号は、Ｍ系列符号であるこ
とを特徴とする請求項１〜３のいずれか１に記載のバス
照合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038747A JP4582930B2 (ja) | 2001-02-15 | 2001-02-15 | バス照合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038747A JP4582930B2 (ja) | 2001-02-15 | 2001-02-15 | バス照合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002247012A true JP2002247012A (ja) | 2002-08-30 |
| JP4582930B2 JP4582930B2 (ja) | 2010-11-17 |
Family
ID=18901669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038747A Expired - Lifetime JP4582930B2 (ja) | 2001-02-15 | 2001-02-15 | バス照合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4582930B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312254A (ja) * | 2001-04-09 | 2002-10-25 | Univ Nihon | バス照合回路 |
| JP2014197754A (ja) * | 2013-03-29 | 2014-10-16 | 大同信号株式会社 | 二線式検査回路搭載ｆｐｇａ |
| WO2018163371A1 (ja) * | 2017-03-09 | 2018-09-13 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231130A (ja) * | 1988-03-11 | 1989-09-14 | Daido Shingo Kk | ビットデータの比較による異常検出装置 |
| JPH04119435A (ja) * | 1990-09-11 | 1992-04-20 | Railway Technical Res Inst | フェイルセイフ比較回路 |
| JPH0721046A (ja) * | 1993-06-30 | 1995-01-24 | Nippon Signal Co Ltd:The | ２線式チェッカの故障検出方法 |
-
2001
- 2001-02-15 JP JP2001038747A patent/JP4582930B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231130A (ja) * | 1988-03-11 | 1989-09-14 | Daido Shingo Kk | ビットデータの比較による異常検出装置 |
| JPH04119435A (ja) * | 1990-09-11 | 1992-04-20 | Railway Technical Res Inst | フェイルセイフ比較回路 |
| JPH0721046A (ja) * | 1993-06-30 | 1995-01-24 | Nippon Signal Co Ltd:The | ２線式チェッカの故障検出方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312254A (ja) * | 2001-04-09 | 2002-10-25 | Univ Nihon | バス照合回路 |
| JP2014197754A (ja) * | 2013-03-29 | 2014-10-16 | 大同信号株式会社 | 二線式検査回路搭載ｆｐｇａ |
| WO2018163371A1 (ja) * | 2017-03-09 | 2018-09-13 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
| JPWO2018163371A1 (ja) * | 2017-03-09 | 2020-01-09 | パイオニア株式会社 | 情報処理装置及び方法、コンピュータプログラム並びに記録媒体 |
| US11080119B2 (en) | 2017-03-09 | 2021-08-03 | Pioneer Corporation | Information processing with failure detection, apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4582930B2 (ja) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890797B2 (en) | Vehicle including a processor system having fault tolerance | |
| US5423024A (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
| US3836957A (en) | Data storage system with deferred error detection | |
| US5640508A (en) | Fault detecting apparatus for a microprocessor system | |
| JP3229070B2 (ja) | 多数決回路及び制御ユニット及び多数決用半導体集積回路 | |
| US4843608A (en) | Cross-coupled checking circuit | |
| JPH02110388A (ja) | 集積回路モジュール | |
| JP2002247012A (ja) | バス照合回路 | |
| JP2003044309A (ja) | バス照合回路 | |
| JP4647128B2 (ja) | バス照合回路 | |
| JP2978220B2 (ja) | フェイルセイフ比較回路 | |
| JP2510472B2 (ja) | 鉄道保安装置 | |
| JP2010102565A (ja) | 二重化制御装置 | |
| JP2010160712A (ja) | 半導体データ処理デバイス及びデータ処理システム | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JP2591684B2 (ja) | 実行確認装置 | |
| JP6032813B2 (ja) | バス照合回路および集積回路装置 | |
| JP2908322B2 (ja) | Ｃｐｕシステム | |
| Takahashi et al. | Development of a fail-safe microprocessor LSI with self-diagnosis mechanism depending on an M-sequence code signature | |
| JPH05282218A (ja) | データ送信方法 | |
| JPS58212224A (ja) | 解読器チエツク方式 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPS63142752A (ja) | 交換ネツトワ−ク動作確認装置 | |
| KR20020015088A (ko) | 외부클럭원 없이도 클럭오류를 감지하는 장치 및 그운용방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4582930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |