JP2002257902A - Ｌｓｉ診断方式 - Google Patents
Ｌｓｉ診断方式Info
- Publication number
- JP2002257902A JP2002257902A JP2001053470A JP2001053470A JP2002257902A JP 2002257902 A JP2002257902 A JP 2002257902A JP 2001053470 A JP2001053470 A JP 2001053470A JP 2001053470 A JP2001053470 A JP 2001053470A JP 2002257902 A JP2002257902 A JP 2002257902A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- macro
- test pattern
- scan chain
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】従来の論理マクロを含む論理回路の機能テスト
パターン作成システムでは、論理マクロ内部にＦＦが存
在しても、論理マクロ内にはスキャンチェインが形成さ
れてなく、外部から論理マクロへ直接の制御、観測が出
来なく、設計者による機能テストパターンの作成が必要
であった。 【解決手段】テストパターン作成時、論理マクロを個々
の素子で記述し、ＦＦがスキャンチェイン接続してある
等価論理に置き換え、一般論理のＦＦと接続すること
で、論理マクロの内部・外部の区別なくスキャンチェイ
ンを作成し、置き換えた論理に合わせてスキャンチェイ
ンのＦＦ接続情報を修正することにより、論理マクロも
含めたＬＳＩのテストパターンを自動生成する。
パターン作成システムでは、論理マクロ内部にＦＦが存
在しても、論理マクロ内にはスキャンチェインが形成さ
れてなく、外部から論理マクロへ直接の制御、観測が出
来なく、設計者による機能テストパターンの作成が必要
であった。 【解決手段】テストパターン作成時、論理マクロを個々
の素子で記述し、ＦＦがスキャンチェイン接続してある
等価論理に置き換え、一般論理のＦＦと接続すること
で、論理マクロの内部・外部の区別なくスキャンチェイ
ンを作成し、置き換えた論理に合わせてスキャンチェイ
ンのＦＦ接続情報を修正することにより、論理マクロも
含めたＬＳＩのテストパターンを自動生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩのテストに
関して、論理マクロを診断する方式に関するものであ
る。
関して、論理マクロを診断する方式に関するものであ
る。
【０００２】
【従来の技術】従来の論理マクロを含む論理回路の診断
に関連するものとして、特開２０００−２０３４０公報
が挙げられる。これはランダムアクセスメモリ（ＲＡ
Ｍ）と同じように、論理マクロ内部をブラックボックス
として他の一般論理から切り離してフルスキャン診断方
式の対象外とし、論理マクロの診断は、マクロの端子を
テスト専用バスを介して外部端子に接続し、マクロ単体
テストを外部端子より実施する方法である。
に関連するものとして、特開２０００−２０３４０公報
が挙げられる。これはランダムアクセスメモリ（ＲＡ
Ｍ）と同じように、論理マクロ内部をブラックボックス
として他の一般論理から切り離してフルスキャン診断方
式の対象外とし、論理マクロの診断は、マクロの端子を
テスト専用バスを介して外部端子に接続し、マクロ単体
テストを外部端子より実施する方法である。
【０００３】
【発明が解決しようとする課題】上記従来技術において
の論理マクロの機能テストパターン作成は、一般の論理
とは別に設計者が論理マクロの動作を考慮したテストパ
ターンを作成しなければならない。さらに、論理に合わ
せて自動でテストパターンを作成する一般論理のテスト
パターンと比べて、論理マクロ用の機能テストパターン
は故障の検出能力にばらつきがあるという問題がある。
の論理マクロの機能テストパターン作成は、一般の論理
とは別に設計者が論理マクロの動作を考慮したテストパ
ターンを作成しなければならない。さらに、論理に合わ
せて自動でテストパターンを作成する一般論理のテスト
パターンと比べて、論理マクロ用の機能テストパターン
は故障の検出能力にばらつきがあるという問題がある。
【０００４】本発明はテストパターン作成時に個々の論
理マクロを等価な論理に置き換え、等価論理中のＦＦに
ついても一般論理と同様、全ＦＦを数珠繋ぎにチェイン
接続したスキャン回路の一部（以下スキャンチェイン）
を生成し、論理マクロをスキャン診断方式の対象とする
ことで、論理マクロの機能テストパターン作成を不要と
するとともに、高検出率のテストパターンを作成するこ
とを目的とする。
理マクロを等価な論理に置き換え、等価論理中のＦＦに
ついても一般論理と同様、全ＦＦを数珠繋ぎにチェイン
接続したスキャン回路の一部（以下スキャンチェイン）
を生成し、論理マクロをスキャン診断方式の対象とする
ことで、論理マクロの機能テストパターン作成を不要と
するとともに、高検出率のテストパターンを作成するこ
とを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、論理マクロの入出力端子にスキャンチェイン入出力
用のマクロ端子を追加し、論理マクロ内部と等価論理に
は全てのＦＦを論理マクロのスキャン入力端子からスキ
ャン出力端子までのチェインを作成しておく。次に、内
部はスキャンチェインが接続済みの論理マクロに、一般
論理のＦＦを接続して論理マクロの内部・外部の区別な
くスキャンチェインを作成する。テストパターン作成時
に論理マクロを等価な論理に置き換え、その等価論理の
スキャン入出力の信号名を置き換えようとしている論理
マクロのスキャン入出力信号名と同じにする。そして、
置き換えた等価論理にあわせてスキャンチェインのＦＦ
接続情報を修正し、自動パターン生成することにより、
論理マクロの診断パターン作成が可能となる。
め、論理マクロの入出力端子にスキャンチェイン入出力
用のマクロ端子を追加し、論理マクロ内部と等価論理に
は全てのＦＦを論理マクロのスキャン入力端子からスキ
ャン出力端子までのチェインを作成しておく。次に、内
部はスキャンチェインが接続済みの論理マクロに、一般
論理のＦＦを接続して論理マクロの内部・外部の区別な
くスキャンチェインを作成する。テストパターン作成時
に論理マクロを等価な論理に置き換え、その等価論理の
スキャン入出力の信号名を置き換えようとしている論理
マクロのスキャン入出力信号名と同じにする。そして、
置き換えた等価論理にあわせてスキャンチェインのＦＦ
接続情報を修正し、自動パターン生成することにより、
論理マクロの診断パターン作成が可能となる。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図１から
図５を用いて説明する。
図５を用いて説明する。
【０００７】図５は本発明を実施する計算機システムの
一例であり、入力装置（５００）、中央処理装置（５１
０）、出力装置（５２０）、記憶装置（５３０）から構
成される。
一例であり、入力装置（５００）、中央処理装置（５１
０）、出力装置（５２０）、記憶装置（５３０）から構
成される。
【０００８】本発明である論理マクロ診断パターン作成
方式の処理の流れは図１に示すように、スキャンチェイ
ン作成処理（１００）、配置・配線処理（１１０）、論
理置き換え・信号名変換処理（１２０）、スキャンチェ
イン情報変更処理（１３０）、自動テストパターン作成
処理（１４０）の一連の処理を行う。まず、スキャンチ
ェイン作成処理（１００）では論理マクロのスキャンチ
ェイン入出力端子を一般論理中のスキャンチェインと接
続する。スキャンチェイン作成後の論理図を図２に示
す。２００が論理マクロ、２０１が論理マクロのスキャ
ンチェイン入力端子、２０２が論理マクロのスキャンチ
ェイン出力端子である。スキャンチェインはＬＳＩ入力
ピン側では、２１０のＬＳＩ入力ピンから一般論理中の
ＦＦ（２２１、２２２）を経由して２０１の論理マクロ
のスキャンチェイン入力端子まで接続され、次にＬＳＩ
出力ピン側では２０２の論理マクロスキャンチェイン出
力端子から一般論理中のＦＦ（２２３，２２４，２２
５）を経由して２１１のＬＳＩ出力ピンまで接続され
る。
方式の処理の流れは図１に示すように、スキャンチェイ
ン作成処理（１００）、配置・配線処理（１１０）、論
理置き換え・信号名変換処理（１２０）、スキャンチェ
イン情報変更処理（１３０）、自動テストパターン作成
処理（１４０）の一連の処理を行う。まず、スキャンチ
ェイン作成処理（１００）では論理マクロのスキャンチ
ェイン入出力端子を一般論理中のスキャンチェインと接
続する。スキャンチェイン作成後の論理図を図２に示
す。２００が論理マクロ、２０１が論理マクロのスキャ
ンチェイン入力端子、２０２が論理マクロのスキャンチ
ェイン出力端子である。スキャンチェインはＬＳＩ入力
ピン側では、２１０のＬＳＩ入力ピンから一般論理中の
ＦＦ（２２１、２２２）を経由して２０１の論理マクロ
のスキャンチェイン入力端子まで接続され、次にＬＳＩ
出力ピン側では２０２の論理マクロスキャンチェイン出
力端子から一般論理中のＦＦ（２２３，２２４，２２
５）を経由して２１１のＬＳＩ出力ピンまで接続され
る。
【０００９】配置・配線処理（１１０）では全ての素子
の実装位置が決まり、全ての配線の経路が決まる。この
時、論理マクロは１つ１つが1素子として扱われるの
で、マクロ内部の配置・配線情報には変更がない。
の実装位置が決まり、全ての配線の経路が決まる。この
時、論理マクロは１つ１つが1素子として扱われるの
で、マクロ内部の配置・配線情報には変更がない。
【００１０】論理置き換え・信号名変換処理（１２０）
では、テストパターンを生成する際、論理マクロ内部の
ＦＦ等の素子を認識する必要があるため、別に作成して
おいた論理マクロの機能と等価な個々の部品で記述した
論理を取り込むことにより、論理マクロを等価論理に置
き換える。置き換え後の論理図を図３に示す。論理マク
ロ２００をＦＦ３１１、３１２、３１３がチェイン接続
された等価論理として置き換え、等価論理作成時につけ
られた等価論理内部のスキャンチェイン入出力端子信号
名３０１、３０２を２３０、２３１の信号名に変更す
る。これにより、論理図上は論理マクロがなくなり、Ｌ
ＳＩ入力ピン（２１０）から論理マクロ（２００）を経
由してＬＳＩ出力ピン（２１１）に至る一連のスキャン
チェインが作成される。このように、１つ１つの論理マ
クロの入出力信号名を置き換え前の信号名に変更して使
用することにより、１つのＬＳＩの中に複数種類、複数
個の論理マクロを使用していても、個々の論理マクロの
内部論理が区別でき、他の論理回路で以前に作成した論
理マクロを流用して使用することが可能となる。
では、テストパターンを生成する際、論理マクロ内部の
ＦＦ等の素子を認識する必要があるため、別に作成して
おいた論理マクロの機能と等価な個々の部品で記述した
論理を取り込むことにより、論理マクロを等価論理に置
き換える。置き換え後の論理図を図３に示す。論理マク
ロ２００をＦＦ３１１、３１２、３１３がチェイン接続
された等価論理として置き換え、等価論理作成時につけ
られた等価論理内部のスキャンチェイン入出力端子信号
名３０１、３０２を２３０、２３１の信号名に変更す
る。これにより、論理図上は論理マクロがなくなり、Ｌ
ＳＩ入力ピン（２１０）から論理マクロ（２００）を経
由してＬＳＩ出力ピン（２１１）に至る一連のスキャン
チェインが作成される。このように、１つ１つの論理マ
クロの入出力信号名を置き換え前の信号名に変更して使
用することにより、１つのＬＳＩの中に複数種類、複数
個の論理マクロを使用していても、個々の論理マクロの
内部論理が区別でき、他の論理回路で以前に作成した論
理マクロを流用して使用することが可能となる。
【００１１】このあと、スキャンチェイン情報変更処理
（１３０）では、自動テストパターン生成プログラム
（以下ＡＴＰＧという）がテストパターンを作成する際
に必要となるスキャンチェイン接続情報の変更を行う。
（１３０）では、自動テストパターン生成プログラム
（以下ＡＴＰＧという）がテストパターンを作成する際
に必要となるスキャンチェイン接続情報の変更を行う。
【００１２】図４の表４１、表４２はスキャンチェイン
でのＦＦの接続を示す表であり、チェイン内番号４１１
はスキャン入力ピンからの通し番号、部品名４１２はＦ
Ｆ１、ＭＡＣＲＯといった部品の名称、ＦＦ番号４１３
は１つの部品の中に複数のＦＦがあるときに区別するた
めの通し番号を分類してある。１００のスキャンチェイ
ン作成時に図４の表４１を作成するが、この時は図２に
示すように論理マクロの内部がわからないため、論理マ
クロ内のＦＦの記述は論理マクロの定義情報をもとに、
４１４に示すようにＭＡＣＲＯという部品の中にＦＦが
３つあるという記述になる。１２０の処理で論理マクロ
を等価な論理に置き換え、図３に示すように論理マクロ
の内部は３１１、３１２、３１３の接続順で３つのＦＦ
がチェインを形成している論理となるが、これにあわせ
て１３０のスキャンチェイン情報変更処理で図４の表４
１に論理マクロＦＦとして４１４で囲まれた部分に記述
されているＦＦの記述部４１２、４１３の項目を個々の
ＦＦに対応した記述に変更する。変更後のスキャンチェ
イン接続情報を図４の表４２に示す。論理マクロのＦＦ
は４１５に囲まれた部分となり、論理マクロを意識しな
い論理回路のスキャンチェイン接続情報とみなすことが
できる。テストパターン作成時にはＦＦ１つ１つを単独
に扱うことにより、ＡＴＰＧが論理マクロを意識せず、
論理マクロ内部を一般論理と同じように認識してテスト
パターンを作成することが可能となる。
でのＦＦの接続を示す表であり、チェイン内番号４１１
はスキャン入力ピンからの通し番号、部品名４１２はＦ
Ｆ１、ＭＡＣＲＯといった部品の名称、ＦＦ番号４１３
は１つの部品の中に複数のＦＦがあるときに区別するた
めの通し番号を分類してある。１００のスキャンチェイ
ン作成時に図４の表４１を作成するが、この時は図２に
示すように論理マクロの内部がわからないため、論理マ
クロ内のＦＦの記述は論理マクロの定義情報をもとに、
４１４に示すようにＭＡＣＲＯという部品の中にＦＦが
３つあるという記述になる。１２０の処理で論理マクロ
を等価な論理に置き換え、図３に示すように論理マクロ
の内部は３１１、３１２、３１３の接続順で３つのＦＦ
がチェインを形成している論理となるが、これにあわせ
て１３０のスキャンチェイン情報変更処理で図４の表４
１に論理マクロＦＦとして４１４で囲まれた部分に記述
されているＦＦの記述部４１２、４１３の項目を個々の
ＦＦに対応した記述に変更する。変更後のスキャンチェ
イン接続情報を図４の表４２に示す。論理マクロのＦＦ
は４１５に囲まれた部分となり、論理マクロを意識しな
い論理回路のスキャンチェイン接続情報とみなすことが
できる。テストパターン作成時にはＦＦ１つ１つを単独
に扱うことにより、ＡＴＰＧが論理マクロを意識せず、
論理マクロ内部を一般論理と同じように認識してテスト
パターンを作成することが可能となる。
【００１３】そして、自動テストパターン作成処理（１
４０）でＡＴＰＧは図４の表４２のスキャンチェイン接
続情報、及び図３の論理回路情報を取り込み、テストパ
ターンを作成する。
４０）でＡＴＰＧは図４の表４２のスキャンチェイン接
続情報、及び図３の論理回路情報を取り込み、テストパ
ターンを作成する。
【００１４】
【発明の効果】本発明により、論理マクロが混在したＬ
ＳＩのテストにおいて、論理マクロのテストを他の一般
論理と同じように行うことができ、論理マクロ単独のテ
ストパターンを作成する工数が不要となる。さらに、Ａ
ＴＰＧが生成した品質の良いテストパターンで論理マク
ロをテストすることで、テスタでエラーとなることも皆
無となり、解析、テストパターンの修正が不要となる。
ＳＩのテストにおいて、論理マクロのテストを他の一般
論理と同じように行うことができ、論理マクロ単独のテ
ストパターンを作成する工数が不要となる。さらに、Ａ
ＴＰＧが生成した品質の良いテストパターンで論理マク
ロをテストすることで、テスタでエラーとなることも皆
無となり、解析、テストパターンの修正が不要となる。
【図１】本発明である論理マクロ診断パターン作成方式
の処理の流れ図である。
の処理の流れ図である。
【図２】本発明におけるスキャンチェイン作成後のスキ
ャンチェインを論理図レベルで表現した図である。
ャンチェインを論理図レベルで表現した図である。
【図３】本発明における論理置き換え・信号名変換した
後のスキャンチェインを論理図レベルで表現した図であ
る。
後のスキャンチェインを論理図レベルで表現した図であ
る。
【図４】本発明におけるスキャンチェインのＦＦ接続情
報を表現した図である。
報を表現した図である。
【図５】本発明を実施する計算機システムの一例を示す
図である。
図である。
２１０，２１１…ＬＳＩピン、２２１，２２２，２２
３，２２４，２２５，３１１，３１２，３１３…ＦＦ、
２００…論理マクロ、２０１，２０２…論理マクロの部
品ピン、２３０，２３１，３０１，３０２…スキャンチ
ェイン信号。
３，２２４，２２５，３１１，３１２，３１３…ＦＦ、
２００…論理マクロ、２０１，２０２…論理マクロの部
品ピン、２３０，２３１，３０１，３０２…スキャンチ
ェイン信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古尾谷 守 神奈川県横浜市戸塚区戸塚町180番地 日 立通信システム株式会社内 Ｆターム(参考） 2G132 AA01 AA05 AA15 AB02 AC16 AG02 AG12 AH01 AK23 AL05 5F038 DT06 DT07 DT15 EZ09 EZ20
Claims (1)
- 【請求項１】 ＬＳＩ製造後の論理動作の検証を行うた
めに、フリップフロップ（以下ＦＦという）をＬＳＩ外
部から直接アクセスできるようにした検証用論理回路
（以下スキャン回路という）を使って、各ＦＦの論理値
設定・通常動作・各ＦＦの論理値抽出を行うスキャン診
断方式において、ある一定の機能を有する論理回路で、
各素子の配置・配線があらかじめ決まっている素子のま
とまり（以下論理マクロという）の内部ＦＦもＬＳＩ外
部から直接アクセスし、テストを行うことを特徴とする
ＬＳＩ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053470A JP2002257902A (ja) | 2001-02-28 | 2001-02-28 | Ｌｓｉ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053470A JP2002257902A (ja) | 2001-02-28 | 2001-02-28 | Ｌｓｉ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002257902A true JP2002257902A (ja) | 2002-09-11 |
Family
ID=18913932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053470A Pending JP2002257902A (ja) | 2001-02-28 | 2001-02-28 | Ｌｓｉ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002257902A (ja) |
-
2001
- 2001-02-28 JP JP2001053470A patent/JP2002257902A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163867A (en) | Input-output pad testing using bi-directional pads | |
| US7137083B2 (en) | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure | |
| CN114266210B (zh) | 芯片ate测试中的wgl文件处理方法及应用 | |
| JP2000082094A (ja) | 半導体集積回路設計検証システム | |
| CN114729962B (zh) | 调试印刷电路板的方法、装置和计算机程序产品 | |
| US20030079165A1 (en) | Effective use of parallel scan for identically instantiated sequential blocks | |
| US6662328B1 (en) | Method of making logic devices | |
| US6378094B1 (en) | Method and system for testing cluster circuits in a boundary scan environment | |
| JPS62198937A (ja) | 検査可能な電子装置 | |
| US5485094A (en) | Method for testing printed wiring boards for short circuits | |
| JP2002257902A (ja) | Ｌｓｉ診断方式 | |
| Jandhyala et al. | Design-for-test analysis of a buffered sdram dimm | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| US20030025519A1 (en) | Inspection apparatus and method for test ambient and test mode circuit on integrated circuit chip | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JPH11304890A (ja) | Ｌｓｉテスタのテストパタン生成方法および装置 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 | |
| JP2001327188A (ja) | モータ制御システムの自己診断方法 | |
| JPH11295389A (ja) | ディジタル部品実装試験装置 | |
| JP2624151B2 (ja) | スキャンパス設計装置及びスキャンパス試験装置 | |
| JPH11250116A (ja) | 集積回路の設計手法 | |
| JP2000065900A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040225 |